KR101124562B1 - Nonvolatile memory device having high charging capacitance and method of fabricating the same - Google Patents

Nonvolatile memory device having high charging capacitance and method of fabricating the same Download PDF

Info

Publication number
KR101124562B1
KR101124562B1 KR1020050046311A KR20050046311A KR101124562B1 KR 101124562 B1 KR101124562 B1 KR 101124562B1 KR 1020050046311 A KR1020050046311 A KR 1020050046311A KR 20050046311 A KR20050046311 A KR 20050046311A KR 101124562 B1 KR101124562 B1 KR 101124562B1
Authority
KR
South Korea
Prior art keywords
film
gate electrode
oxide
alumina
floating gate
Prior art date
Application number
KR1020050046311A
Other languages
Korean (ko)
Other versions
KR20060124400A (en
Inventor
김영대
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020050046311A priority Critical patent/KR101124562B1/en
Publication of KR20060124400A publication Critical patent/KR20060124400A/en
Application granted granted Critical
Publication of KR101124562B1 publication Critical patent/KR101124562B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate

Abstract

본 발명의 불휘발성 메모리소자는, 반도체기판 위에 배치되는 터널산화막과, 터널산화막 위에 배치되는 플로팅게이트전극과, 플로팅게이트전극 위에 배치되는 알루미나막과, 알루미나막 위에서 하부산화막, 질화막 및 상부산화막이 순차적으로 배치되어 구성되는 산화-질화-산화(ONO)막과, 그리고 산화-질화-산화(ONO)막 위에 배치되는 컨트롤게이트전극을 구비한다.In the nonvolatile memory device of the present invention, a tunnel oxide film disposed on a semiconductor substrate, a floating gate electrode disposed on a tunnel oxide film, an alumina film disposed on a floating gate electrode, and a lower oxide film, a nitride film, and an upper oxide film are sequentially formed on the alumina film. An oxide-nitride-oxide (ONO) film and a control gate electrode disposed on the oxide-nitride-oxide (ONO) film are disposed.

불휘발성 메모리소자, 충전용량, ONO, 알루미나 Nonvolatile Memory Device, Charge Capacity, ONO, Alumina

Description

증가된 충전용량을 갖는 불휘발성 메모리소자 및 그 제조방법{Nonvolatile memory device having high charging capacitance and method of fabricating the same}Nonvolatile memory device having increased charging capacity and manufacturing method thereof Nonvolatile memory device having high charging capacitance and method of fabricating the same

도 1은 종래의 불휘발성 메모리소자를 설명하기 위하여 나타내 보인 단면도이다.1 is a cross-sectional view illustrating a conventional nonvolatile memory device.

도 2는 도 1의 유전체막 구조를 보다 상세하게 나타내 보인 단면도이다.FIG. 2 is a cross-sectional view illustrating the dielectric film structure of FIG. 1 in more detail.

도 3은 본 발명에 따른 불휘발성 메모리소자를 설명하기 위하여 나타내 보인 단면도이다.3 is a cross-sectional view illustrating the nonvolatile memory device according to the present invention.

도 4는 도 3의 유전체막 구조를 보다 상세하게 나타내 보인 단면도이다.4 is a cross-sectional view illustrating the dielectric film structure of FIG. 3 in more detail.

도 5 및 도 6은 본 발명에 따른 불휘발성 메모리소자의 제조방법을 설명하기 위하여 나타내 보인 단면도들이다.5 and 6 are cross-sectional views illustrating a method of manufacturing a nonvolatile memory device according to the present invention.

본 발명은 반도체 메모리소자 및 그 제조방법에 관한 것으로서, 특히 증가된 충전용량을 갖는 불휘발성 메모리소자 및 그 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor memory device and a method of manufacturing the same, and more particularly, to a nonvolatile memory device having an increased charging capacity and a method of manufacturing the same.

일반적으로 불휘발성 메모리소자는, 반도체기판의 활성영역 위에 플로팅게이 트전극, 유전체막 및 컨트롤게이트전극이 순차적으로 적층되는 구조를 갖는다. 여기서 유전체막으로는 산화막-질화막-산화막(Oxide-Nitride-Oxide; 이하 ONO막) 구조가 널리 채용되고 있다. 최근 반도체소자의 고집적화에 따라 불휘발성 메모리소자에서도 셀 크기가 감소되고 있으며, 이는 소자의 충전용량의 감소를 초래한다. 이를 극복하기 위하여 ONO막의 박막화가 시도되고 있지만, ONO막의 두께감소에 따른 누설전류의 증가 및 브레이크다운전압의 감소로 소자의 신뢰성 저하가 우려되고 있다. 따라서 단순한 박막화보다는 플로팅게이트전극과 ONO막의 계면처리나 또는 ONO막간의 계면처리를 통한 계면특성을 향상시켜서 소자의 신뢰성을 향상시키는 방법들이 다각도로 연구되고 있다.In general, a nonvolatile memory device has a structure in which a floating gate electrode, a dielectric film, and a control gate electrode are sequentially stacked on an active region of a semiconductor substrate. As the dielectric film, an oxide film-nitride-oxide film (hereinafter referred to as an ONO film) structure is widely adopted. Recently, due to the high integration of semiconductor devices, the cell size is reduced in nonvolatile memory devices, which leads to a decrease in the charge capacity of the devices. In order to overcome this problem, attempts have been made to thin the ONO film, but there is a concern that the reliability of the device may be deteriorated due to an increase in leakage current and a decrease in breakdown voltage due to a decrease in the thickness of the ONO film. Therefore, various methods have been studied to improve the reliability of the device by improving the interfacial characteristics through the interfacial treatment between the floating gate electrode and the ONO film or the interfacial treatment between the ONO film, rather than simply thinning it.

도 1은 종래의 불휘발성 메모리소자를 설명하기 위하여 나타내 보인 단면도이다. 그리고 도 2는 도 1의 유전체막 구조를 보다 상세하게 나타내 보인 단면도이다.1 is a cross-sectional view illustrating a conventional nonvolatile memory device. 2 is a cross-sectional view illustrating the dielectric film structure of FIG. 1 in more detail.

먼저 도 1을 참조하면, 소자분리막(102)에 의해 한정되는 활성영역(104)을 갖는 반도체기판(100)의 활성영역(104) 위에 터널산화막(110)이 배치된다. 터널산화막(110) 위에는 플로팅게이트전극(120)이 배치된다. ONO막(120)은 소자분리막(102) 및 플로팅게이트전극(120) 위에 배치되고, ONO(120) 위에는 컨트롤게이트전극(140)이 배치된다.First, referring to FIG. 1, a tunnel oxide layer 110 is disposed on an active region 104 of a semiconductor substrate 100 having an active region 104 defined by an isolation layer 102. The floating gate electrode 120 is disposed on the tunnel oxide film 110. The ONO film 120 is disposed on the device isolation layer 102 and the floating gate electrode 120, and the control gate electrode 140 is disposed on the ONO 120.

다음에 도 2를 참조하면, 상기 ONO막(130)은 하부산화막(131), 질화막(132) 및 상부산화막(133)이 순차적으로 배치되는 구조로 이루어진다. 그런데 ONO막(130)을 구성하는 하부산화막(131)과 플로팅게이트전극(120) 사이의 계면에는 화학적 (chemical) 산화막(122)이 성장하여 배치되는데, 이 화학적 산화막(122)으로 인하여 플로팅게이트전극(120)의 공핍층이 증가하고, ONO막(130)과의 계면특성이 열화된다는 문제가 발생한다. 이와 같은 문제를 야기하는 화학적 산화막(122)은 ONO막(130)을 형성하기 전에 수행되는 습식세정공정에 의해 형성된다. 즉 플로팅게이트전극(120)을 패터닝하고 난 후에, HF 및 SC-1 세정을 수행하게 되는데, 이때 습식세정액에 의해 플로팅게이트전극(120)의 포스포러스가 로스(loss)되는 한편, 플로팅게이트전극(120)의 표면에 상기와 같은 화학적 산화막(122)이 형성된다. 이와 같은 화학적 산화막(122)으로 인하여, ONO막(130) 두께의 단순 박막화만으로는 소자의 신뢰성 있는 충전용량의 증가에 한계가 나타나고 있다.Next, referring to FIG. 2, the ONO film 130 has a structure in which the lower oxide film 131, the nitride film 132, and the upper oxide film 133 are sequentially disposed. However, a chemical oxide film 122 is grown and disposed at an interface between the lower oxide film 131 constituting the ONO film 130 and the floating gate electrode 120, and the floating gate electrode is disposed due to the chemical oxide film 122. A problem arises in that the depletion layer of 120 increases, and the interface characteristics with the ONO film 130 deteriorate. The chemical oxide film 122 causing such a problem is formed by a wet cleaning process performed before forming the ONO film 130. That is, after the floating gate electrode 120 is patterned, HF and SC-1 cleaning is performed. At this time, the phosphor of the floating gate electrode 120 is lost by the wet cleaning liquid, and the floating gate electrode ( The chemical oxide film 122 is formed on the surface of the 120. Due to such a chemical oxide film 122, only a simple thinning of the thickness of the ONO film 130 appears to limit the increase in the reliable charging capacity of the device.

본 발명이 이루고자 하는 기술적 과제는, 플로팅게이트전극과 ONO막과의 계면특성을 향상시켜 증가된 충전용량을 갖도록 하는 불휘발성 메모리소자를 제공하는 것이다.SUMMARY OF THE INVENTION The present invention has been made in an effort to provide a nonvolatile memory device having an increased charging capacity by improving an interfacial property between a floating gate electrode and an ONO film.

본 발명이 이루고자 하는 다른 기술적 과제는, 상기와 같은 불휘발성 메모리소자의 제조방법을 제공하는 것이다.Another object of the present invention is to provide a method of manufacturing the nonvolatile memory device as described above.

상기 기술적 과제를 달성하기 위하여, 본 발명에 따른 불휘발성 메모리소자는, 반도체기판 위에 배치되는 터널산화막; 상기 터널산화막 위에 배치되는 플로팅게이트전극; 상기 플로팅게이트전극 위에 배치되는 알루미나막; 상기 알루미나막 위에서 하부산화막, 질화막 및 상부산화막이 순차적으로 배치되어 구성되는 산화- 질화-산화(ONO)막; 및 상기 산화-질화-산화(ONO)막 위에 배치되는 컨트롤게이트전극을 구비하는 것을 특징으로 한다.In order to achieve the above technical problem, a nonvolatile memory device according to the present invention, a tunnel oxide film disposed on a semiconductor substrate; A floating gate electrode disposed on the tunnel oxide film; An alumina film disposed on the floating gate electrode; An oxide-nitride-oxide (ONO) film formed by sequentially arranging a lower oxide film, a nitride film, and an upper oxide film on the alumina film; And a control gate electrode disposed on the oxynitride-oxide (ONO) film.

상기 플로팅게이트전극은 불순물이온이 도핑된 폴리실리콘막일 수 있다.The floating gate electrode may be a polysilicon film doped with impurity ions.

상기 알루미나막은 포스포러스로 도핑된 알루미나막일 수 있다.The alumina film may be an alumina film doped with phosphorus.

상기 알루미나막은 5-20Å의 두께를 갖는 것이 바람직하다.It is preferable that the alumina film has a thickness of 5-20 GPa.

상기 다른 기술적 과제를 달성하기 위하여, 본 발명에 따른 불휘발성 메모리소자의 제조방법은, 반도체기판 위에 터널산화막을 형성하는 단계; 상기 터널산화막 위에 플로팅게이트전극을 형성하는 단계; 상기 플로팅게이트전극 위에 알루미나막을 형성하는 단계; 상기 알루미나막 위에 하부산화막, 질화막 및 상부산화막이 순차적으로 적층되어 이루어지는 산화-질화-산화(ONO)막을 형성하는 단계; 및 상기 산화-질화-산화(ONO)막 위에 컨트롤게이트전극을 형성하는 단계를 포함하는 것을 특징으로 한다.In order to achieve the above another technical problem, a method of manufacturing a nonvolatile memory device according to the present invention, forming a tunnel oxide film on a semiconductor substrate; Forming a floating gate electrode on the tunnel oxide film; Forming an alumina film on the floating gate electrode; Forming an oxide-nitride-oxide (ONO) film formed by sequentially stacking a lower oxide film, a nitride film and an upper oxide film on the alumina film; And forming a control gate electrode on the oxynitride-oxide (ONO) film.

상기 알루미나막을 형성하는 단계는 원자층증착방법을 사용하여 수행할 수 있다.Forming the alumina film may be performed using an atomic layer deposition method.

상기 알루미나막은 5-20Å의 두께를 갖도록 하고, 상기 하부산화막 및 상부산화막의 두께는 30-100Å의 두께를 갖도록 하고, 상기 질화막은 30-100Å의 두께를 갖도록 하는 것이 바람직하다.Preferably, the alumina film has a thickness of 5-20 kPa, the lower oxide film and the upper oxide film have a thickness of 30-100 kPa, and the nitride film has a thickness of 30-100 kPa.

본 발명에 있어서, 상기 알루미나막을 형성하기 전에 상기 플로팅게이트전극 위의 자연산화막을 제거하기 위한 습식세정을 수행하는 단계를 더 포함할 수도 있다.In the present invention, the method may further include performing wet cleaning to remove the natural oxide layer on the floating gate electrode before forming the alumina layer.

그리고 상기 알루미나막을 형성한 후에 포스포러스로 상기 알루미나막을 도핑시키는 단계를 더 포함할 수도 있다.And after the alumina film is formed, doping the alumina film with phosphorus may be further included.

이하 첨부 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되어지는 것으로 해석되어져서는 안된다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, embodiments of the present invention may be modified in many different forms, and the scope of the present invention should not be construed as being limited by the embodiments described below.

도 3은 본 발명에 따른 불휘발성 메모리소자를 설명하기 위하여 나타내 보인 단면도이다. 그리고 도 4는 도 3의 유전체막 구조를 보다 상세하게 나타내 보인 단면도이다.3 is a cross-sectional view illustrating the nonvolatile memory device according to the present invention. 4 is a cross-sectional view illustrating the dielectric film structure of FIG. 3 in more detail.

먼저 도 3 및 도 4를 참조하면, 소자분리막(202)에 의해 한정되는 활성영역(204)을 갖는 반도체기판(200)의 활성영역(204) 위에 터널산화막(210)이 배치된다. 터널산화막(210) 위에는 플로팅게이트전극(220)이 배치된다. 플로팅게이트전극(220)은 불순물이온, 예컨대 n형의 불순물이온이 주입된 폴리실리콘막으로 구성된다. 플로팅게이트전극(220) 위에는 대략 5-20Å 두께를 가지며 포스포러스(phosphorous)가 도핑된 알루미나(Al2O3)막(230)이 배치된다. 알루미나(Al2O3)막(230) 위에는 ONO막(240)이 배치된다. ONO막(240)은 하부산화막(241), 질화막(242) 및 상부산화막(243)이 순차적으로 배치되는 구조를 갖는다. ONO(240) 위에는 컨트롤게이트전극(250)이 배치된다.First, referring to FIGS. 3 and 4, the tunnel oxide film 210 is disposed on the active region 204 of the semiconductor substrate 200 having the active region 204 defined by the device isolation layer 202. The floating gate electrode 220 is disposed on the tunnel oxide film 210. The floating gate electrode 220 is formed of a polysilicon film implanted with impurity ions, such as n-type impurity ions. An alumina (Al 2 O 3 ) film 230 having a thickness of about 5-20 μm and doped with phosphorous is disposed on the floating gate electrode 220. The ONO film 240 is disposed on the alumina (Al 2 O 3 ) film 230. The ONO film 240 has a structure in which the lower oxide film 241, the nitride film 242, and the upper oxide film 243 are sequentially disposed. The control gate electrode 250 is disposed on the ONO 240.

이와 같은 구조의 불휘발성 메모리소자는, 플로팅게이트전극(220)과 ONO막 (240) 사이에 포스포러스가 도핑된 알루미나(Al2O3)막(230)이 배치되므로, 화학적 산화막(도 2의 122)이 배치되는 종래의 경우보다 상대적으로 더 높은 충전용량을 갖도록 하며, 특히 알루미나(Al2O3)(230)에 도핑되어 있는 포스포러스가 플로팅게이트전극(220)으로 확산되는 현상에 의해 플로팅게이트전극(220)과 알루미나(Al2O3)막(230) 사이의 계면으로 파일-업(pile-up)되어 홀(hole) 전류의 발생을 최소화시킨다. 따라서 누설전류가 감소되어 소자의 차지 리텐션(charge retention) 특성이 향상된다.In the nonvolatile memory device having such a structure, since the phosphorus-doped alumina (Al 2 O 3 ) film 230 is disposed between the floating gate electrode 220 and the ONO film 240, the chemical oxide film (refer to FIG. 2). 122 has a relatively higher charge capacity than the conventional case in which the arrangement, and in particular, the phosphor doped in the alumina (Al 2 O 3 ) 230 is floating by the phenomenon that the diffusion to the floating gate electrode 220 Pile-up to the interface between the gate electrode 220 and the alumina (Al 2 O 3 ) film 230 to minimize the generation of hole current (hole). Therefore, the leakage current is reduced, thereby improving charge retention characteristics of the device.

도 5 및 도 6은 본 발명에 따른 불휘발성 메모리소자의 제조방법을 설명하기 위하여 나타내 보인 단면도들이다.5 and 6 are cross-sectional views illustrating a method of manufacturing a nonvolatile memory device according to the present invention.

먼저 도 5를 참조하면, 반도체기판(200)에 트랜치 소자분리막(202)을 형성하여 활성영역(204)을 한정한다. 트랜치 소자분리막(202)은 통상의 방법을 사용하여 형성할 수 있다. 이어서 반도체기판(200)의 활성영역(204) 위에 터널산화막(210)을 얇은 두께로 형성한다. 다음에 터널산화막(210) 및 트랜치 소자분리막(202) 위에 플로팅게이트전극용 도전막을 형성한다. 이 플로팅게이트전극용 도전막은 불순물이온, 예컨대 n형 불순물이온이 도핑된 폴리실리콘막으로 형성한다. 다음에 소정의 마스크막패턴(미도시)을 이용한 식각으로 플로팅게이트전극용 도전막을 패터닝하여 플로팅게이트전극(220)을 형성한다. 이후 도면에 나타내지는 않았지만, 플로팅게이트전극(220) 표면의 자연산화막을 제거하기 위한 습식세정을 수행한다. 이때 습식세정액으로는 HF 세정액을 사용할 수 있다.First, referring to FIG. 5, the trench isolation layer 202 is formed on the semiconductor substrate 200 to define the active region 204. The trench isolation layer 202 may be formed using a conventional method. Subsequently, the tunnel oxide film 210 is formed on the active region 204 of the semiconductor substrate 200 in a thin thickness. Next, a conductive film for the floating gate electrode is formed on the tunnel oxide film 210 and the trench isolation film 202. The conductive film for floating gate electrodes is formed of a polysilicon film doped with impurity ions, such as n-type impurity ions. Next, the floating gate electrode 220 is formed by patterning the conductive film for the floating gate electrode by etching using a predetermined mask layer pattern (not shown). Although not shown in the drawings, wet cleaning is performed to remove the native oxide film on the surface of the floating gate electrode 220. At this time, HF cleaning liquid may be used as the wet cleaning liquid.

다음에 도 6을 참조하면, 플로팅게이트전극(220)이 형성된 결과물 전면에 알루미나(Al2O3)막(230)을 형성한다. 상기 알루미나(Al2O3)(230)막은 원자층증착(ALD; Atomic Layer Deposition)방법을 사용하여 10Å 내외, 예컨대 대략 5-20Å의 두께가 되도록 형성한다. 다음에 알루미나(Al2O3)막(230)에 포스포러스를 도핑시킨다. 포스포러스 도핑은 통상의 퍼니스 어닐(furnace anneal) 방법을 사용하여 수행할 수도 있고, 또는 플라즈마 도핑 방법을 사용하여 수행할 수도 있다.Next, referring to FIG. 6, an alumina (Al 2 O 3 ) film 230 is formed on the entire surface of the resultant floating gate electrode 220. The alumina (Al 2 O 3 ) 230 film is formed to have a thickness of about 10-20 mu, for example, about 5-20 ms by using an atomic layer deposition (ALD) method. Next, the phosphorus is doped into the alumina (Al 2 O 3 ) film 230. Phosphorous doping may be performed using a conventional furnace anneal method, or may be performed using a plasma doping method.

다음에 도 3 및 도 4에 나타낸 바와 같이, 포스포러스가 도핑된 알루미나(Al2O3)막(230) 위에 하부산화막(241), 질화막(242) 및 상부산화막(243)을 순차적으로 형성하여 ONO막(240)을 형성한다. 하부산화막(241)과 상부산화막(243)은 대략 30-100Å의 두께로 형성하고, 질화막(242)도 30-100Å의 두께로 형성한다. 상기 ONO막(240)을 형성하는 과정에서 알루미나(Al2O3)막(230)에 도핑되어 있는 포스포러스는 플로팅게이트전극(220)쪽으로 확산하여, 알루미나(Al2O3)막(230)과 플로팅게이트전극(220) 사이의 계면에 파일-업(pile-up)된다. ONO막(240)을 형성한 후에는, ONO막(240) 위에 컨트롤게이트전극(250)을 도핑된 폴리실리콘막으로 형성하고, 이어서 도면에 나타내지는 않았지만, 금속박막, 예컨대 텅스텐(W) 박막을 컨트롤게이트전극(250) 위에 형성할 수 있다.3 and 4, the lower oxide film 241, the nitride film 242 and the upper oxide film 243 are sequentially formed on the alumina (Al 2 O 3 ) film 230 doped with phosphorus. An ONO film 240 is formed. The lower oxide film 241 and the upper oxide film 243 are formed to a thickness of approximately 30-100 GPa, and the nitride film 242 is also formed to a thickness of 30-100 GPa. Phosphorus doped in the alumina (Al 2 O 3 ) film 230 in the process of forming the ONO film 240 is diffused toward the floating gate electrode 220, the alumina (Al 2 O 3 ) film 230 And a pile-up at an interface between the floating gate electrode 220 and the floating gate electrode 220. After the ONO film 240 is formed, the control gate electrode 250 is formed of a doped polysilicon film on the ONO film 240, and then a metal thin film, such as a tungsten (W) thin film, is not shown. It may be formed on the control gate electrode 250.

지금까지 설명한 바와 같이, 본 발명에 따른 불휘발성 메모리소자 및 그 제 조방법에 의하면, 플로팅게이트전극과 ONO막 사이에 포스포러스가 도핑된 알루미나막을 배치시킴으로써, 포스포러스가 플로팅게이트전극과 알루미나막 사이의 계면에 파일-업(pile-up)되고, 이로 인하여 홀 전류의 발생이 최소화되어 누설전류를 감소시킬 수 있다는 이점이 제공된다. 또한 알루미나막 자체는 화학적 산화막보다 높은 유전율을 갖고 있으므로 높은 충전용량을 갖도록 한다는 이점도 또한 제공된다.As described so far, according to the nonvolatile memory device and the manufacturing method thereof according to the present invention, a phosphor-doped alumina film is disposed between the floating gate electrode and the ONO film so that the phosphor is formed between the floating gate electrode and the alumina film. Pile-up at the interface of, provides the advantage that the generation of hole current is minimized and the leakage current can be reduced. In addition, since the alumina film itself has a higher dielectric constant than the chemical oxide film, it also provides the advantage of having a high charge capacity.

이상 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형이 가능함은 당연하다.Although the present invention has been described in detail with reference to preferred embodiments, the present invention is not limited to the above embodiments, and various modifications may be made by those skilled in the art within the technical spirit of the present invention. Do.

Claims (9)

반도체기판 위에 배치되는 터널산화막;A tunnel oxide film disposed on the semiconductor substrate; 상기 터널산화막 위에 배치되는 플로팅게이트전극;A floating gate electrode disposed on the tunnel oxide film; 상기 플로팅게이트전극 위에 배치되는 포스포러스로 도핑된 알루미나막;An alumina film doped with a phosphor disposed on the floating gate electrode; 상기 알루미나막 위에서 하부산화막, 질화막 및 상부산화막이 순차적으로 배치되어 구성되는 산화-질화-산화(ONO)막; 및An oxide-nitride-oxide (ONO) film formed by sequentially arranging a lower oxide film, a nitride film, and an upper oxide film on the alumina film; And 상기 산화-질화-산화(ONO)막 위에 배치되는 컨트롤게이트전극을 구비하는 것을 특징으로 하는 불휘발성 메모리소자.And a control gate electrode disposed on the oxide-nitride-oxide (ONO) film. 청구항 2은(는) 설정등록료 납부시 포기되었습니다.Claim 2 has been abandoned due to the setting registration fee. 제1항에 있어서,The method of claim 1, 상기 플로팅게이트전극은 불순물이온이 도핑된 폴리실리콘막인 것을 특징으로 하는 불휘발성 메모리소자.And the floating gate electrode is a polysilicon layer doped with an impurity ion. 삭제delete 청구항 4은(는) 설정등록료 납부시 포기되었습니다.Claim 4 was abandoned when the registration fee was paid. 제1항에 있어서,The method of claim 1, 상기 알루미나막은 5-20Å의 두께를 갖는 것을 특징으로 하는 불휘발성 메모 리소자.And the alumina film has a thickness of 5-20 GPa. 반도체기판 위에 터널산화막을 형성하는 단계;Forming a tunnel oxide film on the semiconductor substrate; 상기 터널산화막 위에 플로팅게이트전극을 형성하는 단계;Forming a floating gate electrode on the tunnel oxide film; 상기 플로팅게이트전극 위에 포스포러스로 도핑된 알루미나막을 형성하는 단계;Forming an alumina film doped with phosphorus on the floating gate electrode; 상기 알루미나막 위에 하부산화막, 질화막 및 상부산화막이 순차적으로 적층되어 이루어지는 산화-질화-산화(ONO)막을 형성하는 단계; 및Forming an oxide-nitride-oxide (ONO) film formed by sequentially stacking a lower oxide film, a nitride film and an upper oxide film on the alumina film; And 상기 산화-질화-산화(ONO)막 위에 컨트롤게이트전극을 형성하는 단계를 포함하는 것을 특징으로 하는 불휘발성 메모리소자의 제조방법.And forming a control gate electrode on the oxy-nitride-oxide (ONO) film. 청구항 6은(는) 설정등록료 납부시 포기되었습니다.Claim 6 was abandoned when the registration fee was paid. 제5항에 있어서,The method of claim 5, 상기 알루미나막을 형성하는 단계는 원자층증착방법을 사용하여 수행하는 것을 특징으로 하는 불휘발성 메모리소자의 제조방법.The forming of the alumina film is a method of manufacturing a nonvolatile memory device, characterized in that performed using the atomic layer deposition method. 청구항 7은(는) 설정등록료 납부시 포기되었습니다.Claim 7 was abandoned upon payment of a set-up fee. 제5항에 있어서,The method of claim 5, 상기 알루미나막은 5-20Å의 두께를 갖도록 하고, 상기 하부산화막 및 상부산화막의 두께는 30-100Å의 두께를 갖도록 하고, 상기 질화막은 30-100Å의 두께를 갖도록 하는 것을 특징으로 하는 불휘발성 메모리소자의 제조방법.The alumina film has a thickness of 5-20 kV, the lower oxide film and the upper oxide film have a thickness of 30-100 kPa, and the nitride film has a thickness of 30-100 kPa. Manufacturing method. 청구항 8은(는) 설정등록료 납부시 포기되었습니다.Claim 8 was abandoned when the registration fee was paid. 제5항에 있어서,The method of claim 5, 청구항 9은(는) 설정등록료 납부시 포기되었습니다.Claim 9 was abandoned upon payment of a set-up fee. 제5항에 있어서,The method of claim 5, 상기 포스포러스가 도핑된 알루미나막을 형성하는 단계는, 상기 알루미나막을 상기 플로팅게이트전극 위에 증착한 후에 포스포러스로 상기 알루미나막을 도핑시키는 단계를 포함하는 것을 특징으로 하는 불휘발성 메모리소자의 제조방법.The forming of the phosphor-doped alumina film comprises depositing the alumina film on the floating gate electrode and then doping the alumina film with a phosphor.
KR1020050046311A 2005-05-31 2005-05-31 Nonvolatile memory device having high charging capacitance and method of fabricating the same KR101124562B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050046311A KR101124562B1 (en) 2005-05-31 2005-05-31 Nonvolatile memory device having high charging capacitance and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050046311A KR101124562B1 (en) 2005-05-31 2005-05-31 Nonvolatile memory device having high charging capacitance and method of fabricating the same

Publications (2)

Publication Number Publication Date
KR20060124400A KR20060124400A (en) 2006-12-05
KR101124562B1 true KR101124562B1 (en) 2012-03-16

Family

ID=37729157

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050046311A KR101124562B1 (en) 2005-05-31 2005-05-31 Nonvolatile memory device having high charging capacitance and method of fabricating the same

Country Status (1)

Country Link
KR (1) KR101124562B1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010063468A (en) * 1999-12-22 2001-07-09 박종섭 Method of manufacturing a capacitor in a semiconductor device
KR20050033247A (en) * 2003-10-06 2005-04-12 동부아남반도체 주식회사 Method for fabricating flash memory device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010063468A (en) * 1999-12-22 2001-07-09 박종섭 Method of manufacturing a capacitor in a semiconductor device
KR20050033247A (en) * 2003-10-06 2005-04-12 동부아남반도체 주식회사 Method for fabricating flash memory device

Also Published As

Publication number Publication date
KR20060124400A (en) 2006-12-05

Similar Documents

Publication Publication Date Title
CN113178454B (en) 3D NAND memory and manufacturing method thereof
US20120261804A1 (en) Vertical substrate diode, method of manufacture and design structure
US9418864B2 (en) Method of forming a non volatile memory device using wet etching
US8445351B2 (en) Floating-gate nonvolatile semiconductor memory device and method of making
CN115101477B (en) Semiconductor structure and manufacturing method thereof
US20020102808A1 (en) Method for raising capacitance of a trench capacitor and reducing leakage current
US6815307B1 (en) Method for fabricating a deep trench capacitor
KR101124562B1 (en) Nonvolatile memory device having high charging capacitance and method of fabricating the same
CN110707092B (en) Semiconductor memory element and manufacturing method thereof
US20080054337A1 (en) Flash Memory Device and Method for Manufacturing the Flash Memory Device
CN111816556B (en) Transistor and preparation method
KR100673224B1 (en) Method of manufacturing a flash memory device
TWI231989B (en) Method of fabricating a MOSFET device
CN113764349B (en) Method for manufacturing semiconductor device
CN109830527B (en) Semiconductor structure, manufacturing method thereof and semiconductor device
KR101033224B1 (en) Flash memory device and method for fabricating the same
KR100762236B1 (en) Method for fabricating transistor in semiconductor device
KR100877002B1 (en) Non volatile memory device having a silicon oxide nitride oxide silicon structure and method for manufacturing the same
KR20070075092A (en) Method of manufacturing a flash memory device
KR20110001585A (en) Gate pattern for semiconductor device and manufacturing method of the same
KR20090053034A (en) Method of manufacturing a flash memory device
KR101132363B1 (en) Semiconductor memory device and manufacturing method of the same
KR20010058136A (en) Method of fabricating semiconductor device
KR101057744B1 (en) Gate electrode formation method of nonvolatile memory device
TW200406876A (en) Method of forming self aligned contact

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee