KR101110981B1 - 축전 장치 및 배선 패턴 - Google Patents

축전 장치 및 배선 패턴 Download PDF

Info

Publication number
KR101110981B1
KR101110981B1 KR1020067004378A KR20067004378A KR101110981B1 KR 101110981 B1 KR101110981 B1 KR 101110981B1 KR 1020067004378 A KR1020067004378 A KR 1020067004378A KR 20067004378 A KR20067004378 A KR 20067004378A KR 101110981 B1 KR101110981 B1 KR 101110981B1
Authority
KR
South Korea
Prior art keywords
double layer
electric double
parallel
resistors
storage device
Prior art date
Application number
KR1020067004378A
Other languages
English (en)
Other versions
KR20070006660A (ko
Inventor
노리오 나카지마
고우지 모리야마
요시히로 와타나베
Original Assignee
파나소닉 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 파나소닉 주식회사 filed Critical 파나소닉 주식회사
Publication of KR20070006660A publication Critical patent/KR20070006660A/ko
Application granted granted Critical
Publication of KR101110981B1 publication Critical patent/KR101110981B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/0013—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries acting upon several batteries simultaneously or sequentially
    • H02J7/0014—Circuits for equalisation of charge between batteries
    • H02J7/0016—Circuits for equalisation of charge between batteries using shunting, discharge or bypass circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0802—Resistors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0805—Capacitors only
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02T—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO TRANSPORTATION
    • Y02T10/00—Road transport of goods or passengers
    • Y02T10/60—Other road transportation technologies with climate change mitigation effect
    • Y02T10/70—Energy storage systems for electromobility, e.g. batteries

Abstract

직렬 접속된 복수의 전기 2중 콘덴서와, 저항값이 같은 5개의 저항이 병렬 접속된 밸런스 저항부를 구비하고, 전기 2중층 콘덴서의 각각에 밸런스 저항부를 접속했다. 이에 따라, 직렬 접속된 전기 2중 콘덴서를 균일하게 충전시킨다.

Description

축전 장치 및 배선 패턴{CAPACITOR DEVICE AND WIRING PATTERN}
본 발명은 전기 2중층 콘덴서를 이용한 축전 장치의 기술에 관한 것이다.
최근, 전기 2중층 콘덴서를 이용한 축전 장치가 전기자동차 등의 동력원으로서 유망시되고 있다. 전기 2중층 콘덴서는, 비표면적(比表面積)이 크고, 또한, 전기화학적으로 비활성인 활성탄을 전극으로서 이용하고, 이 전극을 전해질에 담구어, 전극과 전해질과의 계면에 있어서 발생하는 전기 2중층에 축적되는 전하를 이용하는 콘덴서이다.
전기 2중층 콘덴서는, 내(耐) 전압(정격 전압)이 2～3V로 낮기 때문에, 축전 장치는 복수개의 전기 2중층 콘덴서로 구성되는 것이 일반적이다. 또한, 전기 2중층 콘덴서는, 소자 사이에서 정전 용량이나 내부 저항 등에 큰 편차가 있는 것이 알려져 있다. 그 때문에, 축전 장치를 복수의 전기 2중층 콘덴서로 구성한 경우, 곧 만충전으로 되는 것이나, 여간해서 만충전으로 되지 않는 것이 발생하여, 각 전기 2중층 콘덴서를 균형있게 충전시킬 수 없다고 하는 문제가 있다.
이 문제를 해결하는 기술로서, 「밸런스 회로 방식」이라고 불리는 기술이 알려져 있다. 도 6은 「밸런스 회로 방식」을 실현하는 회로의 회로도를 나타내고 있다. 도 6에 나타내는 회로는, 직렬 접속된 n(n은 정수)개의 전기 2중층 콘덴서 C101～C10n, 및 n개의 밸런스 저항 R101～R10n으로 구성된다. 밸런스 저항 R101～R10n은, 각각, 저항값이 동일하고, 전기 2중층 콘덴서 C101～C10n에 병렬 접속되어 있다. 이에 따라, 각 전기 2중층 콘덴서 C101～C10n에 부여되는 바이어스 전압은 동일하게 되어, 각 전기 2중층 콘덴서를 균형있게 충전시킬 수 있다.
또한, 「밸런스 회로 방식」을 실현하는 다른 회로로서, 비 충전시에 밸런스 저항을 전기 2중층 콘덴서로부터 전기적으로 분리하고, 이 콘덴서의 양단 전압이 소정값 이상으로 된 때에, 해당 콘덴서와 밸런스 저항을 병렬 접속하도록 하여, 비 충전시의 방전을 방지하여, 장기간 전기 에너지를 축적할 수 있는 회로가 알려져 있다(일본실용신안공개 평성 제5-23527호 공보).
또한, 「밸런스 회로 방식」을 실현하는 다른 회로로서, 전기 2중층 콘덴서의 양 단자간의 전압과 충전 기준 전압을 비교하는 비교 회로와, 비교 회로로부터의 출력을 받아 전기 2중층 콘덴서에 대한 충전 전류를 바이패스시키는 바이패스 회로를 구비하여, 충전 기준 전압의 크기를 용도에 따라 적절히 전환하여, 전기 2중층 콘덴서의 바이어스 전압을 조절할 수 있는 회로가 알려져 있다(일본특허공개 평성 제6-343225호 공보).
그러나, 도 6에 나타내는 회로, 일본실용신안공개 평성 제5-23527호 공보, 및 일본특허공개 평성 제6-343225호 공보에 기재된 발명은, 모두, 전기 2중층 콘덴서에 대하여, 병렬 접속되는 밸런스 저항은 1개이기 때문에, 밸런스 저항의 저항값의 편차에 의해, 전기 2중층 콘덴서를 균일하게 충전할 수가 없다고 하는 문제가 있다.
또한, 밸런스 저항이 파손되어 오픈으로 되면 전기 2중층 콘덴서에 부여되는 바이어스 전압은 크게 상승하여, 각 전기 2중층 콘덴서에 부여되는 바이어스 전압의 밸런스가 무너져, 각 전기 2중층 콘덴서를 균형있게 충전할 수가 없게 된다고 하는 문제가 발생한다. 또한, 바이어스 전압이 전기 2중층 콘덴서의 정격 전압을 초과하여 전기 2중층 콘덴서를 파손시킨다고 하는 문제도 발생한다.
본 발명의 목적은, 전기 2중층 콘덴서를 균형있게 충전시킬 수 있고, 또한, 전기 2중층 콘덴서의 파손을 방지할 수 있는 축전 장치를 제공하는 것이다.
본 발명에 따른 축전 장치는, 직렬 접속된 복수의 전기 2중층 콘덴서와, 저항값이 같은 m(m은 2 이상의 정수)개의 저항이 병렬 접속된 밸런스 저항부를 구비하고, 상기 전기 2중층 콘덴서의 각각에 상기 밸런스 저항부를 병렬 접속한 것을 특징으로 하는 것이다.
이 구성에 따르면, 직렬 접속된 복수의 전기 2중층 콘덴서의 각각에 대하여, 저항값을 동일하게 하는 m(m은 2 이상의 정수)개의 저항이 병렬 접속된 밸런스 저항부가 병렬 접속되어 있기 때문에, 밸런스 저항부의 저항값의 편차가 억제되어, 각 전기 2중층 콘덴서를 균일하게 충전할 수 있다. 또한, 밸런스 저항부를 구성하는 저항의 일부가 파손되어 개방 상태로 되더라도, 그 외에 병렬 접속된 저항의 존재에 의해, 당해 전기 2중층 콘덴서에 부여되는 바이어스 전압의 상승이 억제되어, 전기 2중층 콘덴서의 파손을 방지할 수 있다. 그 때문에, 축전 장치의 신뢰성이 높아져, 축전 장치가 접속되는 장치 전체가 기능하지 않는 것과 같은 사태를 회피할 수 있다. 또한, 어느 하나의 저항이 파손됐다고 해도, 각 전기 2중층 콘덴서에 부여되는 바이어스 전압의 밸런스가 유지되고, 축전 장치를 정상으로 기능시킬 수 있다.
또한, 상기 밸런스 저항부의 저항값은, 상기 밸런스 저항부를 구성하는 각각의 저항의 저항값의 1/4 이하인 것이 바람직하다.
이 구성에 따르면, 밸런스 저항부의 저항값이, 상기 밸런스 저항부를 구성하는 각각의 저항의 저항값의 1/4 이하, 즉, 밸런스 저항부를 구성하는 저항의 수가 4개 이상으로 되어 있기 때문에, 예컨대 밸런스 저항부를 구성하는 어느 하나의 저항이 파손되어 오픈으로 되었다고 해도, 밸런스 저항부의 저항값의 상승율을 25% 이하로 억제할 수 있고, 그것에 따라 바이어스 전압의 상승율도 25% 이하로 억제할 수 있다. 그 때문에, 바이어스 전압의 값을, 전기 2중층 콘덴서의 정격 전압에 대하여 25% 이하로 설정해 놓으면, 저항이 파손되어 오픈으로 되었다고 해도 바이어스 전압의 값이 정격 전압을 넘을 가능성을 낮게 할 수 있어, 전기 2중층 콘덴서의 수명을 길게 할 수 있다.
또한, 상기 밸런스 저항부의 저항값은, 상기 밸런스 저항부를 구성하는 각각의 저항의 저항값의 1/6 이상인 것이 바람직하다.
이 구성에 따르면, 밸런스 저항부의 저항값이, 각각의 저항의 저항값의 1/6 이상, 즉, 밸런스 저항부의 저항의 수가, 6개 이하로 되어 있기 때문에, 저항의 파손에 기인하는 바이어스 전압의 상승을 억제하면서, 저항의 수의 증대에 따르는 전력 손실이 저하되어, 전기 2중층 콘덴서에 축적된 전하의 방전을 억제할 수 있다.
또한, 상기 밸런스 저항부의 저항값은, 각각의 저항의 저항값의 1/6 이상, 1/4 이하인 것이 바람직하다.
이 구성에 따르면, 전기 2중층 콘덴서의 초수명화를 도모하면서, 전기 2중층 콘덴서에 축적된 전하의 방전을 억제할 수 있다.
또한, 상기 밸런스 저항부의 저항값을 10Ω 이상, 500Ω 이하로 한 것이 바람직하다.
이 구성에 따르면, 충방전시의 전기 2중층 콘덴서의 손실을 저하시킬 수 있다.
또한, 직렬 접속하는 전기 2중층 콘덴서의 개수를, 각 전기 2중층 콘덴서에 부여되는 바이어스 전압이 전기 2중층 콘덴서의 정격 전압보다도 작아지는 것 같은 개수로 한 것이 바람직하다.
이 구성에 따르면, 각 전기 2중층 콘덴서에 부여되는 바이어스 전압이 정격 전압보다도 작아지기 때문에, 전기 2중층 콘덴서의 파손을 방지할 수 있다.
또한, 상기 밸런스 저항부에 대하여, 1 또는 복수의 전기 2중층 콘덴서를 더 병렬 접속시킨 것이 바람직하다.
이 구성에 따르면, 밸런스 저항부에 대하여, 1 또는 복수의 전기 2중층 콘덴서를 더 접속시키는, 즉, 병렬 접속된 전기 2중층 콘덴서를 직렬 접속시킨다고 하는 것과 같이 전기 2중층 콘덴서가 매트릭스 형상으로 접속되기 때문에, 고내구성, 또한, 고용량의 축전 장치를 제공할 수 있다.
본 발명에 따른 배선 패턴은, 전기 2중층 콘덴서를 복수개 병렬로 접속하는 배선 패턴으로서, 상기 배선 패턴은, 소정의 간격을 마련하여 배열된 3개 이상의 배선 패턴을 포함하고, 인접하는 배선 패턴 사이에 복수의 전기 2중층 콘덴서가 병렬 접속되고, 또한, 상기 배선 패턴 사이에 접속된 인접하는 2개의 전기 2중층 콘덴서 사이에 저항값이 같은 복수의 저항을 상기 전기 2중층 콘덴서와 병렬 접속시킨 것을 특징으로 하는 것이다.
이 구성에 따르면, 긴쪽 방향이 평행하게 되도록 3개 이상 배열된 배선 패턴에 대하여, 인접하는 배선 패턴 사이에 병렬 접속된 복수의 전기 2중층 콘덴서 중, 인접하는 2개의 전기 2중층 콘덴서 사이에 복수의 저항이, 전기 2중층 콘덴서와 병렬 접속되어 있기 때문에, 배선 패턴의 전장을 짧게 할 수 있다. 그 때문에, 배선 저항이 저하하여, 전기 2중층 콘덴서의 충방전 효율을 향상시킬 수 있다.
또한, 평행하게 배열된 복수의 배선 패턴 사이에 복수의 저항 및 복수의 전기 2중층 콘덴서가 전기적으로 접속되어 있기 때문에, 저항이 파손됐다고 해도, 그 외에 병렬 접속되어 있는 저항의 존재에 의해, 전기 2중층 콘덴서에 부여되는 바이어스 전압의 상승이 억제되어, 전기 2중층 콘덴서의 파손을 방지할 수 있다.
또한, 상기 저항은 상기 배선 패턴의 한쪽의 배선면에서 접속되고, 상기 전기 2중층 콘덴서는 상기 배선 패턴의 다른 쪽의 배선면에서 접속되는 것이 바람직하다.
이 구성에 따르면, 배선 패턴의 한쪽의 배선면에 전기 2중층 콘덴서가 접속되고, 배선 패턴의 다른 쪽의 배선면에 저항이 접속되어 있기 때문에, 전기 2중층 콘덴서와 저항과의 양 소자를 배선 패턴의 한쪽면측에서만 접속한 경우에 비하여, 배선 패턴의 전장을 짧게 할 수 있다. 그 때문에, 배선 저항이 저하하여, 전기 2중층 콘덴서의 충방전 효율을 향상시킬 수 있다.
도 1은 본 발명의 실시예 1에 따른 축전 장치의 회로도를 나타내는 도면이다.
도 2는 밸런스 저항부를 구성하는 저항의 수를 3개로 했을 때의 축전 장치의 회로도를 나타내는 도면이다.
도 3은 도 2의 축전 장치에 대하여, 밸런스 저항부를 구성하는 저항의 수를 7개로 했을 때의 회로도를 나타내는 도면이다.
도 4는 본 발명의 실시예 2에 따른 축전 장치의 회로도를 나타내는 도면이다.
도 5는 도 4에 나타내는 축전 장치에 있어서, 셀 그룹 CL1～CLn의 수를 7개로 한 경우의 구조를 나타낸 도면이다.
도 6은 종래의 축전 장치의 회로도를 나타내는 도면이다.
이하, 본 발명의 실시예를, 도면을 참조하면서 설명한다.
(실시예 1)
도 1에 본 발명의 실시예 1에 따른 축전 장치의 회로도를 나타낸다. 도 1에 도시하는 바와 같이, 본 축전 장치는, n(n은 2 이상의 정수)개의 전기 2중층 콘덴서 C1～Cn 및 n개의 밸런스 저항부 R1～Rn을 구비하고 있다. 이하, 「전기 2중층 콘덴서」인 것을 「콘덴서」라고 생략하여 나타낸다. 콘덴서 C1～Cn은 직렬 접속되어 있다. 밸런스 저항부 R1～Rn은, 각각, 콘덴서 C1～Cn에 병렬 접속되어 있다.
밸런스 저항부 R1～Rn은 동일 구성이기 때문에, 밸런스 저항부 R1만 설명한다. 밸런스 저항부 R1은 병렬 접속된 5개의 저항 R11～R15를 구비한다. 저항 R11～R15의 각각의 저항값은 동일하다. 또한, 저항 R11～R15로서는, 칩 타입이나 리드선 타입의 것을 이용할 수 있지만, 특히 이것에 한정되는 것이 아니다.
콘덴서 C1～Cn은 동일 구성이기 때문에, 콘덴서 C1만 설명한다. 콘덴서 C1는, 아래와 같이 형성된 것이다. 외부 인출 리드선이 부착된 두께 20～50㎛의 에칭된 알루미늄박의 상면에, 활성탄 분말에 소망하는 결합제 및 도전제를 혼합한 혼합분말로 이루어지는 페이스트를 도포하여 도전층을 형성한다. 이 도전층의 위에, 활성탄을 주 성분으로 하는 활성탄소층의 분극 전극을 형성하여 한 쌍의 전기 2중층 전극을 구성한다. 이 전기 2중층 전극을 분리기를 거쳐서 대면시켜 감아 콘덴서 소자를 형성한다. 그리고, 이 콘덴서 소자에 전해액을 함침시켜, 알루미늄 케 이스에 삽입하여, 개구부를 밀봉한다.
전기 2중층 콘덴서의 내 전압은, 그 전해액의 종류에 의해 정해지고, 이 내 전압에 의해 전기 2중층 콘덴서의 정격 전압이 결정된다. 통상 1개의 전기 2중층 콘덴서의 정격 전압은 2～3V의 범위이다.
도 1에 나타내는 콘덴서 C1～Cn 사이에 직류 전압 V를 가하여, 각 콘덴서를 충전하면, 각 콘덴서 C1～Cn에는, 저항값이 같은 밸런스 저항부 R1～Rn이 병렬 접속되어 있기 때문에, 직류 전압 V를 콘덴서의 개수로 나눈 바이어스 전압(V/n)이 부여된다.
여기서, 정격 전압 2.6V, 또한, 정전 용량 100F의 콘덴서 Ci를 6개 직렬 접속하고, 저항 Ri1～Ri5의 저항값을 100Ω로 하며, 콘덴서 C1～C6의 양단에 12V의 직류 전압을 부여하여 콘덴서 C1～C6을 충전하는 경우를 생각한다. 또, 밸런스 저항부 Ri의 저항값은, 저항 Ri1～Ri5의 저항값이 100Ω이기 때문에, 100을 5로 나눈 20Ω로 된다.
이 경우, 각 콘덴서 C1～C6의 바이어스 전압은, 12V를 6로 나눈 2.0V로 된다. 이 값은 콘덴서 C1～C6의 정격 전압인 2.6V보다도 낮기 때문에, 콘덴서 C1～C6의 파손을 방지할 수 있다. 따라서, 직렬 접속하는 콘덴서의 수 n은, 직렬 접속된 콘덴서의 양단에 부여되는 직류 전압을 V, 각 콘덴서의 정격 전압을 VT이라고 하면, n>V/VT으로 하는 것이 바람직하다.
다음에, 본 축전 장치와 종래의 축전 장치 사이에서, 밸런스 저항이 파손됐을 때의 바이어스 전압의 변화를 비교한다. 밸런스 저항이 1개인 종래의 축전 장 치에서, 저항이 파손되어 오픈으로 되면, 본 축전 장치와 같이 병렬 접속된 저항이 존재하지 않기 때문에, 콘덴서에 부여되는 바이어스 전압은 크게 상승하고, 직렬 접속된 콘덴서를 균형있게 충전할 수가 없게 된다. 또한, 바이어스 전압이 콘덴서의 정격 전압을 넘어, 콘덴서를 파손시킬 우려가 있다.
한편, 본 축전 장치에서는, 밸런스 저항부 R1의 저항 R11이 파손되어 개방되더라도, 4개의 저항 R12～R15의 존재한다. 그 때문에, 저항 R11이 파손한 후의 밸런스 저항부 R1의 저항값은, 저항 R11이 파손되기 전의 저항값에 비하여, 25Ω/20Ω=1.25배로 억제된다. 따라서, 콘덴서 C1에 대한 바이어스 전압은, 2.0V×1.25=2.5V로 되고, 콘덴서 C1의 정격 전압인 2.6V를 넘지 않고, 콘덴서 C1의 파손을 방지할 수 있다.
다음에, 밸런스 저항부 Ri를 구성하는 저항의 바람직한 수에 대하여 설명한다. 도 2는, 밸런스 저항부 Ri를 구성하는 저항의 수를 3개로 했을 때의 축전 장치의 회로도를 나타내고 있다. 저항 Ri1～Ri3의 저항값은 r이다. 콘덴서 C1~C6의 정격 전압은 2.6V이다. 콘덴서 C1～C6의 양단에는, 12V의 전압이 부여되어 있다.
도 2에 나타내는 축전 장치에서, 저항 R11이 파손한 경우를 생각한다. 이 경우, 밸런스 저항부 R1은, 2개의 저항 R12, R13이 병렬 접속된 회로로 되기 때문에, 그 저항값은 r/2로 된다. 한편, 저항 R11이 파손되기 전에는, 밸런스 저항부 R1의 저항값은 r/3이다. 따라서, 저항 R11의 파손 후의 밸런스 저항부 R1의 저항값은, 파손 전에 비하여 (r/2)/(r/3)=1.5배로 되어, 50% 상승한다. 그것에 따라, 바이어스 전압도 50% 상승하고, 콘덴서 C1의 바이어스 전압의 값은 20×1.5=3.0V로 되어, 콘덴서 C1의 정격 전압인 2.6V를 초과한다.
도 3은, 도 2의 축전 장치에 대하여, 밸런스 저항부 Ri를 구성하는 저항의 수를 7개로 했을 때의 회로도를 나타내고 있다. 도 3에 나타내는 축전 장치에 있어서 저항 R11이 파손되면, 밸런스 저항부 Ri의 저항값은 r/6으로 되고, 파손 전에 비하여, (r/6)/(r/7)=7/6배로 되어, 바이어스 전압의 상승은 도 2에 나타내는 축전 장치에 비교해서 작아진다. 따라서, 저항의 파손에 의한 바이어스 전압의 상승을 억제시킨다고 하는 관점에서는, 밸런스 저항부 Ri를 구성하는 저항의 수를 늘리는 것이 바람직하다.
그러나, 그렇게 하면, 저항의 수가 증가하는 것에 기인하여, 전력 손실이 증대하여, 충전된 전하가 충전 후 즉시 방전되어 버린다. 따라서, 밸런스 저항부 Ri를 구성하는 저항의 개수로서는, 4～6개가 바람직하고, 보다 바람직하게는 5개이다. 즉, 밸런스 저항부 Ri의 저항값은, 밸런스 저항부 Ri를 구성하는 각각의 저항의 저항값의 1/6 이상, 1/4 이하로 하는 것이 바람직하고, 보다 바람직하게는, 1/5이다.
이상 설명한 바와 같이, 실시예 1에 따른 축전 장치에 의하면, 밸런스 저항부 R1～Rn은, 각각, 병렬 접속된 복수의 저항 Ri1～Ri5로 구성되어 있기 때문에, 밸런스 저항부 R1～Rn의 저항값의 편차를 억제할 수 있어, 콘덴서 C1～Cn을 균일하게 충전할 수 있다.
또한, 밸런스 저항부 Ri를 병렬 접속된 복수의 저항으로 구성했기 때문에, 어느 하나의 저항이 파손되어 개방되게 되었다고 해도, 나머지의 병렬 접속된 저항의 존재에 의해, 바이어스 전압의 상승이 억제되어, 각 콘덴서 C1～Cn을 균형있게 충전할 수 있는 것에 더하여, 콘덴서의 파손을 방지할 수 있다.
또, 상기 밸런스 저항부의 저항값은, 콘덴서 C1～Cn의 충방전시의 손실을 저하시킨다고 하는 관점에서는, 10～500Ω의 범위가 바람직하다.
(실시예 2)
도 4는 본 발명의 실시예 2에 따른 축전 장치의 회로도를 나타내고 있다. 실시예 2에 따른 축전 장치는, 실시예 1에 따른 축전 장치에 비하여, 콘덴서를 병렬 접속시킨 것이다. 구체적으로는, 도 4에 나타내는 축전 장치는, 직렬 접속된 n개의 셀 그룹 CL1～CLn, 및 각 셀 그룹 CL1～CLn에 대하여 병렬 접속된 n개의 밸런스 저항부 R1～Rn을 구비하고 있다. i(i=1,2,3,…n)번째의 셀 그룹 CLi에는, 4개의 콘덴서 Ci1～Ci4가 병렬 접속되어 있다. 또한, 밸런스 저항부 R1～Rn은 도 1에 나타내는 실시예 1의 축전 장치와 동일 구성이기 때문에, 설명을 생략한다.
이와 같이 콘덴서를 병렬 접속하여, 축전 장치의 용량을 증대시키더라도, 셀 그룹 CL1～CLn에는 밸런스 저항부 R1～Rn이 병렬 접속되어 있기 때문에, 밸런스 저항부 R1～Rn의 저항값의 편차가 억제되어, 콘덴서 Ci1～Ci4를 균일하게 충전할 수 있다.
또한, 밸런스 저항부 Ri를 구성하는 저항 Ri1～Ri5중, 어느 하나의 저항이 파손되어 오픈으로 되었다고 해도, 나머지의 병렬 접속된 저항의 존재에 의해, 셀 그룹 CLi에 대한 바이어스 전압의 상승이 억제되고, 셀 그룹 CL1～CLn의 각각에 균 형있게 바이어스 전압을 부여할 수 있어, 콘덴서 C11～Cn5의 파손을 방지할 수 있다.
또한, 전기 2중층 콘덴서를 4개 병렬로 접속하고 있기 때문에, 정전 용량을 높일 수 있어, 예컨대, 대용량?대전류를 필요로 하는 전기자동차 등의 각 제어용 전원 혹은 보조 전원으로서 본 축전 장치를 사용할 수 있다. 또, 도 4에서는, 셀 그룹 CLi를 구성하는 콘덴서의 수를 4개로 했지만, 이것에 한정되지 않고, 2개, 3개, 혹은 5개 이상으로 해도 좋다.
다음에, 축전 장치의 구조에 대하여 설명한다. 도 5는, 도 4에 나타내는 축전 장치에 있어서, 셀 그룹 CL1～CLn의 수를 7개로 한 경우의 구조를 나타낸 도면이다. 도 5에 도시하는 바와 같이, 본 축전 장치는, 8개의 배선 패턴(1～8)이 프린트된 회로 기판(10), 4행 7열의 매트릭스 형상으로 배열된 28개의 콘덴서 C11～C74, 및 35개의 저항 R11～R75를 구비하고 있다.
배선 패턴(1～8)은, 동이나 은 등의 도전체로 구성되어, 가늘고 긴 형상을 갖고, 긴쪽 방향이 평행하게 되도록, 일정한 간격을 마련하여 회로 기판(10)상에 형성되어 있다. 여기서, 배선 패턴(1～8)의 간격은 콘덴서 C11～C74의 배치 피치 정도이다.
배선 패턴(1, 8)은, 각각, 긴쪽 방향을 따라 4개의 볼록부(11～14)가 일정한 간격으로 형성되어 있다. 또한, 배선 패턴(2~7)에는, 긴쪽 방향의 한쪽의 1변을 따라 4개의 볼록부(11～14)가 일정한 간격으로 형성되고, 긴쪽 방향의 다른 쪽의 1변을 따라 4개의 볼록부(11～14)가 일정한 간격으로 형성되어 있다. 여기서, 볼록 부(11～14)의 간격은 콘덴서 C11～C74의 배치 피치 정도이다. 또한, 볼록부(11～14)에는, 콘덴서의 리드선이 꽂혀있는 스루홀이 형성되어 있다. 스루홀의 내벽에도 도전체가 형성되어 있다.
또한, 볼록부(11) 및 볼록부(12) 사이에는, 5개의 저항을 접속하기 위한 T자 형상의 단자(20)가, 배선 패턴(1～8)의 긴쪽 방향과 직교하는 방향으로 돌출하도록 형성되어 있다. 그리고, 배선 패턴(1～8)은, 볼록부(11～14) 및 단자(20)가 대향하도록 형성되어 있다.
배선 패턴(1)의 단자(20) 및 배선 패턴(2)의 단자(20) 사이에는 5개의 저항 R11～R15가 접속되어 있다. 마찬가지로 해서, 다른 인접하는 배선 패턴 사이에도, 단자(20)를 거쳐서 5개의 저항이 접속되어 있다. 이에 따라, 저항 R11～R15가 병렬 접속된다. 다른 저항도 마찬가지로 병렬 접속된다.
배선 패턴(1, 2) 사이에는 저항이 접속되는 회로 기판(10)의 면과는 반대측의 면(이면)으로부터 콘덴서 C11～C14가 접속되고, 배선 패턴(2, 3) 사이에는 콘덴서 C21～C24가 접속되고, …, 배선 패턴(7, 8) 사이에는 콘덴서 C71～C74가 접속되어 있다. 상세하게는, 콘덴서 Cij(i=1～7의 정수, j=1～4의 정수)는, 한쪽의 리드선이 제 j 번째의 배선 패턴 j의 볼록부(11)의 스루홀에 꽂혀 납땜되고, 다른 쪽의 리드선이 배선 패턴 j+1의 볼록부(11)의 스루홀에 꽂혀 납땜되어 있다.
이에 따라, 콘덴서 C11～C14는 병렬 접속된다. 다른 콘덴서도 마찬가지로 병렬 접속된다.
이와 같이, 긴쪽 방향이 평행하게 되도록 배선 패턴(1～8)을 평행하게 배치하여, 인접하는 배선 패턴 사이에 복수의 콘덴서를 병렬 접속시키고, 병렬 접속된 2개의 콘덴서 사이에 단자부(20)를 형성하고, 이 단자부(20)에 5개의 저항을 접속하고, 또한, 인접하는 배선 패턴 사이에 이면에서 4개의 콘덴서를 접속하기 때문에, 배선 패턴의 전체 길이를 짧게 할 수 있다. 그 때문에, 배선 저항이 작아져, 콘덴서 C11～C74의 충전 효율을 향상시킬 수 있는 것에 더하여, 회로 기판(10)의 소형화를 도모할 수 있다.
또, 도 5에서는, 단자(20)는 볼록부(11, 12) 사이에 형성되어 있지만, 이것에 한정되지 않고, 다른 볼록부 사이에 형성하더라도 좋다. 또한, 배선 패턴(1～8)으로서는, 회로 기판(10) 상에 프린트된 것을 이용했지만, 이것에 한정되지 않고, 도전성의 부재로 구성되는 평판상의 부재를 채용하더라도 좋다.
본 발명에 의하면, 각 전기 2중층 콘덴서를 균형있게 충전할 수 있고, 또한, 전기 2중층 콘덴서의 파손을 방지할 수 있는 축전 장치를 제공할 수 있다.

Claims (9)

  1. 직렬 접속된 복수의 전기 2중층 콘덴서와,
    저항값이 같은 m(m은 2 이상의 정수)개의 저항이 병렬 접속된 밸런스 저항부를 구비하고,
    상기 전기 2중층 콘덴서의 각각에 상기 밸런스 저항부를 병렬 접속하되,
    상기 밸런스 저항부를 구성하는 각 저항의 저항값은, 1개~m-1개의 상기 저항이 오픈으로 된 경우에, 상기 전기 이중층 콘덴서의 양단에 부여되는 전압이 정격 전압을 초과하지 않는 값으로 설정되어 있는 것을 특징으로 하는
    축전 장치.
  2. 제 1 항에 있어서,
    상기 m은 4 이상인 것을 특징으로 하는 축전 장치.
  3. 제 1 항에 있어서,
    상기 m은 6 이하인 것을 특징으로 하는 축전 장치.
  4. 제 1 항에 있어서,
    상기 m은 4 이상, 6 이하인 것을 특징으로 하는 축전 장치.
  5. 제 1 항에 있어서,
    상기 밸런스 저항부의 저항값을 10Ω 이상, 500Ω 이하로 한 것을 특징으로 하는 축전 장치.
  6. 제 1 항에 있어서,
    직렬 접속하는 전기 2중층 콘덴서의 개수를, 각 전기 2중층 콘덴서에 부여되는 바이어스 전압이, 전기 2중층 콘덴서의 정격 전압보다도 작아지는 개수로 한 것을 특징으로 하는 축전 장치.
  7. 제 1 항에 있어서,
    상기 밸런스 저항부에 대하여, 1 또는 복수의 전기 2중층 콘덴서를 더 병렬 접속시킨 것을 특징으로 하는 축전 장치.
  8. 전기 2중층 콘덴서를 복수개 병렬로 접속하는 배선 패턴으로서,
    상기 배선 패턴은, 소정의 간격을 마련하여 배열된 3개 이상의 배선 패턴과,
    저항값이 같은 m(m은 2 이상의 정수)개의 저항이 병렬 접속된 밸런스 저항부를 포함하며,
    인접하는 배선 패턴 사이에 복수의 전기 2중층 콘덴서가 병렬 접속되고, 또한,
    상기 배선 패턴 사이에 접속된 인접하는 2개의 전기 2중층 콘덴서 사이에 상기 밸런스 저항부를 상기 전기 2중층 콘덴서와 병렬 접속시키고,
    상기 밸런스 저항부를 구성하는 각 저항의 저항값은, 1개~m-1개의 상기 저항이 오픈으로 된 경우에, 상기 전기 이중층 콘덴서의 양단에 부여되는 전압이 정격 전압을 초과하지 않는 값으로 설정되어 있는 것을 특징으로 하는
    배선 패턴.
  9. 제 8 항에 있어서,
    상기 저항은 상기 배선 패턴의 한쪽의 배선면에서 접속되고, 상기 전기 2중층 콘덴서는 상기 배선 패턴의 다른 쪽의 배선면에서 접속되는 것을 특징으로 하는 배선 패턴.
KR1020067004378A 2003-09-03 2004-09-01 축전 장치 및 배선 패턴 KR101110981B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2003311498 2003-09-03
JPJP-P-2003-00311498 2003-09-03
PCT/JP2004/013010 WO2005025029A1 (ja) 2003-09-03 2004-09-01 蓄電装置及び配線パターン

Publications (2)

Publication Number Publication Date
KR20070006660A KR20070006660A (ko) 2007-01-11
KR101110981B1 true KR101110981B1 (ko) 2012-03-13

Family

ID=34269699

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067004378A KR101110981B1 (ko) 2003-09-03 2004-09-01 축전 장치 및 배선 패턴

Country Status (6)

Country Link
US (1) US7457100B2 (ko)
EP (1) EP1662633B1 (ko)
JP (1) JP4732897B2 (ko)
KR (1) KR101110981B1 (ko)
CN (1) CN100379115C (ko)
WO (1) WO2005025029A1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008182809A (ja) * 2007-01-24 2008-08-07 Matsushita Electric Ind Co Ltd 電池回路、電池パック、及び電池システム
CN201845840U (zh) * 2010-04-28 2011-05-25 浙江绿源电动车有限公司 电池装置和电池容纳装置
CN102616143B (zh) * 2012-03-30 2015-05-13 广东博特动力能源有限公司 一种电动车动力系统
MY192979A (en) 2016-05-20 2022-09-20 Kyocera Avx Components Corp System and method for charging a capacitor
JP7104729B2 (ja) 2017-06-30 2022-07-21 キョーセラ・エイブイエックス・コンポーネンツ・コーポレーション ウルトラキャパシタモジュールのための平衡回路
EP3616298A4 (en) 2017-07-21 2020-11-25 AVX Corporation BALANCING CIRCUIT FOR ELECTRIC ENERGY STORAGE DEVICE
KR102382161B1 (ko) * 2017-12-27 2022-04-01 주식회사 엘지에너지솔루션 이중 직병렬 패스를 이용한 셀 밸런싱 회로
CN115769094A (zh) 2020-06-02 2023-03-07 京瓷Avx元器件公司 用于监测超级电容器的一种或多种特性的系统和方法
EP4154379A1 (en) * 2020-06-30 2023-03-29 KYOCERA AVX Components Corporation System and method for balancing ultracapacitors
JP7415178B2 (ja) 2021-03-23 2024-01-17 株式会社今仙電機製作所 車両用電子制御ユニット

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3997830A (en) * 1974-11-27 1976-12-14 Rca Corporation Satellite battery reconditioning system and method
JP2000197277A (ja) * 1998-12-25 2000-07-14 Asahi Glass Co Ltd 電気二重層コンデンサ内蔵電源装置
JP2001119866A (ja) * 1999-10-18 2001-04-27 Tokin Corp 電気二重層キャパシタを用いた蓄電システム

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4313084A (en) 1978-03-27 1982-01-26 Nippon Electric Co., Ltd. Laminated structure of double-layer capacitor
FR2612710B1 (fr) 1987-03-16 1989-05-26 Merlin Gerin Bloc de filtrage a condensateurs electrochimiques pour convertisseur statique de puissance
JPH0252405A (ja) * 1988-08-16 1990-02-22 Matsushita Electric Ind Co Ltd チップ抵抗器
US4975796A (en) * 1988-10-13 1990-12-04 Aerovox Incorporated Reverse discharge diode capacitor
JPH0523527A (ja) 1991-07-17 1993-02-02 Shinho Kyu 電子式空気除湿浄化器
US5495387A (en) * 1991-08-09 1996-02-27 Murata Manufacturing Co., Ltd. RC array
JP2575358Y2 (ja) 1991-09-06 1998-06-25 いすゞ自動車株式会社 高耐圧電気２重層コンデンサ装置
CN2162643Y (zh) * 1993-03-17 1994-04-20 山东矿业学院 无触点电子开关发爆器
JPH06276675A (ja) * 1993-03-22 1994-09-30 Nichicon Corp 電解コンデンサバンク
JPH06343225A (ja) * 1993-05-28 1994-12-13 Asahi Glass Co Ltd 蓄電電源装置
JPH09308121A (ja) * 1996-03-14 1997-11-28 Fuji Heavy Ind Ltd 蓄電手段を有する車両用電源装置
US5982050A (en) 1996-03-14 1999-11-09 Fuji Jukogyo Kabushiki Kaisha Power supply unit for automotive vehicle
JP3661725B2 (ja) * 1996-12-20 2005-06-22 旭硝子株式会社 電源装置
JPH10189402A (ja) * 1996-12-27 1998-07-21 Fuji Heavy Ind Ltd 電気二重層コンデンサを用いた車両用電源装置
JP2000278869A (ja) * 1999-03-26 2000-10-06 Murata Mfg Co Ltd ２次電池充電回路、充電器および電気機器
US6285542B1 (en) * 1999-04-16 2001-09-04 Avx Corporation Ultra-small resistor-capacitor thin film network for inverted mounting to a surface
US6856516B2 (en) * 2002-08-20 2005-02-15 Cts Corporation Ball grid array resistor capacitor network

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3997830A (en) * 1974-11-27 1976-12-14 Rca Corporation Satellite battery reconditioning system and method
JP2000197277A (ja) * 1998-12-25 2000-07-14 Asahi Glass Co Ltd 電気二重層コンデンサ内蔵電源装置
JP2001119866A (ja) * 1999-10-18 2001-04-27 Tokin Corp 電気二重層キャパシタを用いた蓄電システム

Also Published As

Publication number Publication date
EP1662633A4 (en) 2008-04-09
EP1662633A1 (en) 2006-05-31
US20060279257A1 (en) 2006-12-14
JP4732897B2 (ja) 2011-07-27
KR20070006660A (ko) 2007-01-11
CN1836357A (zh) 2006-09-20
US7457100B2 (en) 2008-11-25
CN100379115C (zh) 2008-04-02
JPWO2005025029A1 (ja) 2006-11-16
EP1662633B1 (en) 2017-03-15
WO2005025029A1 (ja) 2005-03-17

Similar Documents

Publication Publication Date Title
JP3661725B2 (ja) 電源装置
US20060194102A1 (en) Resistive balance for an energy storage device
US20100028723A1 (en) Power cell apparatus with three dimensional interconnect
KR101905956B1 (ko) 적층 구조의 전고체 전지
KR101110981B1 (ko) 축전 장치 및 배선 패턴
JP2006287174A (ja) 高電圧電気二重層キャパシタ
WO2016048940A1 (en) Ultra-capacitor structures with multiple ultra-capacitor cells and methods thereof
EP3620321A1 (en) Power supply system
JP6263621B2 (ja) ウルトラキャパシタモジュール
TWI534845B (zh) 裝置及其相關聯方法
US11084397B2 (en) Power supply system for vehicle with multiple operating voltages
US20200395853A1 (en) Control system for a battery system
JP2716339B2 (ja) 電気二重層コンデンサ
WO2004057723A2 (en) Electrical connecting device for rechargeable electrochemical energy storage system
US20230260675A1 (en) Film-Type Cable Including Fuse Line
CN112993418A (zh) 储能系统
CN105552286A (zh) 一种大容量锂离子电池系统的均流结构
JP2000013915A (ja) 蓄電装置
DE102013013289A1 (de) Energiespeichermodul mit Superkondensatoren
EP1335395B1 (en) Cylindrical high voltage supercapacitor and method of manufacturing the same
JPH0129022B2 (ko)
KR100837003B1 (ko) 전압 균등화 회로 및 이를 구비하는 전기에너지 저장장치
US11955293B2 (en) Power storage device, power supply device, moving body, capacitor, and method for protecting power storage device
JP4066733B2 (ja) 組電池の制御装置
WO2022224850A1 (ja) ニッケル亜鉛電池の制御方法および電源システム

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee