KR101108833B1 - 반도체 집적 회로 장치 - Google Patents

반도체 집적 회로 장치 Download PDF

Info

Publication number
KR101108833B1
KR101108833B1 KR1020100001345A KR20100001345A KR101108833B1 KR 101108833 B1 KR101108833 B1 KR 101108833B1 KR 1020100001345 A KR1020100001345 A KR 1020100001345A KR 20100001345 A KR20100001345 A KR 20100001345A KR 101108833 B1 KR101108833 B1 KR 101108833B1
Authority
KR
South Korea
Prior art keywords
electrostatic protection
protection element
semiconductor integrated
integrated circuit
fuse
Prior art date
Application number
KR1020100001345A
Other languages
English (en)
Other versions
KR20100109355A (ko
Inventor
요시유끼 우따가와
다께오 야마시따
Original Assignee
가부시키가이샤 히타치세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 히타치세이사쿠쇼 filed Critical 가부시키가이샤 히타치세이사쿠쇼
Publication of KR20100109355A publication Critical patent/KR20100109355A/ko
Application granted granted Critical
Publication of KR101108833B1 publication Critical patent/KR101108833B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/52—Circuit arrangements for protecting such amplifiers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/444—Diode used as protection means in an amplifier, e.g. as a limiter or as a switch

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Logic Circuits (AREA)

Abstract

신호 전송 속도나 파형 품질의 유지와 정전 보호를 양립함과 함께 칩 면적의 비대화를 억제한 반도체 집적 회로 장치를 제공한다. 정전 보호의 효과를 유지하면서, 신호 전송 속도나 파형 품질을 유지함과 함께, 차동 입력쌍을 하나의 정전 보호 소자로 동시에 보호하고 면적적 우위성을 얻기 위해, 임의로 분리 가능한 정전 보호 소자를 종단 저항의 중점에 배치한다.

Description

반도체 집적 회로 장치{SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE}
본 발명은, 신호 전송 기술 및 반도체 집적 회로 실장 기술에 관한 것으로, 특히 조립 시의 정전 보호와 실사용 시의 신호 전송 주파수 대역 및 LSI 내부에의 전파 파형 품질의 유지의 양립을 필요로 하는 분야에 적용하기에 유효한 차동 고속 핀에서의 정전 보호 소자의 배치 및 분리 방법의 기술에 관한 것이다.
종래, 제조 시의 정전 보호와 실사용 시의 신호 전송 주파수 대역 및 파형 품질의 유지를 양립하기 위해, 정전 보호 소자를 임의로 분리 가능하게 한 반도체 집적 회로 장치로서, 제조 후에, 정전 보호 소자를 분리하는 구성의 것이 있었다(예를 들면, 특허 문헌 1～4 참조).
[특허문헌1]일본특허공개제2001-244338호공보 [특허문헌2]일본특허공개제2007-073928호공보 [특허문헌3]일본특허공개평05-121662호공보 [특허문헌4]일본특허공개제2004-128363호공보
본원 발명자들은 본원에 앞서서, 차동 입력 인터페이스에서, 조립 시의 정전 보호와 차동 고속 입력으로서 사용할 때의 신호 전송 주파수 대역 및 파형 품질 유지의 양립에 대해서 검토를 행하였다.
동작 주파수의 고속화에 수반하여, 칩간의 배선 용량의 충방전 시간이 신호 주기에 대해 무시할 수 없는 레벨로 되어 있고, 파형 품질의 열화를 방지하는 목적으로 신호의 저진폭화가 행해지고 있다. 그러나, 신호의 저진폭화는 칩간의 배선 용량의 충방전 시간 단축, 저전력화 등의 이점을 갖지만 외부로부터의 노이즈에 대한 S/N비가 악화되는 결점을 아울러 갖는다. 따라서, 고속 전송의 대부분은 노이즈 성분에 의한 오프셋을 제거 가능한 차동 신호에 의한 전송이 주류이다. 상기의 분야에서, 종래 기술을 이용한 경우의 개략도를 도 8에 도시한다.
종래의 조립 후에 정전 보호 소자를 분리하는 구조를 각 핀마다 설치하는 방법에서는 퓨즈 절단 후의 잔존 노드에 의한 충방전 시간의 증가나 반사의 영향으로 신호 전송 주파수 대역 및 파형 품질이 열화되는 경우나, 퓨즈를 각 핀마다 설치함으로써 인터페이스부가 커져 칩 면적의 비대화로 이어진다고 하는 문제가 있다.
LSI의 고속화 기술의 진보와 동일하게, 생산 라인에서의 정전기 대책도 진보하고 있고, 최근 제조 시에 발생하는 ESD(정전기 방전 : Electrostatic Discharge)가 완화되어 있다(공정 관리 사정에서는 100V 이하). 이 점으로부터, LSI의 한층 더한 고속화ㆍ소형화를 위해, 과도한 ESD 대책을 행하지 않고, 신호 전송 주파수 대역 및 파형 품질의 유지나 인터페이스부의 면적 축소를 중시하여, 회로 설계를 행할 필요가 있다고 하는 과제를 본원 발명자는 독자적으로 발견하였다.
상기의 특허 문헌 1～4에서는, 본 발명과 마찬가지로, 입력 핀에 대해 실사용 시의 동작의 방해로 되는 입력 용량을 저감하는 목적으로, 제조 후에, 정전 보호 소자를 분리하는 것이 기재되어 있고, 특히 특허 문헌 1에는 분리하는 기구로서 메탈 퓨즈, 실리콘 퓨즈를 이용하는 것이 기재되어 있다.
도 7은 종래 기술에 관한 회로도를 발명자 독자의 시점으로부터 재해석한 회로 구성도이다.
특허 문헌 1에서는, 제조 후에, 정전 보호 소자를 분리하는 것이 기재되어 있지만, 이것을 차동 입력 인터페이스에 이용한 경우, 도 8에 도시한 바와 같이, 실사용 시의 전위 변동이 큰 신호 입력의 각 단자마다 퓨즈 절단 후의 잔존 노드가 존재하게 되어, 동작 시의 부하 경감이라고 하는 의미에서는 불충분하다. 또한, 도 8에 도시한 바와 같이 차동 입력의 각 단자에 각각 퓨즈를 배치할 필요가 있어, 인터페이스부의 면적을 증대시키는 요인으로 된다.
특허 문헌 2에서도, 제조 후에, 정전 보호 회로를 분리하는 것이 기재되어 있지만, 특허 문헌 1과 동일하게 차동 입력 인터페이스에 적용하는 경우, 도 8에 도시한 바와 같이, 실사용 시의 전위 변동이 큰 신호 입력의 각 단자마다 퓨즈 절단 후의 잔존 노드가 존재하게 되어, 동작 시의 부하 경감이라고 하는 의미에서는 불충분하다. 또한, 도 8에 도시한 바와 같이 차동 입력의 각 단자에 각각 퓨즈를 배치할 필요가 있어, 인터페이스부의 면적을 증대시키는 요인으로 된다.
특허 문헌 3에서도, 제조 후에, 정전 보호 회로를 분리하는 것이 기재되어 있지만, 특허 문헌 1, 2와 동일하게 차동 입력 인터페이스에 적용하는 경우, 도 8에 도시한 바와 같이, 실사용 시의 전위 변동이 큰 신호 입력의 각 단자마다 퓨즈 절단 후의 잔존 노드가 존재하게 되어, 동작 시의 부하 경감이라고 하는 의미에서는 불충분하다. 또한, 도 8에 도시한 바와 같이 차동 입력의 각 단자에 각각 퓨즈를 배치할 필요가 있어, 인터페이스부의 면적을 증대시키는 요인으로 된다.
특허 문헌 4는, 송신측 디바이스측에서 본 출력 부하 조절의 목적으로, 정전 보호 회로를 분리하는 것이 기재되어 있지만, 특허 문헌 1～3과 동일하게 차동 입력 인터페이스에 적용하는 경우, 도 8에 도시한 바와 같이, 실사용 시의 전위 변동이 큰 신호 입력의 각 단자마다 퓨즈 절단 후의 잔존 노드가 존재하게 되어, 동작 시의 부하 경감이라고 하는 의미에서는 불충분하다. 또한, 도 8에 도시한 바와 같이 차동 입력의 각 단자에 각각 퓨즈를 배치할 필요가 있어, 인터페이스부의 면적을 증대시키는 요인으로 된다.
본 발명의 대표적인 것의 일례를 제시하면 이하와 같다. 즉, 본 발명의 반도체 집적 회로 장치는, 차동 입력쌍을 갖고, 상기 차동 입력쌍 중 적어도 어느 한쪽에 발생하는 정전 노이즈에 관한 정전 보호의 대상으로 되는 보호 대상 회로와, 상기 보호 대상 회로를 상기 정전 노이즈로부터 보호하는 정전 보호 소자를 구비하고, 상기 보호 소자는, 상기 차동 입력쌍의 한쪽과 다른 쪽 사이를 서로 접속하는 종단 저항의 중점에 접속되도록 구성되는 것을 특징으로 한다.
본 발명에 따르면, 전원 네트 혹은 ESD(정전) 보호 소자를 전기적으로 접속ㆍ분리 가능하게 구성된 반도체 집적 회로에서, ESD 보호 성능을 회로 동작에 영향을 주지 않는 레벨(수G～10㎓ 이상에서의 동작)로 유지하면서, 전송 가능 주파수와 파형 품질의 유지, 인터페이스부의 면적 축소가 가능하게 된다.
도 1은 본 발명의 반도체 집적 회로 장치의 제1 실시 형태에 따른 모식도.
도 2는 본 발명의 반도체 집적 회로 장치의 제2 실시 형태에 따른 모식도.
도 3은 본 발명의 반도체 집적 회로 장치의 제3 실시 형태에 따른 모식도.
도 4는 본 발명의 반도체 집적 회로 장치의 제4 실시 형태에 따른 모식도.
도 5는 본 발명의 반도체 집적 회로 장치의 제5 실시 형태에 따른 모식도.
도 6은 본 발명의 반도체 집적 회로 장치의 제6 실시 형태에 따른 모식도.
도 7은 종래 기술의 모식도.
도 8은 차동 입력쌍에 종래 기술을 적용한 경우의 모식도.
도 9는 이상적인 차동 입력과 진폭 중심의 전위 변동을 도시하는 도면.
도 10은 차동 입력간에 타이밍이나 레벨의 차이가 생긴 경우의 진폭 중심의 전위 변동을 도시하는 도면.
도 11은 본 발명에 따른 퓨즈의 모식도.
도 12는 본 발명의 반도체 집적 회로 칩으로서, 그 칩에 저항을 내장한 예를 도시하는 회로 블록도.
도 13은 본 발명의 반도체 집적 회로 칩으로서, 그 칩의 외부에 저항이 접속되는 구성의 예를 도시하는 회로 블록도.
본 발명의 반도체 집적 회로 장치는, 실사용 시에 분리 가능한 ESD 보호 소자가 차동 입력의 각 단자마다가 아니라 차동 입력간의 종단 저항의 중점에 배치되는 것을 특징으로 한다. 예를 들면, 차동 입력의 종단 저항의 중점에, 임의로 분리 가능한 정전 보호 소자가 배치되고, 퓨즈 절단 후의 잔존 노드가, 종단 저항의 중점에 존재하도록 구성된다. 정전 보호 소자와 보호 대상의 디바이스가 종단 저항의 절반의 크기의 저항을 통하여 접속되어 있기 때문에, 저항을 통하지 않고 접속되는 경우와 비교하여 ESD 보호 성능이 저하된다. 그러나, 생산 라인에서의 정전기 대책의 진보에 의해서 제조 시에 발생하는 ESD가 완화되어 있는(예를 들면 100V 이하인) 상황에서는, 그들을 고려하면서 설계함으로써, 상기의 ESD 보호 성능의 저하에 의한 디바이스에의 영향을 작게 하는 것이 가능하다. 그것보다 오히려, 종단 저항의 중점에 배치함으로써 잔존 노드가 차동 입력의 진폭 중심으로 되어, 전위 변동이 매우 작아진다고 하는 이점을 향수할 수 있다.
도 9에 이상적인 차동 입력과 진폭 중심과의 전위 변동을, 도 10에 실제의 차동 입력과 진폭 중심과의 전위 변동을, 각각 기재한다. 도 9와 같이, 이상적인 차동 입력에서는, 차동 진폭 중심이 변동되지 않는다. 그러나, 실제로는 차동 입력간에 타이밍이나 레벨의 차이가 생기는 것이 예상되고, 그에 의해 도 10과 같이 차동 진폭 중심이 변동되지만, 그 경우에서도 해당 노드의 전위 변동은 도 10에 도시한 바와 같이 작게 억제된다. 따라서 잔존 노드의 충방전 시간이 짧아져, 전송 가능 주파수 대역 및 입력 파형 품질의 유지가 가능하게 된다.
또한, 2핀 각각에 부속되는 보호 대상 회로를 1개의 정전 보호 소자로 공통으로 보호하기 위해, 퓨즈를 각 핀마다 설치하는 경우와 비교하여 배치수를 반감할 수 있다. 단, 2핀분의 정전 보호를 맡기 위해, 퓨즈의 용단에 대한 내성은 2핀분 필요하다. 그러나, 도 11에 도시한 바와 같이, 퓨즈의 용단 개소의 폭은, 퓨즈 소자 전체의 폭에 대해 충분히 작기 때문에, 용단에 대한 내성을 유지한 경우에서도 퓨즈가 차지하는 면적은 동일하며, 퓨즈의 배치수의 반감에 의해서 면적적 우위성을 얻을 수 있다.
본 발명의 현저한 특징은, 분리 가능한 정전 보호 소자를 종단 저항의 중점에 배치하는 것이다. 본 발명에서는, 동작 시의 전위 변동이 적은 차동 진폭 중심에 잔존 노드가 남도록 배치되어 있다. 상기의 특허 문헌 1 내지 4에 있는 바와 같이, 각 핀마다 분리 가능한 정전 보호 소자를 배치하는 종래 기술의 방법에서는, 분리 후의 잔존 노드가 차동쌍의 양단에 남음으로써, 입력 신호의 전위 변동 시에 충방전 시간이 증가하여 고속 동작의 방해로 되지만, 본 발명은 이 점을 해소하고 있다. 또한, 퓨즈를 각 핀마다 설치하는 경우와 비교하여 퓨즈에 의한 면적의 증가량을 반감할 수 있다.
구체적으로는, 본 발명의 반도체 집적 회로 장치는, 차동 입력쌍을 갖고, 그 차동 입력쌍 중 적어도 어느 한쪽에 발생하는 정전 노이즈에 관한 정전 보호의 대상으로 되는 보호 대상 회로와, 그 보호 대상 회로를 정전 노이즈로부터 보호하는 정전 보호 소자를 구비한다. 보호 소자는, 차동 입력쌍의 한쪽과 다른 쪽 사이를 서로 접속하는 종단 저항의 중점에 접속되도록 구성된다.
여기서, 정전 보호 소자는 전기적으로 분리 가능하게 구성되는 것이 바람직하다. 그 경우, 정전 보호 소자를 전기적으로 분리하는 구성은, 예를 들면 정전 보호 소자와 종단 저항의 중점 사이를 접속하고, 또한 열에 의해서 용단 가능한 퓨즈이면 더 바람직하다. 퓨즈는, 예를 들면 메탈 퓨즈 및 실리콘 퓨즈 중 적어도 어느 한쪽이면 더 바람직하다. 메탈 퓨즈는 예를 들면 알루미늄 배선을 포함하여 구성되도록 하면 더 바람직하고, 또한 실리콘 퓨즈는 예를 들면 다결정 실리콘막을 포함하여 구성되도록 하면 더 바람직하다.
본 발명의 반도체 집적 회로 장치에서, 정전 보호 소자는, 종단 저항의 중점에 애노드측이 접속되도록 구성된 제1 다이오드와, 동일한 종단 저항의 중점에 캐소드측이 접속되도록 구성된 제2 다이오드를 포함하여 구성되면 바람직하다. 그 경우도, 정전 보호 소자를 전기적으로 분리 가능하게 구성하는 것이 바람직하고, 나아가서는, 정전 보호 소자를 전기적으로 분리하는 구성을 퓨즈로 하는 것이 바람직한 것은 마찬가지이다.
본 발명의 반도체 집적 회로 장치에서는, 차동 입력쌍이 접속되고, 또한 외부로부터 입력 신호가 입력되는 차동 입력 단자를 더 구비하도록 하여도 된다. 그 경우, 종단 저항은, 보호 대상 회로, 정전 보호 소자, 및 차동 입력 단자와 함께 반도체 집적 회로 장치에 내장되도록 하면 바람직하다. 그 경우도, 정전 보호 소자를 전기적으로 분리 가능하게 구성하는 것이 바람직하고, 나아가서는, 정전 보호 소자를 전기적으로 분리하는 구성을 퓨즈로 하는 것이 바람직한 것은 마찬가지이다.
또한, 본 발명의 반도체 집적 회로 장치에서는, 종단 저항의 중점에 접속되고, 또한 입력 신호의 전위를 안정시키는 바이어스 전압이 입력되는 센터 탭을 더 구비하도록 하여도 된다. 그 경우, 센터 탭은, 보호 대상 회로, 정전 보호 소자, 차동 입력 단자, 및 종단 저항과 함께 반도체 집적 회로 장치에 내장되도록 하면 바람직하다. 그 경우도, 정전 보호 소자를 전기적으로 분리 가능하게 구성하는 것이 바람직하고, 나아가서는, 정전 보호 소자를 전기적으로 분리하는 구성을 퓨즈로 하는 것이 바람직한 것은 마찬가지이다.
또한, 본 발명의 반도체 집적 회로 장치는, 종단 저항이 반도체 집적 회로 장치에 대해 외장 접속되도록 구성하여도 된다. 그 경우, 차동 입력쌍이 접속되고, 또한 외부로부터 입력 신호가 입력되는 차동 입력 단자와, 정전 보호 소자에 접속된 센터 탭을 더 구비하고, 종단 저항의 중점이 센터 탭을 통하여 정전 보호 소자에 접속되도록 구성되는 것이 바람직하다. 또한, 차동 입력 단자는, 보호 대상 회로 및 센터 탭과 접속하는 정전 보호 소자와 함께 반도체 집적 회로 장치에 내장되도록 하는 것이 바람직하다. 그 경우도, 정전 보호 소자를 전기적으로 분리 가능하게 구성하는 것이 바람직하고, 나아가서는, 정전 보호 소자를 전기적으로 분리하는 구성을 퓨즈로 하는 것이 바람직한 것은 마찬가지이다.
이하, 본 발명의 실시예를 도면을 이용하여 상세히 설명한다.
<실시예 1>
도 1은 본 발명의 반도체 집적 회로 장치의 제1 실시예의 개략도이다. 차동 입력 버퍼(BF1)의 차동 입력 단자(차동 핀)(11과 12) 사이가 저항(R2)와 저항(R3)과의 직렬 접속으로 이루어지는 종단 저항(R)에 의해 서로 접속되고, 저항(R2와 R3)의 접속점, 즉 종단 저항(R)의 중간 노드(13)에 정전 보호 소자가 접속된다. 차동 입력 버퍼(BF1), 차동 입력 단자(차동 핀)(11, 12), 저항(R2, R3), 중간 노드(13), 및 정전 보호 소자는, 공통의 반도체 기판 상에 일체적으로 형성되어 반도체 집적 회로 장치를 구성한다. 정전 보호 소자는, 예를 들면 반도체 집적 회로 장치를 회로 기판에 부착할 때 등에 차동 핀(11, 12)에 발생하는 정전 노이즈에 의해서 차동 입력 버퍼(BF1)에 문제점이 생기는 것을 방지하기 위해 설치되고, 차동 핀(11, 12)에 발생한 정전 노이즈가 각각 저항(R2, R3)을 통하여 정전 보호 소자에 유입되도록 구성된다. 여기서, 저항(R2와 R3)은 저항값이 동등하고, 또한 각각의 저항값은 종단 저항(R)의 저항값의 1/2이며, 종단 저항(R)의 중간의 노드(13)는 종단 저항의 중점에 해당한다. 본 실시예에서는, 차동 핀(11, 12) 사이의 종단 저항(R)의 중점(13)에 정전 보호 소자를 배치함으로써, 하나의 정전 보호 소자로 차동 핀(11, 12)의 양방의 보호 대상 회로에 대한 정전 보호에 공통으로 대응하고 있다.
반도체 집적 회로 장치가 회로 기판 등에 실장된 후, 그 장치가 실동작할 때는, 정전 보호 소자는 입력 부하로서 보인다. 그러나, 정전 보호 소자가 차동 진폭 중심에 상당하는 종단 저항(R)의 중점(13)에 접속되어 있음으로써, 그 부하는 실효적으로는 작게 보여, 입력 파형 품질이 열화되는 것이 실질적으로 억제된다.
본 실시예에 따르면, 종단 저항의 중점은 실동작 시의 전위 변동이 작은 차동 진폭 중심에 있어서, 큰 입력 부하로 되는 정전 보호 소자의 충방전 시간을 단축할 수 있고, 이로써 전송 가능 주파수 대역 및 입력 파형 품질의 유지ㆍ향상이 가능하게 된다고 하는 각별한 효과가 얻어진다.
<실시예 2>
도 2는 본 발명의 반도체 집적 회로 장치의 제2 실시예의 개략도이다. 본 실시예는 제1 실시예에서의 정전 보호 소자로서 다이오드를 이용한 예이다. 차동 입력 버퍼(BF1)의 차동 입력 단자(차동 핀)(21과 22) 사이가 저항(R2와 R3)의 직렬 접속으로 이루어지는 종단 저항(R)에 의해 서로 접속되고, 저항(R2와 R3)의 접속점, 즉 종단 저항(R)의 중간 노드(23)에 다이오드(D1)의 애노드측과 다이오드(D2)의 캐소드측이 공통으로 접속된다. 2개의 다이오드(D1, D2)는 중간 노드(23)에 공통 접속됨으로써 정전 보호 소자로서 기능한다. 차동 입력 버퍼(BF1), 차동 입력 단자(차동 핀)(21, 22), 저항(R2, R3), 중간 노드(23), 및 다이오드(D1, D2)는, 공통의 반도체 기판 상에 일체적으로 형성되어 반도체 집적 회로 장치를 구성한다. 2개의 다이오드(D1, D2)로 이루어지는 정전 보호 소자는, 예를 들면 반도체 집적 회로 장치를 회로 기판에 부착할 때 등에 차동 핀(21, 22)에 발생하는 정전 노이즈에 의해 차동 입력 버퍼(BF1)에 문제점이 생기는 것을 방지하기 위해 설치되고, 차동 핀(21, 22)에 발생한 정전 노이즈가 각각 저항(R2, R3)을 통하여 2개의 다이오드(D1, D2) 중 어느 하나에 유입되도록 구성된다. 여기서, 저항(R2와 R3)은 저항값이 동등하고, 또한, 각각의 저항값은 종단 저항(R)의 저항값의 1/2이며, 종단 저항(R)의 중간의 노드(23)는 종단 저항의 중점에 해당한다. 본 실시예에서는, 차동 핀(21, 22) 사이의 종단 저항(R)의 중점(23)에 다이오드(D1, D2)로 이루어지는 정전 보호 소자를 배치함으로써, 한 쌍의 다이오드로 이루어지는 정전 보호 소자로 차동 핀(21, 22)의 양방의 보호 대상 회로에 대한 정전 보호에 공통으로 대응하고 있다.
반도체 집적 회로 장치가 회로 기판 등에 실장된 후, 그 장치가 실동작할 때는, 다이오드(D1, D2)는 입력 부하로서 보인다. 그러나, 다이오드(D1, D2)가 차동 진폭 중심에 상당하는 종단 저항(R)의 중점(23)에 접속되어 있음으로써, 그 부하는 실효적으로는 작게 보여, 입력 파형 품질이 열화되는 것이 실질적으로 억제된다.
본 실시예에 따르면, 제1 실시예와 마찬가지로 정전 보호 소자의 실동작 시의 충방전 시간을 단축할 수 있음과 함께, 매우 단순한 구성이며, 몇 개의 소자를 조합한 구성의 정전 보호 소자(션트 회로 등)와 비교하여 오작동이 적다고 하는 각별한 효과가 얻어진다.
<실시예 3>
도 3은 본 발명의 반도체 집적 회로 장치의 제3 실시예의 개략도이다. 본 실시예는, 제1 실시예로부터 한층 더한 고속화를 위해, 실동작 시의 큰 입력 부하로 되는 정전 보호 소자를 분리 가능한 구조를 구비한 실시예이다. 차동 입력 버퍼(BF1)의 차동 입력 단자(차동 핀)(31과 32) 사이가 저항(R2와 R3)의 직렬 접속으로 이루어지는 종단 저항(R)에 의해 서로 접속되고, 저항(R2와 R3)의 접속점, 즉 종단 저항(R)의 중간 노드(33)에 스위치(34)를 통하여 정전 보호 소자가 접속된다. 차동 입력 버퍼(BF1), 차동 입력 단자(차동 핀)(31, 32), 저항(R2, R3), 중간 노드(33), 스위치(34), 및 정전 보호 소자는, 공통의 반도체 기판 상에 일체적으로 형성되어 반도체 집적 회로 장치를 구성한다. 정전 보호 소자는, 예를 들면 반도체 집적 회로 장치를 회로 기판에 부착할 때 등에 차동 핀(31, 32)에 발생하는 정전 노이즈에 의해 차동 입력 버퍼(BF1)에 문제점이 생기는 것을 방지하기 위해 설치되고, 차동 핀(31, 32)에 발생한 정전 노이즈가 각각 저항(R2, R3) 및 스위치(34)를 통하여 정전 보호 소자에 유입되도록 구성된다. 여기서, 저항(R2와 R3)은 저항값이 동등하고, 또한, 각각의 저항값은 종단 저항(R)의 저항값의 1/2이며, 종단 저항(R)의 중간의 노드(33)는 종단 저항의 중점에 해당한다. 본 실시예에서는, 차동 핀(31, 32) 사이의 종단 저항(R)의 중점(33)에 스위치(34)를 통하여 정전 보호 소자를 배치함으로써, 상기 제1 실시예와 마찬가지로, 하나의 정전 보호 소자로 차동 핀(31, 32)의 양방의 보호 대상 회로에 대한 정전 보호에 공통으로 대응하고 있다.
반도체 집적 회로 장치가 회로 기판 등에 실장된 후, 그 장치가 실동작할 때는, 정전 보호 소자는 입력 부하로서 보인다. 그러나, 실동작 시에 정전 보호 소자가 스위치(34)에 의해 분리됨으로써, 그 부하는 분리 후의 잔존 노드만으로 되어, 입력 부하는 상대적으로 작아진다. 또한, 그 잔존 노드도 실동작 시의 전위 변동이 작은 차동 진폭 중심에 상당하는 종단 저항(R)의 중점(33)에 접속되어 있음으로써, 잔존 노드에 의해 보이는 부하도 실효적으로는 더욱 작게 보여, 충방전 시간을 단축할 수 있고, 이로써 입력 파형 품질이 열화되는 것이 실질적으로 억제된다.
본 실시예에 따르면, 큰 입력 부하로 되는 정전 보호 소자를 분리함에 따른 고속화와, 분리 후의 잔존 노드가 전위 변동이 작은 차동 진폭 중심에 있는 것에 의한 충방전 시간의 단축이 가능하게 된다고 하는 각별한 효과가 얻어진다. 또한, 2핀 각각에 부속되는 보호 대상 회로를 공통으로 보호하고 있기 때문에, 정전 보호 소자를 분리하는 퓨즈의 배치수를 반감할 수 있어 면적적 우위성이 얻어진다.
<실시예 4>
도 4는 본 발명의 반도체 집적 회로 장치의 제4 실시예의 개략도이다. 차동 입력 버퍼(BF1)의 차동 입력 단자(차동 핀)(41과 42) 사이가 저항(R2와 R3)의 직렬 접속으로 이루어지는 종단 저항(R)에 의해 서로 접속되고, 저항(R2와 R3)의 접속점, 즉 종단 저항(R)의 중간 노드(43)에 다이오드(D1)의 애노드측과 다이오드 D2의 캐소드측이 스위치(44)를 통하여 공통으로 접속된다. 2개의 다이오드(D1, D2)는 중간 노드(43)에 공통 접속됨으로써 정전 보호 소자로서 기능한다. 차동 입력쌍(Vip, Vin)은 각각, 저항(R2,　R3)에 접속되어 있다. 즉, 저항(R2)의 일단은 저항(R3)과 스위치(44)에 공통 접속되고, 타단은 차동 입력쌍의 한쪽인 Vip에 접속된다. 또한, 저항(R3)의 일단은 저항(R2)과 스위치(44)에 공통 접속되고, 타단은 차동 입력쌍의 다른 쪽인 Vin에 접속된다. 차동 입력 버퍼(BF1), 차동 입력 단자(차동 핀)(41, 42), 저항(R2, R3), 중간 노드(43), 스위치(44), 차동 입력쌍(Vip, Vin), 및 다이오드(D1, D2)는, 공통의 반도체 기판 상에 일체적으로 형성되어 반도체 집적 회로 장치를 구성한다. 도 4에서, 차동 입력쌍(Vip, Vin)을 통하는 점선은 반도체 집적 회로 장치의 모서리를 나타내고, 점선으로부터 우측이 반도체 집적 회로 장치의 내부를, 좌측이 반도체 집적 회로 장치의 외부를, 각각 나타낸다. 2개의 다이오드(D1, D2)로 이루어지는 정전 보호 소자는, 예를 들면 반도체 집적 회로 장치를 회로 기판에 부착할 때 등에 차동 핀(41, 42)에 발생하는 정전 노이즈에 의해 차동 입력 버퍼(BF1)에 문제점이 생기는 것을 방지하기 위해 설치되고, 차동 핀(41, 42)에 발생한 정전 노이즈가 각각 저항(R2, R3) 및 스위치(44)를 통하여 2개의 다이오드(D1, D2) 중 어느 하나에 유입되도록 구성된다. 여기서, 저항(R2와 R3)은 저항값이 동등하고, 또한, 각각의 저항값은 종단 저항(R)의 저항값의 1/2이며, 종단 저항(R)의 중간의 노드(43)는 종단 저항의 중점에 해당한다. 본 실시예에서는, 차동 핀(41, 42) 사이의 종단 저항(R)의 중점(43)에 스위치(44)를 통하여 다이오드(D1, D2)로 이루어지는 정전 보호 소자를 배치함으로써, 상기 제2 실시예와 마찬가지로, 한 쌍의 다이오드로 이루어지는 정전 보호 소자로 차동 핀(41, 42)의 양방의 보호 대상 회로에 대한 정전 보호에 공통으로 대응하고 있다.
반도체 집적 회로 장치가 회로 기판 등에 실장된 후, 그 장치가 실동작할 때는, 다이오드(D1, D2)는 입력 부하로서 보인다. 그러나, 실동작 시에 다이오드(D1, D2)가 스위치(44)에 의해 분리됨으로써, 그 부하는 분리 후의 잔존 노드만으로 되어, 입력 부하는 상대적으로 작아진다. 여기서, 스위치(44)에는 퓨즈를 이용하는 것이 바람직하지만, 본 발명은 그에 한정되지 않는다. 중간 노드(43)에 퓨즈를 통하여 다이오드(D1, D2)가 접속되는 구조로 한 경우, 조립 시에는 퓨즈를 통하여 정전 보호 소자로서 기능시키고, 실동작 시에는 퓨즈를 절단하여, 동작의 방해로 되는 입력 용량을 저감시키면 된다. 또한, 퓨즈 절단 후의 잔존 노드도 실동작 시의 전위 변동이 작은 차동 진폭 중심에 상당하는 종단 저항(R)의 중점(43)에 접속되어 있음으로써, 잔존 노드에 의해 보이는 부하도 실효적으로는 더욱 작게 보여, 충방전 시간을 단축할 수 있고, 이로써 입력 파형 품질이 열화되는 것이 실질적으로 억제된다.
본 실시예에 따르면, 상기 제3 실시예와 마찬가지로 정전 보호 소자의 분리와 분리 후의 잔존 노드의 충방전 시간의 단축에 의한 고속화와 면적적 우위성과 함께, 상기 제2 실시예와 마찬가지로 오작동이 적다고 하는 각별한 효과가 얻어진다.
<실시예 5>
도 5는 본 발명의 반도체 집적 회로 장치의 제5 실시예의 개략도이다. 실시예 4와의 차이는 종단 저항의 중점 노드로부터 센터 탭이 장치 외부에 나와 있는 점이다. 차동 입력 버퍼(BF1)의 차동 입력 단자(차동 핀)(51과 52) 사이가 저항(R2와 R3)의 직렬 접속으로 이루어지는 종단 저항(R)에 의해 서로 접속되고, 저항(R2와 R3)의 접속점, 즉 종단 저항(R)의 중간 노드(53)에 다이오드(D1)의 애노드측과 다이오드 D2의 캐소드측이 스위치(54)를 통하여 공통으로 접속됨과 함께, 센터 탭(55)이 접속된다. 2개의 다이오드(D1, D2)는 중간 노드(53)에 공통 접속됨으로써 정전 보호 소자로서 기능한다. 차동 입력쌍(Vip, Vin)은 각각, 저항(R2, R3)에 접속되어 있다. 즉, 저항(R2)의 일단은 저항(R3)과 스위치(54)와 센터 탭(55)에 공통 접속되고, 타단은 차동 입력쌍의 한쪽인 Vip에 접속된다. 또한, 저항(R3)의 일단은 저항(R2)과 스위치(54)와 센터 탭(55)에 공통 접속되고, 타단은 차동 입력쌍의 다른 쪽인 Vin에 접속된다. 차동 입력 버퍼(BF1), 차동 입력 단자(차동 핀)(51, 52), 저항(R2, R3), 중간 노드(53), 스위치(54), 차동 입력쌍(Vip, Vin), 센터 탭(55), 및 다이오드(D1, D2)는, 공통의 반도체 기판 상에 일체적으로 형성되어 반도체 집적 회로 장치를 구성한다. 도 5에서, 차동 입력쌍(Vip, Vin) 및 센터 탭(55)을 통하는 점선은 반도체 집적 회로 장치의 모서리를 나타내고, 점선으로부터 우측이 반도체 집적 회로 장치의 내부를, 좌측이 반도체 집적 회로 장치의 외부를, 각각 나타낸다. 2개의 다이오드(D1, D2)로 이루어지는 정전 보호 소자는, 예를 들면 반도체 집적 회로 장치를 회로 기판에 부착할 때 등에 차동 핀(51, 52)에 발생하는 정전 노이즈에 의해 차동 입력 버퍼(BF1)에 문제점이 생기는 것을 방지하기 위해 설치되고, 차동 핀(51, 52)에 발생한 정전 노이즈가 각각 저항(R2, R3) 및 스위치(54)를 통하여 2개의 다이오드(D1, D2) 중 어느 하나에 유입되도록 구성된다. 여기서, 저항(R2와 R3)은 저항값이 동등하고, 또한, 각각의 저항값은 종단 저항(R)의 저항값의 1/2이며, 종단 저항(R)의 중간의 노드(53)는 종단 저항의 중점에 해당한다. 본 실시예에서는, 차동 핀(51, 52) 사이의 종단 저항(R)의 중점(53)에 스위치(54)를 통하여 다이오드(D1, D2)로 이루어지는 정전 보호 소자를 배치함으로써, 상기 제2 및 제4 실시예와 마찬가지로, 한 쌍의 다이오드로 이루어지는 정전 보호 소자로 차동 핀(51, 52)의 양방의 보호 대상 회로에 대한 정전 보호를 공통으로 보호하고 있다. 또한, 본 실시예의 경우, 차동 입력쌍(Vip, Vin)과 센터 탭(55)에 공통으로 대응하고 있다.
반도체 집적 회로 장치가 회로 기판 등에 실장된 후, 그 장치가 실동작할 때는, 다이오드(D1, D2)는 입력 부하로서 보인다. 그러나, 실동작 시에 다이오드(D1, D2)가 스위치(54)에 의해 분리됨으로써, 그 부하는 분리 후의 잔존 노드만으로 되어, 입력 부하는 상대적으로 작아진다. 여기서, 스위치(54)에는 퓨즈를 이용하는 것이 바람직하지만, 본 발명은 그에 한정되지 않는다. 중간 노드(53)에 퓨즈를 통하여 다이오드(D1, D2)가 접속되는 구조로 한 경우, 조립 시에는 퓨즈를 통하여 정전 보호 소자로서 기능시키고, 실동작 시에는 퓨즈를 절단하여, 동작의 방해로 되는 입력 용량을 저감시키면 된다. 또한, 퓨즈를 용단할 때, 퓨즈의 양단에 간단히 전위차를 부여할 수 있어, 쥴 열에 의한 용단이 용이하다. 또한, 퓨즈 절단 후의 잔존 노드도 실동작 시의 전위 변동이 작은 차동 진폭 중심에 상당하는 종단 저항(R)의 중점(53)에 접속되어 있음으로써, 잔존 노드에 의해 보이는 부하도 실효적으로는 더 작게 보여, 충방전 시간을 단축할 수 있고, 이로써 입력 파형 품질이 열화되는 것이 실질적으로 억제된다.
본 실시예에 따르면, 상기 제4 실시예의 신호 전송 고속화, 칩 면적의 저감 외에, 차동 신호의 중점 전위의 고정과 퓨즈의 쥴 열에 의한 용단이 용이하게 된다고 하는 각별한 효과가 얻어진다.
<실시예 6>
도 6은 본 발명의 반도체 집적 회로 장치의 제6 실시예의 개략도이다. 실시예 4와의 차이는 종단 저항이 외장으로 되어 있고, 반도체 장치측에는 차동 입력쌍과 입력쌍과 독립된 정전 보호용의 단자와 단자로부터 퓨즈를 통하여 정전 보호 소자를 접속하는 구조로 되어 있다. 차동 입력 버퍼(BF1)의 차동 입력 단자(차동 핀)(61과 62) 사이가 저항(R2와 R3)의 직렬 접속으로 이루어지는 종단 저항(R)에 의해 서로 접속되고, 저항(R2와 R3)의 접속점, 즉 종단 저항(R)의 중간 노드(63)에 다이오드(D1)의 애노드측과 다이오드 D2의 캐소드측이 단자(Vm) 및 스위치(64)를 통하여 공통으로 접속된다. 2개의 다이오드(D1, D2)는 중간 노드(63)에 공통 접속됨으로써 정전 보호 소자로서 기능한다. 차동 입력쌍(Vip, Vin)은 각각, 저항(R2, R3)에 접속되어 있다. 즉, 저항(R2)의 일단은 저항(R3)과 단자(Vm)에 공통 접속되고, 타단은 차동 입력쌍의 한쪽인 Vip에 접속된다. 또한, 저항(R3)의 일단은 저항(R2)과 단자(Vm)에 공통 접속되고, 타단은 차동 입력쌍의 다른 쪽인 Vin에 접속된다. 차동 입력 버퍼(BF1), 스위치(64), 차동 입력쌍(Vip, Vin), 단자(Vm), 및 다이오드(D1, D2)는, 공통의 반도체 기판 상에 일체적으로 형성되어 반도체 집적 회로 장치를 구성한다. 한편, 차동 입력 단자(차동 핀)(61, 62), 저항(R2, R3), 및 중간 노드(63)는, 반도체 집적 회로 장치의 외부로부터 외장된다. 도 6에서, 차동 입력쌍(Vip, Vin) 및 단자(Vm)를 통하는 점선은 반도체 집적 회로 장치의 모서리를 나타내고, 점선으로부터 우측이 반도체 집적 회로 장치의 내부를, 좌측이 반도체 집적 회로 장치의 외부를, 각각 나타낸다. 2개의 다이오드(D1, D2)로 이루어지는 정전 보호 소자는, 예를 들면 반도체 집적 회로 장치를 회로 기판에 부착할 때 등에 차동 핀(41, 42)에 발생하는 정전 노이즈에 의해 차동 입력 버퍼(BF1)에 문제점이 생기는 것을 방지하기 위해 설치되고, 차동 핀(61, 62)에 발생한 정전 노이즈가 각각 저항(R2, R3), 단자(Vm), 및 스위치(64)를 통하여 2개의 다이오드(D1, D2) 중 어느 하나에 유입되도록 구성된다. 여기서, 저항(R2와 R3)은 저항값이 동등하고, 또한, 각각의 저항값은 종단 저항(R)의 저항값의 1/2이며, 종단 저항(R)의 중간의 노드(63)는 종단 저항의 중점에 해당한다. 본 실시예에서는, 차동 핀(61, 62) 사이의 종단 저항(R)의 중점(63)에 단자(Vm) 및 스위치(64)를 통하여 다이오드(D1, D2)로 이루어지는 정전 보호 소자를 배치함으로써, 상기 제2, 제4, 및 제5 실시예와 마찬가지로, 한 쌍의 다이오드로 이루어지는 정전 보호 소자로 차동 핀(61, 62)의 양방의 보호 대상 회로에 대한 정전 보호에 공통으로 대응하고 있다.
반도체 집적 회로 장치가 회로 기판 등에 실장된 후, 그 장치가 실동작할 때는, 다이오드(D1, D2)는 입력 부하로서 보인다. 그러나, 실동작 시에 다이오드(D1, D2)가 스위치(64)에 의해 분리됨으로써, 그 부하는 분리 후의 잔존 노드만으로 되어, 입력 부하는 상대적으로 작아진다. 여기서, 스위치(64)에는 퓨즈를 이용하는 것이 바람직하지만, 본 발명은 그에 한정되지 않는다. 중간 노드(63)에 단자(Vm) 및 퓨즈를 통하여 다이오드(D1, D2)가 접속되는 구조로 한 경우, 조립 시에는 퓨즈를 통하여 정전 보호 소자로서 기능시키고, 실동작 시에는 퓨즈를 절단하여, 동작의 방해로 되는 입력 용량을 저감시키면 된다. 또한, 퓨즈 절단 후의 잔존 노드도 실동작 시의 전위 변동이 작은 차동 진폭 중심에 상당하는 종단 저항(R)의 중점(63)에 단자(Vm)를 통하여 접속되어 있음으로써, 잔존 노드에 의해 보이는 부하도 실효적으로는 더 작게 보여, 충방전 시간을 단축할 수 있고, 이로써 입력 파형 품질이 열화되는 것이 실질적으로 억제된다.
본 실시예에 따르면, 종점 저항의 저항값을 용이하게 변경 가능함과 함께, 상기 제4 실시예의 신호 전송의 고속화, 칩 면적의 저감 외에, 상기 제5 실시예와 마찬가지로 퓨즈의 쥴 열에 의한 용단이 용이하게 된다고 하는 각별한 효과가 얻어진다.
<실시예 7>
도 12은 본 발명의 반도체 집적 회로 장치의 제7 실시예의 개략도이다. 수신측 LSI는 상기 제4 실시예와 동일한 구성을 갖는 반도체 집적 회로 장치이다. 송신측 LSI는, LVDS(Low Voltage Differential Signaling : 저전압 차동 전송)나 CML(Current Mode Logic : 전류 차동 전송) 등으로 대표되는 차동 전송 방식에 대응한 차동 출력 드라이버와, 그 차동 출력을 송신측 LSI의 외부에 출력하기 위한 단자(차동 출력쌍)(121, 122)가 공통의 반도체 기판 상에 일체적으로 형성된 반도체 집적 회로 장치이다. 이들 수신측 LSI와 송신측 LSI는 전송 선로에 의해 서로 접속된다. 구체적으로는, 전송 선로에 의해, 차동 입력쌍의 한쪽인 Vip와 차동 출력쌍의 한쪽인 단자(121)가 서로 접속되고, 또한 차동 입력쌍의 다른 쪽인 Vin과 차동 출력쌍의 다른 쪽인 단자(122)가 서로 접속됨으로써, 수신측 LSI와 송신측 LSI가 고주파 전기 신호적으로 서로 접속된다.
수신측 LSI 및 송신측 LSI의 실동작 시, 송신측 LSI의 차동 출력 드라이버는 고주파 신호를 차동 출력쌍(121, 122)에 출력하고, 그 고주파 신호는 전송 선로를 통하여 차동 입력쌍(Vip, Vin)에 입력되고, 나아가서는 차동 입력 단자(차동 핀)(41과 42)를 통하여 차동 입력 버퍼(BF1)에 입력된다. 이 때, 차동 입력쌍(Vip, Vin), 및 저항(R2, R3)을 통하여 전송 선로에 다이오드(D1, D2)가 접속된 경우, 다이오드(D1, D2)는 입력 부하로서 보이지만, 다이오드(D1, D2)가 스위치(44)에 의해 분리됨으로써, 그 부하는 분리 후의 잔존 노드만으로 되어, 입력 부하는 상대적으로 작아진다. 여기서, 스위치(44)에 퓨즈를 이용하는 것이 바람직한 것에 대해서는, 상기 제4 실시예와 마찬가지이다. 퓨즈 절단 후의 잔존 노드도 실동작 시의 전위 변동이 작은 차동 진폭 중심에 상당하는 종단 저항(R)의 중점(43)에 접속되어 있음으로써, 잔존 노드에 의해 보이는 부하도 실효적으로는 더 작게 보여, 충방전 시간을 단축할 수 있고, 이로써 입력 파형 품질이 열화되는 것이 실질적으로 억제된다.
본 실시예에 따르면, 고주파 신호를 출력하는 차동 출력쌍(121, 122)을 갖는 송신측 LSI가 입력측에 접속되는 수신측 LSI로서 본 발명의 반도체 집적 회로 장치를 이용한 경우에서도, 상기 제4 실시예의 효과, 즉, 정전 보호 소자의 분리와 분리 후의 잔존 노드의 충방전 시간의 단축에 의한 고속화와 면적적 우위성과 함께 오작동이 적다고 하는 효과를 마찬가지로 얻을 수 있다.
<실시예 8>
도 13은 본 발명의 반도체 집적 회로 장치의 제8 실시예의 개략도이다. 수신측 LSI는 상기 제6 실시예와 동일한 구성을 갖는 반도체 집적 회로 장치이며, 그 입력측에 단자(Vip, Vin, Vm)를 통하여 저항(R2와 R3)의 직렬 접속으로 이루어지는 종단 저항(R)이 외장 접속된다. 송신측 LSI는, 상기 제7 실시예와 마찬가지로 LVDS나 CML 등으로 대표되는 차동 전송 방식에 대응한 차동 출력 드라이버와, 그 차동 출력을 송신측 LSI의 외부에 출력하기 위한 단자(차동 출력쌍)(131, 132)가 공통의 반도체 기판 상에 일체적으로 형성된 반도체 집적 회로 장치이다. 이들 수신측 LSI와 송신측 LSI는 전송 선로에 의해 서로 접속된다. 구체적으로는, 전송 선로에 의해, 차동 입력쌍의 한쪽인 Vip 혹은 차동 핀의 한쪽인 단자(61)와 차동 출력쌍의 한쪽인 단자(131)가 서로 접속되고, 또한 차동 입력쌍의 다른 쪽인 Vin 혹은 차동 핀의 다른 쪽인 단자(62)와 차동 출력쌍의 다른 쪽인 단자(132)가 서로 접속됨으로써, 수신측 LSI와 송신측 LSI가 고주파 전기 신호적으로 서로 접속된다.
수신측 LSI 및 송신측 LSI의 실동작 시, 송신측 LSI의 차동 출력 드라이버는 고주파 신호를 차동 출력쌍(131, 132)에 출력하고, 그 고주파 신호는 전송 선로 및 차동 입력 단자(차동 핀)(61과 62)를 통하여 차동 입력쌍(Vip, Vin)에 입력되고, 나아가서는 차동 입력 버퍼(BF1)에 입력된다. 이 때, 저항(R2, R3), 및 단자(Vm)를 통하여 전송 선로에 다이오드(D1, D2)가 접속된 경우, 다이오드(D1, D2)는 입력 부하로서 보이지만, 다이오드(D1, D2)가 스위치(64)에 의해 분리됨으로써, 그 부하는 분리 후의 잔존 노드만으로 되어, 입력 부하는 상대적으로 작아진다. 여기서, 스위치(64)에 퓨즈를 이용하는 것이 바람직한 것에 대해서는, 상기 제6 실시예와 마찬가지이다. 퓨즈 절단 후의 잔존 노드도 실동작 시의 전위 변동이 작은 차동 진폭 중심에 상당하는 종단 저항(R)의 중점(63)에 단자(Vm)를 통하여 접속되어 있음으로써, 잔존 노드에 의해 보이는 부하도 실효적으로는 더 작게 보여, 충방전 시간을 단축할 수 있고, 이로써 입력 파형 품질이 열화되는 것이 실질적으로 억제된다.
본 실시예에 따르면, 고주파 신호를 출력하는 차동 출력쌍(131, 132)을 갖는 송신측 LSI가 입력측에 접속되는 수신측 LSI로서 본 발명의 반도체 집적 회로 장치를 이용한 경우에서도, 상기 제6 실시예의 효과, 즉, 종점 저항의 저항값을 용이하게 변경 가능함과 함께, 신호 전송의 고속화, 칩 면적의 저감 외에, 퓨즈의 쥴 열에 의한 용단이 용이하게 된다고 하는 효과를 마찬가지로 얻을 수 있다.
이상, 본 발명의 상기 각 실시예에 따르면, 입력 용량 증가의 요인인 정전 보호 소자나 분리 후의 잔존 노드가 동작 시의 전위 변동이 작은 차동 진폭 중심에 있는 것으로 되어, 충방전 시간이 짧아짐으로써 전송 가능 주파수 대역이나 파형 품질의 유지가 가능하게 된다. 또한, 2핀을 한번에 보호하기 위해, 정전 보호 소자와 퓨즈를 각 핀마다 설치하는 경우와 비교하여 퓨즈가 차지하는 면적을 반감할 수 있다.
또한, 전술한 실시예는 본 발명의 바람직한 실시 형태의 일례이며, 본 발명의 요지를 일탈하지 않는 범위 내에서, 여러 가지 변형 실시가 가능하다.
D1, D2, D3, D4 : 정전 보호용 다이오드
R1, R2 : 종단 저항
d : 퓨즈의 용단 개소의 폭
D : 퓨즈 전체의 폭
BF1 : 차동 입력 버퍼
Vip, Vin : 차동 입력 핀
Vm : 차동 입력 센터 탭 핀

Claims (19)

  1. 삭제
  2. 차동 입력쌍을 갖고, 상기 차동 입력쌍 중 적어도 어느 한쪽에 발생하는 정전 노이즈에 관한 정전 보호의 대상으로 되는 보호 대상 회로와,
    상기 보호 대상 회로를 상기 정전 노이즈로부터 보호하는 정전 보호 소자를 구비하고,
    상기 보호 소자는, 상기 차동 입력쌍의 한쪽과 다른 쪽 사이를 서로 접속하는 종단 저항의 중점에 접속되도록 구성되고,
    상기 정전 보호 소자는 전기적으로 분리 가능하게 구성되는 것을 특징으로 하는 반도체 집적 회로 장치.
  3. 제2항에 있어서,
    상기 정전 보호 소자를 전기적으로 분리하는 구성은, 상기 정전 보호 소자와 상기 종단 저항의 중점 사이를 접속하고, 또한 열에 의해서 용단(溶斷) 가능한 퓨즈인 것을 특징으로 하는 반도체 집적 회로 장치.
  4. 제3항에 있어서,
    상기 퓨즈는, 메탈 퓨즈 및 실리콘 퓨즈 중 적어도 어느 한쪽인 것을 특징으로 하는 반도체 집적 회로 장치.
  5. 제4항에 있어서,
    상기 메탈 퓨즈는 알루미늄 배선을 포함하여 구성되고, 상기 실리콘 퓨즈는 다결정 실리콘막을 포함하여 구성되는 것을 특징으로 하는 반도체 집적 회로 장치.
  6. 제2항에 있어서,
    상기 정전 보호 소자는, 상기 종단 저항의 중점에 애노드측이 접속되도록 구성된 제1 다이오드와, 상기 종단 저항의 중점에 캐소드측이 접속되도록 구성된 제2 다이오드를 포함하여 구성되는 것을 특징으로 하는 반도체 집적 회로 장치.
  7. 삭제
  8. 제6항에 있어서,
    상기 정전 보호 소자를 전기적으로 분리하는 구성은, 상기 정전 보호 소자와 상기 종단 저항의 중점 사이를 접속하고, 또한 열에 의해서 용단 가능한 퓨즈인 것을 특징으로 하는 반도체 집적 회로 장치.
  9. 제8항에 있어서,
    상기 퓨즈는, 메탈 퓨즈 및 실리콘 퓨즈 중 적어도 어느 한쪽인 것을 특징으로 하는 반도체 집적 회로 장치.
  10. 제9항에 있어서,
    상기 메탈 퓨즈는 알루미늄 배선을 포함하여 구성되고, 상기 실리콘 퓨즈는 다결정 실리콘막을 포함하여 구성되는 것을 특징으로 하는 반도체 집적 회로 장치.
  11. 제6항에 있어서,
    상기 차동 입력쌍이 접속되고, 또한 외부로부터 입력 신호가 입력되는 차동 입력 단자를 더 구비하고,
    상기 종단 저항은, 상기 보호 대상 회로, 상기 정전 보호 소자, 및 상기 차동 입력 단자와 함께 상기 반도체 집적 회로 장치에 내장되는 것을 특징으로 하는 반도체 집적 회로 장치.
  12. 삭제
  13. 제11항에 있어서,
    상기 정전 보호 소자를 전기적으로 분리하는 구성은, 상기 정전 보호 소자와 상기 종단 저항의 중점 사이를 접속하고, 또한 열에 의해서 용단 가능한 퓨즈인 것을 특징으로 하는 반도체 집적 회로 장치.
  14. 제11항에 있어서,
    상기 종단 저항의 중점에 접속되고, 또한 상기 입력 신호의 전위를 안정시키는 바이어스 전압이 입력되는 센터 탭을 더 구비하고,
    상기 센터 탭은, 상기 보호 대상 회로, 상기 정전 보호 소자, 상기 차동 입력 단자, 및 상기 종단 저항과 함께 상기 반도체 집적 회로 장치에 내장되는 것을 특징으로 하는 반도체 집적 회로 장치.
  15. 삭제
  16. 제14항에 있어서,
    상기 정전 보호 소자를 전기적으로 분리하는 구성은, 상기 정전 보호 소자와 상기 종단 저항의 중점 사이를 접속하고, 또한 열에 의해서 용단 가능한 퓨즈인 것을 특징으로 하는 반도체 집적 회로 장치.
  17. 제6항에 있어서,
    상기 차동 입력쌍이 접속되고, 또한 외부로부터 입력 신호가 입력되는 차동 입력 단자와, 상기 정전 보호 소자에 접속된 센터 탭을 더 구비하고,
    상기 차동 입력 단자 및 상기 센터 탭은, 상기 보호 대상 회로 및 상기 정전 보호 소자와 함께 상기 반도체 집적 회로 장치에 내장되고,
    상기 종단 저항의 중점이 상기 센터 탭을 통하여 상기 정전 보호 소자에 접속되어 상기 종단 저항이 상기 반도체 집적 회로 장치에 대해 외장 접속되도록 구성되는 것을 특징으로 하는 반도체 집적 회로 장치.
  18. 삭제
  19. 제17항에 있어서,
    상기 정전 보호 소자를 전기적으로 분리하는 구성은, 상기 정전 보호 소자와 상기 종단 저항의 중점 사이를 접속하고, 또한 열에 의해서 용단 가능한 퓨즈인 것을 특징으로 하는 반도체 집적 회로 장치.
KR1020100001345A 2009-03-30 2010-01-07 반도체 집적 회로 장치 KR101108833B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2009-080872 2009-03-30
JP2009080872A JP2010233140A (ja) 2009-03-30 2009-03-30 半導体集積回路装置

Publications (2)

Publication Number Publication Date
KR20100109355A KR20100109355A (ko) 2010-10-08
KR101108833B1 true KR101108833B1 (ko) 2012-01-31

Family

ID=42783942

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100001345A KR101108833B1 (ko) 2009-03-30 2010-01-07 반도체 집적 회로 장치

Country Status (3)

Country Link
US (1) US20100246078A1 (ko)
JP (1) JP2010233140A (ko)
KR (1) KR101108833B1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2012114392A1 (ja) * 2011-02-25 2014-07-07 パナソニック株式会社 入力保護回路
CN103999010B (zh) 2011-12-22 2016-11-09 英特尔公司 分布式静电放电保护设备、系统以及平板计算装置
CN105870118B (zh) * 2011-12-22 2019-11-08 英特尔公司 用于封装体上输入/输出架构的分布式静电放电保护
US9219055B2 (en) 2012-06-14 2015-12-22 International Business Machines Corporation Structure and method for dynamic biasing to improve ESD robustness of current mode logic (CML) drivers
US9887188B2 (en) * 2015-01-20 2018-02-06 Taiwan Semiconductor Manufacturing Company, Ltd. Electro-static discharge structure, circuit including the same and method of using the same
JP6042962B2 (ja) * 2015-11-27 2016-12-14 ルネサスエレクトロニクス株式会社 差動出力回路および半導体装置
JP7022093B2 (ja) * 2019-03-20 2022-02-17 株式会社メガチップス Ｅｓｄ保護回路
US20230275581A1 (en) * 2020-07-21 2023-08-31 Nippon Telegraph And Telephone Corporation Driver Circuit

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000030230A (ja) * 1998-07-15 2000-01-28 Toshiba Corp 磁気ディスク装置及び同装置に適用される２重ストライプ磁気抵抗ヘッドの接地方法
JP2001244338A (ja) 2000-02-25 2001-09-07 Toshiba Corp 半導体集積回路装置、半導体集積回路実装基板装置および半導体集積回路装置の入力保護機能解除方法
KR100864741B1 (ko) 2000-10-05 2008-10-22 텍사스 인스트루먼츠 인코포레이티드 저전원 전압에서 ｃｍｏｓ 처리와 호환가능한 퓨즈의상태를 검출하는 차동 전압 감지 회로
KR20090019742A (ko) * 2007-08-20 2009-02-25 엔이씨 일렉트로닉스 가부시키가이샤 차동 송신기, 차동 수신기, 신호 송신기, 및 신호 송신 시스템

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6327125B1 (en) * 1999-12-22 2001-12-04 Philips Electronics North America Corporation Integrated circuit with removable ESD protection
JP2003018224A (ja) * 2001-07-02 2003-01-17 Canon Inc 差動信号伝送方式および差動信号伝送における送信および受信に使用するｉｃ
JP4240983B2 (ja) * 2002-10-07 2009-03-18 沖電気工業株式会社 入力ピン容量の設定方法
WO2004062220A1 (ja) * 2002-12-27 2004-07-22 Matsushita Electric Industrial Co., Ltd. 受信器
JP2007036848A (ja) * 2005-07-28 2007-02-08 Ricoh Co Ltd ドライバ回路
TWI285428B (en) * 2005-09-02 2007-08-11 Novatek Microelectronics Corp Electrostatic discharge (ESD) protection apparatus for programmable device
DE102006019888B4 (de) * 2006-04-28 2012-10-04 Infineon Technologies Ag Verstärker mit ESD-Schutz
JP2010062949A (ja) * 2008-09-04 2010-03-18 Fujitsu Component Ltd 受信機及び信号伝送システム

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000030230A (ja) * 1998-07-15 2000-01-28 Toshiba Corp 磁気ディスク装置及び同装置に適用される２重ストライプ磁気抵抗ヘッドの接地方法
JP2001244338A (ja) 2000-02-25 2001-09-07 Toshiba Corp 半導体集積回路装置、半導体集積回路実装基板装置および半導体集積回路装置の入力保護機能解除方法
KR100864741B1 (ko) 2000-10-05 2008-10-22 텍사스 인스트루먼츠 인코포레이티드 저전원 전압에서 ｃｍｏｓ 처리와 호환가능한 퓨즈의상태를 검출하는 차동 전압 감지 회로
KR20090019742A (ko) * 2007-08-20 2009-02-25 엔이씨 일렉트로닉스 가부시키가이샤 차동 송신기, 차동 수신기, 신호 송신기, 및 신호 송신 시스템

Also Published As

Publication number Publication date
US20100246078A1 (en) 2010-09-30
KR20100109355A (ko) 2010-10-08
JP2010233140A (ja) 2010-10-14

Similar Documents

Publication Publication Date Title
KR101108833B1 (ko) 반도체 집적 회로 장치
US7514952B2 (en) I/O circuitry for reducing ground bounce and VCC sag in integrated circuit devices
US8705214B2 (en) Circuit arrangement comprising at least two capacitors connected in series
US10033179B2 (en) Method of and apparatus for protecting a switch, such as a MEMS switch, and to a MEMS switch including such a protection apparatus
US8094422B2 (en) Integrated circuit
CN106257668B (zh) 半导体器件
US10090829B2 (en) Semiconductor integrated circuit device
JP6521792B2 (ja) 半導体装置
US8355229B2 (en) Semiconductor device with an inductor
CN103247697B (zh) 去耦电容器及具有该去耦电容器的集成电路
CN100367644C (zh) 具有隔离式接地的电子电路
JP4516294B2 (ja) 半導体装置及び半導体装置の製造方法
US6784558B2 (en) Semiconductor device inlcluding optimized driver layout for integrated circuit with staggered bond pads
JP5540479B2 (ja) ドライバ回路
CN109104173B (zh) 一种射频开关esd系统
US20050269718A1 (en) Optimized driver layout for integrated circuits with staggered bond pads
US20070159744A1 (en) High voltage pin for low voltage process
CN111933641B (zh) 一种静电放电防护线路
US20070025035A1 (en) Electrostatic discharge protection circuit with reduced mounting area and junction capacitance
JP2008205920A (ja) フォトカプラ回路
US10270284B2 (en) Semiconductor chip and solar system
US7855447B2 (en) Semiconductor integrated circuit device, PDP driver, and plasma display panel
CN115347886A (zh) 一种具有故障报告结构的集成电路
JP2022098602A (ja) 負荷駆動装置
JP2008151729A (ja) Ｉｃテスタ用信号出力装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee