CN109104173B - 一种射频开关esd系统 - Google Patents

一种射频开关esd系统 Download PDF

Info

Publication number
CN109104173B
CN109104173B CN201810800636.2A CN201810800636A CN109104173B CN 109104173 B CN109104173 B CN 109104173B CN 201810800636 A CN201810800636 A CN 201810800636A CN 109104173 B CN109104173 B CN 109104173B
Authority
CN
China
Prior art keywords
esd
radio frequency
ground
resistor
switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810800636.2A
Other languages
English (en)
Other versions
CN109104173A (zh
Inventor
戴若凡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201810800636.2A priority Critical patent/CN109104173B/zh
Publication of CN109104173A publication Critical patent/CN109104173A/zh
Application granted granted Critical
Publication of CN109104173B publication Critical patent/CN109104173B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage

Landscapes

  • Electronic Switches (AREA)
  • Transceivers (AREA)

Abstract

本发明公开了一种射频开关ESD系统，包括控制模块、滤波器、射频模块及ESD设计，本发明于所述射频模块的天线‑射频地增加正反双向RF ESD泄放通路，以降低射频开关器件ESD通路间开启电压差，缓解了ESD竞争，增强了ESD能力，本发明还通过在去耦合LPF两端增加钳位保护ESD泄放电路，以保护模拟及数字电路器件安全。

Description

一种射频开关ESD系统
技术领域
本发明涉及射频开关电路技术领域，特别是涉及一种射频开关ESD(Electro-Static discharge，静电释放)系统。
背景技术
传统射频开关ESD系统中射频电路部分主要依靠射频支路达到ESD设计要求，如图1所示，开关支路KS1、KS2和KP1、KP2为射频开关系统的射频电路，用于射频信号的传输，同时兼做RF ESD电路以节省面积，通常并联开关支路KP1、KP2为7-14级(stacks)MOS开关层叠形成以满足功率要求，而串联开关支路KS1、KS2为12-14级(stacks)MOS开关层叠形成以满足功率要求，焊盘Pad1-Pad2为电源VDD接点，焊盘Pad3-Pad4为地GND接点，焊盘Pad5-Pad6为射频接点，焊盘Pad7为天线ANT接点，在电源VDD和地GND间接有ESD模块(ESD Block)。射频电路部分存在两个ESD泻放路径：途径焊盘Pad5、并联开关KP1和焊盘Pad3的主ESD路径(Main ESD Path)以及途径焊盘Pad5、串联开关KS1、KS2、并联开关KP2和焊盘Pad3的副ESD路径(Sub ESD Path)。
不同ESD通路层叠级数不一样，ESD开启电压存在4～6倍差异，如图2所示，横轴为ESD测试电压Vdut，纵轴为待测设备ESD漏电流Idut，最左侧曲线为主ESD路径(Main ESDPath)的ESD曲线，中间曲线为层叠数较少时的副ESD路径(Sub ESD Path)的ESD曲线，最右侧曲线为层叠数较多时的副ESD路径(Sub ESD Path)的ESD曲线，三条曲线的ESD开启电压(出现ESD漏电流)显著不同，副ESD路径(Sub ESD Path)的开启电压与主ESD路径(Main ESDPath)的开启电压存在4～6倍差异。
如图3所示，传统的射频开关系统由控制模块(Control Block)10、滤波器(LPF)20和射频模块(RF Block)30组成，控制模块(Control Block)10包含由带隙电路(BGR)、低压差稳压电路(LDO)、振荡器(OSC)、电荷泵(Charge Pump)等组成的模拟电路以及由移动产品接口(MIPI Control，Mobile Industry Processor Interface)、逻辑控制电路(LogicControl)、电平位移器(LEVEL SHIFT)等组成的数字电路，滤波器(LPF)20一般为RC低通滤波器，射频模块(RF Block)30包括多路射频开关支路。如图3虚线所示，为射频电路和模拟/数字电路间存在ESD事件时的一种泄放路径。射频电路与数字电路的具体ESD泄放路径如图4所示，栅极电阻Rg1-Rgn、栅极公共电阻Rgc、体区电阻Rb1-Rbn、体区公共电阻Rbc、漏源电阻Rds1-Rdsn以及射频开关管M1-Mn组成射频支路，电阻Rs、电容C1-C2组成滤波器LPF，右侧的pmos和nmos为数字电路的输出管。
当射频电路与模拟或数字电路间发生ESD事件时，极端条件下由于开关器件电容耦合及大的金属走线寄生电阻分压，在电路中间节点存在高电压击穿器件风险，需要增加ESD设计规避。
发明内容
为克服上述现有技术存在的不足，本发明之目的在于提供一种射频开关ESD系统，采用协同设计，在天线-射频地添加正反双向RF ESD泄放通路，以降低射频开关器件ESD通路间开启电压差，缓解ESD竞争，增强ESD能力。
为达上述及其它目的，本发明提出一种射频开关ESD系统，包括控制模块、滤波器、射频模块及ESD设计，于所述射频模块的天线-射频地增加正反双向RF ESD泄放通路，以降低ESD通路间开启电压差。
优选地，所述正反双向RF ESD泄放通路为天线端口并联至射频地的满足功率约束的常关断射频开关支路。
优选地，所述正反双向RF ESD泄放通路为满足RF功率要求的二极管或MOS ESD设计。
优选地，于射频模块中，开关支路KS1、KS2和KP1、KP2为射频开关系统的射频支路，焊盘Pad1-Pad2为电源VDD接点，焊盘Pad3-Pad4为射频地RF GND接点，焊盘Pad5-Pad6为射频接点，焊盘Pad7为天线ANT接点，在电源VDD和射频地RF GND间接有ESD模块在焊盘Pad7与射频地RF GND间接有所述所述正反双向RF ESD泄放通路。
优选地，所述射频模块中并联开关支路KP1、KP2为7-14级MOS开关层叠形成以满足功率要求，而串联开关支路KS1、KS2为12-14级MOS开关层叠形成以满足功率要求。
优选地，所述正反双向RF ESD泄放通路包括栅极电阻Rg1-Rgn、栅极公共电阻Rgc、体区电阻Rb1-Rbn、体区公共电阻Rbc、漏源电阻Rds1-Rdsn以及射频开关管M1-Mn组成，栅极公共电阻Rgc接模拟地AGND，而体区公共电阻Rbc负电源-Vdd，射频开关管M1的漏极接天线口ANT，射频开关管Mn的源极接射频地RFGND。
优选地，于所述滤波器两端增加钳位保护ESD泄放电路，以保护模拟及数字电路器件安全。
优选地，于所述滤波器的输入端和输出端与模拟地间接所述钳位保护ESD泄放电路。
优选地，所述钳位保护ESD泄放电路为二极管串、MOS钳位或其他钳位ESD电路。
优选地，所述滤波器包括电阻Rs、电容C1与电容C2，所述电阻Rs的两端与模拟地之间分别设置所述钳位保护ESD泄放电路。
与现有技术相比，本发明一种射频开关ESD系统通过在射频模块的天线-射频地添加正反双向RF ESD泄放通路，以降低射频开关器件ESD通路间开启电压差，缓解ESD竞争，增强ESD能力，并在去耦合LPF两端增加钳位保护ESD泄放电路，以保护模拟及数字电路器件安全。
附图说明
图1为传统射频开关ESD系统中射频电路部分的ESD竞争示意图；
图2为传统射频开关ESD系统中射频电路部分的ESD曲线图；
图3为传统射频开关系统的系统结构及射频电路与模拟/数字电路ESD泄放图；
图4为传统射频开关系统中射频电路与模拟/数字电路间的一种ESD泄放路径具体连接示意图；
图5为本发明一种射频开关ESD系统的结构示意图；
图6为本发明具体实施例中射频模块30的示意图；
图7为本发明具体实施例中射频模块的ESD效果示意图；
图8为本发明具体实施例中射频模块的射频ESD(RF ESD)协同设计支路的具体电路图；
图9为本发明具体实施例中滤波器20的具体电路示意图；
图10为本发明与现有技术的仿真对比图。
具体实施方式
以下通过特定的具体实例并结合附图说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其它优点与功效。本发明亦可通过其它不同的具体实例加以施行或应用，本说明书中的各项细节亦可基于不同观点与应用，在不背离本发明的精神下进行各种修饰与变更。
图5为本发明一种射频开关ESD系统的结构示意图。如图5所示，本发明一种射频开关ESD系统，包括：控制模块(Control Block)10、滤波器(LPF)20、射频模块(RF Block)30及静电泄放ESD模块。
其中，控制模块(Control Block)10包含由带隙电路(BGR)、低压差稳压电路(LDO)、振荡器(OSC)、电荷泵(Charge Pump)等组成的模拟电路以及由移动产品接口(MIPIControl，Mobile Industry Processor Interface)、逻辑控制电路(Logic Control)、电平位移器(LEVEL SHIFT)等组成的数字电路，用于产生控制射频模块(RF Block)20所需的正负电压以及提供外部接口并将外部控制信号转换为射频模块(RF Block)20接通和断开的数字控制信号，同时，在模拟电源电压AVDD和模拟地AGND间接有第一静电泄放电路ESD1，在模拟模拟地AGND与数字地DGND间接有第二静电泄放电路ESD2，在外部控制信号D0与数字地DGND间接有第三静电泄放电路ESD3，第一静电泄放电路ESD1、第二静电泄放电路ESD2、第三静电泄放电路ESD3均用于消除静电；滤波器(LPF)20为RC低通滤波器，用于将控制模块(Control Block)10输出的数字控制信号进行整形处理得到整形数字控制信号并消除数字电路于射频电路间的相互干扰，同时，在滤波器(LPF)20的输入和输出与模拟地AGND间接有第四静电泄放电路ESD4，第四静电泄放电路ESD4用于消除静电；射频模块(RF Block)30包括多路射频开关支路，用于在整形数字控制信号的控制下接通或断开对应射频支路，在射频开关的天线口ANT与射频地RFGND间接有静电泄放ESD模块，在本发明具体实施例中，所述静电泄放ESD模块为正反双向RF ESD泄放电路，以用于消除静电。
射频模块(RF Block)30的示意图如图6所示，开关支路KS1、KS2和KP1、KP2为射频开关系统的射频支路，用于射频信号的传输，同时兼做RF ESD电路以节省面积，通常并联开关支路KP1、KP2为7-14级(stacks)MOS开关层叠形成以满足功率要求，而串联开关支路KS1、KS2为12-14级(stacks)MOS开关层叠形成以满足功率要求，焊盘Pad1-Pad2为电源VDD接点，焊盘Pad3-Pad4为射频地RF GND接点，焊盘Pad5-Pad6为射频接点，焊盘Pad7为天线ANT接点，在电源VDD和射频地RF GND间接有ESD模块(ESD Block)，在焊盘Pad7与射频地RF GND间接有射频ESD(RF ESD)。图6中，ANT PS/PD示意性表示在ANT端口(Pad7)对地/电源施加正向ESD电压，ANT NS/ND示意性表示在ANT端口(Pad7)对地/电源施加负向ESD电压，RF PS/PD示意性表示在射频RF端口(Pad5/Pad6)对地/电源施加正向ESD电压，RF NS/ND示意性表示在射频RF端口(Pad5/Pad6)对地/电源施加负向ESD电压，带箭头的虚线为ANT端口或RF端口对地施加正向或反向ESD电压的示意图，对电源施加ESD电压时类似。
射频模块(RF Block)30的射频RF端口存在三个ESD泻放路径：途径射频RF端口(以焊盘Pad5为例)、并联开关KP1、射频地RF GND的路径，途径串联开关KS1、射频ESD(RF ESD)、射频地RF GND的路径，途径串联开关KS1、串联开关KS2、并联开关KP2射频地RF GND的路径,其ESD效果如图7所示，副ESD路径(Sub ESD Path：Pad5—>KS1—>RF ESD—>RF GND)开启电压缩小至主ESD路径(Main ESD Path：Pad5—>KP1—>RF GND)开启电压的3倍。
本发明通过在天线-射频地添加正反双向RF ESD泄放通路，以降低ESD通路间开启电压差，缓解ESD竞争，增强ESD能力，在本发明具体实施例中，RF ESD支路为天线端口并联至射频地的满足功率约束的常关断射频开关支路。射频ESD(RF ESD)具体电路如图8所示，其由栅极电阻Rg1-Rgn、栅极公共电阻Rgc、体区电阻Rb1-Rbn、体区公共电阻Rbc、漏源电阻Rds1-Rdsn以及射频开关管M1-Mn组成，栅极公共电阻Rgc接模拟地AGND，而体区公共电阻Rbc负电源-Vdd，射频开关管M1的漏极接天线口ANT，射频开关管Mn的源极接射频地RFGND。可选地，RF ESD也可为满足RF功率要求的二极管或MOS ESD设计，本发明不以此为限。
滤波器(LPF)20的具体电路如图9所示，电阻Rs、电容C1-C2组成滤波器(LPF)20，在滤波器的输入端和输出端与模拟地间接有第四静电泄放电路ESD4。在每条数字控制信号和对应的开关管栅极间均接有滤波器(LPF)20。本发明通过在去耦合LPF两端增加钳位保护ESD泄放电路(即第四静电泄放电路ESD4)，以保护模拟及数字电路器件安全，其中第四静电泄放电路ESD4可选为二极管串、MOS钳位或其他clamp ESD电路，本发明不以此为限。
图10为本发明与现有技术的仿真对比图。如图10所示，可见，同样的尺寸与面积，本发明通过增加RF ESD协同设计及钳位保护ESD后，ESD开启更快更均匀，ESD能力显著增强，本发明之泄漏电流Ileakage Novel(实圆形)突变点对应的待测设备电流Idut Novel(半实圆形)较传统之泄漏电流Ileakage Typical(实三角形)突变点对应的待测设备电流Idut Typical(半实三角形)增加ΔI＝1A，对应ESD电压变化ΔV＝ESD电阻×ΔI＝1500Ω×1A＝1500V，对应TLP(传输线脉冲测量)结果ESD能力从2000V增加到3500V。
综上所述，本发明一种射频开关ESD系统通过在射频模块的天线-射频地添加正反双向RF ESD泄放通路，以降低ESD通路间开启电压差，缓解ESD竞争，增强ESD能力，并在去耦合LPF两端增加钳位保护ESD泄放电路，以保护模拟及数字电路器件安全。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修饰与改变。因此，本发明的权利保护范围，应如权利要求书所列。

Claims (8)

1.一种射频开关ESD系统，包括控制模块、滤波器、射频模块及ESD设计，其特征在于：于所述射频模块的天线-射频地增加正反双向RF ESD泄放通路，以降低射频开关器件ESD通路间开启电压差，所述正反双向RF ESD泄放通路为天线端口并联至射频地的满足功率约束的常关断射频开关支路；
其中，所述正反双向RF ESD泄放通路包括栅极电阻Rg1-Rgn、栅极公共电阻Rgc、体区电阻Rb1-Rbn、体区公共电阻Rbc、漏源电阻Rds1-Rdsn以及射频开关管M1-Mn组成，所述栅极公共电阻Rgc的一端接模拟地AGND，另一端接所述栅极电阻Rg1-Rgn，而所述体区公共电阻Rbc的一端接负电源-Vdd，另一端接所述体区电阻Rb1-Rbn，所述漏源电阻Rds1-Rdsn分别对应接射频开关管M1-Mn的漏极和源极，所述射频开关管M1的漏极接天线口ANT，所述射频开关管Mn的源极接射频地RFGND。
2.如权利要求1所述的一种射频开关ESD系统，其特征在于：所述正反双向RF ESD泄放通路为满足RF功率要求的二极管或MOS ESD设计。
3.如权利要求1所述的一种射频开关ESD系统，其特征在于：于射频模块中，开关支路KS1、KS2和KP1、KP2为射频开关系统的射频支路，焊盘Pad1-Pad2为电源VDD接点，焊盘Pad3-Pad4为射频地RF GND接点，焊盘Pad5-Pad6为射频接点，焊盘Pad7为天线ANT接点，在电源VDD和射频地RF GND间接有ESD模块， 在焊盘Pad7与射频地RF GND间接有所述正反双向RFESD泄放通路。
4.如权利要求3所述的一种射频开关ESD系统，其特征在于：所述射频模块中并联开关支路KP1、KP2为7-14级MOS开关层叠形成以满足功率要求，而串联开关支路KS1、KS2为12-14级MOS开关层叠形成以满足功率要求。
5.如权利要求1所述的一种射频开关ESD系统，其特征在于：于所述滤波器两端增加钳位保护ESD泄放电路，以保护模拟及数字电路器件安全。
6.如权利要求5所述的一种射频开关ESD系统，其特征在于：于所述滤波器的输入端和输出端与模拟地间接所述钳位保护ESD泄放电路。
7.如权利要求5所述的一种射频开关ESD系统，其特征在于：所述钳位保护ESD泄放电路为二极管串、MOS钳位或其他钳位ESD电路。
8.如权利要求5所述的一种射频开关ESD系统，其特征在于：所述滤波器包括电阻Rs、电容C1与电容C2，所述电阻Rs的两端与模拟地之间分别设置所述钳位保护ESD泄放电路。
CN201810800636.2A 2018-07-20 2018-07-20 一种射频开关esd系统 Active CN109104173B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810800636.2A CN109104173B (zh) 2018-07-20 2018-07-20 一种射频开关esd系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810800636.2A CN109104173B (zh) 2018-07-20 2018-07-20 一种射频开关esd系统

Publications (2)

Publication Number Publication Date
CN109104173A CN109104173A (zh) 2018-12-28
CN109104173B true CN109104173B (zh) 2022-05-10

Family

ID=64846835

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810800636.2A Active CN109104173B (zh) 2018-07-20 2018-07-20 一种射频开关esd系统

Country Status (1)

Country Link
CN (1) CN109104173B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113595542B (zh) * 2021-09-30 2022-01-04 成都明夷电子科技有限公司 一种单刀双掷射频开关

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6953980B2 (en) * 2002-06-11 2005-10-11 Semiconductor Components Industries, Llc Semiconductor filter circuit and method
US8958185B2 (en) * 2011-02-17 2015-02-17 Taiwan Semiconductor Manufacturing Co., Ltd. ESD block isolation by RF choke
US9954356B2 (en) * 2015-05-15 2018-04-24 Analog Devices, Inc. Electrostatic discharge protection circuits for radio frequency communication systems
CN107947775A (zh) * 2017-12-13 2018-04-20 上海华虹宏力半导体制造有限公司 一种改善关断电容的射频开关电路

Also Published As

Publication number Publication date
CN109104173A (zh) 2018-12-28

Similar Documents

Publication Publication Date Title
KR101350461B1 (ko) 튜너블 커패시터
US9503081B2 (en) Radio frequency antenna switch
US9076808B2 (en) RF MEMS isolation, series and shunt DVC, and small MEMS
US7893749B2 (en) High frequency switch circuit having reduced input power distortion
US8854111B2 (en) RF switch with adaptive drain and source voltage and associated method
JP2007129571A (ja) 高周波スイッチ回路及び半導体装置
KR20150114910A (ko) 무선 주파수 스위치를 구동하기 위한 시스템 및 방법
JP2008017416A (ja) 高周波スイッチ装置
JP2010220200A (ja) 導通切替回路、導通切替回路ブロック、及び導通切替回路の動作方法
US20100225378A1 (en) Radio frequency switching circuit and semiconductor device
CN107301991B (zh) 多信道瞬时电压抑制器
CN111971899A (zh) 具有可选dc阻断电路的正逻辑开关
CN112542453A (zh) 射频芯片及其esd保护电路设计方法
JP2014096789A (ja) 信号伝送回路を備える駆動回路及び動作方法
JP2012175594A (ja) 可変容量回路
CN109104173B (zh) 一种射频开关esd系统
KR20130112308A (ko) 튜너블 커패시터
US7148737B2 (en) Semiconductor switching circuit
CN114899809A (zh) 端口静电释放保护电路、芯片及电子设备
CN103247697A (zh) 去耦电容器及具有该去耦电容器的集成电路
US10340704B2 (en) Switch device with a wide bandwidth
TWI430315B (zh) 雙極雙投開關裝置
CN110061725B (zh) 开关装置
JP5221739B2 (ja) 高周波半導体スイッチ装置
JP5762196B2 (ja) 半導体スイッチ回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant