KR101108575B1 - 기판 처리 장치 및 이를 이용한 갭필 방법 - Google Patents

기판 처리 장치 및 이를 이용한 갭필 방법 Download PDF

Info

Publication number
KR101108575B1
KR101108575B1 KR1020100013170A KR20100013170A KR101108575B1 KR 101108575 B1 KR101108575 B1 KR 101108575B1 KR 1020100013170 A KR1020100013170 A KR 1020100013170A KR 20100013170 A KR20100013170 A KR 20100013170A KR 101108575 B1 KR101108575 B1 KR 101108575B1
Authority
KR
South Korea
Prior art keywords
substrate
chamber
reflector
plasma
protective film
Prior art date
Application number
KR1020100013170A
Other languages
English (en)
Other versions
KR20110093252A (ko
Inventor
이헌
Original Assignee
국제엘렉트릭코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 국제엘렉트릭코리아 주식회사 filed Critical 국제엘렉트릭코리아 주식회사
Priority to KR1020100013170A priority Critical patent/KR101108575B1/ko
Publication of KR20110093252A publication Critical patent/KR20110093252A/ko
Application granted granted Critical
Publication of KR101108575B1 publication Critical patent/KR101108575B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76837—Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/503—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using dc or ac discharges
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Metallurgy (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Organic Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

기판 처리 장치는 기판의 공정이 이루어지는 챔버, 챔버 측벽에 설치되어 플라스마를 형성하는 플라스마 소스부, 챔버 상부에 결합된 리드, 및 리플렉터를 구비한다. 리플렉터는 챔버 상부에서 리드로부터 이격되어 리드의 아래에 설치되고, 리드 내부로 유입된 공정 가스를 챔버 내부로 균일하게 분산시키는 다수의 홀을 갖는다. 리플렉터는 DC 전원 공급부와 연결되고, DC 전원 공급부는 플라스마의 이온이 고에너지를 갖는 중성 입자빔을 형성할 수 있도록 리플렉터에 DC 바이어스 전압을 인가한다. 이에 따라, 기판 처리 장치는 갭필 공정의 초기 단계인 보호막 공정시 리플렉터에 제공되는 DC 바이어스 전압을 조절하여 기판에 제공되는 중성입자의 에너지를 조절할 수 있으므로, 보호막 공정에서 증착되는 박막의 스텝 커버리지 및 밀도 조절이 가능하고, 갭필 공정 시 공극 없이 절연막을 증착할 수 있다.

Description

기판 처리 장치 및 이를 이용한 갭필 방법{SUBSTRATE TREATING APPARATUS AND GAP-FILL METHOD USING THE SAME}
본 발명은 반도체 기판을 제조하는 장치에 관한 것으로, 보다 상세하게는 플라스마를 이용하여 갭필 공정을 실시하는 기판 처리 장치 및 이를 이용한 갭필 방법에 관한 것이다.
화학기상증착(Chemical Vapor Deposition : CVD) 장치는 반도체 소자를 제조하는 장치 중 하나로서, 기판 표면에 소정의 박막을 형성한다.
고밀도 플라스마 화학기상 증착장치(High Density Plasma Chemical Vapor Deposition apparatus : 이하, 'HDP CVD 장치')는 화학기상증착 장치의 일종으로, 공정 가스를 고주파(RF:Radio Frequency)에 의해 여기시켜 저온에서 박막을 기판 표면에 증착시키며, 주로 도선 사이에 절연막을 공급없이 채우는 갭필 공정에 많이 사용된다.
구체적으로, HDP CVD 장치는 화학기상증착이 이루어지는 공간을 제공하는 챔버, 플라스마를 형성하기 위한 공정 가스를 공급하는 가스링, 및 챔버에 구비된 기판에 공정 가스를 분사하는 다수의 분사노즐을 구비한다.
챔버의 상부에는 챔버와 결합하여 챔버 내부 공간을 밀폐시키는 리드가 설치되고, 리드의 상면 및 측벽에는 고밀도의 플라스마를 형성하기 위한 장치가 설치되는데, 보통 유도 결합 플라스마 코일이 설치된다. 유도 결합 플라스마 코일은 챔버 내부에 자기장을 형성하고, 챔버 내부로 유입된 공정 가스는 자기장에 반응하여 플라스마를 형성한다. 이때, 기판이 안착된 정전척에는 바이어스 전압이 인가되고, 플라스마에 의해 형성된 이온들이 기판에 제공되어 갭필(Gap-fill) 공정이 이루어진다.
이러한 HDP CVD 장치는 갭필 공정의 초기 단계인 보호막 공정에서 하부 패턴의 손상을 줄이기 위한 이온 에너지 양의 미세 조절이 불가능하다. 또한, 갭필 공정의 주 단계에서는 증착된 막질이 재스퍼터링되어 오버행을 유발하고, 이로 인해 기판에 보이드가 형성된다.
이러한 보이드나 오버행을 조절할 수 있는 변수는 코일에 제공되는 RF 전원과 척에 제공되는 바이어스 전압에 의해서만 조절되며, 이온 에너지는 척에 제공되는 바이어스 전압에 의해서만 조절 가능하다. 또한, 갭필 공정시, 처음부터 기판에 스퍼터링를 실시할 경우, 도선의 상단부가 스퍼터에 의해 손상되는 클리핑(clipping) 현상이 발생된다. 이를 방지하기 위해, 현재 갭필 공정 시, 처음에는 척에 바이어스 전압을 제공하지 않은 상태에서 플라스마 형성을 위한 RF 전원만 제공하여 도선을 보호하기 위한 보호막을 증착하는 증착 공정을 실시한다. 이와 같이, 본격적인 갭필 공정 이전에 실시되는 보호막 공정 단계에서는 이온 에너지를 조절할 수 있는 변수가 전혀 없으므로, 보호막 공정 단계에서 증착된 절연막의 밀도 및 그 형상이 불균일하게 형성되며, 이로 인해, 갭필 공정 시 공극(Void)가 형성되기 쉽다.
본 발명의 목적은 갭필 공정 효율을 향상시킬 수 있는 기판 처리 장치를 제공하는 것이다.
또한, 본 발명의 목적은 기판 처리 장치를 이용하여 갭필 공정을 실시하는 방법을 제공하는 것이다.
상기한 본 발명의 목적을 실현하기 위한 하나의 특징에 따른 기판 처리 장치는, 챔버, 기판 지지부재, 리드, 리플렉터, DC 전원 공급부, 및 플라스마 소스부로 이루어진다.
챔버는 기판의 공정이 이루어지는 공정 공간을 제공하고, 상부가 개방된다. 기판 지지부재는 상기 챔버 내부에 설치되고, 상기 기판이 안착된다. 리드는 상기 챔버 상부에 설치되어 상기 챔버와 결합하고, 공정 가스가 유입되는 적어도 하나의 가스 주입구를 갖는다. 리플렉터는 상기 리드로부터 이격되어 상기 리드의 아래에 설치되고, 상기 지지부재의 상기 기판이 안착되는 면과 마주하게 배치되며, 상기 가스 주입구를 통해 상기 리드 내부로 유입된 공정 가스를 상기 챔버 내부로 균일하게 분산시키는 적어도 하나의 홀을 갖는다. DC 전원 공급부는 상기 리플렉터와 연결되고, 상기 리플렉터에 DC 바이어스 전압을 인가한다. 플라스마 소스부는 상기 챔버 측벽에 설치되고, 상기 챔버 내부로 유입된 상기 공정 가스를 이용하여 상기 기판을 처리하기 위한 플라스마를 생성한다.
또한, 상기한 본 발명의 목적을 실현하기 위한 하나의 특징에 따른 갭필 방법은 다음과 같다. 먼저, 챔버 내부에 설치된 기판 지지부재에 기판을 안착시킨다. 상기 기판 지지부재에 바이어스 전압을 인가하지 않은 상태에서, 상기 챔버 내부의 상기 기판의 상부에 플라스마를 형성하고, 생성된 플라스마의 일부 이온들을 중성입자들로 변환하여 상기 기판에 제공하여 보호막 공정을 실시한다. 상기 보호막 공정 후, 상기 기판 지지부재에 바이어스 전압을 인가한 상태에서 상기 챔버 내부에 상기 플라스마를 형성하고, 상기 플라스마를 상기 기판에 제공하여 기판 표면에 형성된 패턴층의 홀들을 완전히 메우는 절연막을 증착한다. 상기 보호막 공정에서는 상기 패턴층을 보호하도록 상기 기판 표면에 보호막이 증착되며, 상기 절연막 증착 공정에서는 상기 보호막보다 두꺼운 절연막이 상기 기판에 증착되어 상기 홀들을 메운다.
상술한 본 발명에 따르면, 리플렉터에 DC 바이어스 전압을 인가함으로써, 갭필 공정의 주단계 이전 공정 보호막 공정에서 리플렉터에 인가되는 DC 바이어스 전압을 조절하여 중성입자의 에너지를 조절할 수 있다. 이에 따라, 기판 처리 장치는 보호막 공정에서 증착되는 보호막의 밀도 및 보호막 표면의 형상(step coverage)을 조절할 수 있으므로, 갭필 공정 후, 미세 간격으로 배치된 도선들 사이가 공극 없는 절연막으로 채워질 수 있다.
도 1은 본 발명의 일실시예에 따른 기판 처리 장치를 나타낸 도면이다.
도 2는 도 1에 도시된 리플렉터를 나타낸 평면도이다.
도 3은 본 발명의 일 실시예에 따른 갭필 공정 과정을 나타낸 흐름도이다.
도 4는 도 1에 도시된 기판 처리 장치에서 갭필 공정이 이루어지는 상태를 나타낸 도면이다.
도 5는 이온 입자가 리플렉터에 충돌하여 중성입자로 변환되는 과정을 나타낸 도면이다.
도 6a는 보호막 공정 과정에서 기판에 절연막이 증착된 상태를 나타낸 단면도이다.
도 6b는 갭필 공정의 주단계에 의해 기판에 절연막이 증착된 상태를 나타낸 단면도이다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예를 보다 상세하게 설명한다. 참고로, 후술하는 기판 처리 장치는 STI(Shallow Trench Isolation) 패턴 구조 내 실리콘 산화막의 갭필 공정, 트랜지스터의 게이트 라인들 간의 실리콘 산화막 갭필 공정, 트랜지스터의 데이터 라인들 간의 실리콘 산화막 갭필 공정, 및 금속 라인들간의 단차가 매우 큰 스페이스 영역에서의 실리콘 산화막 갭필 공정 이외에도, SOG(Spin-on Glass)와 같이 막질의 밀도가 낮아서 후속 습식 식각 공정에서 손상 위험이 있는 박막의 보호막 증착 공정, 열산화막과 같은 고품질 박막의 저온 증착 공정 등에 이용될 수 있다.
도 1은 본 발명의 일실시예에 따른 기판 처리 장치를 나타낸 도면이고, 도 2는 도 1에 도시된 리플렉터를 나타낸 평면도이다.
도 1 및 도 2를 참조하면, 본 발명의 기판 처리 장치(100)는 기판을 처리하는 반도체 공정을 수행한다. 이하에서는, 상기 반도체 공정으로 절연막 갭필(Gapfill) 공정을 일례로 하여 설명한다.
기판 처리 장치(100)는 챔버(110), 척(130), 리플렉터(140), 리드(150), 플라스마 소스부, 및 DC 전원 공급부(180)를 포함할 수 있다.
구체적으로, 챔버(110)는 상기 절연막 갭필 공정이 이루어지는 공정 공간을 제공한다. 챔버(110)는 개방된 상부를 갖고, 바닥면(111), 및 상기 공정 공간(PS)을 형성하도록 바닥면(111)으로부터 수직하게 연장된 측벽(112)을 포함할 수 있다. 본 발명의 일례로, 챔버(110)는 대체로 원통 형상을 갖는다. 본 발명의 일례로, 상기 챔버(110)의 내부 압력은 약 0.5mTorr 내지 약 10mTorr이다. 챔버(110)의 바닥면(111)에는 배기구(111a)가 형성되고, 상기 배기구(111a)는 배기관(120)과 연통된다. 상기 갭필 공정 과정에서 공정 공간(PS) 안에 형성된 반응 부산물과 가스는 배기구(111)와 배기관(120)을 통해 외부로 배출된다.
챔버(110) 내부에는 척(130)이 설치된다. 상기 척(130)은 상기 기판을 지지하는 지지부재로서, 상기 갭필 공정이 이루어지는 동안 상기 기판을 고정한다. 본 발명의 일례로, 상기 척(130)은 정전척(130)으로 이루어진다. 정전척(130)은 기판이 안착되는 지지 플레이트(131), 및 상기 지지 플레이트(131)의 아래에 결합된 지지축(132)을 포함할 수 있다. 지지 플레이트(131)는 대체로 기판과 동일한 형상, 예컨대, 원판 형상을 갖는다. 지지축(132)은 지지 플레이트(131)를 지지하고, 회전하지 않는 것이 기본이나 중심축을 기준으로 회전 가능하게 설치될 수 있으며, 이러한 지지축(132)의 회전에 의해 지지 플레이트(131)가 회전한다.
상기 정전척(130)은 RF 발생기(180)와 연결된다. RF 발생기(180)는 RF 전력을 발생시켜 정전척(130)에 제공한다.
한편, 챔버(110)의 상부에는 리플렉터(140)가 설치된다. 리플렉터(140)는 챔버(110) 상단부에 결합되고, 지지 플레이트(131)의 상면과 서로 마주하게 배치된다. 본 발명의 일례로, 상기 리플렉터(140)는 대체로 원판 형상을 갖는다. 리플렉터(140)에는 다수의 홀(141)이 형성된다. 다수의 홀(141)은 지지 플레이트(131)와 마주하는 영역 전체에 균일하게 형성되며, 상기 갭필 공정에 사용되는 공정 가스가 다수의 홀(141)을 통해 챔버(110) 내부로 유입된다.
리플렉터(140)는 DC 전원 공급부(180)와 연결되고, DC 전원 공급부(180)로부터 DC 바이어스 전압을 인가받는다. 이에 따라, 챔버(110) 내부에 생성된 플라즈마의 일부 이온들이 리플렉터(140)에 충돌되어 적정 에너지를 갖는 중성입자들로 변환된다. 이렇게 생성된 중성입자들은 정전척(130)에 안착된 기판에 제공되어 기판에 절연막을 형성한다. 리플렉터(140)는 상기 갭필 공정의 초기 단계, 즉, 갭필의 주단계가 수행되기 이전 단계인 보호막 공정 단계에서 DC 바이어스 전압을 인가 받아 이온을 중성 입자로 변환시킨다. 즉, 기판 처리 장치(100)는 갭필 공정 시, 기판에 형성된 패턴, 예컨대, 도선들의 상단부가 스퍼터에 의해 손상되는 클리핑 현상을 방지하기 위해, 갭필의 주단계를 실시하기 전에 기판 표면에 얇은 보호막을 형성하며, 이러한 보호막 공정을 진행한 후에 실질적인 갭필 공정이 이루어진다.
보호막 공정은 정전척(130)에는 바이어스 전압을 인가하지 않은 상태에서 플라스마를 형성하므로, 정전척(130)에 제공되는 바이어스 전압의 조절을 통한 이온 에너지를 조절이 불가능하다. 리플렉터(140)는 이러한 보호막 공정에서 이온 대신 리플렉터(140)에 의해 생성된 중성입자의 에너지 조절을 가능하게 한다. 즉, 기판 처리 장치(100)는 DC 전원 공급부(180)로부터 리플렉터(140)로 제공되는 DC 바이어스 전압을 조절하여 보호막 공정에서의 중성입자 에너지를 조절하여 절연막의 밀도 및 보호막 표면의 형상을 조절할 수 있다.
구체적으로, 상기 중성 입자들은 리플렉터(140)로부터 본래 직진성을 가지고 정전척(130)을 향해 떨어지는데, 상기 중성 입자가 기판에 떨어지는 각도와 중성입자의 에너지는 챔버(110) 내부의 압력, 리플렉터(140)에 제공되는 DC 바이어스 전압, 및 리플렉터(140)와 지지 플레이트(131) 간의 거리에 따라 조절된다. 즉, 기판에 대한 중성 입자의 낙하 각도는 챔버(110)의 내부 압력이 낮을수록, 리플렉터(140)에 인가되는 DC 바이어스 전압이 높을수록, 리플렉터(140)와 지지 플레이트(131) 간의 거리가 짧을수록 수직하게 떨어진다. 여기서, 챔버(110)의 내부 압력은 챔버(110)로 유입되는 상기 공정 가스의 유량으로 조절할 수 있다.
기판 처리 장치(100)는 챔버(110) 내부의 압력, 리플렉터(140)에 제공되는 DC 바이어스 전압, 및 리플렉터(140)와 지지 플레이트(131) 간의 거리를 조절하여 보호막 공정 단계에서 증착되는 절연막의 밀도 및 표면 형상을 조절할 수 있다. 이에 따라, 기판 처리 장치(100)는 갭필 공정 시 오버행으로 인한 보이드를 방지하고, 갭필 균일도를 향상시킬 수 있다.
한편, 리플렉터(140)의 상부에는 리드가(150)가 설치된다. 리드(150)는 챔버(110) 상단에 결합되어 챔버(110) 내부 공간을 밀폐시키고, 리플렉터(140)와 이격되어 마주하게 배치된다. 리드(150)의 상면(151)에는 다수의 가스 주입구(151a, 151b, 151c)가 형성되고, 가스 주입구들(151a, 151b, 151c)은 다수의 가스 공급라인(161, 162, 163)과 각각 연결된다. 상기 가스 공급라인들(161, 162, 163)은 상기 공정 가스를 제공하고, 상기 공정 가스는 가스 공급라인들(161, 162, 163)로부터 가스 주입구들(151a, 151b, 151c)을 통해 리드(150)와 리플렉터(140) 간의 이격 공간 안으로 유입된다. 리드(150)와 리플렉터(140) 간의 이격 공간으로 유입된 공정 가스는 리플렉터(140)의 다수의 홀(141)을 통해 균일하게 분산되어 챔버(110) 내부로 유입된다.
챔버(110)의 측벽(112)에는 마이크로 웨이브를 이용하여 상기 갭필 공정을 위한 고밀도 플라스마를 형성하는 플라스마 소스부가 설치된다. 구체적으로, 상기 플라스마 소스부는 마이크로 웨이브 공명부(172), 웨이브 가이드부(173), 마이크로 웨이브 커플링 로드(174), 튜너(175), 및 마이크로 웨이브 발진기(176)를 포함할 수 있다.
마이크로 웨이브 발진기(176)는 마이크로 웨이브를 발생시키고, 튜너(175)와 연결된다. 튜너(175)는 웨이브 가이드(173)에 연결되고, 마이크로 웨이브 발진기(176)로부터 수신된 마이크로 웨이브를 웨이브 가이드(173)에 전달한다. 웨이브 가이드(173)에는 마이크로 웨이브 커플링 로드(174)가 결합되고, 커플링 로드(174)는 웨이브 가이드(173)를 관통하여 마이크로 웨이브 공명부(172)에 체결된다.
마이크로 웨이브 공명부(172)는 챔버(110)의 측벽(112)을 둘러싸고, 챔버(110) 측벽(112)의 상부 영역에 위치한다. 마이크로 웨이브 공명부(172) 내부에는 상기 마이크로 웨이브를 공명시키기 위한 공명 공간(172a)이 형성된다. 공명 공간(172a)은 링 형상을 갖고, 챔버(110)의 측벽(112)을 둘러싼다.
마이크로 웨이브 공명부(172)의 외측에는 웨이브 가이드(173)가 설치되고, 웨이브 가이드(173)에 결합된 마이크로 웨이브 커플링 로드(174)를 통해 마이크로 웨이브가 상기 공명 공간(172a) 내로 전파된다. 이에 따라, 챔버(110) 내부에 마이크로 웨이브가 전파되고, 챔버(110) 내부로 유입된 공정 가스와 마이크로 웨이브가 반응하여 챔버(110) 내부에 플라스마가 형성된다. 이때, 마이크로 웨이브 공명부(172)가 챔버(110) 측벽(112)의 상부 영역에 위치하므로, 상기 플라스마 또한 챔버(110)의 내부 공간 중 상부 영역에 형성된다. 여기서, 챔버(110) 내부에서 상기 플라스마가 형성되는 공간을 플라스마 형성 공간(PGS)이라 한다.
한편, 상기 플라스마 소스부는 상기 플라스마 균일도를 향상시키기 위한 자석부재(171)를 더 포함할 수 있다. 자석부재(171)는 챔버(110) 측벽(112)을 둘러싸고, 챔버(110) 측벽(112)과 마이크로 웨이브 공명부(172) 사이에 개재된다. 이에 따라, 기판 처리 장치(100)는 이온들을 기판에 균일하게 제공하기 위한 별도의 샤워 헤드를 구비할 필요가 없다. 본 발명의 일례로, 자석부재(171)는 영구 자석으로 이루어질 수 있다.
이 실시예에 있어서, 상기 플라스마 소스부는 웨이브 가이드(173)와 튜너(175) 등을 구비하여 마이크로 웨이브를 이용하여 플라스마를 형성하는 마이크로 웨이브 플라스마 장치이나, 코일이나 나선형의 안테나가 장착되어 유도 결합 플라스마(Inductively Coupled Plasma:ICP) 형태의 전원을 인가하는 플라스마 소스부가 이용될 수도 있다.
이하, 도면을 참조하여 기판 처리 장치(100)가 갭필 공정을 수행하는 과정을 구체적으로 설명한다.
도 3은 본 발명의 일 실시예에 따른 갭필 공정 과정을 나타낸 흐름도이고, 도 4는 도 1에 도시된 기판 처리 장치에서 갭필 공정이 이루어지는 상태를 나타낸 도면이며, 도 5는 이온 입자가 리플렉터에 충돌하여 중성입자로 변환되는 과정을 나타낸 도면이다.
도 3 내지 도 5를 참조하면, 먼저, 정전척(130)의 지지 플레이트(131) 상면에 기판(10)을 안착시킨다(단계 S110).
정전척(130)에 RF 바이어스 전압을 인가하지 않고 리플렉터(140)에 DC 바이어스 전압을 제공한 상태에서, 챔버(110) 내에 플라스마를 형성하여 보호막 공정을 실시한다(단계 S120).
여기서, 상기 보호막 공정 과정을 구체적으로 살펴보면 다음과 같다.
먼저, 가스 공급라인들(161, 162, 163)로부터 리드(150)의 가스 주입구들(151a, 151b, 151c)을 통해 공정 가스가 리드(150) 내부로 유입된다. 리드(150) 내부로 유입된 공정 가스는 리플렉터(140)의 다수의 홀(141)을 통해 플라스마 생성 공간(PGS) 안으로 유입된다.
플라스마 생성 공간(PGS)에 유입된 공정 가스는 상기 플라스마 소스부에 의해 상기 플라스마 생성 공간(PGS)에 형성된 마이크로 웨이브에 의해 플라스마를 형성한다.
한편, 리플렉터(140)에는 상기 DC 전원 공급부(180)에 의해 DC 바이어스 전압이 인가되고, 도 5에 도시된 바와 같이, 플라스마 생성 공간(PGS)의 일부 이온들(21)이 리플렉터(140)와 충돌하여 중성입자들(22)로 변환된다. 이러한 보호막 공정 과정에서 정전척(130)에 바이어스 전압이 인가될 경우, 기판(10)에 형성된 패턴, 예컨대, 기판(10)에 형성된 도선들의 상단부가 스퍼터에 의해 손상될 수 있으므로, 이를 방지하기 위해, 정전척(130)에는 RF 바이어스 전압이 인가되지 않는다.
도 6a는 보호막 공정 과정에서 기판에 절연막이 증착된 상태를 나타낸 단면도이고, 도 6b는 갭필 공정의 주단계에 의해 기판에 절연막이 증착된 상태를 나타낸 단면도이다.
도 3, 도 4 및 도 6a를 참조하면, 리플렉터(140)에 의해 변환된 중성입자들과 리플렉터(140)에 충돌하지 않은 상기 플라스마의 이온들은 기판(10)에 제공되고, 이러한 중성 입자들과 이온들이 기판(10)에 제공되어 보호막(13)이 형성된다. 여기서, 기판(10)은 베이스 기판(11) 및 베이스 기판(11) 상에 형성된 패턴층(12)으로 이루어지며, 보호막(13)은 외부로 노출된 베이스 기판(11) 상면과 패턴층(12)의 외면을 커버한다. 여기서, 패턴층(12)은 도선들로 이루어질 수 있다. 보호막(13)은 기판(10) 표면에 얇게 형성되는 막으로서, 갭필 공정의 주단계 이전에 패턴층(12)을 보호하기 위해 증착되는 막이므로, 갭필 공정의 주단계에서 형성되는 도 6b에 도시된 절연막(14) 보다 얇게 형성되며, 패턴층(12)의 홀들, 즉, 도선들 사이에 형성된 공간을 완전히 메우지는 않는다. 본 발명의 일례로, 보호막(13)은 약 50Å내지 약 1000Å의 두께로 형성된다.
보호막 공정 시, 기판 처리 장치(100)는 리플렉터(140)에 인가되는 DC 바이어스 전압을 조절하여 중성입자의 에너지를 조절할 수 있으므로, 보호막 공정 단계에서 생성되는 보호막(13)의 밀도 및 표면 형상의 조절이 용이하다. 이에 따라, 기판 처리 장치(100)는 갭필 공정시 오버행으로 인한 공극을 방지하고, 미세 간격으로 형성된 도선들 사이를 공급 없이 절연막으로 채울 수 있다.
도 3, 도 4 및 도 6b를 참조하면, 보호막 공정 후, 정전척(130)에 RF 바이어스 전압을 인가하여 스퍼터링을 이용한 실질적인 갭필 공정, 즉, 갭필 공정의 주 단계를 실시한다(단계 S130). 구체적으로, 보호막 공정이 완료되면, 리플렉터(140)에 인가되는 DC 바이어스 전압을 차단하고, 정전척(130)에 RF 바이어스 전압을 인가한다. 이때, 상기 공정 가스는 상기 보호막 공정과 마찬가지로 계속해서 챔버(110) 내부로 제공되며, 상기 플라스마 소스부에 의해 상기 플라스마 생성 공간(PGS)에 형성된 마이크로 웨이브에 의해 플라스마를 형성한다. 이렇게 형성된 플라스마는 기판(10)에 제공되어 패턴층(12)의 홀들, 즉, 도선들 사이를 메우는 절연막(140)을 증착한다.
이상 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
100 : 기판 처리 장치 110 : 챔버
130 : 척 140 : 리플렉터
150 : 리드

Claims (12)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 챔버 내부에 설치된 기판 지지부재에 기판을 안착시키는 단계;
    상기 기판 지지부재에 바이어스 전압을 인가하지 않은 상태에서, 상기 챔버 내부의 상기 기판의 상부에 플라스마를 형성하고, 생성된 플라스마의 일부 이온들을 중성입자들로 변환하여 상기 기판에 제공하여 보호막 공정을 실시하는 단계; 및
    상기 보호막 공정 후, 상기 기판 지지부재에 바이어스 전압을 인가한 상태에서 상기 챔버 내부에 상기 플라스마를 형성하고, 상기 플라스마를 상기 기판에 제공하여 기판 표면에 형성된 패턴층의 홀들을 완전히 메우는 절연막을 증착하는 단계를 포함하고,
    상기 보호막 공정에서는 상기 패턴층을 보호하도록 상기 기판 표면에 보호막이 증착되며,
    상기 절연막 증착 공정에서는 상기 보호막보다 두꺼운 절연막이 상기 기판에 증착되어 상기 홀들을 메우는 것을 특징으로 하는 갭필 방법.
  8. 제7항에 있어서,
    상기 플라스마는, 상기 챔버 상부에 설치된 리플렉터의 다수의 홀을 통해 상기 챔버 내부 공간으로 유입된 공정 가스가 상기 챔버 내부의 상부 공간에 형성된 전자기장에 의해 상기 플라스마 상태로 변환되어 형성되는 것을 특징으로 하는 갭필 방법.
  9. 제8항에 있어서, 상기 보호막 공정을 실시하는 단계는,
    상기 리플렉터에 DC 바이어스 전압을 인가하는 단계; 및
    상기 플라스마의 일부 이온들이 상기 리플렉터에 충돌하여 상기 중성입자들로 변환되는 단계를 포함하는 것을 특징으로 하는 갭필 방법.
  10. 제9항에 있어서, 기판에 대한 상기 중성입자의 낙하 각도 및 상기 중성입자의 에너지는,
    상기 리플렉터에 인가되는 DC 바이어스 전압, 상기 챔버 내부의 압력, 및 상기 리플렉터와 상기 기판 지지부재 간의 거리에 의해 조절되는 것을 특징으로 하는 갭필 방법.
  11. 제10항에 있어서,
    상기 중성 입자는, 상기 리플렉터에 인가되는 DC 바이어스 전압이 높을수록, 상기 챔버 내부의 압력이 낮을수록, 상기 리플렉터와 상기 기판 지지부재 간의 거리가 짧을수록 상기 기판에 대해 수직하게 떨어지는 것을 특징으로 하는 갭필 방법.
  12. 제10항에 있어서,
    상기 챔버의 내부 압력은 상기 챔버 내부로 유입되는 상기 공정 가스의 유량 조절을 통해 조절되는 것을 특징으로 하는 갭필 방법.
KR1020100013170A 2010-02-12 2010-02-12 기판 처리 장치 및 이를 이용한 갭필 방법 KR101108575B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100013170A KR101108575B1 (ko) 2010-02-12 2010-02-12 기판 처리 장치 및 이를 이용한 갭필 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100013170A KR101108575B1 (ko) 2010-02-12 2010-02-12 기판 처리 장치 및 이를 이용한 갭필 방법

Publications (2)

Publication Number Publication Date
KR20110093252A KR20110093252A (ko) 2011-08-18
KR101108575B1 true KR101108575B1 (ko) 2012-01-30

Family

ID=44929976

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100013170A KR101108575B1 (ko) 2010-02-12 2010-02-12 기판 처리 장치 및 이를 이용한 갭필 방법

Country Status (1)

Country Link
KR (1) KR101108575B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11037806B2 (en) 2019-01-10 2021-06-15 Samsung Electronics Co., Ltd. Plasma processing method, plasma processing apparatus and method of manufacturing semiconductor device using the apparatus

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10113229B2 (en) * 2015-12-21 2018-10-30 Varian Semiconductor Equipment Associates, Inc. Techniques for controlling ion/neutral ratio of a plasma source
KR102318915B1 (ko) * 2020-01-17 2021-10-28 심승술 Ecr 플라즈마 발생기 및 이를 포함하는 중성입자 생성장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990045516A (ko) * 1997-11-25 1999-06-25 가나이 쓰도무 플라즈마 처리장치
KR20060128146A (ko) * 2005-06-09 2006-12-14 주식회사 케이씨텍 중성화빔을 이용한 표면처리장치
KR20070119416A (ko) * 2006-06-15 2007-12-20 주성엔지니어링(주) 펄스 알에프 전력을 이용한 갭필 방법 및 이를 위한 갭필장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990045516A (ko) * 1997-11-25 1999-06-25 가나이 쓰도무 플라즈마 처리장치
KR20060128146A (ko) * 2005-06-09 2006-12-14 주식회사 케이씨텍 중성화빔을 이용한 표면처리장치
KR20070119416A (ko) * 2006-06-15 2007-12-20 주성엔지니어링(주) 펄스 알에프 전력을 이용한 갭필 방법 및 이를 위한 갭필장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11037806B2 (en) 2019-01-10 2021-06-15 Samsung Electronics Co., Ltd. Plasma processing method, plasma processing apparatus and method of manufacturing semiconductor device using the apparatus
US11521866B2 (en) 2019-01-10 2022-12-06 Samsung Electronics Co., Ltd. Plasma processing method, plasma processing apparatus and method of manufacturing semiconductor device using the apparatus

Also Published As

Publication number Publication date
KR20110093252A (ko) 2011-08-18

Similar Documents

Publication Publication Date Title
KR101736070B1 (ko) 플라즈마 처리 장치 및 샤워 플레이트
TWI679674B (zh) 蝕刻基板的方法
KR101851436B1 (ko) 플라즈마 처리 장치
JP5438205B2 (ja) プラズマ処理装置用の天板及びプラズマ処理装置
JP6338462B2 (ja) プラズマ処理装置
US6869880B2 (en) In situ application of etch back for improved deposition into high-aspect-ratio features
EP1306893B1 (en) Plasma processing apparatus
KR101076469B1 (ko) 플라즈마 성막 장치 및 플라즈마 성막 방법
KR100988085B1 (ko) 고밀도 플라즈마 처리 장치
KR101289795B1 (ko) 개선된 갭필 애플리케이션들을 위한 고-수율 hdp-cvd 프로세스들
US8372761B2 (en) Plasma oxidation processing method, plasma processing apparatus and storage medium
JP2000268996A (ja) 平面アンテナ部材、これを用いたプラズマ処理装置及びプラズマ処理方法
KR102015698B1 (ko) 플라즈마 성막 장치 및 기판 배치대
KR20120069755A (ko) 선택적 플라즈마 질화 처리방법 및 플라즈마 질화 처리장치
JP4093212B2 (ja) プラズマ処理装置
US6797112B2 (en) Plasma treatment apparatus and method of producing semiconductor device using the apparatus
KR101108575B1 (ko) 기판 처리 장치 및 이를 이용한 갭필 방법
JP3889280B2 (ja) プラズマ処理装置
KR102498944B1 (ko) 유기 재료들의 자가 제한 에칭을 수행하기 위한 프로세스
JP2008182102A (ja) 天板部材及びこれを用いたプラズマ処理装置
JP4478352B2 (ja) プラズマ処理装置及びプラズマ処理方法並びに構造体の製造方法
JP2008027798A (ja) プラズマ処理装置
JP3530788B2 (ja) マイクロ波供給器及びプラズマ処理装置並びに処理方法
US20240266148A1 (en) Semiconductor manufacturing device
JPH03253574A (ja) 薄膜の形成方法、及び、薄膜形成装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150119

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160107

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170111

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180104

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190104

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20200102

Year of fee payment: 9