KR101101998B1

KR101101998B1 - Rfid device

Info

Publication number: KR101101998B1
Application number: KR1020100062899A
Authority: KR
Inventors: 강희복
Original assignee: 주식회사 하이닉스반도체
Priority date: 2010-06-30
Filing date: 2010-06-30
Publication date: 2012-01-02

Abstract

PURPOSE: An RFID(Radio Frequency ID) apparatus is provided to reduce power consumption of a constant voltage control circuit since the action mode and the power of the constant voltage control circuit is cut off when the week input power of radio signals is applied. CONSTITUTION: A tag chip performs testing according to test input signals and outputs test output signals corresponding to test results. The tag chip, on which wafer burn-in mode voltage which is higher than source voltage is applied during a test mode, performs wafer burn-in mode test operation. When the input power of radio signals applied on the tag chip is not sensed in the test mode during the activation of the test enable signal, a voltage regulator(180) stops operation.

Description

RFID device {RFID device}

본 발명의 실시예는 RFID 장치에 관한 것으로서, 무선 신호를 이용하여 RFID 리더와 통신을 수행하는 RFID 태그 칩(Radio Frequency IDentification Tag Chip)에 관한 기술이다. An embodiment of the present invention relates to an RFID device, and a technology related to an RFID tag chip (Radio Frequency IDentification Tag Chip) that communicates with an RFID reader using a radio signal.

RFID(Radio Frequency IDentification Tag Chip)란 무선 신호를 이용하여 사물을 자동으로 식별하기 위해 식별 대상이 되는 사물에는 RFID 태그를 부착하고 무선 신호를 이용한 송수신을 통해 RFID 리더와 통신을 수행하는 비접촉식 자동 식별 방식을 제공하는 기술이다. 이러한 RFID가 사용되면서 종래의 자동 식별 기술인 바코드 및 광학 문자 인식 기술의 단점을 보완할 수 있게 되었다. RFID (Radio Frequency IDentification Tag Chip) is a contactless automatic identification method that communicates with an RFID reader by attaching an RFID tag to an object to be identified and automatically transmitting and receiving it by using a wireless signal. To provide technology. As RFID is used, it is possible to compensate for the disadvantages of the conventional automatic identification technology, barcode and optical character recognition technology.

최근에 들어, RFID 태그는 물류 관리 시스템, 사용자 인증 시스템, 전자 화폐 시스템, 교통 시스템 등의 여러 가지 경우에 이용되고 있다.Recently, RFID tags have been used in various cases, such as logistics management systems, user authentication systems, electronic money systems, transportation systems.

예를 들어, 물류 관리 시스템에서는 배달 전표 또는 태그(Tag) 대신에 데이터가 기록된 IC(Integrated Circuit) 태그를 이용하여 화물의 분류 또는 재고 관리 등이 행해지고 있다. 또한, 사용자 인증 시스템에서는 개인 정보 등을 기록한 IC 카드를 이용하여 입실 관리 등을 행하고 있다.For example, in the logistics management system, cargo classification or inventory management is performed using an integrated circuit (IC) tag in which data is recorded instead of a delivery slip or a tag. In the user authentication system, admission management and the like are performed using an IC card that records personal information and the like.

한편, RFID 태그에 사용되는 메모리로 불휘발성 강유전체 메모리가 사용될 수 있다.Meanwhile, a nonvolatile ferroelectric memory may be used as a memory used for an RFID tag.

일반적으로 불휘발성 강유전체 메모리 즉, FeRAM(Ferroelectric Random Access Memory)은 디램(DRAM;Dynamic Random Access Memory) 정도의 데이터 처리 속도를 갖고, 전원의 오프시에도 데이터가 보존되는 특성 때문에 차세대 기억 소자로 주목받고 있다. In general, nonvolatile ferroelectric memory, or ferroelectric random access memory (FeRAM), has a data processing speed of about dynamic random access memory (DRAM) and is attracting attention as a next-generation memory device because of its characteristic that data is preserved even when the power is turned off. have.

이러한 FeRAM은 디램과 거의 유사한 구조를 갖는 소자로서, 기억 소자로 강유전체 커패시터를 사용한다. 강유전체는 높은 잔류 분극 특성을 가지는데, 그 결과 전계를 제거하더라도 데이터가 지워지지 않는다. The FeRAM is a device having a structure almost similar to that of a DRAM, and uses a ferroelectric capacitor as a memory device. Ferroelectrics have a high residual polarization characteristic, and as a result, the data is not erased even when the electric field is removed.

도 1은 일반적인 RFID 장치의 전체 구성도이다.1 is an overall configuration diagram of a general RFID device.

종래 기술에 따른 RFID 장치는 크게 안테나부(1), 아날로그부(10), 디지털부(20) 및 메모리부(30)를 포함한다.The RFID device according to the related art includes an antenna unit 1, an analog unit 10, a digital unit 20, and a memory unit 30.

여기서, 안테나부(1)는 외부의 RFID 리더로부터 송신된 무선 신호를 수신하는 역할을 한다. 안테나부(1)를 통해 수신된 무선 신호는 안테나 패드(11,12)를 통해 아날로그부(10)로 입력된다. Here, the antenna unit 1 serves to receive a radio signal transmitted from an external RFID reader. The wireless signal received through the antenna unit 1 is input to the analog unit 10 through the antenna pads 11 and 12.

아날로그부(10)는 입력된 무선 신호를 증폭하여, RFID 태그의 구동전압인 전원전압 VDD을 생성한다. 그리고, 입력된 무선 신호에서 동작 명령 신호를 검출하여 명령 신호 CMD를 디지털부(20)에 출력한다. 그 외에, 아날로그부(10)는 출력 전압 VDD을 감지하여 리셋 동작을 제어하기 위한 파워 온 리셋신호 POR와 클록 CLK을 디지털부(20)로 출력한다.The analog unit 10 amplifies the input wireless signal to generate a power supply voltage VDD which is a driving voltage of the RFID tag. The operation command signal is detected from the input wireless signal, and the command signal CMD is output to the digital unit 20. In addition, the analog unit 10 senses the output voltage VDD and outputs a power-on reset signal POR and a clock CLK to the digital unit 20 for controlling the reset operation.

디지털부(20)는 아날로그부(10)로부터 전원전압 VDD, 파워 온 리셋신호 POR, 클록 CLK 및 명령 신호 CMD를 입력받아, 아날로그부(10)에 응답신호 RP를 출력한다. 또한, 디지털부(20)는 어드레스 ADD, 입/출력 데이터 I/O, 제어 신호 CTR 및 클록 CLK을 메모리부(30)에 출력한다.The digital unit 20 receives the power supply voltage VDD, the power-on reset signal POR, the clock CLK, and the command signal CMD from the analog unit 10, and outputs a response signal RP to the analog unit 10. The digital unit 20 also outputs the address ADD, input / output data I / O, control signal CTR, and clock CLK to the memory unit 30.

또한, 메모리부(30)는 메모리 소자를 이용하여 데이터를 리드/라이트하고, 데이터를 저장한다.In addition, the memory unit 30 reads / writes data using a memory element and stores the data.

여기서, RFID 장치는 여러 대역의 주파수를 사용하는데, 주파수 대역에 따라 그 특성이 달라진다. 일반적으로 RFID 장치는 주파수 대역이 낮을수록 인식 속도가 느리고 짧은 거리에서 동작하며, 환경의 영향을 적게 받는다. 반대로, 주파수 대역이 높을수록 인식 속도가 빠르고 긴 거리에서 동작하며, 환경의 영향을 많이 받는다.Here, the RFID device uses a frequency of several bands, the characteristics of which vary depending on the frequency band. In general, the lower the frequency band, the slower the recognition speed, the RFID device operates in a short distance, and is less affected by the environment. On the contrary, the higher the frequency band, the faster the recognition speed and the longer the distance is affected by the environment.

이러한 RFID 태그가 정상적으로 동작하는지 여부를 테스트하는 가장 바람직한 방법은 다음과 같다. 개별적인 RFID 태그의 안테나 패드(11,12)를 통해 무선 신호를 인가하고, RFID 태그 내부의 디지털부(20)에 의해 무선 신호가 처리되어 생성된 응답 신호 RP를 변조하여 RFID 리더로 송신하고, RFID 리더에서 수신된 신호가 원하는 신호인지 여부를 확인하는 것이다. The most preferable method for testing whether the RFID tag is operating normally is as follows. Applying a radio signal through the antenna pad (11, 12) of the individual RFID tag, modulates the response signal RP generated by processing the radio signal by the digital unit 20 inside the RFID tag and transmits to the RFID reader, RFID It is to check whether the signal received from the reader is the desired signal.

하지만, 웨이퍼당 수천 개 이상의 RFID 태그에 개별적으로 무선 신호를 인가하여 테스트하는 것은 비용이 많이 들고, 비효율적이라는 문제점이 있다.However, it is expensive and inefficient to test by individually applying radio signals to thousands or more RFID tags per wafer.

본 발명의 실시예는, 다음과 같은 특징을 갖는다. An embodiment of the present invention has the following features.

첫째, 외부로부터 무선 신호의 입력 전원이 약하게 인가될 경우 정전압 제어 회로의 동작 모드와 전원을 차단하여 정전압 제어 회로에서의 전력 소모를 감소시킨다. First, when the input power of the radio signal is weakly applied from the outside, the operation mode and the power of the constant voltage control circuit are cut off to reduce power consumption in the constant voltage control circuit.

둘째, 외부의 무선 신호 입력 전원이 임계 전압 이상의 세기로 인가될 경우 정 전압 회로를 활성화시켜 웨이퍼 번-인 모드나 웨이퍼 테스트 모드에서 RFID 칩에 인가할 수 있는 스트레스 전압을 제한 없이 인가하여 칩의 테스트 효율과 패일 셀 스크린(Fail cess screen) 효율을 향상시킬 수 있도록 한다. Second, when the external wireless signal input power is applied at the intensity over the threshold voltage, the constant voltage circuit is activated to apply the stress voltage that can be applied to the RFID chip in the wafer burn-in mode or the wafer test mode without limiting the test of the chip. Improve efficiency and fail cell screen efficiency.

상기한 목적을 달성하기 위한 본 발명의 실시예에 따른 RFID 장치는, 외부로부터 인가되는 테스트 입력신호에 따라 테스트가 수행되고, 테스트 결과에 대응하는 테스트 출력 신호를 외부로 출력하며, 테스트 모드시 전원전압보다 높은 웨이퍼 번-인 모드 전원이 인가되어 웨이퍼 번-인 모드 테스트 동작이 이루어지는 태그 칩; 및 테스트 모드시 공통 테스트 패드를 통해 외부로부터 인가되는 어드레스 및 데이터에 따라 태그 칩을 테스트하는 테스트 칩을 포함하고, 태그 칩은 테스트 활성화 신호가 비활성화되는 경우 정상적으로 동작하여 전원전압을 일정 레벨로 출력하고, 테스트 모드시 상기 테스트 활성화 신호가 활성화된 상태에서 태그 칩에 인가되는 무선신호의 입력 전원이 감지되지 않는 경우 동작이 중지되는 전압 조정기를 포함하는 것을 특징으로 한다. In the RFID device according to the embodiment of the present invention for achieving the above object, the test is performed according to a test input signal applied from the outside, and outputs a test output signal corresponding to the test result to the outside, the power supply in the test mode A tag chip in which a wafer burn-in mode power supply higher than the voltage is applied to perform a wafer burn-in mode test operation; And a test chip for testing the tag chip according to the address and data applied from the outside through the common test pad in the test mode, and the tag chip operates normally when the test enable signal is inactivated and outputs a power voltage at a predetermined level. The electronic device may include a voltage regulator which stops an operation when an input power of a wireless signal applied to a tag chip is not detected while the test activation signal is activated in a test mode.

그리고, 본 발명의 다른 실시예에 따른 RFID 장치는, 외부로부터 인가되는 테스트 입력 신호에 따라 명령신호를 출력하고, 응답신호에 대응하는 테스트 출력 신호를 외부로 출력하는 아날로그 처리부; 명령신호에 따라 동작 제어신호들을 출력하고, 응답신호를 아날로그 처리부에 출력하는 디지털 처리부; 내부 제어신호에 따라 셀 어레이에 데이터를 리드 또는 라이트 하는 메모리부; 테스트 활성화 신호의 활성화시 외부로부터 인가된 어드레스 및 데이터에 따라 내부 제어신호들을 생성하여 메모리부의 테스트를 수행하며, 테스트의 수행 결과에 대응하는 응답신호를 외부로 출력하는 테스트 인터페이스부; 외부로부터 인가되는 테스트 동작 신호와 테스트 클록에 따라 테스트 활성화 신호를 생성하는 테스트 제어부; 및 테스트 활성화 신호가 비활성화되는 경우 정상적으로 동작하여 전원전압을 일정 레벨로 출력하고, 테스트 모드시 테스트 활성화 신호가 활성화된 상태에서 무선신호의 입력 전원이 감지되지 않는 경우 동작이 중지되는 전압 조정기를 포함하는 것을 특징으로 한다. And, according to another embodiment of the present invention, an RFID device includes: an analog processor for outputting a command signal according to a test input signal applied from the outside and outputting a test output signal corresponding to the response signal to the outside; A digital processor for outputting operation control signals according to the command signal and outputting a response signal to the analog processor; A memory unit for reading or writing data to the cell array in accordance with an internal control signal; A test interface unit configured to generate internal control signals according to an address and data applied from the outside when the test activation signal is activated, perform a test of the memory unit, and output a response signal corresponding to a result of the test to the outside; A test controller configured to generate a test activation signal according to a test operation signal and a test clock applied from the outside; And a voltage regulator which operates normally when the test activation signal is deactivated and outputs the power voltage at a predetermined level, and stops the operation when the input power of the wireless signal is not detected while the test activation signal is activated in the test mode. It is characterized by.

이상에서 설명한 바와 같이, 본 발명은 다음과 같은 효과를 제공한다. As described above, the present invention provides the following effects.

둘째, 외부의 무선 신호 입력 전원이 임계 전압 이상의 세기로 인가될 경우 정 전압 회로를 활성화시켜 웨이퍼 번-인 모드나 웨이퍼 테스트 모드에서 RFID 칩에 인가할 수 있는 스트레스 전압을 제한 없이 인가하여 칩의 테스트 효율과 패일 셀 스크린(Fail cell screen) 효율을 향상시킬 수 있도록 하는 효과를 제공한다. Second, when the external wireless signal input power is applied at the intensity over the threshold voltage, the constant voltage circuit is activated to apply the stress voltage that can be applied to the RFID chip in the wafer burn-in mode or the wafer test mode without limiting the test of the chip. It provides the effect of improving the efficiency and the fail cell screen efficiency.

아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로서, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능하며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.In addition, the preferred embodiment of the present invention is for the purpose of illustration, those skilled in the art through various modifications, changes, substitutions and additions through the spirit and scope of the appended claims, such modifications and changes are claimed in the following claims It should be seen as belonging to a range.

도 1은 종래의 RFID 장치의 전체 구성도.
도 2는 본 발명의 실시예에 따른 RFID 장치의 전체 구성도.
도 3 및 도 4는 본 발명의 실시예에 따른 RFID 장치의 테스트 방법을 설명하기 위한 플로우 차트.
도 5는 본 발명의 실시예에 따른 RFID 장치의 웨이퍼 상에서 테스트 칩 및 태그 칩의 배치 형태를 나타낸 도면.
도 6은 도 2의 전압 조정기에 관한 동작을 설명하기 위한 플로우 챠트.
도 7은 도 2의 복조부에 관한 상세 회로도.
도 8은 도 7의 인벨롭 조정부에 관한 상세 회로도.
도 9는 도 7의 복조부에 관한 동작 파형도.
도 10 및 도 11은 도 2의 전압 조정기에 관한 상세 회로도.
도 12는 도 10 및 도 11에 따른 전압 조정기의 동작을 설명하기 위한 도면. 1 is an overall configuration diagram of a conventional RFID device.
2 is an overall configuration diagram of an RFID device according to an embodiment of the present invention.
3 and 4 are flowcharts illustrating a test method of an RFID device according to an embodiment of the present invention.
5 is a view showing the arrangement of the test chip and the tag chip on the wafer of the RFID device according to an embodiment of the present invention.
FIG. 6 is a flowchart for explaining an operation relating to the voltage regulator of FIG. 2.
7 is a detailed circuit diagram related to the demodulator of FIG.
FIG. 8 is a detailed circuit diagram of the envelope adjusting unit of FIG. 7. FIG.
9 is an operational waveform diagram of a demodulator of FIG.
10 and 11 are detailed circuit diagrams of the voltage regulator of FIG.
12 is a view for explaining the operation of the voltage regulator according to FIGS. 10 and 11.

이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대해 상세히 설명하고자 한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 2는 본 발명의 실시예에 따른 RFID 장치에서 RFID 태그 칩의 구성도이다. 2 is a block diagram of an RFID tag chip in an RFID device according to an embodiment of the present invention.

본 발명의 실시예는 상술된 종래의 RFID 장치와 같이 안테나(1)로부터 인가되는 무선 신호를 입력받는 것이 아니라, 웨이퍼 레벨에서 공통 테스트 패드를 통해 측정 신호를 직접 인가받아 RFID 태그 칩(Radio Frequency Identification Tag Chip)의 성능을 테스트할 수 있도록 한다. The embodiment of the present invention does not receive a radio signal applied from the antenna 1 like the above-described conventional RFID device, but receives a measurement signal directly through a common test pad at a wafer level, thereby receiving an RFID tag chip (Radio Frequency Identification). Tag Chip's performance can be tested.

본 발명의 실시예에 따른 RFID 장치는 크게 아날로그 처리부(100)와, 디지털 처리부(200)와, 테스트 인터페이스부(300)와, 메모리부(400) 및 테스트 제어부(500)를 포함한다.The RFID device according to the embodiment of the present invention largely includes an analog processing unit 100, a digital processing unit 200, a test interface unit 300, a memory unit 400, and a test control unit 500.

먼저, 아날로그 처리부(100)는 전압 증폭부(110)와, 변조부(120)와, 복조부(130)와, 파워 온 리셋부(140)와, 클록 발생부(150)와, 테스트 입력 버퍼(160)와, 테스트 출력 구동부(170) 및 전압 조정기(180)를 포함한다.First, the analog processor 100 includes a voltage amplifier 110, a modulator 120, a demodulator 130, a power-on reset unit 140, a clock generator 150, and a test input buffer. 160, a test output driver 170, and a voltage regulator 180.

여기서, 전압 증폭부(110)는 전원전압 인가패드 P2로부터 인가되는 전원전압 VDD에 따라 RFID의 구동 전압을 생성한다.Here, the voltage amplifier 110 generates a driving voltage of the RFID according to the power supply voltage VDD applied from the power supply voltage application pad P2.

그리고, 변조부(120)는 디지털 처리부(200)로부터 입력되는 응답 신호 RP를 변조한다. 복조부(130)는 전원전압 인가패드 P2의 출력전압에 따라 동작 명령 신호 DEMOD를 생성하고, 생성된 동작 명령 신호 DEMOD를 테스트 입력 버퍼(160)로 출력한다. 그리고, 복조부(130)는 무선 신호의 입력 전원을 감지하는 감지신호 FEEDn를 생성하여 전압 조정기(180)에 출력한다. The modulator 120 modulates the response signal RP input from the digital processor 200. The demodulator 130 generates an operation command signal DEMOD according to the output voltage of the power supply voltage application pad P2, and outputs the generated operation command signal DEMOD to the test input buffer 160. The demodulator 130 generates a detection signal FEEDn for detecting an input power of a wireless signal and outputs the detected signal FEEDn to the voltage regulator 180.

여기서, 감지신호 FEEDn는 복조부(130)의 동작전압(후술하는 Venv 전압)이 기 설정된 기준전압(후술하는 vref3 전압) 보다 높아지게 될 경우 하이 레벨로 활성화되는 신호이다. 즉, 복조부(130)의 동작전압은 이 감지신호 FEEDn에 의해 제어되어 일정 전압 이상으로 상승하지 않도록 제어된다. Here, the detection signal FEEDn is a signal that is activated to a high level when the operating voltage (Velv voltage described later) of the demodulator 130 becomes higher than the preset reference voltage (vref3 voltage described later). That is, the operating voltage of the demodulator 130 is controlled by the sensing signal FEEDn so as not to rise above a predetermined voltage.

파워 온 리셋부(140)는 전원전압 인가 패드 P2로부터 인가되는 전압을 감지하여 리셋 동작을 제어하기 위한 파워 온 리셋 신호 POR를 디지털 처리부(200)와, 전압 조정기(180)에 출력한다. 클록 발생부(150)는 전원전압 인가 패드 P2의 출력 전압에 따라 디지털 처리부(200)의 동작을 제어하기 위한 클록 CLK을 디지털 처리부(200)에 공급한다. The power on reset unit 140 detects a voltage applied from the power supply voltage applying pad P2 and outputs a power on reset signal POR to the digital processing unit 200 and the voltage regulator 180 to control the reset operation. The clock generator 150 supplies the clock CLK for controlling the operation of the digital processor 200 according to the output voltage of the power voltage applying pad P2 to the digital processor 200.

여기서, 파워 온 리셋 신호 POR는 전원 전압이 로우 레벨에서 하이 레벨로 천이하는 동안 전원 전압과 같이 상승하다가, 전원이 전원 전압 레벨 VDD로 공급되는 순간 하이 레벨에서 로우 레벨로 천이하여 RFID 태그 내부의 회로를 리셋시키는 신호를 의미한다. Here, the power-on reset signal POR rises together with the power supply voltage while the power supply voltage transitions from the low level to the high level, and then transitions from the high level to the low level at the moment the power supply is supplied to the power supply voltage level VDD, thereby causing a circuit inside the RFID tag. Means a signal to reset.

테스트 입력 버퍼(160)는 테스트 신호 입력 패드 P4를 통해 입력되는 테스트 입력 신호 RXI와, 복조부(130)로부터 입력되는 동작 명령 신호 DEMOD 및 테스트 제어부(500)로부터 인가되는 테스트 활성화 신호 TSTEN에 따라 명령 신호 CMD를 디지털 처리부(200)에 출력한다. The test input buffer 160 commands a command according to a test input signal RXI input through the test signal input pad P4, an operation command signal DEMOD input from the demodulator 130, and a test activation signal TSTEN applied from the test control unit 500. The signal CMD is output to the digital processor 200.

즉, 테스트 입력 버퍼(160)는 노말 동작 모드시 테스트 활성화 신호 TSTEN가 비활성화되면 복조부(130)로부터 인가되는 동작 명령신호 DEMOD에 따라 명령신호 CMD를 디지털 처리부(200)에 공급한다. That is, when the test activation signal TSTEN is deactivated in the normal operation mode, the test input buffer 160 supplies the command signal CMD to the digital processing unit 200 according to the operation command signal DEMOD applied from the demodulator 130.

반면에, 테스트 입력 버퍼(160)는 테스트 동작 모드시 테스트 활성화 신호 TSTEN가 활성화되면 테스트 신호 입력 패드 P4로부터 인가되는 테스트 입력 신호 RXI에 따라 RFID를 테스트하기 위한 명령신호 CMD를 디지털 처리부(200)에 공급한다. On the other hand, when the test activation signal TSTEN is activated in the test operation mode, the test input buffer 160 transmits a command signal CMD for testing RFID according to the test input signal RXI applied from the test signal input pad P4 to the digital processing unit 200. Supply.

또한, 테스트 출력 구동부(170)는 디지털 처리부(200)로부터 입력되는 응답 신호 RP에 따라 테스트 출력 신호 TXO를 구동하여 RFID의 명령 처리 결과를 테스트 신호 출력 패드 P1를 통해 외부로 출력한다.In addition, the test output driver 170 drives the test output signal TXO according to the response signal RP input from the digital processor 200 to output the command processing result of the RFID to the outside through the test signal output pad P1.

여기서, 전압 증폭부(110), 변조부(120), 복조부(130), 파워 온 리셋부(140), 클록 발생부(150), 테스트 입력 버퍼(160) 및 테스트 출력 구동부(170)는 RFID의 성능을 테스트하기 위한 테스트 동작 모드시 외부의 전원전압 인가 패드 P2로부터 인가되는 전원전압 VDD 및 외부의 그라운드 전압 인가 패드 P3로부터 인가되는 그라운드 전압 GND에 의해 구동된다. Here, the voltage amplifier 110, the modulator 120, the demodulator 130, the power-on reset unit 140, the clock generator 150, the test input buffer 160 and the test output driver 170 are In the test operation mode for testing the performance of the RFID, it is driven by the power supply voltage VDD applied from the external power supply voltage application pad P2 and the ground voltage GND applied from the external ground voltage application pad P3.

즉, 전원전압 인가 패드 P2는 RFID 태그가 활성화되어 웨이퍼 상에서 복수 개의 RFID 태그를 테스트할 때 전원 전압 VDD이 인가되는 패드를 나타낸다. 그리고, 그라운드 전압 인가 패드 P3는 웨이퍼 상에서 복수 개의 RFID 태그를 테스트할 때 그라운드 전압 GND이 인가되는 패드를 나타낸다. That is, the power supply voltage applying pad P2 indicates a pad to which the power supply voltage VDD is applied when the RFID tag is activated to test a plurality of RFID tags on the wafer. The ground voltage applying pad P3 represents a pad to which the ground voltage GND is applied when the plurality of RFID tags are tested on the wafer.

RFID 태그가 RFID 리더와 통신을 하여 무선 신호를 수신하는 경우에는 전압 증폭부(110)가 전원 전압 VDD을 공급하지만, 본 발명에서는 웨이퍼 상에서 테스트를 수행하기 때문에 별도의 전원전압 인가 패드 P2 및 그라운드 전압 인가 패드 P3를 통해 전원전압 VDD 및 그라운드 전압 GND이 공급된다.When the RFID tag communicates with the RFID reader to receive a wireless signal, the voltage amplifier 110 supplies the power supply voltage VDD. However, in the present invention, since the test is performed on the wafer, a separate power supply voltage pad P2 and ground voltage are performed. The supply voltage VDD and the ground voltage GND are supplied through the application pad P3.

또한, 전압 조정기(180)는 테스트 제어부(500)로부터 인가되는 테스트 활성화 신호 TSTEN에 따라 활성화 및 비활성화 상태가 제어된다. 이때, 전압 조정기(180)는 테스트 활성화 신호 TSTEN가 하이 레벨로 활성화되는 테스트 모드에서 비활성화 상태가 된다. In addition, the voltage regulator 180 is controlled to be activated and deactivated according to the test activation signal TSTEN applied from the test controller 500. At this time, the voltage regulator 180 is deactivated in the test mode in which the test activation signal TSTEN is activated to a high level.

반면에, 전압 조정기(180)는 테스트 활성화 신호 TSTEN가 로우 레벨로 비활성화되는 정상 모드에서 활성화 상태가 된다. 이에 따라, 정상 동작 모드에서 전압 조정기(180)는 RFID 칩에 공급되는 전원전압 VDD 이 일정 전압 레벨 이상으로 상승되는 것을 방지하게 된다. On the other hand, the voltage regulator 180 is activated in the normal mode in which the test activation signal TSTEN is inactivated to a low level. Accordingly, in the normal operation mode, the voltage regulator 180 prevents the power supply voltage VDD supplied to the RFID chip from rising above a certain voltage level.

또한, 전압 조정기(180)는 감지신호 FEEDn에 따라 무선신호의 입력 전원 레벨을 감지한다. 이에 따라, 전압 조정기(180)는 외부로부터 무선 신호의 입력 전원이 약하게 인가될 경우 정전압 제어 회로의 동작 모드와 전원을 차단하여 정전압 제어 회로에서의 전력 소모를 감소시킨다. In addition, the voltage regulator 180 detects an input power level of the wireless signal according to the detection signal FEEDn. Accordingly, when the input power of the wireless signal is weakly applied from the outside, the voltage regulator 180 cuts off the operation mode and the power of the constant voltage control circuit to reduce power consumption in the constant voltage control circuit.

반면에, 전압 조정기(180)는 외부로부터 무선 신호의 입력 전원이 임계 전압 이상의 세기로 인가될 경우, 정 전압 회로를 활성화시켜 전원전압 VDD이 일정 전압 레벨 이상으로 상승되는 것을 방지하도록 한다. On the other hand, the voltage regulator 180 activates the constant voltage circuit when the input power of the radio signal from the outside is applied at an intensity greater than or equal to the threshold voltage to prevent the power supply voltage VDD from rising above a certain voltage level.

디지털 처리부(200)는 아날로그 처리부(100)로부터 전원 전압 VDD, 파워 온 리셋 신호 POR, 클록 CLK 및 명령 신호 CMD를 입력받아, 명령 신호 CMD를 해석하고 제어 신호 및 처리신호들을 생성한다. 그리고, 디지털 처리부(200)는 제어 신호 및 처리신호들에 대응하는 응답 신호 RP를 아날로그 처리부(100)로 출력한다.The digital processor 200 receives the power supply voltage VDD, the power-on reset signal POR, the clock CLK, and the command signal CMD from the analog processor 100, and interprets the command signal CMD and generates control signals and processing signals. The digital processor 200 outputs a response signal RP corresponding to the control signal and the processing signals to the analog processor 100.

또한, 디지털 처리부(200)는 어드레스 DADD, 입력 데이터 DI, 칩 인에이블 신호 DCE, 라이트 인에이블 신호 DWE 및 출력 인에이블 신호 DOE를 테스트 인터페이스부(300)에 출력한다. 그리고, 디지털 처리부(200)는 테스트 인터페이스부(300)로부터 출력 데이터 DO가 인가된다. In addition, the digital processor 200 outputs the address DADD, the input data DI, the chip enable signal DCE, the write enable signal DWE, and the output enable signal DOE to the test interface 300. In addition, the digital processing unit 200 is applied with the output data DO from the test interface unit 300.

또한, 테스트 인터페이스부(300)는 테스트 제어부(500)로부터 인가되는 테스트 활성화 신호 TSTEN에 따라 활성화된다. 테스트 인터페이스부(300)가 활성화되면, 외부로부터 입력되는 태그 선택 어드레스 X0~X7, 메모리 어드레스 XA0~XA7, 입력 데이터 XDI0~XDI7, 제어 신호 DIN_LATP,ADD_LATP,XCE,XWE,XOE,TACT에 따라 메모리부(400)를 테스트한다. In addition, the test interface unit 300 is activated according to the test activation signal TSTEN applied from the test control unit 500. When the test interface 300 is activated, the memory unit according to the tag selection addresses X0 to X7, the memory addresses XA0 to XA7, the input data XDI0 to XDI7, the control signals DIN_LATP, ADD_LATP, XCE, XWE, XOE, and TACT input from the outside. Test 400.

상술된 제어신호들 중 DIN_LATP는 데이터 래치 활성화 신호, ADD_LATP는 어드레스 래치 활성화 신호를 나타내고, XCE는 칩 인에이블 신호를 나타낸다. 그리고, 제어신호들 중 XWE는 라이트 인에이블 신호를 나타내고, XOE는 출력 인에이블 신호를 나타내며, TACT는 테스트 동작 신호를 나타낸다. Among the control signals described above, DIN_LATP represents a data latch enable signal, ADD_LATP represents an address latch enable signal, and XCE represents a chip enable signal. Among the control signals, XWE represents a write enable signal, XOE represents an output enable signal, and TACT represents a test operation signal.

여기서, 테스트 인터페이스부(300)는 공통 테스트 패드 P5를 통해 입력된 태그 선택 어드레스 X0~X7, 메모리 어드레스 XA0~XA7, 입력 데이터 XDI0~XDI7와, 제어 신호 입력 패드 P6,P7,P9~P11, 및 테스트 입력 패드 P12를 통해 입력된 제어 신호 DIN_LATP,ADD_LATP,XCE,XWE,XOE,TACT에 따라 어드레스 ADD 및 제어 신호 I,CE,WE,OE를 생성하여 메모리부(400)를 테스트한다.Here, the test interface unit 300 may include tag selection addresses X0 to X7, memory addresses XA0 to XA7, input data XDI0 to XDI7, and control signal input pads P6, P7, P9 to P11 that are input through the common test pad P5. The memory unit 400 is tested by generating the address ADD and the control signals I, CE, WE, and OE according to the control signals DIN_LATP, ADD_LATP, XCE, XWE, XOE, and TACT input through the test input pad P12.

여기서, 공통 테스트 패드 P5를 통해 태그 선택 어드레스(X)가 인가되면, 해당 태그 칩이 활성화된다. 다음에, 공통 테스트 패드 P5를 통해 메모리 어드레스(XA)가 인가되면, 해당 어드레스가 활성화된다. 이후에, 공통 테스트 패드 P5를 통해 입력 데이터가 인가되면, 해당 입력 데이터가 활성화된다. Here, when the tag selection address X is applied through the common test pad P5, the corresponding tag chip is activated. Next, when the memory address XA is applied through the common test pad P5, the address is activated. Thereafter, when input data is applied through the common test pad P5, the corresponding input data is activated.

이러한 본 발명은 공통 테스트 패드 P5를 통해 서로 다른 종류의 태그 선택 어드레스(X)와, 메모리 어드레스(XA) 및 입력 데이터(XDI)를 각각 시간 분할 방식으로 제어하여 서로 다른 시점에 입력될 수 있도록 한다. According to the present invention, different types of tag selection addresses (X), memory addresses (XA), and input data (XDI) are controlled in a time division manner through common test pads P5 so that they can be input at different points in time. .

그리고, 테스트 인터페이스부(300)는 제어 결과 신호 O를 입력받아 출력 데이터 XDO를 데이터 출력 패드 P8를 통해 외부로 출력한다. The test interface unit 300 receives the control result signal O and outputs the output data XDO to the outside through the data output pad P8.

한편, 테스트 인터페이스부(300)가 활성화되면, 디지털 처리부(200)로부터 입력되는 어드레스 DADD 및 제어 신호 DI,DCE,DWE,DOE에 따라 RFID 태그에 포함된 내부 회로, 즉 아날로그 처리부(100), 디지털 처리부(200) 및 메모리부(400)를 테스트한다.Meanwhile, when the test interface 300 is activated, the internal circuits included in the RFID tag, that is, the analog processing unit 100 and the digital, according to the address DADD and the control signals DI, DCE, DWE, and DOE input from the digital processing unit 200. The processor 200 and the memory 400 are tested.

RFID 태그의 전체 동작을 테스트하기 위해 디지털 처리부(200)는 테스트 입력 신호 RXI에 따라 생성된 명령 신호 CMD에 의해 어드레스 DADD 및 제어 신호 DI,DCE,DWE,DOE를 생성한다. To test the entire operation of the RFID tag, the digital processor 200 generates the address DADD and the control signals DI, DCE, DWE, and DOE by the command signal CMD generated according to the test input signal RXI.

테스트 인터페이스부(300)는 어드레스 DADD 및 제어 신호 DI,DCE,DWE,DOE에 따라 어드레스 ADD 및 제어 신호 I,CE,WE,OE를 생성하여 RFID 태그의 전체 동작을 테스트한다. 그리고, 테스트 인터페이스부(300)는 메모리부(400)로부터 테스트 결과인 제어 결과 신호 O를 입력받고 제어 결과 신호 DO를 생성한다. The test interface 300 generates the address ADD and the control signals I, CE, WE, and OE according to the address DADD and the control signals DI, DCE, DWE, and DOE to test the entire operation of the RFID tag. The test interface 300 receives a control result signal O, which is a test result, from the memory unit 400 and generates a control result signal DO.

그리고, 디지털 처리부(200)는 제어 결과 신호 DO에 따라 응답 신호 RP를 생성한다. 또한, 테스트 출력 구동부(170)는 응답 신호 RP를 구동하여 테스트 신호 출력 패드 P1를 통해 출력한다.The digital processor 200 generates a response signal RP according to the control result signal DO. In addition, the test output driver 170 drives the response signal RP and outputs it through the test signal output pad P1.

메모리부(400)는 복수 개의 메모리 셀을 포함하고, 각각의 메모리 셀은 데이터를 저장 소자에 라이트하고, 저장 소자에 저장된 데이터를 리드하는 역할을 한다.The memory unit 400 includes a plurality of memory cells, each memory cell writes data to a storage element, and serves to read data stored in the storage element.

여기서, 메모리부(400)는 불휘발성 강유전체 메모리(FeRAM)가 사용될 수 있다. FeRAM은 디램 정도의 데이터 처리 속도를 갖는다. 또한, FeRAM은 디램과 거의 유사한 구조를 가지고, 커패시터의 재료로 강유전체를 사용하여 강유전체의 특성인 높은 잔류 분극을 가진다. 이와 같은 잔류 분극 특성으로 인하여 전계를 제거하더라도 데이터가 지워지지 않는다.Here, the memory unit 400 may be a nonvolatile ferroelectric memory (FeRAM). FeRAM has a data processing speed of about DRAM. In addition, FeRAM has a structure almost similar to DRAM, and has a high residual polarization characteristic of the ferroelectric by using a ferroelectric as the material of the capacitor. Due to this residual polarization characteristic, data is not erased even when the electric field is removed.

테스트 제어부(500)는 테스트 모드시 RFID 태그를 활성화시키기 위한 역할을 한다. 테스트 제어부(500)는 테스트 입력 패드 P12로부터 테스트 동작신호 TACT를 입력받고, 테스트 클록 입력 패드 P13로부터 테스트 클록 TCLK을 입력받는다. 그리고, 테스트 제어부(500)는 RFID 태그의 활성화 여부를 제어하는 테스트 활성화 신호 TSTEN를 테스트 입력 버퍼(160)와, 테스트 인터페이스부(300) 및 전압 조정기(180)에 출력한다. The test control unit 500 serves to activate the RFID tag in the test mode. The test control unit 500 receives a test operation signal TACT from the test input pad P12 and a test clock TCLK from the test clock input pad P13. The test controller 500 outputs a test activation signal TSTEN that controls whether the RFID tag is activated to the test input buffer 160, the test interface 300, and the voltage regulator 180.

이상에서와 같이, 본 발명은 테스트 모드시 테스트 활성화 신호 TSTEN가 활성화되면, RFID 장치의 테스트 결과를 테스트 신호 출력 패드 P1를 통해 출력하거나, 데이터 출력 패드 P8를 통해 외부로 출력한다. As described above, when the test activation signal TSTEN is activated in the test mode, the present invention outputs a test result of the RFID device through the test signal output pad P1 or externally through the data output pad P8.

즉, RFID 장치의 전체 동작을 테스트할 경우, 테스트 신호 입력 패드 P4를 통해 입력되는 테스트 입력 신호 RXI가 디지털 처리부(200), 테스트 인터페이스부(300) 및 메모리부(400)에 전달되고, 다시 테스트 인터페이스부(300), 디지털 처리부(200), 테스트 출력 구동부(170)를 거쳐 테스트 출력 패드 P1를 통해 출력된다. 그러면, 외부 테스트 장비는 테스트 신호 출력 패드 P1의 출력을 측정하여 RFID 장치의 전체 동작을 테스트하게 된다. That is, when testing the entire operation of the RFID device, the test input signal RXI input through the test signal input pad P4 is transmitted to the digital processing unit 200, the test interface unit 300, and the memory unit 400, and the test is performed again. It is output through the test output pad P1 via the interface unit 300, the digital processing unit 200, and the test output driver 170. Then, the external test equipment measures the output of the test signal output pad P1 to test the entire operation of the RFID device.

반면에, RFID 장치의 메모리부(400) 만 테스트할 경우, 공통 테스트 패드 P5를 통해 입력되는 어드레스 및 데이터가 테스트 인터페이스부(300)를 거쳐 메모리부(400)에 전달되고, 다시 테스트 인터페이스부(300)를 거쳐 데이터 출력 패드 P8를 통해 출력된다. 그러면, 외부 테스트 장비는 데이터 출력 패드 P8의 출력을 측정하여 메모리부(400)의 동작을 테스트하게 된다. On the other hand, when only testing the memory unit 400 of the RFID device, the address and data input through the common test pad P5 is transferred to the memory unit 400 via the test interface unit 300, and again the test interface unit ( 300 is output via the data output pad P8. Then, the external test equipment measures the output of the data output pad P8 to test the operation of the memory unit 400.

이러한 본 발명의 테스트 동작에 관한 전반적인 설명은 본 발명과 동일한 발명자에 의해 출원된 출원번호 제 10-2009-0056372호에 기재되어 있으므로, 이에 대한 상세한 설명은 생략하기로 한다. This general description of the test operation of the present invention is described in the application No. 10-2009-0056372 filed by the same inventor as the present invention, a detailed description thereof will be omitted.

도 3은 본 발명에 따른 RFID 장치의 테스트 방법을 설명하기 위한 흐름도이다. 3 is a flowchart illustrating a test method of an RFID device according to the present invention.

먼저, 테스트 제어부(500)는 테스트 입력 패드 P12로부터 테스트 동작 신호 TACT가 입력되고, 테스트 클록 입력 패드 P13로부터 테스트 클록 TCLK에 대응한 명령신호를 입력받는다. 그러면, 테스트 제어부(500)는 테스트 활성화 신호 TSTEN를 활성화시켜 테스트 입력 버퍼(160)와, 테스트 인터페이스부(300) 및 전압 조정기(180)에 출력한다.(단계 S1)First, the test control unit 500 receives a test operation signal TACT from the test input pad P12, and receives a command signal corresponding to the test clock TCLK from the test clock input pad P13. Then, the test control unit 500 activates the test activation signal TSTEN and outputs it to the test input buffer 160, the test interface unit 300, and the voltage regulator 180 (step S1).

이후에, 전압 조정기(180)는 테스트 제어부(500)로부터 테스트 활성화 신호 TSTEN가 활성화되어 인가될 경우 내부의 전압 조정 회로의 기능이 비활성화 상태가 된다.(단계 S2)Subsequently, when the test activation signal TSTEN is activated and applied from the test controller 500, the voltage regulator 180 becomes inactivated. (Step S2)

그러면, 외부에서 인가된 전원전압이 RFID 장치의 태그 칩에 그대로 인가된다. 이에 따라, 전압 조정기(180)에서 생성되는 통상의 전원전압(VDD)보다 높은 전원전압이 태그 칩에 인가되어 태그 칩을 테스트하게 된다. 즉, 번-인 전압 및 웨이퍼 칩을 테스트하기 위한 전압을 가변하여 태그 칩의 테스트 동작을 수행하게 된다.(단계 S3)Then, the power supply voltage applied from the outside is applied as it is to the tag chip of the RFID device. Accordingly, a power supply voltage higher than the normal power supply voltage VDD generated by the voltage regulator 180 is applied to the tag chip to test the tag chip. That is, the test operation of the tag chip is performed by varying the burn-in voltage and the voltage for testing the wafer chip (step S3).

도 4는 본 발명에 따른 RFID 장치에서 전압 조정기(180)의 제어를 이용한 태그 칩의 테스트 동작 과정을 설명하기 위한 흐름도이다. 4 is a flowchart illustrating a test operation process of a tag chip using control of the voltage regulator 180 in the RFID device according to the present invention.

먼저, 전원전압 VDD이 인가되면 테스트 칩이 초기화되어 가장 먼저 활성화된다.(단계 S11) 이때, 전압 조정기(180)가 활성화된 상태에서는 테스트 모드가 아닌 정상적인 모드에서 일반적인 전원전압 VDD가 태그 칩에 인가된다. First, when the power supply voltage VDD is applied, the test chip is initialized and activated first. (Step S11) In this case, when the voltage regulator 180 is activated, the general power supply voltage VDD is applied to the tag chip in a normal mode instead of the test mode. do.

그리고, 공통 테스트 패드 P5를 통해 태그 칩을 선택하기 위한 태그 선택 어드레스(X)가 테스트 인터페이스부(300)에 인가된다.(단계 S12) Then, the tag selection address X for selecting the tag chip through the common test pad P5 is applied to the test interface unit 300 (step S12).

이후에, 테스트 동작신호 TACT와 테스트 클록 TCLK이 하이 펄스로 인가되면, 테스트 활성화 신호 TSTEN가 활성화 상태가 된다.(단계 S13) Subsequently, when the test operation signal TACT and the test clock TCLK are applied with a high pulse, the test activation signal TSTEN is activated (step S13).

이어서, 테스트 활성화 신호 TSTEN가 하이 레벨로 활성화되면, 해당하는 태그 칩의 테스트 모드가 활성화된다.(단계 S14)Subsequently, when the test activation signal TSTEN is activated to a high level, the test mode of the corresponding tag chip is activated (step S14).

다음에, 테스트 활성화 신호 TSTEN가 활성화되면, 전압 조정기(180)의 전압 조정 회로 기능이 비활성화 상태가 된다.(단계 S15)Next, when the test activation signal TSTEN is activated, the voltage regulator circuit function of the voltage regulator 180 is deactivated (step S15).

그리고, 웨이퍼 상태의 태그 칩을 테스트하기 위한 테스트 모드 전원이 인가된다.(단계 S16) 이러한 테스트 모드 전원에 따라, 웨이퍼 상태의 태그 칩이 테스트 된다.(단계 S17)Then, a test mode power source for testing the tag chip in the wafer state is applied. (Step S16) In accordance with this test mode power source, the tag chip in the wafer state is tested. (Step S17)

웨이퍼 상태의 태그 칩에서 테스트 모드가 종료되면(단계 S18), 웨이퍼 번-인 모드 전원이 태그 칩에 인가된다.(단계 S19) 여기서, 웨이퍼 번-인 모드 전원은 전원전압(VDD) 레벨보다 높은 전압 레벨이며, 테스트 칩의 전원전압 인가 패드 P2로부터 인가되는 것이 바람직하다. When the test mode is terminated in the tag chip in the wafer state (step S18), wafer burn-in mode power is applied to the tag chip. (Step S19) Here, the wafer burn-in mode power supply is higher than the power supply voltage VDD level. The voltage level is preferably applied from the power supply voltage application pad P2 of the test chip.

그러면, 웨이퍼 번-인 모드 전원에 따라 해당 태그 칩에서 웨이퍼 번-인 모드가 테스트 된다.(단계 S20) 이에 따라, 본 발명은 웨이퍼 레벨의 태그 칩에서 웨이퍼 번-인 모드를 테스트하여 초기에 패일 비트(Fail bit)를 스크린(Screen) 할 수 있게 된다. Then, the wafer burn-in mode is tested on the tag chip according to the wafer burn-in mode power supply. (Step S20) Accordingly, the present invention tests the wafer burn-in mode on the tag chip at the wafer level and initially fails. Fail bit can be screened.

도 5는 본 발명에 따른 RFID 장치의 웨이퍼 상에서 테스트 칩 및 태그 칩의 배치 형태를 나타낸 도면이다. 5 is a view showing the arrangement of the test chip and the tag chip on the wafer of the RFID device according to the present invention.

본 발명은 하나의 웨이퍼 상에 로오(ROW)와 컬럼(Column) 방향으로 복수개의 태그 칩이 형성되어 태그 칩 어레이를 이룬다. 각각의 태그 칩 어레이는 복수 개의 태그 칩을 포함한다. 즉, 태그 칩 어레이는 복수 개의 태그 칩을 스크라이브 라인(Scribe lane)을 이용하여 서로 연결한 RFID 태그 칩들의 집합을 의미한다.The present invention forms a tag chip array by forming a plurality of tag chips in a row and column direction on one wafer. Each tag chip array includes a plurality of tag chips. That is, the tag chip array refers to a set of RFID tag chips in which a plurality of tag chips are connected to each other using a scribe line.

그리고, 하나의 태그 칩 어레이는 하나의 테스트 칩과, 복수개의 태그 칩을 포함한다. 여기서, 태그 칩 어레이 상의 중심 위치에 한 개의 테스트 칩을 배치하게 된다. 이러한 한 개의 테스트 칩이, 해당 태그 칩 어레이 상에 배치된 모든 태그 칩들을 테스트하게 된다. 그리고, 상술된 본 발명의 테스트 패드들 P1~P13은 테스트 칩 내부에 포함되는 구성이다. One tag chip array includes one test chip and a plurality of tag chips. Here, one test chip is placed at a center position on the tag chip array. One such test chip will test all tag chips placed on the tag chip array. The test pads P1 to P13 of the present invention described above are included in the test chip.

본 발명의 명칭에서 정의된 "RFID 장치"는 웨이퍼 레벨에서 테스트 칩과 복수개의 태그 칩을 모두 포함하는 개념이다. The "RFID device" defined in the name of the present invention is a concept including both a test chip and a plurality of tag chips at the wafer level.

본 발명의 태그 칩들과 테스트 칩은 테스트 명령 및 테스트 결과를 나타내는 입/출력 신호를 태그 칩 사이에 형성된 스크라이브 라인 영역을 통해 상호 교환하도록 한다. 즉, 테스트 칩과 복수개의 태그 칩들은 X 및 Y 축 방향으로 배열된 복수개의 스크라이브 라인에 의해 서로 연결된다. The tag chips and the test chip of the present invention allow input / output signals representing test commands and test results to be interchanged through scribe line regions formed between the tag chips. That is, the test chip and the plurality of tag chips are connected to each other by a plurality of scribe lines arranged in the X and Y axis directions.

이에 따라, 외부로부터 공급된 전원 전압 VDD, 그라운드 전압 GND, 제어신호, 어드레스 및 데이터는 X 및 Y축 방향으로 배열된 복수 개의 스크라이브 라인을 거쳐, 태그 칩의 입/출력 패드를 통해 태그 칩 내부 회로로 공급된다. Accordingly, the power supply voltage VDD, the ground voltage GND, the control signal, the address, and the data supplied from the outside pass through a plurality of scribe lines arranged in the X and Y-axis directions, and the tag chip internal circuit through the input / output pad of the tag chip. Is supplied.

그리고, 태그 칩에서 생성된 테스트 출력 신호 TXO, 제어 결과 신호 등은 태그 칩 내부 회로로부터 입/출력 패드를 통해 X 및 Y축 방향으로 배열된 복수 개의 스크라이브 라인을 거쳐 외부로 출력된다.The test output signal TXO and the control result signal generated by the tag chip are output to the outside from the tag chip internal circuit through a plurality of scribe lines arranged in the X and Y axis directions through input / output pads.

여기서, 태그 칩 어레이를 테스트하기 위해서는 먼저 테스트 칩을 초기화한다. 테스트 칩을 초기화하는 방법은 여러 가지 방법이 사용될 수 있다. 예를 들어, 입/출력 패드를 통해 전원 전압 VDD이 공급되기 시작하면 테스트 칩이 초기화되도록 설정할 수 있다.Here, in order to test the tag chip array, the test chip is initialized first. Various methods may be used to initialize the test chip. For example, the test chip can be set to initialize when the supply voltage VDD begins to supply through the input / output pads.

도 6은 도 2의 전압 조정기(180)의 동작을 설명하기 위한 플로우 챠트이다. FIG. 6 is a flowchart for describing an operation of the voltage regulator 180 of FIG. 2.

먼저, 전압 조정기(180)는 복조부(130)로부터 인가되는 감지신호 FEEDn에 따라 안테나 ANT로부터 인가되는 무선 신호(RF)의 입력 전원을 감지한다.(단계 S30) First, the voltage regulator 180 detects input power of the radio signal RF applied from the antenna ANT according to the detection signal FEEDn applied from the demodulator 130 (step S30).

여기서, 본 발명의 실시예는 감지신호 FEEDn를 통해 무선 신호(RF)의 입력 전원 레벨에 대응하는 전원을 감지하게 된다. 본 발명의 실시예에서는 안테나 ANT를 하나로 도시하였지만 RFID 장치에 복수의 안테나 ANT가 연결될 수 있으며, 안테나 ANT가 복수일 경우 전압 증폭부(110)와, 복조부(130)도 복수개 구비될 수 있다. Here, the embodiment of the present invention detects the power corresponding to the input power level of the radio signal RF through the detection signal FEEDn. Although the antenna ANT is illustrated as one in the embodiment of the present invention, a plurality of antenna ANTs may be connected to the RFID device, and when there are a plurality of antenna ANTs, a plurality of voltage amplifiers 110 and demodulators 130 may be provided.

복조부(130)는 그 내부 회로에 무선신호(RF)의 입력 전원의 세기를 감지할 수 있는 회로를 구비한다.(후술하는 인벨롭 레벨 조정부(134)) 이러한 복조부(130)는 무선신호(RF)의 입력 전원 세기가 임계 전압 값 이상이 될 경우 각각의 감지회로(후술하는 인벨롭 레벨 조정부(134))에 따라, 복수의 감지신호 FEED1~FEEDn를 출력하게 된다.The demodulator 130 has a circuit capable of detecting the strength of the input power of the radio signal RF in its internal circuit (envelopment level adjuster 134 described later). The demodulator 130 is a radio signal. When the input power intensity of the RF becomes equal to or greater than the threshold voltage value, a plurality of sensing signals FEED1 to FEEDn are output by the respective sensing circuits (the envelope level adjusting unit 134 described later).

본 발명의 실시예에서는 안테나 ANT를 하나만 도시하였지만, RFID 장치에 복수의 안테나가 연결되는 경우 감지신호 FEED1~FEEDn가 복수일 수 있다. Although only one antenna ANT is illustrated in the embodiment of the present invention, when a plurality of antennas are connected to the RFID device, the detection signals FEED1 to FEEDn may be plural.

이때, 복조부(130)는 무선신호(RF)의 입력 전원이 임계 전압 값 이상일 경우 감지신호 FEEDn를 하이 레벨로 출력하고, 임계 전압 값 이하일 경우 감지신호 FEEDn를 로우 레벨로 출력한다. In this case, the demodulator 130 outputs the detection signal FEEDn at a high level when the input power of the radio signal RF is greater than or equal to the threshold voltage value, and outputs the detection signal FEEDn at a low level when the input power of the radio signal RF is greater than or equal to the threshold voltage value.

이후에, 전압 조정기(180)는 감지신호 FEEDn가 하이 레벨로 인가되는지 로우 레벨로 인가되는지를 판단하게 된다.(단계 S31) Thereafter, the voltage regulator 180 determines whether the sensing signal FEEDn is applied at a high level or a low level (step S31).

만약, 감지신호 FEEDn가 하이 레벨로 인가될 경우 전압 조정기(180)의 전압 조정 회로 기능이 활성화된다.(단계 S32) 즉, 감지신호 FEEDn가 하이 레벨로 인가된 경우 무선 신호의 입력 전원이 임계 전압 이상의 세기로 인가된 것으로 판단한다. 이에 따라, RFID 칩에 스트레스 전압을 제한 없이 인가할 수 있게 된다. If the detection signal FEEDn is applied at a high level, the voltage adjustment circuit function of the voltage regulator 180 is activated (step S32). That is, when the detection signal FEEDn is applied at a high level, the input power of the wireless signal is a threshold voltage. It is judged that it is applied with the above intensity. Accordingly, the stress voltage can be applied to the RFID chip without limitation.

반면에, 감지신호 FEEDn가 로우 레벨로 인가될 경우 전압 조정기(180)의 전압 조정 회로 기능이 비활성화된다.(단계 S33) 즉, 감지신호 FEEDn가 로우 레벨로 인가된 경우 무선 신호의 입력 전원이 임계 전압 이하의 세기로 약하게 인가된 것으로 판단한다. 이에 따라, 전압 조정 회로의 동작 모드와 전원을 차단하여 전압 조정기(180)에서의 전력 소모를 감소시킨다. On the other hand, when the sensing signal FEEDn is applied at a low level, the voltage adjusting circuit function of the voltage regulator 180 is deactivated (step S33). That is, when the sensing signal FEEDn is applied at a low level, the input power of the wireless signal is thresholded. It is judged to be weakly applied with the intensity below the voltage. Accordingly, the power consumption of the voltage regulator 180 is reduced by shutting off the operation mode and the power supply of the voltage regulation circuit.

도 7은 도 2의 복조부(130)에 관한 상세 회로도이다. FIG. 7 is a detailed circuit diagram of the demodulator 130 of FIG. 2.

복조부(130)는 신호 정류부(Signal rectifier; 131), 바이어스부(132), 레퍼런스 바이어스부(133), 메인 증폭기 A2, 및 인벨롭 레벨(Envelope level) 조정부(134)를 포함한다. The demodulator 130 includes a signal rectifier 131, a bias unit 132, a reference bias unit 133, a main amplifier A2, and an envelope level adjuster 134.

신호 정류부(131)는 복수개의 강유전체 커패시터 FC2~FC5 및 복수개의 다이오드 D1~D4를 포함하여 동작 명령신호 DEMOD의 전압을 검출한다. 여기서, 복수개의 다이오드 D1~D4는 쇼트키(Schottky) 다이오드로 이루어질 수 있다. The signal rectifier 131 detects the voltage of the operation command signal DEMOD including the plurality of ferroelectric capacitors FC2 to FC5 and the plurality of diodes D1 to D4. Here, the plurality of diodes D1 to D4 may be formed of Schottky diodes.

이러한 구성을 갖는 신호 정류부(131)는 안테나 ANT를 통해 무선신호(RF)가 인가될 경우, 복수개의 다이오드 D1~D4의 정류작용과 복수개의 강유전체 커패시터 FC2~FC5의 차지 펌핑 동작에 의해 RFID 칩의 동작 전압 Venv를 생성한다. The signal rectifying unit 131 having the above-described configuration has a structure in which the RFID chip is applied by the rectifying action of the plurality of diodes D1 to D4 and the charge pumping operation of the plurality of ferroelectric capacitors FC2 to FC5 when the radio signal RF is applied through the antenna ANT. Generate the operating voltage Venv.

즉, 다이오드 D1,D2의 정류작용에 의해 강유전체 커패시터 FC4에 차지를 저장하고, 다이오드 D3,D4의 정류작용에 의해 강유전체 커패시터 FC4에 저장된 차지를 펌핑하여 불휘발성 강유전체 캐패시터 FC5에 저장한다. 그리고, 이러한 정류동작과 펌핑 동작을 순차적으로 수행하여 최종 단의 다이오드 D4를 통해 동작전압 Venv을 생성하게 된다.That is, charges are stored in the ferroelectric capacitor FC4 by the rectification of the diodes D1 and D2, and charges stored in the ferroelectric capacitor FC4 are stored in the nonvolatile ferroelectric capacitor FC5 by the rectification of the diodes D3 and D4. In addition, the rectifying operation and the pumping operation are sequentially performed to generate the operating voltage Venv through the diode D4 of the final stage.

그리고, 바이어스부(132)는 동작전압 Venv의 출력단에 일정한 바이어스 전압을 공급한다. 여기서, 바이어스부(132)는 바이어스 저항 Rb3,Rb4를 포함한다. 바이어스 저항 Rb3은 전원전압 VDD 인가단과 동작전압 Venv 인가단 사이에 연결되고, 바이어스 저항 Rb4은 동작전압 Venv 인가단과 접지전압단 사이에 연결된다. The bias unit 132 supplies a constant bias voltage to the output terminal of the operating voltage Venv. Here, the bias unit 132 includes bias resistors Rb3 and Rb4. The bias resistor Rb3 is connected between the supply voltage VDD applying end and the operating voltage Venv applying end, and the bias resistor Rb4 is connected between the operating voltage Venv applying end and the ground voltage terminal.

또한, 레퍼런스 바이어스부(133)는 기준전압 vref2 노드에 일정한 바이어스 전압을 공급한다. 여기서, 레퍼런스 바이어스부(133)는 레퍼런스 저항 Rref3,Rref4를 포함한다. 레퍼런스 저항 Rref3은 전원전압 VDD 인가단과 기준전압 vref2 노드 사이에 연결되고, 레퍼런스 저항 Rref4은 기준전압 vref2 노드와 접지전압단 사이에 연결된다. In addition, the reference bias unit 133 supplies a constant bias voltage to the reference voltage vref2 node. Here, the reference bias unit 133 includes reference resistors Rref3 and Rref4. The reference resistor Rref3 is connected between the supply voltage VDD terminal and the reference voltage vref2 node, and the reference resistor Rref4 is connected between the reference voltage vref2 node and the ground voltage terminal.

메인 증폭기 A2는 기준전압 vref2을 기준으로 하여 동작전압 Venv의 레벨을 증폭하여 생성된 동작 명령신호 DEMOD를 테스트 입력 버퍼(160)로 출력한다. 여기서, 메인 증폭기 A2는 포지티브(+) 단자를 통해 동작전압 Venv이 인가되고, 네가티브(-) 단자를 통해 기준전압 vref2이 인가된다. The main amplifier A2 outputs the operation command signal DEMOD generated by amplifying the level of the operating voltage Venv based on the reference voltage vref2 to the test input buffer 160. Here, the main amplifier A2 is applied with the operating voltage Venv through the positive (+) terminal, and the reference voltage vref2 is applied through the negative (-) terminal.

또한, 인벨롭 레벨(Envelope level) 조정부(134)는 풀다운 조정부(135), 레퍼런스 바이어스부(136) 및 인벨롭 증폭기 A3를 포함하여, 동작전압 Venv의 전압 레벨을 조정한다. In addition, the envelope level adjusting unit 134 includes a pull-down adjusting unit 135, a reference biasing unit 136, and an envelope amplifier A3 to adjust the voltage level of the operating voltage Venv.

여기서, 풀다운 조정부(135)는 NMOS트랜지스터 N1를 포함한다. NMOS트랜지스터 N1는 동작전압 Venv과 접지전압단 사이에 연결되어 게이트 단자를 통해 감지신호 FEED1가 인가된다. 풀다운 조정부(135)는 감지신호 FEED1가 하이 레벨로 인가될 경우 NMOS트랜지스터 N1가 턴 온 되어 동작전압 Venv을 접지전압 레벨로 풀 다운시킨다. Here, the pull-down adjusting unit 135 includes an NMOS transistor N1. The NMOS transistor N1 is connected between the operating voltage Venv and the ground voltage terminal, and the sensing signal FEED1 is applied through the gate terminal. When the detection signal FEED1 is applied at the high level, the pull-down adjusting unit 135 pulls down the operating voltage Venv to the ground voltage level by turning on the NMOS transistor N1.

그리고, 레퍼런스 바이어스부(136)는 기준전압 vref3 노드에 일정한 바이어스 전압을 공급한다. 여기서, 레퍼런스 바이어스부(136)는 레퍼런스 저항 Rref5,Rref6를 포함한다. 레퍼런스 저항 Rref5은 전원전압 VDD 인가단과 기준전압 vref3 노드 사이에 연결되고, 레퍼런스 저항 Rref6은 기준전압 vref3 노드와 접지전압단 사이에 연결된다. The reference bias unit 136 supplies a constant bias voltage to the reference voltage vref3 node. Here, the reference bias unit 136 includes reference resistors Rref5 and Rref6. The reference resistor Rref5 is connected between the supply voltage VDD terminal and the reference voltage vref3 node, and the reference resistor Rref6 is connected between the reference voltage vref3 node and the ground voltage terminal.

인벨롭 증폭기 A3는 기준전압 vref3을 기준으로 하여 동작전압 Venv의 레벨을 증폭하여 생성된 감지신호 FEED1를 풀다운 조정부(135)에 출력한다. 여기서, 인벨롭 증폭기 A3는 포지티브(+) 단자를 통해 동작전압 Venv이 인가되고, 네가티브(-) 단자를 통해 기준전압 vref3이 인가된다. 이때, 기준전압 vref3는 기준전압 vref2 보다 일정 전압 만큼 높은 레벨로 설정되는 것이 바람직하다. The envelope amplifier A3 outputs the detection signal FEED1 generated by amplifying the level of the operating voltage Venv based on the reference voltage vref3 to the pull-down adjusting unit 135. Here, the envelope amplifier A3 is applied with the operating voltage Venv through the positive (+) terminal, and the reference voltage vref3 is applied through the negative (-) terminal. At this time, the reference voltage vref3 is preferably set to a level higher than the reference voltage vref2 by a predetermined voltage.

도 8은 도 7의 인벨롭 증폭기 A3에 관한 상세 회로도이다. FIG. 8 is a detailed circuit diagram of the envelope amplifier A3 of FIG. 7.

인벨롭 증폭기 A3는 증폭부(137), 버퍼부(138)를 포함한다. The envelope amplifier A3 includes an amplifier 137 and a buffer 138.

여기서, 증폭부(137)는 저항 R5,R6, PMOS트랜지스터 P4,P5 및 NMOS트랜지스터 N5,N6를 포함한다. Here, the amplifier 137 includes resistors R5 and R6, PMOS transistors P4 and P5 and NMOS transistors N5 and N6.

저항 R5은 전원전압단과 PMOS트랜지스터 P4,P5 사이에 연결된다. 저항 R6는 NMOS트랜지스터 N5,N6와 접지전압단 사이에 연결된다.Resistor R5 is connected between the supply voltage terminal and the PMOS transistors P4 and P5. Resistor R6 is connected between NMOS transistors N5 and N6 and the ground voltage terminal.

PMOS트랜지스터 P4,P5는 저항 R5과 NMOS트랜지스터 N4,N5 사이에 연결되어 게이트 단자가 공통 연결된다. NMOS트랜지스터 N5는 PMOS트랜지스터 P4와 저항 R6 사이에 연결되어 게이트 단자를 통해 기준전압 Vref3이 인가된다. 그리고, NMOS트랜지스터 N6는 PMOS트랜지스터 P5와 저항 R6 사이에 연결되어 게이트 단자를 통해 동작전압 Venv이 인가된다. The PMOS transistors P4 and P5 are connected between the resistor R5 and the NMOS transistors N4 and N5 so that the gate terminals are commonly connected. The NMOS transistor N5 is connected between the PMOS transistor P4 and the resistor R6 so that the reference voltage Vref3 is applied through the gate terminal. The NMOS transistor N6 is connected between the PMOS transistor P5 and the resistor R6 to apply an operating voltage Venv through the gate terminal.

그리고, 버퍼부(138)는 저항 R7,R8, PMOS트랜지스터 P6 및 NMOS트랜지스터 N7를 포함한다. 저항 R7,R8, PMOS트랜지스터 P6 및 NMOS트랜지스터 N7는 전원전압단과 접지전압단 사이에 직렬 연결된다. The buffer unit 138 includes resistors R7 and R8, a PMOS transistor P6, and an NMOS transistor N7. Resistors R7, R8, PMOS transistors P6 and NMOS transistor N7 are connected in series between the supply voltage and ground voltage terminals.

PMOS트랜지스터 P6과 NMOS트랜지스터 N7는 공통 게이트 단자가 증폭부(137)와 연결되고, 공통 드레인 단자를 통해 감지신호 FEED1를 출력한다. The PMOS transistor P6 and the NMOS transistor N7 have a common gate terminal connected to the amplifier 137 and output a sensing signal FEED1 through the common drain terminal.

여기서, 저항 R5~R8는 저항값이 큰 저항소자를 사용하여 전류 제한 저항 소자 역할을 수행하며, 버퍼부(138)에 작은 전류(예를 들면, 1㎂ 이하)가 흐르도록 한다.Here, the resistors R5 to R8 serve as current limiting resistors by using a resistor having a large resistance value, and allow a small current (for example, 1 mA or less) to flow in the buffer unit 138.

이러한 구성을 갖는 본 발명의 동작 과정을 도 9의 동작 파형도를 참조하여 설명하고자 한다. An operation process of the present invention having such a configuration will be described with reference to the operation waveform diagram of FIG. 9.

먼저, (A)에서와 같이, 안테나 ANT는 외부의 RFID 리더로부터 송신된 무선신호(RF)를 수신한다. 이후에, 안테나 ANT로부터 수신된 무선신호(RF)는 신호 정류부(131)에 인가된다. 신호 정류부(131)는 무선신호(RF)를 정류 및 차지 펌핑하여 (B)에서와 같은 파형을 갖는 동작 전압 Venv을 출력한다. First, as in (A), the antenna ANT receives a radio signal (RF) transmitted from an external RFID reader. Thereafter, the radio signal RF received from the antenna ANT is applied to the signal rectifying unit 131. The signal rectifier 131 rectifies and charge-pumps the radio signal RF and outputs an operating voltage Venv having a waveform as in (B).

이때, 메인 증폭기 A2는 기준전압 vref2과 동작전압 Venv을 비교 및 증폭하여 (E)와 같은 파형을 갖는 동작 명령신호 DEMOD를 출력하게 된다. 여기서, 메인 증폭기 A2는 기준전압 vref2과 동작전압 Venv이 차동 입력으로 사용된다. At this time, the main amplifier A2 compares and amplifies the reference voltage vref2 and the operating voltage Venv to output an operation command signal DEMOD having a waveform as shown in (E). Here, in the main amplifier A2, the reference voltage vref2 and the operating voltage Venv are used as differential inputs.

인벨롭 증폭기 A3는 동작전압 Venv과 기준전압 vref3을 비교 및 증폭하여 (D)에서와 같은 파형을 갖는 감지신호 FEED1를 생성한다. 여기서, 인벨롭 증폭기 A3는 동작전압 Venv과 기준전압 vref3이 증폭부(137)의 차동 입력으로 사용된다. 이때, 기준전압 vref3는 기준전압 vref2 보다 일정 전압만큼 높은 레벨로 설정되는 것이 바람직하다. The envelope amplifier A3 compares and amplifies the operating voltage Venv and the reference voltage vref3 to generate the detection signal FEED1 having the waveform as in (D). In the envelope amplifier A3, an operating voltage Venv and a reference voltage vref3 are used as differential inputs of the amplifier 137. At this time, the reference voltage vref3 is preferably set to a level higher than the reference voltage vref2 by a predetermined voltage.

즉, 인벨롭 증폭기 A3는 동작전압 Venv의 전압 레벨이 상승하여 기준전압 vref3 보다 높아지게 될 경우 감지신호 FEED1를 하이 레벨로 출력하게 된다. 그러면, 풀다운 조정부(135)가 턴 온 되어 동작전압 Venv을 접지전압 레벨로 풀다운 시키게 된다. 이에 따라, 동작전압 Venv은 감지신호 FEED1에 의해 제어되어 어느 일정 전압 이상으로 상승하지 않게 된다. That is, the envelope amplifier A3 outputs the detection signal FEED1 at a high level when the voltage level of the operating voltage Venv rises and becomes higher than the reference voltage vref3. Then, the pull-down adjusting unit 135 is turned on to pull down the operating voltage Venv to the ground voltage level. Accordingly, the operating voltage Venv is controlled by the sensing signal FEED1 so as not to rise above a certain voltage.

반면에, 인벨롭 증폭기 A3는 동작전압 Venv의 전압 레벨이 기준전압 vref3 보다 낮아지게 될 경우 감지신호 FEED1를 로우 레벨로 출력하게 된다. 그러면, 풀다운 조정부(135)가 턴 오프 상태가 되므로 동작전압 Venv의 전압 레벨이 다시 상승하게 된다. On the other hand, the envelope amplifier A3 outputs the detection signal FEED1 at a low level when the voltage level of the operating voltage Venv becomes lower than the reference voltage vref3. Then, since the pull-down adjustment unit 135 is turned off, the voltage level of the operating voltage Venv rises again.

인벨롭 레벨 조정부(134)는 감지신호 FEED1에 따라 동작전압 Venv의 인벨롭(Envelop) 전압 레벨을 검출하여, (C)에서와 같은 파형을 갖는 동작전압 Venv을 생성하게 된다. 동작전압 Venv은 기준전압 vref3을 기준으로 하여 계속해서 그 레벨이 조정된다. The envelope level adjusting unit 134 detects an envelope voltage level of the operating voltage Venv according to the detection signal FEED1 and generates an operating voltage venv having the same waveform as in (C). The operating voltage Venv is continuously adjusted based on the reference voltage vref3.

이에 따라, 동작전압 Venv의 전압 레벨을 기준전압 vref3의 범위에 한정함으로써 메인 증폭기 A2의 반응 속도를 빠르게 제어할 수 있으므로 고주파 신호를 처리할 수 있게 된다. Accordingly, by limiting the voltage level of the operating voltage Venv to the range of the reference voltage vref3, the reaction speed of the main amplifier A2 can be controlled quickly, so that the high frequency signal can be processed.

외부로부터 안테나 ANT에 무선신호(RF)가 입력되면 명령신호 DEMOD가 하이 데이터를 출력하게 된다. 반면에, 외부로부터 안테나 ANT에 무선신호(RF)가 입력되지 않으면 명령신호 DEMOD가 로우 데이터를 출력하게 된다.When the radio signal RF is input to the antenna ANT from the outside, the command signal DEMOD outputs high data. On the other hand, if the radio signal RF is not input to the antenna ANT from the outside, the command signal DEMOD outputs low data.

도 10은 도 2의 전압 조정기(180)에 관한 상세 회로도이다. FIG. 10 is a detailed circuit diagram of the voltage regulator 180 of FIG. 2.

전압 조정기(180)는 활성화 제어부(181), 전압 감지부(182), 증폭부(185), 구동부(186) 및 풀다운 전압 구동부(187)를 포함한다. The voltage regulator 180 includes an activation controller 181, a voltage detector 182, an amplifier 185, a driver 186, and a pull-down voltage driver 187.

여기서, 활성화 제어부(181)는 PMOS트랜지스터 P10,P11를 포함한다. PMOS트랜지스터 P10,P11는 전원전압 VDD 인가단과 노드 ND1 사이에 직렬 연결되어 각각의 게이트 단자를 통해 테스트 활성화 신호 TSTEN, 파워 온 리셋신호 POR가 인가된다.Here, the activation control unit 181 includes PMOS transistors P10 and P11. The PMOS transistors P10 and P11 are connected in series between the supply voltage VDD terminal and the node ND1, and the test enable signal TSTEN and the power-on reset signal POR are applied through the respective gate terminals.

그리고, 전압 감지부(182)는 전압 감지 저항 R10,R11, 전압 강하부(183,184)를 포함한다. 전압 감지 저항 R10,R11은 노드 ND1와 전압 강하부(183,184) 사이에 연결된다. The voltage detector 182 includes voltage sensing resistors R10 and R11 and voltage drop units 183 and 184. The voltage sensing resistors R10 and R11 are connected between the node ND1 and the voltage drop parts 183 and 184.

전압 강하부(183)는 전압 Vmax의 출력단과 노드 ND2 사이에 직렬 연결된 N개의 NMOS트랜지스터 N10~N12를 포함한다. N개의 NMOS트랜지스터 N10~N12는 게이트 단자와 드레인 단자가 각각 공통 연결되어 다이오드의 역할을 수행한다. The voltage drop unit 183 includes N NMOS transistors N10 to N12 connected in series between the output terminal of the voltage Vmax and the node ND2. In N NMOS transistors N10 to N12, a gate terminal and a drain terminal are commonly connected to each other to serve as a diode.

그리고, 전압 강하부(184)는 전압 Vmin의 출력단과 노드 ND2 사이에 직렬 연결된 N-1개의 NMOS트랜지스터 N13,N14를 포함한다. N-1개의 NMOS트랜지스터 N13,N14는 게이트 단자와 드레인 단자가 각각 공통 연결되어 다이오드의 역할을 수행한다. 여기서, 전압 강하부(184)의 NMOS트랜지스터 N13,N14의 개수는 전압 강하부(183)의 NMOS트랜지스터 N10~N12의 개수보다 하나 적게 구비된다. The voltage drop 184 includes N-1 NMOS transistors N13 and N14 connected in series between the output terminal of the voltage Vmin and the node ND2. The N-1 NMOS transistors N13 and N14 have a gate terminal and a drain terminal connected to each other to serve as diodes. Here, the number of NMOS transistors N13 and N14 of the voltage drop unit 184 is one less than the number of NMOS transistors N10 to N12 of the voltage drop unit 183.

증폭부(185)는 전압 Vmax와 전압 Vmin의 출력을 비교 및 증폭하여 제어신호 Con_reg를 출력하는 증폭기 A4를 포함한다. 여기서, 증폭기 A4는 포지티브(+) 단자를 통해 전압 Vmax이 인가되고, 네가티브(-) 단자를 통해 전압 Vmin이 인가된다. The amplifier 185 includes an amplifier A4 for comparing and amplifying the outputs of the voltage Vmax and the voltage Vmin and outputting the control signal Con_reg. Here, the amplifier A4 is applied the voltage Vmax through the positive (+) terminal, and the voltage Vmin is applied through the negative (-) terminal.

구동부(186)는 노드 ND1와 노드 ND2 사이에 연결되어 게이트 단자를 통해 제어신호 Con_reg가 인가되는 NMOS트랜지스터 N15를 포함한다. The driver 186 includes an NMOS transistor N15 connected between the node ND1 and the node ND2 to which the control signal Con_reg is applied through the gate terminal.

그리고, 풀다운 전압 구동부(187)는 노드 ND2와 접지전압단 사이에 병렬 연결된 복수개의 NMOS트랜지스터 N16~N17를 포함한다. 여기서, NMOS트랜지스터 N16는 게이트 단자를 통해 감지신호 FEED1가 인가되고, NMOS트랜지스터 N17는 감지신호 FEEDn가 인가된다. The pull-down voltage driver 187 includes a plurality of NMOS transistors N16 to N17 connected in parallel between the node ND2 and the ground voltage terminal. The sensing signal FEED1 is applied to the NMOS transistor N16 through the gate terminal, and the sensing signal FEEDn is applied to the NMOS transistor N17.

도 11은 도 2의 전압 조정기(180)에 관한 다른 실시예이다. FIG. 11 is another embodiment of the voltage regulator 180 of FIG. 2.

전압 조정기(180)는 활성화 제어부(181_1), 정전압 제어부(183_1) 및 풀다운 전압 구동부(187_1)를 포함한다. The voltage regulator 180 includes an activation controller 181_1, a constant voltage controller 183_1, and a pull-down voltage driver 187_1.

여기서, 활성화 제어부(181_1)는 PMOS트랜지스터 P20,P21를 포함한다. PMOS트랜지스터 P20,P21는 전원전압 VDD 인가단과 노드 ND3 사이에 직렬 연결되어 각각의 게이트 단자를 통해 테스트 활성화 신호 TSTEN, 파워 온 리셋신호 POR가 인가된다.Here, the activation control unit 181_1 includes PMOS transistors P20 and P21. The PMOS transistors P20 and P21 are connected in series between the power supply voltage VDD terminal and the node ND3, and the test enable signal TSTEN and the power-on reset signal POR are applied through the respective gate terminals.

그리고, 정전압 제어부(183_1)는 노드 ND3와 노드 ND4 사이에 직렬 연결된 N개의 NMOS트랜지스터 N20~N22를 포함한다. N개의 NMOS트랜지스터 N20~N22는 게이트 단자와 드레인 단자가 각각 공통 연결되어 전압 강하 다이오드의 역할을 수행한다. The constant voltage controller 183_1 includes N NMOS transistors N20 to N22 connected in series between the node ND3 and the node ND4. N NMOS transistors N20 to N22 have a gate terminal and a drain terminal commonly connected to each other, and serve as voltage drop diodes.

또한, 풀다운 전압 구동부(187_1)는 노드 ND4와 접지전압단 사이에 병렬 연결된 복수개의 NMOS트랜지스터 N23~N24를 포함한다. 여기서, NMOS트랜지스터 N23는 게이트 단자를 통해 감지신호 FEED1가 인가되고, NMOS트랜지스터 N24는 감지신호 FEEDn가 인가된다. In addition, the pull-down voltage driver 187_1 includes a plurality of NMOS transistors N23 to N24 connected in parallel between the node ND4 and the ground voltage terminal. Here, the sensing signal FEED1 is applied to the NMOS transistor N23 through the gate terminal, and the sensing signal FEEDn is applied to the NMOS transistor N24.

이러한 구성을 갖는 도 10 및 도 11의 전압 조정기(180)에 관한 동작을 설명하면 다음과 같다. The operation of the voltage regulator 180 of FIGS. 10 and 11 having such a configuration will be described below.

먼저, 전압 Vmax는 저항 R10과 전압 강하부(183)의 전압에 따라 그 레벨이 결정된다. 그리고, 전압 Vmin은 저항 R11과 전압 강하부(184)의 전압에 따라 그 레벨이 결정된다. First, the level of the voltage Vmax is determined according to the voltage of the resistor R10 and the voltage drop unit 183. The voltage Vmin is determined based on the voltage of the resistor R11 and the voltage drop unit 184.

t1 구간에서와 같이, 전원전압 VDD이 낮은 전압 레벨일 경우 파워 온 리셋신호 POR가 전원전압 VDD 레벨을 따라 상승하게 되며 하이 전압 레벨을 유지하게 된다. As in the t1 period, when the power supply voltage VDD is at a low voltage level, the power-on reset signal POR increases along with the power supply voltage VDD level and maintains a high voltage level.

이때, 전원전압 VDD이 전압 Vmin 레벨 이하에서는 증폭부(185)에서 출력되는 제어신호 Con_reg는 로우 레벨을 유지하게 된다. 이에 따라, 구동부(186)의 NMOS트랜지스터 N15가 턴 오프 상태를 유지하게 된다. At this time, when the power supply voltage VDD is lower than or equal to the voltage Vmin level, the control signal Con_reg output from the amplifier 185 maintains a low level. Accordingly, the NMOS transistor N15 of the driving unit 186 maintains the turn off state.

여기서, 전원전압 VDD이 전압 Vmin 레벨 이하에서는 제어신호 Con_reg가 로우 레벨을 출력하도록 하기 위해, 증폭기 A4는 기본 오프셋(Default offset) 전압 특성을 갖도록 기 설정된다. 즉, 전압 Vmin과 전압 Vmax이 같은 레벨이면 전압 Vmin이 큰 것으로 판단하도록 하는 오프셋 특성을 갖도록 한다. Here, in order for the control signal Con_reg to output a low level when the power supply voltage VDD is below the voltage Vmin level, the amplifier A4 is preset to have a default offset voltage characteristic. That is, if the voltage Vmin and the voltage Vmax are at the same level, the voltage Vmin is determined to have a large offset characteristic.

이후에, t1 구간에서, 전원전압 VDD이 일정 전압 레벨 이상이 되면, 저항 R11과 전압 강하부(184)에 따라 전압 Vmin 레벨이 감지되기 시작하고, 저항 R10과 전압 강하부(183)에 따라 전압 Vmax 레벨이 감지되기 시작한다. Subsequently, when the power supply voltage VDD reaches a predetermined voltage level or more in the t1 period, the voltage Vmin level starts to be detected according to the resistor R11 and the voltage drop unit 184 and the voltage according to the resistor R10 and the voltage drop unit 183. The Vmax level starts to be detected.

이어서, t2 구간에서 전원전압 VDD이 안정적인 레벨 이상이 되면, 파워 온 리셋신호 POR가 로우 레벨로 천이하게 된다. 이때, 동작 명령신호 DEMOD의 레벨이 안정적인 일정 레벨을 유지하게 된다. Subsequently, when the power supply voltage VDD reaches a stable level or more in the period t2, the power-on reset signal POR transitions to the low level. At this time, the level of the operation command signal DEMOD maintains a stable constant level.

이에 따라, 전원전압 VDD이 전압 Vmin 레벨이 이상이 되고 전압 Vmax 레벨 이하가 되면, 증폭부(185)의 제어신호 Con_reg가 하이 레벨로 천이하게 된다. 즉, 전원전압 VDD이 전압 Vmin과 전압 Vmax 사이의 레벨이 되면, 제어신호 Con_reg가 하이 레벨로 출력된다. Accordingly, when the power supply voltage VDD becomes above the voltage Vmin level and below the voltage Vmax level, the control signal Con_reg of the amplifier 185 transitions to the high level. That is, when the power supply voltage VDD reaches a level between the voltage Vmin and the voltage Vmax, the control signal Con_reg is output at a high level.

그러면, 구동부(186)의 NMOS트랜지스터 N15가 턴 온 되어 전원전압 VDD 레벨을 접지전압 레벨로 풀다운시키게 된다. 즉, 동작 구간에서 제어신호 Con_reg에 따라 구동부(186)를 선택적으로 구동하여 전원전압 VDD 레벨의 상승시 이를 풀다운시킴으로써 전원전압 VDD 레벨을 일정 전압 레벨로 유지할 수 있도록 한다. Then, the NMOS transistor N15 of the driving unit 186 is turned on to pull down the power supply voltage VDD level to the ground voltage level. That is, the driving unit 186 may be selectively driven in response to the control signal Con_reg to pull down when the power supply voltage VDD level rises to maintain the power supply voltage VDD level at a constant voltage level.

이때, 전압 조정기(180)의 정상적인 동작시 활성화 제어부(181)는 턴 온 상태를 유지하게 된다. 즉, 테스트 활성화 신호 TSTEN가 로우 레벨이고, 파워 온 리셋 신호 POR가 로우 레벨인 정상 동작 모드에서는 PMOS트랜지스터 P10,P11가 턴 온 상태를 유지하게 되어 전압 조정기(180)가 정상적으로 동작하게 된다. At this time, during normal operation of the voltage regulator 180, the activation control unit 181 maintains a turn on state. That is, in the normal operation mode in which the test activation signal TSTEN is low level and the power on reset signal POR is low level, the PMOS transistors P10 and P11 remain turned on to operate the voltage regulator 180 normally.

반면에, 테스트 활성화 신호 TSTEN가 하이 레벨인 테스트 동작 모드에서는 활성화 제어부(181)가 턴 오프 상태를 유지하게 된다. 이에 따라, 번-인 테스트 모드의 동작시에는 전원전압 VDD 인가단이 전원 조정기(180)에 따라 제어되지 않는다. 따라서, 전원전압 VDD 인가단에 전원전압 VDD 보다 높은 전압을 임의로 인가하여 RFID의 태그 칩을 테스트할 수 있도록 한다. On the other hand, in the test operation mode in which the test activation signal TSTEN is at a high level, the activation control unit 181 maintains the turn-off state. Accordingly, when the burn-in test mode is operated, the supply voltage VDD is not controlled by the power regulator 180. Accordingly, the tag chip of the RFID can be tested by applying a voltage higher than the power supply voltage VDD to the power supply voltage VDD.

한편, 동작 명령신호 DEMOD가 로우 레벨로 천이하는 t1,t3 구간에서는 무선신호(RF)의 입력 전원이 감지되는 않는 구간이므로 감지신호 FEEDn가 로우 레벨로 천이하게 된다. 이러한 경우 풀다운 전압 구동부(187 또는 187_1)가 턴 오프 상태가 되어 전압 조정기(180)가 동작을 중지하게 된다. Meanwhile, in the t1 and t3 sections in which the operation command signal DEMOD transitions to the low level, the detection signal FEEDn transitions to the low level because the input power of the radio signal RF is not detected. In this case, the pull-down voltage driver 187 or 187_1 is turned off so that the voltage regulator 180 stops operating.

반면에, 동작 명령신호 DEMOD가 하이 레벨 상태인 t2,t4 구간에서는 무선신호(RF)의 입력 전원이 감지되는 구간이므로 감지신호 FEEDn가 하이 레벨로 천이하게 된다. 이러한 경우 풀다운 전압 구동부(187 또는 187_1)가 턴 온 상태가 되어 제어 구간 동안 전압 조정기(180)가 동작하게 된다. On the other hand, in the period t2, t4 where the operation command signal DEMOD is in the high level, the input signal of the radio signal RF is sensed and thus the detection signal FEEDn transitions to the high level. In this case, the pull-down voltage driver 187 or 187_1 is turned on to operate the voltage regulator 180 during the control period.

Claims

The test is performed according to a test input signal applied from the outside, the test output signal corresponding to the test result is output to the outside, and in the test mode, the wafer burn-in mode power higher than the power supply voltage is applied to the wafer burn-in mode test. A tag chip in which an operation is made; And
A test chip for testing the tag chip according to an address and data applied from the outside through a common test pad in the test mode;
The tag chip is
When the test activation signal is deactivated, the controller operates normally to output the power voltage at a predetermined level. When the test activation signal is activated, the input power of the radio signal applied to the tag chip is not detected. RFID device comprising a suspended voltage regulator.

Claim 2 has been abandoned due to the setting registration fee.

The method of claim 1, wherein the tag chip
And a test controller configured to generate the test activation signal according to a test operation signal and a test clock applied from the test chip.

Claim 3 was abandoned when the setup registration fee was paid.

The method of claim 1, wherein the tag chip
And a demodulation unit for activating and outputting a detection signal for detecting an input power of the radio signal when the operation voltage is higher than a preset reference voltage.

Claim 4 was abandoned when the registration fee was paid.

The RFID device of claim 3, wherein the voltage regulator operates when the detection signal is activated and stops when the detection signal is deactivated.

Claim 5 was abandoned upon payment of a set-up fee.

4. The voltage regulator of claim 3, wherein the voltage regulator
A voltage sensing unit sensing a level of the power supply voltage;
An amplifier for outputting a control signal by comparing and amplifying an output voltage and an offset voltage of the voltage detector;
A driver controlling a connection between a first node and a second node according to the control signal;
An activation control unit connected between the supply terminal of the power supply voltage and the first node to selectively operate according to the test activation signal and a power-on reset signal; And
And a pull-down voltage driver configured to selectively pull-down the second node according to the detection signal.

Claim 6 was abandoned when the registration fee was paid.

The method of claim 5, wherein the activation control unit
And turn off when the test enable signal is input at a high level during the wafer burn-in mode test operation.

Claim 7 was abandoned upon payment of a set-up fee.

The method of claim 5, wherein the activation control unit
RFID power is turned off when the power on reset signal reaches a high level.

Claim 8 was abandoned when the registration fee was paid.

The method of claim 5, wherein the voltage sensing unit
First and second resistors respectively connected to the first node;
A first voltage drop connected between the first resistor and the second node; And
And a second voltage drop connected between the second resistor and the second node.

Claim 9 was abandoned upon payment of a set-up fee.

The RFID device of claim 5, wherein the pull-down voltage driver comprises a pull-down driving element connected between the second node and a ground voltage terminal and controlled according to the detection signal.

Claim 10 was abandoned upon payment of a setup registration fee.

4. The voltage regulator of claim 3, wherein the voltage regulator
A voltage sensing unit sensing a level of the power supply voltage;
An activation control unit connected between the supply terminal of the power supply voltage and the voltage sensing unit to selectively operate according to the test activation signal and the power on reset signal; And
And a pull-down voltage driver configured to selectively pull-down the voltage detector according to the detection signal.

Claim 11 was abandoned upon payment of a setup registration fee.

The method of claim 1, wherein the test chip
A power supply voltage applying pad to which the wafer burn-in mode power is applied;
A test input pad to which a test operation signal for activating the test mode is applied; And
And a test clock input pad to which a test clock for controlling the operation of the test mode is applied.

An analog processor for outputting a command signal according to a test input signal applied from the outside and outputting a test output signal corresponding to the response signal to the outside;
A digital processor for outputting operation control signals according to the command signal and outputting the response signal to the analog processor;
A memory unit for reading or writing data to the cell array according to internal control signals;
A test interface unit configured to generate the internal control signals according to an address and data applied from the outside when the test activation signal is activated, perform a test of the memory unit, and output the response signal corresponding to a result of the test to the outside;
A test controller configured to generate the test activation signal according to a test operation signal and a test clock applied from the outside; And
It operates normally when the test activation signal is deactivated and outputs a power supply voltage to a predetermined level, and in the test mode, a voltage regulator for stopping the operation when the input power of the radio signal is not detected while the test activation signal is activated. RFID device, characterized in that.

Claim 13 was abandoned upon payment of a registration fee.

The method of claim 12, wherein the analog processing unit
And a demodulation unit for activating and outputting a detection signal for detecting an input power of the radio signal when the operation voltage is higher than a preset reference voltage.

Claim 14 was abandoned when the registration fee was paid.

The RFID device of claim 13, wherein the voltage regulator operates when the detection signal is activated and stops when the detection signal is deactivated.

Claim 15 was abandoned upon payment of a registration fee.

The voltage regulator of claim 13, wherein the voltage regulator
A voltage sensing unit sensing a level of the power supply voltage;
An amplifier for outputting a control signal by comparing and amplifying an output voltage and an offset voltage of the voltage detector;
A driver controlling a connection between a first node and a second node according to the control signal;
An activation control unit connected between the supply terminal of the power supply voltage and the first node to selectively operate according to the test activation signal and a power-on reset signal; And
And a pull-down voltage driver configured to selectively pull-down the second node according to the detection signal.

Claim 16 was abandoned upon payment of a setup registration fee.

The method of claim 15, wherein the activation control unit
And turn off when the test enable signal is input at a high level during a wafer burn-in mode test operation.

Claim 17 has been abandoned due to the setting registration fee.

The method of claim 15, wherein the activation control unit
RFID power is turned off when the power on reset signal reaches a high level.

Claim 18 was abandoned upon payment of a set-up fee.

The method of claim 15, wherein the voltage sensing unit
First and second resistors respectively connected to the first node;
A first voltage drop connected between the first resistor and the second node; And
And a second voltage drop connected between the second resistor and the second node.

Claim 19 was abandoned upon payment of a registration fee.

The RFID device of claim 15, wherein the pull-down voltage driver comprises a pull-down driving element connected between the second node and a ground voltage terminal and controlled according to the detection signal.

Claim 20 was abandoned upon payment of a registration fee.

The voltage regulator of claim 13, wherein the voltage regulator
A voltage sensing unit sensing a level of the power supply voltage;
An activation control unit connected between the supply terminal of the power supply voltage and the voltage sensing unit to selectively operate according to the test activation signal and the power on reset signal; And
And a pull-down voltage driver configured to selectively pull-down the voltage detector according to the detection signal.