KR101094954B1 - 원자층증착법을 이용한 반도체 소자의 박막 제조방법 - Google Patents

원자층증착법을 이용한 반도체 소자의 박막 제조방법 Download PDF

Info

Publication number
KR101094954B1
KR101094954B1 KR1020070088445A KR20070088445A KR101094954B1 KR 101094954 B1 KR101094954 B1 KR 101094954B1 KR 1020070088445 A KR1020070088445 A KR 1020070088445A KR 20070088445 A KR20070088445 A KR 20070088445A KR 101094954 B1 KR101094954 B1 KR 101094954B1
Authority
KR
South Korea
Prior art keywords
atomic layer
layer deposition
thin film
purge
injection step
Prior art date
Application number
KR1020070088445A
Other languages
English (en)
Other versions
KR20090022810A (ko
Inventor
김영대
이기정
송한상
길덕신
김진혁
도관우
박경웅
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070088445A priority Critical patent/KR101094954B1/ko
Publication of KR20090022810A publication Critical patent/KR20090022810A/ko
Application granted granted Critical
Publication of KR101094954B1 publication Critical patent/KR101094954B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations

Landscapes

  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

본 발명은 원자층증착법을 이용한 박막 형성시 충분한 퍼지를 진행하여 박막의 증착 특성 및 전기적인 특성이 저하되는 것을 방지할 수 있는 원자층증착법을 이용한 반도체 소자의 박막 제조방법을 제공하기 위한 것으로, 본 발명은 소스주입단계, 제1퍼지단계, 반응가스주입단계 및 제2퍼지단계를 갖는 원자층증착법을 이용하여 형성하는 박막을 포함하되, 상기 원자층증착법의 상기 소스주입단계 또는 반응가스주입단계에서 가스공급이 감소형태를 갖는 것을 포함하여 소스주입 및 산화제 공급시 가스공급을 조절함으로써 충분한 퍼지가 가능한 원자층증착법을 실시하여 박막의 증착특성 및 전기적 특성을 향상시킬 수 있는 효과가 있다.
원자층증착법, 가스공급량, 퍼지

Description

원자층증착법을 이용한 반도체 소자의 박막 제조방법{METHOD FOR FABRICATING THIN FILM IN SEMICONDUCTOR DEVICE FOR ATOMIC LAYER DEPOSITION}
본 발명은 반도체 소자 제조기술에 관한 것으로, 특히 원자층증착법을 이용한 반도체 소자의 박막 형성방법에 관한 것이다.
반도체 소자의 집적화가 높아짐에 따라 셀 단면적의 감소가 심화되고 있다. 이에 따라 소자의 동작에 요구되는 캐패시터의 정전용량을 확보하기가 매우 힘들어지고 있다. 특히, 기가급 세대의 DRAM소자를 동작하는데 필요한 정전 용량을 구현하는 캐패시터를 반도체 기판 상에 형성하기가 매우 어려워지고 있다. 따라서, 캐패시터의 정전 용량을 확보하는 여러 방안들이 제시되고 있다. 예컨대, 유전막의 두께를 줄이거나, 캐패시터의 유효 표면적(Effective Surface Area)을 늘리기 위해 실린더형(Cylinder Type), 핀형(Fin Type), 반구형 그레인(HSG:HemiSpherial Grain) 구조등과 같은 3차원 구조의 하부전극을 도입하는 방안이 제시되고 있다.
그러나, DRAM소자의 고집적화로 인해 캐패시터의 유효표면적의 증가는 한계 를 보이고 있으며, 이에 따라 캐패시터의 유전막으로 높은 유전율을 가지면서 등가산화막 두께를 충분히 낮출 수 있는 금속산화막(예컨대, 하프늄산화막(HfO2) 또는 지르코늄산화막(ZrO2))으로 이루어지는 박막이 사용되고 있다. 또한, 금속산화막을 포함하는 다층박막 또는 합금박막이 적용되고 있으며, 고유전율을 갖는 금속산화막과 페로브스카이트(Perovskite)구조를 갖는 고유전 물질을 유전막으로 사용하고자 하는 시도가 제시되고 있다.
고유전체로 DRAM소자 동작에 필요한 캐패시터를 제작하기 위해서는 폴리실리콘 전극 대신에 금속물질들을 전극으로 사용하는 MIM캐패시터가 유리하다. 이는, 폴리실리콘 전극의 경우 안정된 누설전류 특성을 얻기 위해서는 폴리실리콘과 유전막의 계면에 별도의 저유전층을 도입하여 반응을 억제해야하기 때문이다. 또한, 유전막 증착시 폴리실리콘 전극이 쉽게 산화되어 원하지 않는 저유전층을 형성함으로써 정전 용량 특성을 열화시키는 경향이 있다.
이에 따라, MIM(Metal/Insulator/Metal) 구조를 갖는 캐패시터의 개발이 활발하게 진행되고 있다. 상기 캐패시터의 전극 물질의 예로는 TiN, WN 또는 TaN 등과 같은 금속 질화물과 Ru, Pt 또는 Ir 등과 같은 귀금속이 있다.
한편, 상기 고유전율 물질로 이루어지는 유전막 및 전극물질은 단차 피복성 및 유전막의 전기적인 특성 등을 고려하여 원자층증착법(atomic layer deposition)이 주로 사용되고 있다.
그러나, 원자층증착법의 경우 금속전구체 물질을 포함하는 소스가스 및 산화 제의 공급 후에 충분한 퍼지가 이루어지지 않으면 이로 인하여 박막의 증착 특성 및 전기적인 특성이 열화되는 문제점이 있다. 즉, 금속전구체를 포함하는 소스가스를 공급한 후에 퍼지가 충분하지 않으면 기판 상에 상기 원자층 단위의 전구체 박막이 형성되지 않고 상당량의 금속전구체가 기판 상에 잔류함으로 인하여 박막의 증착 특성 및 전기적인 특성이 저하되는 문제점이 발생하게 된다.
본 발명은 상기한 종래 기술의 문제점을 해결하기 위해 제안된 것으로, 원자층증착법을 이용한 박막 형성시 충분한 퍼지를 진행하여 박막의 증착 특성 및 전기적인 특성이 저하되는 것을 방지할 수 있는 원자층증착법을 이용한 반도체 소자의 박막 제조방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명에 의한 원자층증착법을 이용한 반도체 소자의 박막 제조방법은 소스주입단계, 제1퍼지단계, 반응가스주입단계 및 제2퍼지단계를 갖는 원자층증착법을 이용하여 형성하는 박막을 포함하되, 상기 원자층증착법의 상기 소스주입단계 또는 반응가스주입단계에서 가스공급이 감소형태를 갖는 것을 특징으로 한다.
또한, 소스주입단계, 제1퍼지단계, 반응가스주입단계 및 제2퍼지단계를 갖는 원자층증착법을 이용하여 형성하는 박막을 포함하되, 상기 원자층증착법의 상기 소스주입단계와 상기 반응가스주입단계에서 가스공급이 감소형태를 갖는 것을 특징으로 한다.
상술한 본 발명에 의한 원자층증착법을 이용한 반도체 소자의 박막 제조방법 은 소스주입 및 산화제 공급시 가스공급을 조절함으로써 충분한 퍼지가 가능한 원자층증착법을 실시하여 박막의 증착특성 및 전기적 특성을 향상시킬 수 있는 효과가 있다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
본 발명은 유전막 또는 전극을 형성하기 위한 원자층증착법의 단계 중 소스주입단계 및 반응가스주입단계의 가스공급량을 조절하여 퍼지시간의 증가없이도 충분한 퍼지가 가능토록 하기 위한 것이다.
도 1은 원자층증착법의 타이밍도이다.
살펴보기에 앞서, 원자층 증착법(Atomic Layer Deposition;ALD)은 먼저 소스가스를 공급하여 기판 표면에 한 층의 소스를 화학적으로 흡착(Chemicla Adsorption)시키고, 여분의 물리적 흡착된 소스들은 퍼지 가스를 흘려보내어 퍼지시킨 다음, 한 층의 소스에 반응 가스를 공급하여 한 층의 소스와 반응 가스를 화학 반응시켜 원하는 원자층 박막을 증착하고, 여분의 반응가스는 퍼지 가스를 흘려보내 퍼지 시키는 과정을 한 주기로 하여 박막을 증착한다. 상술한 바와 같은 원자층 증착법은 표면 반응 메카니즘(Surface Reaction Mechanism)을 이용하므로써 안정된 박막을 얻을 수 있을 뿐만 아니라 균일한 박막을 얻을 수 있다.
또한, 소스가스와 반응가스를 서로 분리시켜 순차적으로 주입 및 퍼지 시키기 때문에 화학기상증착법(Chemical Vapor Deposition;CVD)에 비해 가스 위상 반응(Gas Phase Reaction)에 의한 파티클(Particle) 생성을 억제하는 것으로 알려져 있다.
도 1에 도시된 바와 같이, 원자층증착법은 소스주입단계(11), 제1퍼지단계(12), 반응가스주입단계(13) 및 제2퍼지단계(14)를 하나의 단위사이클로 하고, 이 단위사이클을 반복하여 실시된다. 이때, 타이밍도의 세로축은 가스공급량을 나타내고, 가로축은 시간을 나타낸다.
소스주입단계(11)에서는 일정량의 금속전구체를 포함하는 소스가스를 공정 챔버내의 반도체 기판 상으로 공급한다. 이어서, 제1퍼지단계(12)에서 공정 챔버내에 잔류하는 소스가스를 제거하기 위하여 퍼지가스를 공급한다. 다음으로, 반응가스주입단계(13)에서 일정량의 산화제를 공정 챔버내의 반도체 기판 상으로 공급하고, 마지막으로, 제2퍼지단계(14)에서 공정 챔버내에 잔류하는 산화제를 제거하기 위해 퍼지하는 단계를 진행한다.
위와 같이, 원자층증착법은 각 단계에서 일정량의 가스를 균일하게 공급하여 공정을 진행하게 되는데, 이 경우 퍼지시간이 충분하지 않으면 소스가스 및 산화제가 반도체 기판 상에 물리적인 흡착상태로써 잔류하거나 미반응 상태의 소스가스 및 산화제가 공정 챔버내에 잔존하게 된다. 잔존하는 소스가스 및 산화제는 후속 공정에서 파티클 소스로 작용하게 되고, 퍼지시간을 충분히 증가시키는 경우에는 처리량(Throughput)이 감소하게 된다.
따라서, 본 발명에서는 소스가스 및 산화제 공급방법을 개선하여 퍼지시간의 증가 없이도 충분한 퍼지가 가능하도록 하는 원자층증착법을 제공한다.
도 2는 본 발명의 제1실시예에 따른 원자층증착법의 타이밍도이다.
도 2에 도시된 바와 같이, 반도체 소자의 박막을 형성하기 위한 원자층증착법은 소스주입단계(21), 제1퍼지단계(22), 반응가스주입단계(23) 및 제2퍼지단계(24)를 하나의 단위사이클로 하고, 이 단위사이클을 반복하여 실시된다. 이때, 타이밍도의 세로축은 가스공급량을 나타내고, 가로축은 시간을 나타낸다.
먼저, 소스주입단계(21)에서 금속전구체를 포함하는 소스가스를 공정 챔버 내에 위치된 반도체 기판 상으로 공급하여 화학적으로 흡착된 원자층 단위의 금속전구체 박막을 형성할 수 있다. 특히, 금속전구체를 포함하는 소스가스를 공정 챔버내에 공급할 때 단위사이클 내의 첫 소스공급시점에서 마지막 소스차단시점까지 감소형태로 공급할 수 있다. 즉, 단위사이클 내의 총 소스공급시간에서 일정시간(t1) 이후에 공급되는 소스 공급량의 감소로 인해 챔버 내에서의 소스 분압이 감소되며, 후속 퍼지단계에서 효과적인 소스퍼지를 가능케한다. 또한, t1이후에 감소되는 소스공급량을 t1이전에 보상 공급함으로써 소스가스가 반도체 기판 상에서 화학적으로 흡착될 수 있는 시간적인 기회는 오히려 증가하게 되어 보다 안정적인 화학적 결합이 가능하다.
이어서, 제1퍼지단계(22)에서 공정 챔버내에 잔류하는 소스가스를 제거하기 위하여 퍼지가스를 공급한다. 이때, 소스주입단계(21)에서 소스가스의 가스 공급량 을 조절함으로써 퍼지단계(22)에 도입되기 이전에 소스 분압을 감소시킴으로써 효과적인 소스퍼지가 가능하다.
다음으로, 반응가스주입단계(23)는 산화제를 이용한 산화단계로 일정량의 산화제(예컨대, 산소가스)를 공정 챔버내의 반도체 기판 상으로 공급하여 원자층 단위의 박막을 형성한다. 마지막으로, 제2퍼지단계(24)에서 공정 챔버내에 잔류하는 산화제를 제거하기 위해 퍼지하는 단계를 진행한다.
위와 같은, 단위 사이클을 반복적으로 진행함으로써 원하는 두께의 박막을 형성할 수 있고, 이때 소스주입단계(21)에서 소스가스 공급량을 조절함으로써 효과적인 퍼지를 가능토록하여 박막의 증착특성 및 전기적 특성을 향상시킬 수 있다.
도 3은 본 발명의 제2실시예에 따른 원자층증착법의 타이밍도이다.
도 3에 도시된 바와 같이, 반도체 소자의 박막을 형성하기 위한 원자층증착법은 소스주입단계(31), 제1퍼지단계(32), 반응가스주입단계(33) 및 제2퍼지단계(34)를 하나의 단위사이클로 하고, 이 단위사이클을 반복하여 실시된다. 이때, 타이밍도의 세로축은 가스공급량을 나타내고, 가로축은 시간을 나타낸다.
먼저, 소스주입단계(31)에서 금속전구체를 포함하는 소스가스를 공정 챔버 내에 위치된 반도체 기판 상으로 공급하여 화학적으로 흡착된 원자층 단위의 금속전구체 박막을 형성할 수 있다.
이어서, 제1퍼지단계(32)에서 공정 챔버내에 잔류하는 소스가스를 제거하기 위하여 퍼지가스를 공급한다.
다음으로, 반응가스주입단계(33)는 산화제를 이용한 산화단계로 일정량의 산화제(예컨대, 산소가스)를 공정 챔버내의 반도체 기판 상으로 공급하여 원자층 단위의 박막을 형성한다. 특히, 산화제를 공정 챔버내에 공급할 때 단위사이클 내의 첫 산화제공급시점에서 마지막 산화제차단시점까지 감소형태로 공급할 수 있다. 즉, 단위사이클 내의 총 산화제공급시간에서 일정시간(t1) 이후에 공급되는 산화제의 감소로 인해 챔버 내에서의 가스 분압이 감소되며, 후속 퍼지단계에서 효과적인 산화제의 퍼지를 가능케한다. 또한, t1이후에 감소되는 산화제의 공급량을 t1이전에 보상 공급함으로써 산화제가 반도체 기판 상에서 금속 전구체박막과 화학적으로 반응할 수 있는 시간적인 기회는 오히려 증가하게 되어 보다 안정적인 화학적 결합이 가능하다.
마지막으로, 제2퍼지단계(34)에서 공정 챔버내에 잔류하는 산화제를 제거하기 위해 퍼지하는 단계를 진행한다. 이때, 반응가스주입단계(33)에서 산화제의 가스 공급량을 조절함으로써 제2퍼지단계(34)에 도입되기 이전에 가스 분압을 감소시킴으로써 효과적인 산화제의 퍼지가 가능하다.
위와 같은, 단위 사이클을 반복적으로 진행함으로써 원하는 두께의 박막을 형성할 수 있고, 이때 반응가스주입단계(33)에서 산화제 공급량을 조절함으로써 효과적인 퍼지를 가능토록하여 박막의 증착특성 및 전기적 특성을 향상시킬 수 있다.
도 4는 본 발명의 제3실시예에 따른 원자층증착법의 타이밍도이다.
도 4에 도시된 바와 같이, 반도체 소자의 박막을 형성하기 위한 원자층증착 법은 소스주입단계(41), 제1퍼지단계(42), 반응가스주입단계(43) 및 제2퍼지단계(44)를 하나의 단위사이클로 하고, 이 단위사이클을 반복하여 실시된다. 이때, 타이밍도의 세로축은 가스공급량을 나타내고, 가로축은 시간을 나타낸다.
먼저, 소스주입단계(41)에서 금속전구체를 포함하는 소스가스를 공정 챔버 내에 위치된 반도체 기판 상으로 공급하여 화학적으로 흡착된 원자층 단위의 금속전구체 박막을 형성할 수 있다. 특히, 금속전구체를 포함하는 소스가스를 공정 챔버내에 공급할 때 단위사이클 내의 첫 소스공급시점에서 마지막 소스차단시점까지 감소형태로 공급할 수 있다. 즉, 단위사이클 내의 총 소스공급시간에서 일정시간(t1) 이후에 공급되는 소스 공급량의 감소로 인해 챔버 내에서의 소스 분압이 감소되며, 후속 퍼지단계에서 효과적인 소스퍼지를 가능케한다. 또한, t1이후에 감소되는 소스공급량을 t1이전에 보상 공급함으로써 소스가스가 반도체 기판 상에서 화학적으로 흡착될 수 있는 시간적인 기회는 오히려 증가하게 되어 보다 안정적인 화학적 결합이 가능하다.
이어서, 제1퍼지단계(42)에서 공정 챔버내에 잔류하는 소스가스를 제거하기 위하여 퍼지가스를 공급한다. 이때, 소스주입단계(41)에서 소스가스의 가스 공급량을 조절함으로써 제1퍼지단계(42)에 도입되기 이전에 소스 분압을 감소시킴으로써 효과적인 소스퍼지가 가능하다.
다음으로, 반응가스주입단계(43)는 산화제를 이용한 산화단계로 일정량의 산화제(예컨대, 산소가스)를 공정 챔버내의 반도체 기판 상으로 공급하여 원자층 단위의 박막을 형성한다. 특히, 산화제를 공정 챔버내에 공급할 때 단위사이클 내의 첫 산화제공급시점에서 마지막 산화제차단시점까지 감소형태로 공급할 수 있다. 즉, 단위사이클 내의 총 산화제공급시간에서 일정시간(t1) 이후에 공급되는 산화제의 감소로 인해 챔버 내에서의 가스 분압이 감소되며, 후속 퍼지단계에서 효과적인 산화제의 퍼지를 가능케한다. 또한, t1이후에 감소되는 산화제의 공급량을 t1이전에 보상 공급함으로써 산화제가 반도체 기판 상에서 금속 전구체박막과 화학적으로 반응할 수 있는 시간적인 기회는 오히려 증가하게 되어 보다 안정적인 화학적 결합이 가능하다.
마지막으로, 제2퍼지단계(44)에서 공정 챔버내에 잔류하는 산화제를 제거하기 위해 퍼지하는 단계를 진행한다. 이때, 반응가스주입단계(43)에서 산화제의 가스 공급량을 조절함으로써 제2퍼지단계(44)에 도입되기 이전에 가스 분압을 감소시킴으로써 효과적인 산화제의 퍼지가 가능하다.
위와 같은, 단위 사이클을 반복적으로 진행함으로써 원하는 두께의 박막을 형성할 수 있고, 이때 소스주입단계(41) 및 반응가스주입단계(43)에서 소스가스 및 산화제 공급량을 조절함으로써 효과적인 퍼지를 가능토록하여 박막의 증착특성 및 전기적 특성을 향상시킬 수 있다.
한편, 본 실시예의 도 2 내지 도 4는 선형적 감소형태의 그래프를 나타내고 있으나, 본 실시예는 선형적 감소형태 외에 비선형적 감소형태를 모두 포함할 수 있다.
또한, 본 실시예의 원자층증착법은 유전막 및 캐패시터의 전극 외에도 원자 층증착법을 이용하는 반도체 소자의 박막 제조방법에 응용될 수 있다.
이렇듯, 본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
도 1은 원자층증착법의 타이밍도,
도 2는 본 발명의 제1실시예에 따른 원자층증착법의 타이밍도,
도 3은 본 발명의 제2실시예에 따른 원자층증착법의 타이밍도,
도 4는 본 발명의 제3실시예에 따른 원자층증착법의 타이밍도.
* 도면의 주요 부분에 대한 부호의 설명
21 : 소스주입단계
22 : 퍼지단계
23 : 반응가스주입단계
24 : 퍼지단계

Claims (8)

  1. 소스주입단계, 제1퍼지단계, 반응가스주입단계 및 제2퍼지단계의 순서로 진행되는 단위사이클을 갖는 원자층증착법을 이용하여 박막을 형성하되,
    상기 원자층증착법의 소스주입단계 또는 반응가스주입단계에서 가스공급이 감소형태를 갖는 원자층증착법을 이용한 반도체 소자의 박막 제조방법.
  2. 청구항 2은(는) 설정등록료 납부시 포기되었습니다.
    제1항에 있어서,
    상기 원자층증착법은 상기 소스주입단계에서의 가스공급이 감소형태를 갖고 상기 반응가스주입단계에서의 가스공급은 균등한 양으로 공급되는 원자층증착법을 이용한 반도체 소자의 박막 제조방법.
  3. 청구항 3은(는) 설정등록료 납부시 포기되었습니다.
    제1항에 있어서,
    상기 원자층증착법은 상기 반응가스주입단계에서의 가스공급이 감소형태를 갖고 상기 소스주입단계에서의 가스공급이 균등한 양으로 공급되는 원자층증착법을 이용한 반도체 소자의 박막 제조방법.
  4. 소스주입단계, 제1퍼지단계, 반응가스주입단계 및 제2퍼지단계의 순서로 진행되는 단위사이클을 갖는 원자층증착법을 이용하여 박막을 형성하되,
    상기 원자층증착법의 소스주입단계와 반응가스주입단계에서 가스공급이 감소형태를 갖는 원자층증착법을 이용한 반도체 소자의 박막 제조방법.
  5. 청구항 5은(는) 설정등록료 납부시 포기되었습니다.
    제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 제1 및 제2퍼지단계의 가스공급이 균등한 양으로 공급되는 원자층증착법을 이용한 반도체 소자의 박막 제조방법.
  6. 청구항 6은(는) 설정등록료 납부시 포기되었습니다.
    제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 반응가스주입단계는 산화제를 이용한 산화단계이고, 상기 산화제는 산소가스인 원자층증착법을 이용한 반도체 소자의 박막 제조방법.
  7. 청구항 7은(는) 설정등록료 납부시 포기되었습니다.
    제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 감소형태는 선형적 감소형태인 원자층증착법을 이용한 반도체 소자의 박막 제조방법.
  8. 청구항 8은(는) 설정등록료 납부시 포기되었습니다.
    제1항 또는 제4항에 있어서,
    상기 박막은 유전막 또는 전극인 원자층증착법을 이용한 반도체 소자의 박막 제조방법.
KR1020070088445A 2007-08-31 2007-08-31 원자층증착법을 이용한 반도체 소자의 박막 제조방법 KR101094954B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070088445A KR101094954B1 (ko) 2007-08-31 2007-08-31 원자층증착법을 이용한 반도체 소자의 박막 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070088445A KR101094954B1 (ko) 2007-08-31 2007-08-31 원자층증착법을 이용한 반도체 소자의 박막 제조방법

Publications (2)

Publication Number Publication Date
KR20090022810A KR20090022810A (ko) 2009-03-04
KR101094954B1 true KR101094954B1 (ko) 2011-12-15

Family

ID=40692626

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070088445A KR101094954B1 (ko) 2007-08-31 2007-08-31 원자층증착법을 이용한 반도체 소자의 박막 제조방법

Country Status (1)

Country Link
KR (1) KR101094954B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160109589A (ko) 2015-03-12 2016-09-21 한국과학기술연구원 전구체의 경쟁흡착을 이용한 원자층 증착방법

Also Published As

Publication number Publication date
KR20090022810A (ko) 2009-03-04

Similar Documents

Publication Publication Date Title
US7968437B2 (en) Semiconductor device manufacturing method and substrate processing apparatus
US9496355B2 (en) Conductive nanoparticles
JP4813480B2 (ja) 半導体装置の製造方法、基板処理方法及び基板処理装置
KR100622609B1 (ko) 박막 형성 방법
US7229888B2 (en) Capacitor with hafnium oxide and aluminum oxide alloyed dielectric layer and method for fabricating the same
KR20060102470A (ko) 유전막 제조방법, 그 유전막을 포함하는 ｍｉｍ 캐패시터의제조방법 및 그 유전막을 제조하기 위한 배치 타입 ａｌｄ장치
US7425761B2 (en) Method of manufacturing a dielectric film in a capacitor
JPWO2004008513A1 (ja) 半導体装置の製造方法及び基板処理装置
US10062699B1 (en) Capacitor for semiconductor memory element and method for manufacturing the same
KR101094954B1 (ko) 원자층증착법을 이용한 반도체 소자의 박막 제조방법
US20120273921A1 (en) Semiconductor device and method for fabricating the same
US7435678B2 (en) Method of depositing noble metal electrode using oxidation-reduction reaction
KR100706803B1 (ko) 반도체 소자 및 그의 형성 방법
KR100770276B1 (ko) 반도체 소자의 엠아이엠 캐패시터 형성방법
KR100511914B1 (ko) 피이사이클 시브이디법을 이용한 반도체소자의 제조방법
JP2008205325A (ja) 半導体装置の製造方法、及び基板処理装置
KR100794718B1 (ko) 엠아이엠 캐패시터 형성방법
KR20070106286A (ko) 루틸구조로 결정화된 티타늄산화막의 형성 방법 및 그를이용한 캐패시터의 제조 방법
JP2008075166A (ja) 半導体装置の製造方法、及び基板処理装置
JP2008075167A (ja) 半導体装置の製造方法、及び基板処理装置
KR20030063643A (ko) 탄탈륨 질화막을 유전체막으로 하는 반도체소자의캐패시터 제조방법
KR100753037B1 (ko) 캐패시터 및 캐패시터 제조 방법
JP2009299101A (ja) 半導体装置の製造方法および基板処理装置
KR20050012638A (ko) 반도체소자의 캐패시터 형성방법
KR20050067454A (ko) 인시츄 오존처리와 원자층증착법을 이용한 유전막 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee