KR101077733B1

KR101077733B1 - 좌표 검출 장치의 제조 방법

Info

Publication number: KR101077733B1
Application number: KR1020090041703A
Authority: KR
Inventors: 고이치 곤도
Original assignee: 후지쯔 콤포넌트 가부시끼가이샤
Priority date: 2008-05-19
Filing date: 2009-05-13
Publication date: 2011-10-27
Also published as: TWI384391B; JP5065152B2; TW200949661A; JP2009282558A; US20090283498A1; US8119332B2; CN101587413A; KR20090120407A; CN101587413B

Abstract

본 발명은 위치 검출 정밀도가 높은 좌표 검출 장치의 제조 방법을 제공하는 것을 과제로 한다.

절연체로 이루어지는 기판 상에 형성된 저항막과, 저항막에 전압을 인가하는 공통 전극을 구비하며, 공통 전극으로부터 저항막에 전위를 공급함으로써, 저항막에 전위 분포를 발생시키고, 저항막의 접촉 위치의 전위를 검출함으로써, 저항막의 접촉 위치 좌표를 검출하는 좌표 검출 장치의 제조 방법으로서, 기판은 사각형 형상이고, 기판의 가장자리부를 따라서 제1 저항막 제거 영역을 형성하는 공정과, 제1 저항막 제거 영역 상에 공통 전극을 형성하는 공정과, 공통 전극으로부터 저항막에 전압을 인가하고, 저항막의 표면에 복수의 프로브를 접촉시켜, 저항막에서의 전위를 측정하는 공정과, 저항막에서의 전위 분포가 균일하게 되는 제2 저항막 제거 영역을 산출하는 공정과, 제2 저항막 제거 영역을 형성하는 공정을 포함하는 것을 특징으로 하는 좌표 검출 장치의 제조 방법을 제공함으로써 상기 과제를 해결한다.

Description

좌표 검출 장치의 제조 방법{METHOD FOR MANUFACTURING COORDINATE DETECTOR}

본 발명은, 좌표 검출 장치를 제조하기 위한 제조 방법에 관한 것이다.

예컨대, 컴퓨터 시스템의 입력 디바이스로서, 터치 패널이 있다. 터치 패널은, 디스플레이 상에 탑재되어 디스플레이 상의 좌표 위치를 검출하고, 좌표 위치에 대응하는 검출 신호를 취득할 수 있다. 직접 입력을 가능하게 하여, 간단하면서 직감적인 입력이 가능해지는 것이다.

터치 패널에는, 저항막 방식, 광학 방식, 용량 결합 방식 등 여러 가지 방식이 제안되어 있다. 터치 패널로서는, 구조가 심플하고, 제어계도 간단한 저항막 방식의 것이 일반적이다. 저저항 방식의 터치 패널에는, 저항막 상에의 전극의 배치 방식에 따라 4선식, 5선식, 8선식 등이 있다.

이 중, 5선식의 터치 패널은, 4선식이나 8선식의 저항막 방식의 터치 패널과 비교해 보면, 조작면측에 배치되는 상부 기판의 도전막은, 단순히 전위 판독 전용으로 되어 있기 때문에, 4선식이나 8선식의 결점인 엣지 슬라이드의 문제가 없다. 이 때문에, 가혹한 사용 환경이나 장기간에 걸친 내구년수가 요망되는 시장에서 사 용되고 있다.

도 11에 5선식 저항막 방식 터치 패널의 구성도를 도시한다. 5선식 저항막 방식 터치 패널(1)은, 상부 기판(11)과 하부 기판(12)으로 구성되어 있다. 하부 기판(12)에는, 유리 기판(21) 상에 투명 저항막(22)이 일면에 형성되어 있고, 투명 저항막(22) 상에 X축 좌표 검출용 전극(23, 24) 및 Y축 좌표 검출용 전극(25, 26)이 형성되어 있다. 상부 기판(11)에는, 필름 기판(31) 상에 투명 저항막(32)이 형성되어 있고, 투명 저항막(32) 상에 좌표 검출용 전극(33)이 형성되어 있다.

먼저, X축 좌표 검출용 전극(23, 24)에 전압을 인가함으로써, 하부 기판(12)에 있어서 투명 저항막(22)의 X축 방향으로 전위 분포가 발생한다. 이때, 하부 기판(12)의 투명 저항막(22)에 있어서 전위를 검출함으로써, 상부 기판(11)의 하부 기판(12)에 대한 접촉 위치의 X좌표를 검출하는 것이 가능해진다. 다음으로, Y축 좌표 검출용 전극(25, 26)에 전압을 인가함으로써, 하부 기판(12)에 있어서 투명 저항막(22)의 Y축 방향으로 전위 분포가 발생한다. 이때, 하부 기판(12)의 투명 저항막(22)에 있어서 전위를 검출함으로써, 상부 기판(11)의 하부 기판(12)에 대한 접촉 위치의 Y좌표를 검출할 수 있다.

이때, 이러한 종류의 터치 패널에서는, 하부 기판(12)의 투명 저항막(22)에 있어서, 어떻게 균일하게 전위 분포를 발생시킬지가 과제로 되고 있다. 하부 기판(12)의 투명 저항막(22)에 대한 전위 분포를 균일하게 하기 위해, 특허 문헌 1에서는, 전위 분포 보정 패턴을 주변에 복수 단(段)에 걸쳐 마련하는 방법이 개시되어 있다.

또한, 특허 문헌 2에서는, 입력면 주위를 둘러싸도록 공통 전극을 마련하는 방법이 개시되어 있고, 특허 문헌 3에서는, 투명 저항막 상에 마련된 절연막에 개구부를 형성하고, 그 부분을 통해 전위를 공급하는 방법이 개시되어 있다.

[특허 문헌 1] 일본 특허 공개 평성 제10-83251호 공보

[특허 문헌 2] 일본 특허 공개 제2001-125724호 공보

[특허 문헌 3] 일본 특허 공개 제2007-25904호 공보

좌표 입력 장치에는, 탑재 장치 등의 소형화 등으로 인해 사이즈 축소가 요구되고 있다. 그러나, 특허 문헌 1에 기재되어 있는 좌표 입력 장치는, 전위 분포 패턴을 주변에 복수 단에 걸쳐 마련할 필요가 있기 때문에, 사이즈의 축소가 곤란하였다.

또한, 특허 문헌 2에 기재되어 있는 입력면 주위를 둘러싸도록 공통 전극을 마련하는 방법에서는, 투명 저항막과 패턴 저항의 저항비를 크게 취하지 않으면 투명 저항막의 전위 분포가 흐트러지는 등의 문제점이 있었다.

또한, 특허 문헌 3에 기재되어 있는 형성된 절연막에 개구부를 마련하는 방법에서는, 상기한 2가지 문제점을 해결할 수 있으나, 제조 프로세스가 복잡해지고, 특히 재료나 제조 상의 저항치의 변동에 의해, 제품 성능의 수율을 저하시키는 요인이 되는 경우가 있었다.

본 발명은 상기한 점을 감안하여 이루어진 것으로, 사이즈가 축소되고, 좌표 위치의 검출 정밀도를 향상시킨 좌표 검출 장치를 높은 생산성으로 제조할 수 있는 제조 방법을 제공하는 것을 목적으로 하는 것이다.

본 발명은, 절연체로 이루어지는 기판 상에 형성된 저항막과, 상기 저항막에 전압을 인가하는 공통 전극을 구비하며, 상기 공통 전극으로부터 상기 저항막에 전위를 공급함으로써, 상기 저항막에 전위 분포를 발생시키고, 상기 저항막의 접촉 위치의 전위를 검출함으로써, 상기 저항막의 접촉 위치 좌표를 검출하는 좌표 검출 장치의 제조 방법으로서, 상기 기판은 사각형 형상이고, 상기 기판의 가장자리부를 따라서 상기 저항막의 소정의 영역을 제거하여, 제1 저항막 제거 영역을 형성하는 공정과, 상기 제1 저항막 제거 영역 상에 상기 공통 전극을 형성하는 공정과, 상기 공통 전극으로부터 상기 저항막에 전압을 인가하고, 상기 저항막의 표면에 복수의 프로브를 접촉시켜, 상기 저항막에서의 전위를 측정하는 공정과, 상기 측정한 전위의 값에 기초하여 연산부에 의해, 상기 저항막에서의 전위 분포가 균일하게 되는 제2 저항막 제거 영역을 산출하는 공정과, 상기 저항막에 레이저 광을 조사(照射)함으로써 저항막을 제거하여, 제2 저항막 제거 영역을 형성하는 공정을 포함하는 것을 특징으로 한다.

또한, 본 발명은, 상기 제2 저항막 제거 영역의 정보를 기억하는 기억 매체를 구비하고,

상기 기억 매체에 기억되어 있는 제2 저항막 제거 영역의 정보에 기초하여, 상기 제2 저항막 제거 영역을 형성하는 공정을 반복해서 행함으로써 복수의 좌표 검출 장치를 제조하는 것을 특징으로 한다.

또한, 본 발명은, 상기 레이저 광에 의해 저항막을 제거하는 공정에 있어서, 상기 기판은, 적어도 이차원 방향으로 이동하는 이동 테이블에 고정되어 있고, 상기 연산부에 의해 산출된 제2 저항막 제거 영역의 정보를 기초로, 제어 회로에 의해 상기 이동 테이블을 구동시키면서, 상기 레이저 광을 조사하는 것을 특징으로 한다.

또한, 본 발명은, 상기 저항막은, ITO, 또는 산화인듐, 산화주석, 산화아연 또는 삼산화안티몬을 포함하는 재료에 의해 구성되어 있는 것을 특징으로 한다.

또한, 본 발명은, 상기 기판 및 상기 저항막은, 가시 영역에 있어서 투명한 것을 특징으로 한다.

또한, 본 발명은, 상기 레이저 광의 파장은, 340 ㎚∼420 ㎚인 것을 특징으로 한다.

본 발명에 따르면, 사이즈가 축소되고, 좌표 위치의 검출 정밀도를 향상시킨 고품질의 좌표 검출 장치를 제조하는 것이 가능해진다.

다음으로, 본 발명을 실시하기 위한 가장 바람직한 형태에 대해서, 이하에 설명한다. 본 실시형태는 좌표 검출 장치의 제조 방법에 관한 것이다.

[제조 장치]

본 실시형태에 있어서의 제조 방법에 이용하는 제조 장치에 대해서, 구체적으로 도 1에 기초하여 설명한다.

본 실시형태에 있어서의 제조 장치는, 유리 기판(131)을 X 방향, Y 방향, Z 방향, θ 방향으로 이동시키는 것이 가능한 이동 테이블이 되는 XYZθ 미동 테이블(51)과, XYZθ 미동 테이블(51)을 제어하는 XYZθ 미동 테이블 제어 회로(55)와, 레이저 광원(52)과, 레이저 광원(52)의 발광을 제어하기 위한 레이저 광원 제어 회로(56)와, 레이저 광원(52)으로부터의 빛을 유리 기판(131) 상에 형성되어 있는 ITO 등으로 이루어지는 투명 저항막(132)에 집광하기 위한 광학계(53)와, 투명 저항막(132)의 표면의 전위를 측정하기 위한 프로브(57)와, 프로브(57)로부터의 신호를 기초로 전위를 측정하는 전위 측정 회로(58)와, 전위 측정 회로(58)에 의해 측정된 전위를 기초로 후술하는 저항막 제거 영역의 범위를 산출하는 연산부(54)와, 연산부(54)로부터의 정보를 기초로, XYZθ 미동 테이블(51)에 의해 유리 기판(131)을 이동시키면서, 레이저 광원(52)으로부터의 레이저 광을 소정의 타이밍에 의해 조사하기 위해서, XYZθ 미동 테이블 제어 회로(55)와 레이저 광원 제어 회로(56)를 제어하는 제어 회로(59), 및 기억 매체(60)에 의해 구성되어 있다.

이러한 구성의 제조 장치에 있어서, XYZθ 미동 테이블(51)에 실린 투명 저항막(132)이 형성되어 있는 유리 기판(131)을 XYZθ 미동 테이블(51)에 의해 이동시키면서, 소정 영역의 투명 저항막(132)에 레이저 광원(52)으로부터 레이저 광을 조사한다. 이 레이저 광은 엑시머 레이저이며, 레이저 광의 파장은 약 355 ㎚이고, 유리 기판(131)은 이 파장의 빛은 투과시키지만, 투명 저항막(132)은 이 파장의 빛에 대하여 투과율이 낮다. 따라서, 이 레이저 광이 조사된 영역에서는, 유리 기판(131)은 레이저 광을 투과시키고, 투과율이 낮은 투명 저항막(132)에 있어서는, 레이저 광을 흡수한다. 이 때문에, 레이저 광의 조사에 의해, 조사된 영역의 투명 저항막(132)은 삭마(ablation)에 의해 유리 기판(131)의 표면으로부터 제거된다. 본 실시형태에서는, 이 파장의 범위 내에서의 355 ㎚의 파장의 레이저 광을 이용하여 투명 저항막(132)을 제거한다.

이렇게 해서, 유리 기판(131) 상에 형성되어 있는 소정 영역의 투명 저항 막(132)을 제거한다. 투명 저항막(132)이 제거되는 영역은, 구체적으로는, 투명 저항막(132)에 접촉시킨 프로브(57)를 통해, 전위 측정 회로(58)에 의해 측정된 투명 저항막(132)의 전위의 정보를 기초로 연산부(54)에 의해 산출된다. 이 때문에, 투명 저항막(132)에 접촉시키는 프로브(57)는 복수 마련되어 있고, 구체적으로는 20개 이상의 프로브(57)가 이차원적으로 배열되어 있다. 연산부(54)에서 산출된 투명 저항막(132)이 제거되는 영역의 정보는, 제어 회로(59)에 전달되고, 제어 회로(59)로부터, XYZθ 미동 테이블 제어 회로(55)와 레이저 광원 제어 회로(56)에, 각각의 제어 정보가 전달된다. 구체적으로는, 전술한 바와 같이, 투명 저항막(132)을 제거하는 영역에 대응하여, 유리 기판(131)을 XYZθ 미동 테이블(51)에 의해 이동시키면서, 레이저 광원(52)으로부터 레이저 광이 조사되도록 정보가 전달된다.

또한, 연산부(54)에 의해 산출된 투명 저항막(132)이 제거되는 영역의 정보는 기억 매체(60)에 기억시켜, 동일 형상, 동일 패턴의 제1 저항막 제거 영역(133) 및 공통 전극(134)이 형성된 것에 대해서는, 기억 매체(60)에 기억되어 있는 정보에 기초하여, 레이저 광원(52)으로부터 레이저 광을 조사하고, 제2 저항막 제거 영역(233)을 형성하는 것도 가능하다. 동일 형상, 동일 패턴의 제1 저항막 제거 영역(133) 및 공통 전극(134)이 형성된 것에 대해서는, 전위 분포가 거의 동일할 것으로 예상되기 때문에, 한장씩 전위를 측정할 필요가 없어지고, 제2 저항막 제거 영역(233)을 형성할 수 있으며, 생산 효율을 높일 수 있다.

[제조 방법]

다음으로, 본 실시형태에 따른 좌표 검출 장치의 제조 방법에 대해서 설명한다. 구체적으로는, 본 실시형태는, 전술한 하부 기판(121)의 제조 방법에 관한 것이다. 본 실시형태에 대해서, 도 2, 도 3, 도 6에 기초하여 설명한다.

먼저, 단계 102(S102)에 나타내는 바와 같이, 유리 기판(131) 상에 스퍼터링 또는 진공 증착 등에 의해 ITO 등의 투명 저항막(132)이 형성된 것에 대해서, 제1 저항막 제거 영역(133)을 형성한다. 이 제1 저항막 제거 영역(133)은, 유리 기판(133)의 가장자리부를 따라서 형성되어 있으며, 이에 따라 저항막(132)의 소정의 영역이 제거된다. 도 3의 (a)는 제1 저항막 제거 영역(133)이 형성된 상태의 상면도이다.

다음으로, 단계 104(S104)에 나타내는 바와 같이, 제1 저항막 제거 영역(133) 상에, Ag-C로 이루어지는 공통 전극(134)을 형성한다. 구체적으로는, Ag-C를 포함하는 페이스트를 이용하여 스크린 인쇄에 의해 인쇄한 후, 베이킹함으로써 형성한다. 도 3의 (b)는 공통 전극(134)이 형성된 상태의 상면도이다.

다음으로, 단계 106(S106)에 나타내는 바와 같이, 전위 측정을 위한 프로브(57)를 투명 저항막(132)의 표면에 접촉시킨다.

다음으로, 단계 108(S108)에 나타내는 바와 같이, 프로브(57)를 통하여, 전위 측정 회로(58)에 의해, 투명 저항막(132)의 전위를 측정한다. 이에 따라, 투명 저항막(132)에 있어서의 전위 분포 상황을 파악할 수 있다. 또한, 이 전위 분포 상황을 파악하기 위해서, 투명 저항막(132)에는, 공통 전극(134)에 의해 전위가 공급되어 있다.

다음으로, 단계 110(S110)에 나타내는 바와 같이, 전위 측정 회로(58)에 의해 얻어진 정보를 기초로, 연산부(54)에서 투명 저항막(132)을 제거하는 영역을 산출한다. 구체적으로는, 연산부(54)에서는, 이론상의 전위 분포와 단계 108에서 측정한 전위 분포가 일치하지 않는 경우, 이론상의 전위 분포에 근접하도록 제2 저항막 제거 영역(233)의 형상이나 피치 등이 산출된다. 이 경우, 이론상의 전위 분포보다도 단계 108에서 측정한 전위 분포 쪽이 높은 경우에는, 제2 저항막 제거 영역(233)의 크기는 넓게 형성되고, 이론상의 전위 분포와 단계 108에서 측정한 전위 분포가 거의 동일한 경우에는, 그 부분에는, 작은 제2 저항막 제거 영역(233)이 형성되거나, 또는 제2 저항막 제거 영역(233)이 형성되지 않는다. 또한, 후술하는 바와 같이, 산출된 투명 저항막(132)을 제거하는 영역의 정보는, 기억 매체(60)에 기억된다.

다음으로, 단계 112(S112)에 나타내는 바와 같이, 유리 기판(131)을 XYZθ 미동 테이블(51)에 의해 이동시키면서, 레이저 광원(52)으로부터 레이저 광을 조사하고, 투명 저항막(132)을 제거하여, 제2 저항막 제거 영역(233)을 형성한다. 구체적으로는, 제어 회로(59)로부터 레이저 광원 제어 회로(56) 및 XYZθ 미동 테이블 제어 회로(55)에 전달된 정보에 기초하여, 레이저 광원(52) 및 XYZθ 미동 테이블(51)이 제어되어, 제2 저항막 제거 영역(233)이 되는 투명 저항막(132)이 제거된다. 도 3의 (c)는 제2 저항막 제거 영역(233)이 형성된 상태의 상면도이다.

이에 따라, 본 실시형태에 있어서의 제1 저항막 제거 영역(133) 및 제2 저항막 제거 영역(233)의 형성 공정은 종료된다. 또한, 제2 저항막 제거 영역(233)은, 도면에 도시하는 바와 같이, 제1 저항막 제거 영역(133) 및 공통 전극(134)의 내측에 형성된다. 이 제2 저항막 제거 영역(233)은, 단계 108에 나타내는 바와 같이 전위를 측정한 후에 형성되기 때문에, 투명 저항막(132) 전체의 전위 분포의 균일성을 한층 더 높일 수 있다. 또한, 단계 102, 단계 104에서 동일한 공정에 의해 제작한 것에 대해서는, 단계 108에서 측정한 전위 정보를 이용할 수 있기 때문에, 단계 108에서는, 샘플이 되는 것의 측정을 행한 후, 그 정보를 기초로 단계 112에서 제2 저항막 제거 영역(233)을 형성함으로써, 생산 효율을 높일 수 있다.

또한, 도 4에, 다른 구성의 제1 저항막 제거 영역(133) 및 제2 저항막 제거 영역(233)의 제조 공정을 도시한다.

구체적으로는, 이러한 제1 저항막 제거 영역(133) 및 제2 저항막 제거 영역(233)은 전술한 제조 공정에 의해 형성되는 것이다. 도 4의 (a)는, 전술한 단계 102에서, 제1 저항막 제거 영역(133)이 형성된 상태를 도시한다. 또한, 도 4의 (b)는, 전술한 단계 104에서, 공통 전극(134)이 형성된 상태를 도시한다. 또한, 도 4의 (c)는, 제1 저항막 제거 영역(133)과 공통 전극(134)이 형성된 것에 대해서, 공통 전극(134)에 전압을 인가한 경우의 전위 분포를 도시하는 것이다. 제1 저항막 제거 영역(133)을 형성함으로써, 저항막(132) 상의 전위 분포의 왜곡은 완화되지만, 도면에 도시하는 바와 같이, 전위 분포는 불균일한 상태가 남아 있는 것이 된다. 이 후, 전술한 단계 112에서, 도 4의 (d)에 도시하는 바와 같이, 제1 저항막 제거 영역(133)에 접속된 제2 저항막 제거 영역(233)을 형성함으로써, 전위 분포는 보다 균일한 것이 된다. 이와 같이, 제2 저항막 제거 영역(233)을 형성함 으로써, 전위 분포를 한층 균일한 것으로 하는 것이 가능해진다.

또한, 단계 110에서 산출된 제2 저항막 제거 영역(233)의 정보를 기억 매체(60)에 기억시키고, 이 기억 매체(60)에 기억시킨 정보에 기초하여, 단계 112에 기재되어 있는 제2 저항막 제거 영역(233)을 형성하는 것도 가능하다. 구체적으로는, 2장째 이후에 대해서는, 제2 저항막 제거 영역(233)을 형성할 때, 기억 매체(60)에 기억되어 있는 제2 저항막 제거 영역(233)의 정보를 기초로, 제2 저항막 제거 영역(233)을 형성하는 것이 가능하고, 단계 108, 단계 110의 공정을 행하지 않고서 제조할 수 있어, 생산 효율을 높일 수 있다.

이 후, 제1 내지 제4 관통 구멍(151-1∼151-4)을 갖는 제1 절연막(135)을 형성한다. 구체적으로는, 절연 페이스트를 이용하여 스크린 인쇄법에 의해 패턴 인쇄한 후, 베이킹함으로써 형성한다.

다음으로, 제1 절연막(135) 상에 Ag로 이루어지는 제1 내지 제4 배선(136-1∼136-4)을 형성한다. 구체적으로는, Ag를 포함하는 도전 페이스트를 스크린 인쇄법에 의해 패턴 인쇄한 후, 베이킹함으로써 형성한다.

다음으로, 제2 절연막(137)을 형성한다. 구체적으로는, 절연 페이스트를 이용하여 스크린 인쇄법에 의해 패턴 인쇄한 후, 베이킹함으로써 형성한다.

이상에 의해 하부 기판(121)을 제작할 수 있다.

[좌표 검출 장치]

다음으로, 본 실시형태에 있어서의 제조 장치에 의해 제조되는 좌표 검출 장치에 대해서 설명한다. 구체적으로는, 후술하는 하부 기판(121)이 본 실시형태에 따른 제조 장치에 의해 제조된다.

(시스템 구성)

도 5는 본 실시형태의 좌표 검출 장치에 있어서 시스템의 구성을 도시한다. 본 실시형태에서는, 좌표 입력 시스템(100)으로서, 소위 5선식 아날로그 저항막 방식의 터치 패널에 대해서 설명한다. 본 실시형태에 있어서의 좌표 입력 시스템(100)은, 패널부(111)와 인터페이스 보드(112)로 구성되어 있다.

패널부(111)는, 하부 기판(121), 상부 기판(122), 스페이서(123), FPC 케이블(124)로 구성되어 있다. 하부 기판(121)과 상부 기판(122)은, 스페이서(123)를 사이에 두고서 접착되어 있다. 스페이서(123)는, 절연성의 양면 테이프 등으로 구성되고, 하부 기판(121)과 상부 기판(122) 사이에 소정의 간극을 갖게 하면서, 하부 기판(121)과 상부 기판(122)을 접착한다. 또한, FPC 케이블(124)은, 플렉시블 프린트 기판 상에 제1∼제5 배선을 형성한 구성으로 되어 있고, 하부 기판(121)에, 예컨대 이방성 도전막 등을 열압착함으로써 접속되어 있다.

(하부 기판(121))

다음으로, 하부 기판(121)의 구성을 도 6에 기초하여 설명한다. 도 6의 (A)는 하부 기판(121)의 평면도이고, 도 6의 (B)는 선 A-A에서 절단한 단면도이며, 도 6의 (C)는 선 B-B에서 절단한 단면도이고, 도 6의 (D)는 선 C-C에서 절단한 단면도이며, 도 6의 (E)는 선 D-D에서 절단한 단면도이다.

하부 기판(121)은, 유리 기판(131), 투명 저항막(132), 저항막 제거 영역(133), 공통 전극(134), 제1 절연막(135), 배선(136), 제2 절연막(137)으로 구성 되어 있다. 유리 기판(131)에는, 투명 저항막(132)이 대략 전체면에 걸쳐 형성되어 있다. 투명 저항막(132)으로서는, 예컨대 ITO(인듐 주석 산화물) 등을 진공 증착 등의 수법에 의해 형성한 것이고, 가시 영역에 있어서의 빛을 투과시키며, 소정의 저항을 갖는 막이다.

(제1 저항막 제거 영역(133))

제1 저항막 제거 영역(133)은, 유리 기판(131)의 둘레 가장자리부에 형성되어 있다. 제1 저항막 제거 영역(133) 상에는, 공통 전극(134)이 형성되어 있다. 본 실시형태에서는, 도 7에 도시하는 바와 같이, 상호 인접하는 제1 저항막 제거 영역(133) 사이의 간격(W), 즉 후술하는 바와 같이, 이 사이에 형성되는 전위를 공급하는 영역의 폭은 동일 폭으로 형성되어 있고, 패널부(121)에 있어서의 제1 변(171-1), 제2 변(171-2), 제3 변(171-3), 제4 변(171-4)의 양단 주변에 있어서는, 형성되는 제1 저항막 제거 영역(133)의 피치가 넓고, 중심부에 근접함에 따라서 좁아지도록 형성되어 있다. 구체적으로는, 양단으로부터 중심부를 향해서, 제1 저항막 제거 영역(133)의 피치 P1, P2, P3, P4…가 (P1＞P2＞P3＞P4…)가 되도록 형성되어 있다.

(제2 저항막 제거 영역(233))

제2 저항막 제거 영역(233)은, 제1 저항막 제거 영역(133) 및 공통 전극(134)보다도 내측에 마련되어 있고, 제1 저항막 제거 영역(133) 사이에서의 전위 공급을 방해하는 패턴으로 형성된다. 이 제2 저항막 제거 영역(233)에 의한 전위 공급의 방해 정도에 따라, 저항막(132)에 있어서의 균일성을 높일 수 있다.

따라서, 제1 저항막 제거 영역(133)과 제2 저항막 제거 영역(233)에 의해, 저항막(132) 전체의 전위 분포의 균일성을 높이는 것이 가능해진다.

(전위를 공급하는 영역)

전위를 공급하는 영역은, 상호 인접하는 제1 저항막 제거 영역(133) 사이에 있어서의 투명 저항막(132)의 영역 및 제2 저항막 제거 영역(233) 사이에 있어서의 투명 저항막(132)의 영역이며, 이 영역을 통해 전위가 투명 저항막(132) 전체에 공급된다. 구체적으로, 도 7에 기초하여 설명하면, 본 실시형태에 있어서, 패널부(121)에 있어서의 제1 변(171-1), 제2 변(171-2), 제3 변(171-3), 제4 변(171-4)의 양단 주변에서는, 전위를 공급하는 영역은 넓은 피치로 형성되고, 중앙부에서는 좁은 피치로 형성되어 있다. 이러한 구성으로 함으로써, 전위 분포가 크게 내부로 왜곡되기 쉬운 부위인 제1 변(171-1), 제2 변(171-2), 제3 변(171-3), 제4 변(171-4)에서의 전위 분포의 왜곡을 저감하여, 투명 저항막(132)에서의 전위 분포를 균일하게 할 수 있다. 이에 따라, 정확한 좌표 위치를 검출하는 것이 가능해진다.

또한, 제1 저항막 제거 영역(133) 및 제2 저항막 제거 영역(233)의 형상은, 도 7에 도시하는 형상에 한정되는 것은 아니며, 투명 저항막(132)에서의 전위의 분포가 균일해지는 형상이면 된다.

(공통 전극(134))

공통 전극(134)은, 예컨대 Ag-C로 구성되어 있고, 제1 저항막 제거 영역(133)의 위에, 그리고 제1 저항막 제거 영역(133) 사이에 있어서 투명 저항막(132)의 위에 형성된다.

(제1 절연막(135))

제1 절연막(135)은, 제1 저항막 제거 영역(133)의 상부에 공통 전극(134)을 덮도록 적층하여 형성한다. 제1 절연막(135)에는, 하부 기판(121)의 4개의 모서리부에 제1 내지 제4 관통 구멍(151-1 내지 151-4)이 형성되어 있다. 제1 내지 제4 관통 구멍(151-1 내지 151-4)은 구동 전압 인가부를 구성하고 있다.

(제1 내지 제4 배선(136-1 내지 136-4))

제1 배선(136-1)은, 예컨대 Ag 등의 저저항 재료로 구성되어 있고, 제1 절연막(135)의 상부에, 하부 기판(121)의 제1 변(171-1)을 따라서 형성되어 있다. 이때, 제1 배선(136-1)은, 제1 절연막(135)에 형성된 제1 관통 구멍(151-1)을 메우도록 형성되어 있다. 또한, 제1 배선(136-1)은, FPC 케이블(124)의 제1 배선에 접속되어 있다.

제2 배선(136-2)은, 예컨대 Ag 등의 저저항 재료로 구성되어 있고, 제1 절연막(135)의 상부에, 하부 기판(121)의 제1 변(171-1)에 대향하는 제2 변(171-2)을 따라서 형성된다. 이때, 제2 배선(136-2)은, 제1 절연막(135)에 형성된 제2 관통 구멍(151-2)을 메우도록 형성되어 있다. 제2 배선(136-2)은, FPC 케이블(124)의 제2 배선에 접속되어 있다.

제3 배선(136-3)은, 예컨대 Ag 등의 저저항 재료로 구성되어 있고, 제1 절연막(135)의 상부에, 하부 기판(121)의 제1 변(171-1), 제2 변(171-2)에 직교하는 제3 변(171-3)의 제2 변(171-2)측 절반을 따라서 형성되어 있다. 제3 배선(136-3)은, 제1 절연막(135)에 형성된 제3 관통 구멍(151-3)을 메우도록 형성되어 있다. 또한, 제3 배선(136-3)은, FPC 케이블(124)의 제3 배선에 접속되어 있다.

제4 배선(136-4)은, 예컨대 Ag 등의 저저항 재료로 구성되어 있고, 제1 절연막(135)의 상부에, 하부 기판(121)의 제1 변(171-1), 제2 변(171-2)에 직교하는 제3 변(171-3)의 제1 변(171-1)측 절반을 따라서 형성되어 있다. 제4 배선(136-4)은, 제1 절연막(135)에 형성된 제3 관통 구멍(151-3)을 메우도록 형성되어 있다. 또한, 제4 배선(136-4)은, FPC 케이블(124)의 제4 배선에 접속되어 있다.

제2 절연막(137)은, 제1 절연막(135)의 상부에 제1 배선(136-1), 제2 배선(136-2), 제3 배선(136-3), 제4 배선(136-4)을 덮도록 형성되어 있다. 또한, 제2 절연막(137)의 상부에 스페이서(123)를 사이에 두고서, 상부 기판(122)이 접착된다.

(상부 기판(122))

다음으로, 상부 기판(122)의 구성에 대해서, 도 8에 기초하여 설명한다. 도 8의 (A)는 상부 기판(122)의 상면도이고, 도 8의 (B)는 상부 기판(122)의 단면도이다. 상부 기판(122)은, 필름 기판(211), 투명 저항막(212), 전극(213)에 의해 구성되어 있다. 필름 기판(211)은, 예컨대 PET 등의 가요성을 갖는 수지 필름으로 구성되어 있다. 필름 기판(211)의 하부 기판(121)에 대향하는 측의 면에는, 그 전체면에 걸쳐 투명 저항막(212)이 형성되어 있다. 투명 저항막(212)은, ITO 등의 투명 도전 재료에 의해 구성되어 있다. 전극(213)은, 상부 기판(122)의 투명 저항막(212) 상에서, X1 방향의 단부에 배치되어 있고, 도시하지 않은 컨택트를 통해 하부 기판(121)에 접속된 FPC 케이블(124)의 제5 배선에 접속되어 있다. 이 상부 기판(122)을 프로브로 하여 인터페이스 보드(112)에 의해 하부 기판(121)의 전위를 검출함으로써 좌표 위치가 검출된다.

(검출 절차)

다음으로, 본 실시형태의 좌표 검출 장치에 있어서 좌표 위치 검출의 절차에 대해서 설명한다. 도 9는 인터페이스 보드(112)의 처리 흐름도이고, 도 10은 하부 기판(121)의 전위 분포를 도시하는 도면이다. 도 10의 (a)는 X좌표 검출시, 도 10의 (b)는 Y좌표 검출시의 전위 분포를 나타낸다.

인터페이스 보드(112)는, 단계 S1-1에서 제1 배선(136-1) 및 제2 배선(136-2)에 전압(Vx)을 인가하고, 제3 배선(136-3), 제4 배선(136-4)을 접지한다. 이에 따라, 투명 저항막(132)에, 도 10의 (a)에 파선으로 나타내는 바와 같은 균등한 전계 분포를 발생시킬 수 있다. 또한, 종래의 전위 분포는, 도 10의 (a)에 일점 쇄선으로 나타내는 바와 같이 왜곡되어 있었다. 따라서, 본 실시예에 따르면, 정확한 X좌표 검출이 가능해진다.

다음으로, 인터페이스 보드(112)는, 단계 S1-2에서 하부 기판(121)의 전위를 검출하고, 단계 S1-3에서 하부 기판(121)의 전위에 따라 X좌표를 검출한다.

다음으로, 인터페이스 보드(112)는, 단계 S1-4에서 제1 배선(136-1) 및 제4 배선(136-4)에 전압(Vy)을 인가하고, 제2 배선(136-2), 제3 배선(136-3)을 접지한다. 이에 따라, 투명 저항막(132)에, 도 10의 (b)에 파선으로 나타내는 바와 같은 균등한 전계 분포를 발생시킬 수 있다. 또한, 종래의 전위 분포는, 도 10의 (b)에 일점 쇄선으로 나타내는 바와 같이 왜곡되어 있었다. 따라서, 본 실시예에 따르 면, 정확한 Y좌표 검출이 가능해진다.

다음으로, 인터페이스 보드(112)는 단계 S1-5에서 하부 기판(121)의 전위를 검출하고, 단계 S1-6에서 하부 기판(121)의 전위에 따라 Y좌표를 검출한다.

본 실시예에 따르면, 공통 전극(134) 상에 배선(136-1∼136-4)을 적층한 구성으로 되어 있기 때문에, 패널부(121)의 사이즈를 축소할 수 있다. 또한, 제1 저항막 제거 영역(133) 뿐만 아니라, 제2 저항막 제거 영역(233)을 형성함으로써, X좌표 검출시 또는 Y좌표 검출시에 하부 기판(121)의 투명 저항막(132)에 인가되는 전위 분포를, 검출 영역에 있어서 한층 더 균등하게 할 수 있기 때문에, 정확한 좌표 검출이 가능해진다.

또한, 본 실시형태에서는, 투명 저항막으로서, ITO를 이용하였으나, 이 외에, 산화인듐, 산화주석, 산화아연, 또는 삼산화안티몬을 포함하는 재료이며, 가시 영역에 있어서 투명해지는 재료이면, 동일한 효과를 얻을 수 있다.

이상, 본 발명의 실시에 따른 형태에 대해서 설명하였으나, 상기 내용은 발명의 내용을 한정하는 것이 아니다.

도 1은 본 실시형태에 있어서의 제조 방법에 이용되는 제조 장치의 구성도.

도 2는 본 실시형태에 있어서의 제조 방법의 흐름도.

도 3은 본 실시형태에 있어서의 제조 방법에 의해 형성된 제1 저항막 제거 영역(133) 및 제2 저항막 제거 영역(233)의 상면도.

도 4는 본 실시형태에 있어서의 제조 방법에 의해 형성된 다른 제1 저항막 제거 영역(133) 및 제2 저항막 제거 영역(233)의 상면도.

도 5는 본 실시형태의 제조 방법에 의해 제조되는 좌표 검출 장치의 시스템 구성도.

도 6은 패널부(111)의 구성도.

도 7은 제1 저항막 제거 영역(133) 및 제2 저항막 제거 영역(233)의 주요부 평면도.

도 8은 상부 기판(122)의 구성도.

도 9는 인터페이스 보드(112)의 처리 흐름도.

도 10은 하부 기판(121)의 전위 분포의 상태도.

도 11은 5선식 저항막 방식 터치 패널의 구성도.

<도면의 주요 부분에 대한 부호의 설명>

51: XYZθ 테이블

52: 레이저 광원

53: 광학계

54: 연산부

55: XYZθ 테이블 제어 회로

56: 레이저 광원 제어 회로

57: 프로브

58: 전위 측정 회로

59: 제어 회로

60: 기억 매체

131: 유리 기판

132: 투명 저항막

Claims

절연체로 이루어지는 기판 상에 형성된 저항막과, 상기 저항막에 전압을 인가하는 공통 전극을 구비하며, 상기 공통 전극으로부터 상기 저항막에 전위를 공급함으로써, 상기 저항막에 전위 분포를 발생시키고, 상기 저항막의 접촉 위치의 전위를 검출함으로써, 상기 저항막의 접촉 위치 좌표를 검출하는 좌표 검출 장치의 제조 방법으로서,

상기 기판은 사각형 형상이고, 상기 기판의 가장자리부를 따라서 상기 저항막의 소정의 영역을 제거하여, 제1 저항막 제거 영역을 형성하는 공정과,

상기 제1 저항막 제거 영역 상에 상기 공통 전극을 형성하는 공정과,

상기 공통 전극으로부터 상기 저항막에 전압을 인가하고, 상기 저항막의 표면에 복수의 프로브를 접촉시켜, 상기 저항막에서의 전위를 측정하는 공정과,

상기 측정한 전위의 값에 기초하여 연산부에 의해, 상기 저항막에서의 전위 분포가 균일하게 되는 제2 저항막 제거 영역을 산출하는 공정과,

상기 저항막에 레이저 광을 조사(照射)함으로써 저항막을 제거하여, 제2 저항막 제거 영역을 형성하는 공정

을 포함하고,

상기 제2 저항막 제거 영역을 형성하는 공정은, 상기 제1 저항막 제거 영역 및 상기 공통 전극보다 내측에, 또한, 상호 인접하는 상기 제1 저항막 제거 영역 사이에 상기 제2 저항막 제거 영역을 형성하는 것을 특징으로 하는 좌표 검출 장치의 제조 방법.
제1항에 있어서, 상기 제2 저항막 제거 영역의 정보를 기억하는 기억 매체를 구비하고,

상기 기억 매체에 기억되어 있는 제2 저항막 제거 영역의 정보에 기초하여, 상기 제2 저항막 제거 영역을 형성하는 공정을 반복해서 행함으로써 복수의 좌표 검출 장치를 제조하는 것을 특징으로 하는 좌표 검출 장치의 제조 방법.
제1항 또는 제2항에 있어서, 상기 레이저 광에 의해 저항막을 제거하는 공정에 있어서, 상기 기판은, 적어도 이차원 방향으로 이동하는 이동 테이블에 고정되어 있고,

상기 연산부에 의해 산출된 제2 저항막 제거 영역의 정보를 기초로, 제어 회로에 의해 상기 이동 테이블을 구동시키면서, 상기 레이저 광을 조사하는 것을 특징으로 하는 좌표 검출 장치의 제조 방법.
제1항 또는 제2항에 있어서, 상기 저항막은, ITO, 또는 산화인듐, 산화주석, 산화아연 또는 삼산화안티몬을 포함하는 재료에 의해 구성되어 있는 것을 특징으로 하는 좌표 검출 장치의 제조 방법.
제1항 또는 제2항에 있어서, 상기 기판 및 상기 저항막은, 가시 영역에 있어서 투명한 것을 특징으로 하는 좌표 검출 장치의 제조 방법.
제1항 또는 제2항에 있어서, 상기 레이저 광의 파장은, 340 ㎚∼420 nm인 것을 특징으로 하는 좌표 검출 장치의 제조 방법.
제1항 또는 제2항에 있어서, 상기 저항막에 전위를 공급하는 영역은, 상호 인접하는 상기 제1 저항막 제거 영역 사이에 있어서의 상기 저항막의 영역 및 상기 제2 저항막 제거 영역 사이에 있어서의 상기 저항막의 영역이고,

상기 저항막에 전위를 공급하는 영역의 피치는, 상기 기판의 단부로부터 중앙부에 근접함에 따라 좁아지는 것을 특징으로 하는 좌표 검출 장치의 제조 방법.
제1항 또는 제2항에 있어서, 상기 제2 저항막 제거 영역을 형성하는 공정은, 상기 제1 저항막 제거 영역에 접촉하도록 상기 제2 저항막 제거 영역을 형성하는 것을 특징으로 하는 좌표 검출 장치의 제조 방법.