JP5065152B2 - 座標検出装置の製造方法 - Google Patents

Description

本発明は、座標検出装置を製造するための製造方法に関する。

例えば、コンピュータシステムの入力デバイスとして、タッチパネルがある。タッチパネルは、ディスプレイ上に搭載されて、ディスプレイ上の座標位置を検出し、座標位置に応じた検出信号を取得できる。直接入力を可能として、簡単に、かつ、直感的な入力が可能となるものである。

タッチパネルには、抵抗膜方式、光学方式、容量結合方式など種々の方式が提案されている。タッチパネルとしては、構造がシンプルで、制御系も簡単な抵抗膜方式のものが一般的である。低抵抗方式のタッチパネルには、抵抗膜上への電極の配置の仕方により４線式、５線式、８線式等がある。

このうち、５線式のタッチパネルは、４線式や８線式の抵抗膜方式のタッチパネルと比較して、操作面側に配置される上部基板の導電膜は、単に電位読取専用となっているため、４線式や８線式の欠点であるエッジ摺動の課題がない。このため、厳しい使用環境や長期にわたる耐久年数が望まれる市場において使用されている。

図１１に５線式抵抗膜方式タッチパネルの構成図を示す。５線式抵抗膜方式タッチパネル１は、上部基板１１と下部基板１２から構成されている。下部基板１２には、ガラス基板２１上に透明抵抗膜２２が一面に形成されており、透明抵抗膜２２上にＸ軸座標検出用電極２３、２４及びＹ軸座標検出用電極２５、２６が形成されている。上部基板１１には、フィルム基板３１上に透明抵抗膜３２が形成されており、透明抵抗膜３２上に座標検出用電極３３が形成されている。

最初に、Ｘ軸座標検出用電極２３、２４に電圧を印加することにより、下部基板１２における透明抵抗膜２２のＸ軸方向に電位分布が発生する。このとき、下部基板１２の透明抵抗膜２２における電位を検出することにより、上部基板１１の下部基板１２への接触位置のＸ座標を検出することが可能となる。次に、Ｙ軸座標検出用電極２５、２６に電圧を印加することにより、下部基板１２における透明抵抗膜２２Ｙ軸方向に電位分布が発生する。このとき、下部基板１２の透明抵抗膜２２における電位を検出することにより、上部基板１１の下部基板１２への接触位置のＹ座標を検出することができる。

この際、この種のタッチパネルでは、下部基板１２の透明抵抗膜２２において、いかに均一に電位分布を発生させるかが課題となっている。下部基板１２の透明抵抗膜２２への電位分布を均一にするために、特許文献１では、電位分布補正パターンを周辺に複数段にわたって設ける方法が開示されている。

また、特許文献２では、入力面の周囲を囲むように共通電極を設ける方法が開示されており、特許文献３では、透明抵抗膜上に設けられた絶縁膜に開口部を形成し、その部分より電位を供給する方法が開示されている。
特開平１０−８３２５１号公報 特開２００１−１２５７２４号公報 特開２００７−２５９０４号公報

座標入力装置には、搭載装置などの小型化などから狭額化が求められている。しかしながら、特許文献１に記載されている座標入力装置は、電位分布パターンを周辺に複数段にわたって設ける必要があるため、狭額化が困難であった。

また、特許文献２に記載されている入力面の周囲を囲む用に共通電極を設ける方法では、透明抵抗膜とパターン抵抗との抵抗比を大きくとらないと透明抵抗膜の電位分布が乱れる等の問題点があった。

更に、特許文献３に記載されている形成された絶縁膜に開口部を設ける方法では、上記の２つの問題点を解決することができるものの、製造プロセスが複雑となり、特に、材料や製造上の抵抗値のバラツキにより、製品性能の歩留まりを低下させる要因となる場合があった。

本発明は上記点に鑑みてなされたものであり、狭額化され、座標位置の検出精度を向上させた座標検出装置を高い生産性で製造することが可能な製造方法を提供することを目的とするものである。

本発明は、絶縁体からなる基板上に形成された抵抗膜と、前記抵抗膜に電圧を印加する共通電極と、前記共通電極より前記抵抗膜に電位を供給することにより、前記抵抗膜に電位分布を発生させ、前記抵抗膜の接触位置の電位を検出することにより、前記抵抗膜の接触位置座標を検出する座標検出装置の製造方法において、前記基板は四角形状であり、前記基板の縁部に沿って前記抵抗膜の所定の領域を除去して、第１の抵抗膜除去領域を形成する工程と、前記第１の抵抗膜除去領域上に前記共通電極を形成する工程と、前記共通電極より前記抵抗膜に電圧を印加し、前記抵抗膜の表面に複数のプローブを接触させて、前記抵抗膜における電位を測定する工程と、前記第１の抵抗膜除去領域及び前記共通電極の内側において、前記測定した電位の値に基づき演算部により、前記抵抗膜における電位分布が均一となるような第２の抵抗膜除去領域を算出する工程と、前記抵抗膜にレーザー光を照射することにより抵抗膜を除去して、第２の抵抗膜除去領域を形成する工程と、を有し、前記第２の抵抗膜除去領域は、前記第１の抵抗膜除去領域に沿って形成されていることを特徴とする。

また、本発明は、前記第２の抵抗膜除去領域の情報を記憶する記憶媒体を備え、
前記記憶媒体に記憶されている第２の抵抗膜除去領域の情報に基づき、前記第２の抵抗膜除去領域を形成する工程を繰返し行うことにより複数の座標検出装置を製造することを特徴とする。

また、本発明は、前記第２の抵抗膜除去領域は、前記第１の抵抗膜除去領域間からの電位の供給を妨げるようなパターンにより形成されていることを特徴とする。

また、本発明は、前記抵抗膜における電位を測定する工程において測定された電位が、所望とする電位よりも高い場合に、前記第２の抵抗膜除去領域が形成されることを特徴とする。

また、本発明は、前記レーザー光の波長は、３４０〜４２０〔ｎｍ〕であることを特徴とする。

本発明によれば、狭額化され、座標位置の検出精度を向上させた高品質な座標検出装置を製造することが可能となる。

次に、本発明を実施するための最良の形態について、以下に説明する。本実施の形態は、座標検出装置の製造方法に関するものである。

〔製造装置〕
本実施の形態における製造方法に用いる製造装置について、具体的に図１に基づき説明する。

本実施の形態における製造装置は、ガラス基板１３１をＸ方向、Ｙ方向、Ｚ方向、θ方向に移動させることが可能な移動テーブルとなるＸＹＺθ微動テーブル５１と、ＸＹＺθ微動テーブル５１の制御を行うＸＹＺθ微動テーブル制御回路５５と、レーザー光源５２と、レーザー光源５２の発光を制御するためのレーザー光源制御回路５６と、レーザー光源５２からの光をガラス基板１３１上に形成されているＩＴＯ等からなる透明抵抗膜１３２に集光するための光学系５３と、透明抵抗膜１３２の表面の電位を測定するためのプローブ５７と、プローブ５７からの信号をもとに電位の測定を行う電位測定回路５８と、電位測定回路５８により測定された電位をもとに後述する抵抗膜除去領域の範囲を算出する演算部５４と、演算部５４からの情報をもとに、ＸＹＺθ微動テーブル５１によりガラス基板１３１を移動させつつ、レーザー光源５２からのレーザー光を所定のタイミングにより照射するため、ＸＹＺθ微動テーブル制御回路５５とレーザー光源制御回路５６との制御を行う制御回路５９、記憶媒体６０により構成されている。

このような構成の製造装置において、ＸＹＺθ微動テーブル５１に載せられた透明抵抗膜１３２の形成されているガラス基板１３１をＸＹＺθ微動テーブル５１により移動させつつ、所定の領域の透明抵抗膜１３２にレーザー光源５２からレーザー光の照射を行う。このレーザー光はエキシマレーザーであり、レーザー光の波長は、約３５５〔ｎｍ〕であり、ガラス基板１３１は、この波長の光は透過するものの、透明抵抗膜１３２は、この波長の光に対し低い透過率となる。よって、このレーザー光の照射された領域では、ガラス基板１３１はレーザー光を透過し、透過率の低い透明抵抗膜１３２においては、レーザー光を吸収する。このため、レーザー光の照射により、照射された領域の透明抵抗膜１３２はアブレーションによりガラス基板１３１の表面から除去される。本実施の形態においては、この波長の範囲内における３５５〔ｎｍ〕の波長のレーザー光を用いて透明抵抗膜１３２の除去を行う。

このようにして、ガラス基板１３１上に形成されている所定の領域の透明抵抗膜１３２の除去を行う。透明抵抗膜１３２の除去される領域は、具体的には、透明抵抗膜１３２に接触させたプローブ５７を介し、電位測定回路５８により測定された透明抵抗膜１３２の電位の情報をもとに演算部５４により算出される。このため、透明抵抗膜１３２に接触させるプローブ５７は複数設けられており、具体的には、２０本以上のプローブ５７が二次元的に配列されている。演算部５４において算出された透明抵抗膜１３２の除去される領域の情報は、制御回路５９に伝達され、制御回路５９より、ＸＹＺθ微動テーブル制御回路５５とレーザー光源制御回路５６に、各々の制御情報が伝達される。具体的には、上述したように、透明抵抗膜１３２を除去する領域に対応して、ガラス基板１３１をＸＹＺθ微動テーブル５１により移動させながら、レーザー光源５２からレーザー光が照射されるような情報が伝達される。

尚、演算部５４により算出された透明抵抗膜１３２の除去される領域の情報は、記憶媒体６０に記憶させ、同一形状、同一パターンの第１の抵抗膜除去領域１３３及び共通電極１３４が形成されたものについては、記憶媒体６０に記憶されている情報に基づき、レーザー光源５２よりレーザー光を照射し、第２の抵抗膜除去領域２３３を形成することも可能である。同一形状、同一パターンの第１の抵抗膜除去領域１３３及び共通電極１３４が形成されたものについては、ほぼ同様の電位分布となることが予想されるため、一枚ごとに電位の測定をする必要がなくなり、第２の抵抗膜除去領域２３３を形成することができ、生産効率を高めることができる。

〔製造方法〕
次に、本実施の形態に係る座標検出装置の製造方法について説明する。具体的には、本実施の形態は、上述した下部基板１２１の製造方法に関するものである。本実施の形態について、図２、図３、図６に基づき説明する。

最初に、ステップ１０２（Ｓ１０２）に示すように、ガラス基板１３１上にスパッタリング又は真空蒸着等によりＩＴＯ等の透明抵抗膜１３２の形成されたものについて、第１の抵抗膜除去領域１３３を形成する。この第１の抵抗膜除去領域１３３は、ガラス基板１３３の縁部に沿って形成されており、これにより抵抗膜１３３の所定の領域が除去される。図３（ａ）に第１の抵抗膜除去領域１３３が形成された状態の上面図を示す。

次に、ステップ１０４（Ｓ１０４）に示すように、第１の抵抗膜除去領域１３３上に、Ａｇ−Ｃからなる共通電極１３４を形成する。具体的には、Ａｇ−Ｃを含むペーストを用いスクリーン印刷により印刷した後、ベークをすることにより形成する。図３（ｂ）に共通電極１３４が形成された状態の上面図を示す。

次に、ステップ１０６（Ｓ１０６）に示すように、電位測定のためのプローブ５７を透明抵抗膜１３２の表面に接触させる。

次に、ステップ１０８（Ｓ１０８）に示すように、プローブ５７を介し、電位測定回路５８により、透明抵抗膜１３２の電位の測定を行う。これにより、透明抵抗膜１３２における電位分布状況を把握することができる。尚、この電位分布状況を把握するために、透明抵抗膜１３３には、共通電極１３４により電位が供給されている。

次に、ステップ１１０（Ｓ１１０）に示すように、電位測定回路５８により得られた情報をもとに、演算部５４において透明抵抗膜１３２を除去する領域が算出する。具体的には、演算部５４においては、理論上の電位分布とステップ１０８において測定した電位分布とが一致しない場合、理論上の電位分布に近づくように第２の抵抗膜除去領域２３３の形状やピッチ等が算出される。この場合、理論上の電位分布よりもステップ１０８において測定した電位分布の方が高い場合には、第２の抵抗膜除去領域２３３の大きさは広く形成され、理論上の電位分布とステップ１０８において測定した電位分布がほぼ同じである場合には、その部分には、小さな第２の抵抗膜除去領域２３３が形成されるか、または第２の抵抗膜除去領域２３３が形成されない。尚、後述するように、算出された透明抵抗膜１３２を除去する領域の情報は、記憶媒体６０に記憶される。

次に、ステップ１１２（Ｓ１１２）に示すように、ガラス基板１３１をＸＹＺθ微動テーブル５１により移動させながら、レーザー光源５２からレーザー光を照射し、透明抵抗膜１３２の除去を行い、第２の抵抗膜除去領域２３３を形成する。具体的には、制御回路５９からレーザー光源制御回路５６及びＸＹＺθ微動テーブル制御回路５５に伝達された情報に基づき、レーザー光源５２及びＸＹＺθ微動テーブル５１の制御が行われ、第２の抵抗膜除去領域２３３となる透明抵抗膜１３２の除去が行われる。図３（ｃ）に第２の抵抗膜除去領域２３３が形成された状態の上面図を示す。

これにより、本実施の形態における第１の抵抗膜除去領域１３３及び第２の抵抗膜除去領域２３３の形成工程は終了する。尚、第２の抵抗膜除去領域２３３は、図に示すように、第１の抵抗膜除去領域１３３及び共通電極１３４の内側に形成される。この第２の抵抗膜除去領域２３３は、ステップ１０８に示すように電位の測定を行った後に形成されるため、透明抵抗膜１３２全体の電位分布の均一性をより一層高めることができる。また、ステップ１０２、ステップ１０４において同じ工程により作製したものについては、ステップ１０８における電位の測定した情報を利用することができるため、ステップ１０８においては、サンプルとなるものの測定を行った後、その情報をもとにステップ１１２における第２の抵抗膜除去領域２３３を形成することにより、生産効率を高めることができる。

また、図４に、別の構成の第１の抵抗膜除去領域１３３及び第２の抵抗膜除去領域２３３の製造工程を示す。

具体的には、上述の製造工程により形成されるものである。図４（ａ）は、上述のステップ１０２において、第１の抵抗膜除去領域１３３が形成された状態を示す。また、図４（ｂ）は、上述のステップ１０４において、共通電極１３４が形成された状態を示す。また、図４（ｃ）は、第１の抵抗膜除去領域１３３と共通電極１３４の形成されたものについて、共通電極１３４に電圧を印加した場合の電位分布を示すものである。第１の抵抗膜除去領域１３３を形成することにより、抵抗膜１３２上の電位分布の歪みは緩和されるものの、図に示すように、電位分布は不均一な状態が残ったものとなる。この後、上述のステップ１１２において、図４（ｄ）に示すように、第１の抵抗膜除去領域１３３に接続した第２の抵抗膜除去領域２３３を形成することにより、電位分布はより均一なものとなる。このように、第２の抵抗膜除去領域２３３を形成することにより、電位分布を一層均一なものとすることが可能となる。

尚、ステップ１１０において算出された第２の抵抗膜除去領域２３３の情報を記憶媒体６０に記憶させ、この記憶媒体６０に記憶させた情報に基づき、ステップ１１２に記載されている第２の抵抗膜除去領域２３３の形成を行うことも可能である。具体的には、２枚目以降については、第２の抵抗膜除去領域２３３を形成する際、記憶媒体６０に記憶されている第２の抵抗膜除去領域２３３の情報をもとに、第２の抵抗膜除去領域２３３を形成することが可能であり、ステップ１０８、ステップ１１０の工程を行うことなく製造することができ、生産効率を高めることができる。

この後、第１から第４の貫通孔１５１−１〜１５１−４を有する第１の絶縁膜１３５を形成する。具体的には、絶縁ペーストを用いスクリーン印刷法によりパターン印刷したのち、ベークを行うことにより形成する。

次に、第１の絶縁膜１３５上にＡｇからなる第１から第４の配線１３６−１〜１３６−４を形成する。具体的には、Ａｇを含む導電ペーストをスクリーン印刷法によりパターン印刷した後、ベークを行うことにより形成する。

次に、第２の絶縁膜１３７を形成する。具体的には、絶縁ペーストを用いスクリーン印刷法によりパターン印刷したのち、ベークを行うことにより形成する。

以上により下部基板１２１を作製することができる。

〔座標検出装置〕
次に、本実施の形態における製造装置により製造される座標検出装置について説明する。具体的には、後述する下部基板１２１が本実施の形態による製造装置により製造される。

（システム構成）
図５は、本実施の形態における座標検出装置におけるシステムの構成を示す。本実施の形態では、座標入力システム１００として、いわゆる５線式アナログ抵抗膜方式のタッチパネルについて説明する。本実施の形態における座標入力システム１００は、パネル部１１１とインタフェースボード１１２から構成されている。

パネル部は、１１１は、下部基板１２１、上部基板１２２、スペーサ１２３、ＦＰＣケーブル１２４から構成されている。下部基板１２１と上部基板１２２とは、スペーサ１２３を介して接着されている。スペーサ１２３は、絶縁性の両面テープなどから構成され、下部基板１２１と上部基板１２２との間に所定の間隙を持たせつつ、下部基板１２１と上部基板１２２とを接着する。また、ＦＰＣケーブル１２４は、フレキシブルプリント基板上に第１〜第５の配線を形成した構成とされており、下部基板１２１に例えば、異方性導電膜等を熱圧着することにより接続されている。

（下部基板１２１）
次に、下部基板１２１の構成を図６に基づき説明する。図６（Ａ）は下部基板１２１の平面図であり、図６（Ｂ）は線Ａ−Ａにおいて切断した断面図であり、図６（Ｃ）は線Ｂ−Ｂにおいて切断した断面図であり、図６（Ｄ）は線Ｃ−Ｃにおいて切断した断面図であり、図６（Ｅ）は線Ｄ−Ｄにおいて切断した断面図である。

下部基板１２１は、ガラス基板１３１、透明抵抗膜１３２、抵抗膜除去領域１３３、共通電極１３４、第１絶縁膜１３５、配線１３６、第２絶縁膜１３７から構成されている。ガラス基板１３１には、透明抵抗膜１３２が略全面にわたって形成されている。透明抵抗膜１３２としては、例えば、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）等を真空蒸着等の手法により形成したものであり、可視域における光を透過すると共に、所定の抵抗を有する膜である。

（第１の抵抗膜除去領域１３３）
第１の抵抗膜除去領域１３３は、ガラス基板１３１の周縁部に形成されている。第１の抵抗膜除去領域１３４上には、共通電極１３４が形成されている。本実施の形態では、図７に示すように、相互に隣接する第１の抵抗膜除去領域１３３間の間隔Ｗ、即ち、後述するように、この間に形成される電位を供給する領域の幅は同一幅で形成されており、パネル部１２１における第１の辺１７１−１、第２の辺１７１−２、第３の辺１７１−３、第４の辺１７１−４の両端周辺においては、形成される第１の抵抗膜除去領域１３３のピッチは広く、中心部に近づくに従い狭くなるように形成されている。具体的には、両端より中心部に向けて、第１の抵抗膜除去領域１３３のピッチＰ１、Ｐ２、Ｐ３、Ｐ４・・・が、（Ｐ１＞Ｐ２＞Ｐ３＞Ｐ４・・・）となるように形成されている。

（第２の抵抗膜除去領域）
第２の抵抗膜除去領域２３３は、第１の抵抗膜除去領域１３３及び共通電極１３４よりも内側に設けられており、第１の抵抗膜除去領域１３３間からの電位の供給を妨げる様なパターンにより形成される。この第２の抵抗膜除去領域２３３による電位の供給の妨げの程度により、抵抗膜１３２における均一性を高めることができる。
よって、第１の抵抗膜除去領域１３３と第２の抵抗膜除去領域２３３により、抵抗膜１３２全体の電位分布の均一性を高めることが可能となる。

（電位を供給する領域）
電位を供給する領域は、相互に隣接する第１の抵抗膜除去領域１３３間における透明抵抗膜１３２の領域及び第２の抵抗膜除去領域２３３間における透明抵抗膜１３２の領域であり、この領域を介し電位が透明抵抗膜１３２全体に供給される。本実施の形態において、具体的に、図７に基づき説明すると、パネル部１２１における第１の辺１７１−１、第２の辺１７１−２、第３の辺１７１−３、第４の辺１７１−４の両端周辺においては、電位を供給する領域は広いピッチで形成され、中央部では狭いピッチで形成されている。このような構成にすることにより、電位分布が大きく内部に歪みやすい部位である第１の辺１７１−１、第２の辺１７１−２、第３の辺１７１−３、第４の辺１７１−４における電位分布の歪みを低減し、透明抵抗膜１３２における電位分布を均一にすることができる。これによって、正確な座標位置検出を行うことが可能となる。

尚、第１の抵抗膜除去領域１３３及び第２の抵抗膜除去領域２３３における形状は、図７に示す形状に限定されるものではなく。透明抵抗膜１３２における電位の分布が均一になるような形状であればよい。

（共通電極１３４）
共通電極１３４は、例えば、Ａｇ−Ｃから構成されており、第１の抵抗膜除去領域１３３上であって、第１の抵抗膜除去領域１３３間における透明抵抗膜１３２上に形成される。

（第１の絶縁膜１３５）
第１の絶縁膜１３５は、第１の抵抗膜除去領域１３３の上部に共通電極１３４を覆うように積層し形成する。第１の絶縁膜１３５には、下部基板１２１の４つの角部に第１から第４の貫通孔１５１−１から１５１−４が形成されている。第１から第４の貫通孔１５１−１から１５１−４は、駆動電圧印加部を構成している。

（第１から第４の配線１３６−１から１３６−４）
第１の配線１３６−１は、例えば、Ａｇ等の低抵抗材料から構成されており、第１の絶縁膜１３５の上部に、下部基板１２１の第１辺１７１−１に沿って形成されている。このとき、第１の配線１３６−１は、第１の絶縁膜１３５に形成された第１の貫通孔１５１−１を埋めるように形成されている。また、第１の配線１３６−１は、ＦＰＣケーブル１２４の第１の配線に接続されている。

第２の配線１３６−２は、例えば、Ａｇ等の低抵抗材料から構成されており、第１の絶縁膜１３５の上部に、下部基板１２１の第１辺１７１−１に対向する第２辺１７１−２に沿って形成される。このとき、第２の配線１３６−２は、第１の絶縁膜１３５に形成された第２の貫通孔１５１−２を埋めるように形成されている。第２の配線１３６−２は、ＦＰＣケーブル１２４の第２の配線に接続されている。

第３の配線１３６−３は、例えば、Ａｇ等の低抵抗材料から構成されており、第１の絶縁膜１３５の上部に、下部基板１２１の第１の辺１７１−１、第２の辺１７１−２に直交する第３の辺１７１−３の第２の辺１７１−２側半分に沿って形成されている。第３の配線１３６−３は、第１の絶縁膜１３５に形成された第３の貫通孔１５１−３を埋めるように形成されている。また、第３の配線１３６−３は、ＦＰＣケーブル１２４の第３の配線に接続されている。

第４の配線１３６−４は、例えば、Ａｇ等の低抵抗材料から構成されており、第１の絶縁膜１３５の上部に、下部基板１２１の第１の辺１７１−１、第２の辺１７１−２に直交する第３の辺１７１−３の第２の辺１７１−１側半分に沿って形成されている。第４の配線１３６−４は、第１の絶縁膜１３５に形成された第３の貫通孔１５１−３を埋めるように形成されている。また、第４の配線１３６−４は、ＦＰＣケーブル１２４の第４の配線に接続されている。

第２の絶縁膜１３７は、第１の絶縁膜１３５の上部に第１の配線１３６−１、第２の配線１３６−２、第３の配線１３６−３、第４の配線１３６−４を覆うように形成されている。更に、第２の絶縁膜１３７の上部にスペーサ１２３を介し、上部基板１２２が接着される。

（上部基板１２２）
次に、上部基板１２２の構成について、図８に基づき説明する。図８（Ａ）は上部基板１２２の上面図であり、図８（Ｂ）は上部基板１２２の断面図である。上部基板１２２は、フィルム基板２１１、透明抵抗膜２１２、電極２１３により構成されている。フィルム基板２１１は、例えば、ＰＥＴ等の可撓性を有する樹脂フィルムから構成されている。フィルム基板２１１の下部基板１２１に対向する側の面には、その全面にわたって透明抵抗膜２１２が形成されている。透明抵抗膜２１２は、ＩＴＯなどの透明導電材料により構成されている。電極２１３は、上部基板１２２の透明抵抗膜２１２上、Ｘ１方向の端部に配置されており、不図示のコンタクトを介して下部基板１２１に接続されたＦＰＣケーブル１２４の第５の配線に接続されている。この上部基板１２２をプローブとして下部基板１２１の電位をインタフェースボード１１２により検出することにより座標位置が検出される。

（検出手順）
次に、本実施の形態の座標検出装置における座標位置検出の手順について説明する。図９はインタフェースボード１１２の処理フローチャート、図１０は下部基板１２１の電位分布を示す図を示す。図１０（ａ）はＸ座標検出時、図１０（ｂ）はＹ座標検出時の電位分布を示す。

インタフェースボード１１２は、ステップＳ１−１で第１の配線１３６−１及び第２の配線１３６−２に電圧Ｖｘを印加し、第３の配線１３６−３、第４の配線１３６−４を接地する。これによって、透明抵抗膜１３２に、図１０（ａ）に破線で示すような均等な電界分布を発生させることができる。なお、従来の電位分布は、図１０（ａ）に一点鎖線で示すように歪んでいた。よって、本実施例によれば、正確なＸ座標検出が可能となる。

次に、インタフェースボード１１２は、ステップＳ１−２で下部基板１２１の電位を検出し、ステップＳ１−３で下部基板１２１の電位に応じてＸ座標を検出する。

次に、インタフェースボード１１２は、ステップＳ１−４で第１の配線１３６−１及び第４の配線１３６−４に電圧Ｖｙを印加し、第２の配線１３６−２、第３の配線１３６−３を接地する。これによって、透明抵抗膜１３２に、図１０（ｂ）に破線で示すような均等な電界分布を発生させることができる。なお、従来の電位分布は、図１０（ｂ）に一点鎖線で示すように歪んでいた。よって、本実施例によれば、正確なＹ座標検出が可能となる。

次に、インタフェースボード１１２はステップＳ１−５で下部基板１２１の電位を検出し、ステップＳ１−６で下部基板１２１の電位に応じてＹ座標を検出する。

本実施例によれば、共通電極１３４上に配線１３６−１〜１３６−４を積層した構成とされているため、パネル部１２１を狭額化することができる。また、第１の抵抗膜除去領域１３３のみならず、第２の抵抗膜除去領域２３３を形成することにより下部基板１２１の透明抵抗膜１３２に、Ｘ軸座標検出時又はＹ座標検出時に印加される電位分布を検出領域において、より一層均等にできるため、正確な座標検出可能となる。

尚、本実施の形態では、透明抵抗膜として、ＩＴＯを用いたが、この他、酸化インジウム、酸化スズ、酸化亜鉛又は三酸化アンチモンを含む材料であって、可視域において透明となる材料であれば、同様な効果を得ることができる。

以上、本発明の実施に係る形態について説明したが、上記内容は、発明の内容を限定するものではない。

本実施の形態における製造方法に用いられる製造装置の構成図 本実施の形態における製造方法のフローチャート 本実施の形態における製造方法により形成された第１の抵抗膜除去領域１３３及び第２の抵抗膜除去領域２３３の上面図 本実施の形態における製造方法により形成された別の第１の抵抗膜除去領域１３３及び第２の抵抗膜除去領域２３３の上面図 本実施の形態の製造方法により製造される座標検出装置のシステム構成図 パネル部１１１の構成図 第１の抵抗膜除去領域１３３及び第２の抵抗膜除去領域２３３の要部平面図 上部基板１２２の構成図 インタフェースボード１１２の処理フローチャート 下部基板１２１の電位分布の状態図 ５線式抵抗膜方式タッチパネルの構成図

符号の説明

５１ ＸＹＺθテーブル
５２ レーザー光源
５３ 光学系
５４ 演算部
５５ ＸＹＺθテーブル制御回路
５６ レーザー光源制御回路
５７ プローブ
５８ 電位測定回路
５９ 制御回路
６０ 記憶媒体
１３１ ガラス基板
１３２ 透明抵抗膜

Claims (5)

1. 絶縁体からなる基板上に形成された抵抗膜と、前記抵抗膜に電圧を印加する共通電極と、前記共通電極より前記抵抗膜に電位を供給することにより、前記抵抗膜に電位分布を発生させ、前記抵抗膜の接触位置の電位を検出することにより、前記抵抗膜の接触位置座標を検出する座標検出装置の製造方法において、
   前記基板は四角形状であり、前記基板の縁部に沿って前記抵抗膜の所定の領域を除去して、第１の抵抗膜除去領域を形成する工程と、
   前記第１の抵抗膜除去領域上に前記共通電極を形成する工程と、
   前記共通電極より前記抵抗膜に電圧を印加し、前記抵抗膜の表面に複数のプローブを接触させて、前記抵抗膜における電位を測定する工程と、
   前記第１の抵抗膜除去領域及び前記共通電極の内側において、前記測定した電位の値に基づき演算部により、前記抵抗膜における電位分布が均一となるような第２の抵抗膜除去領域を算出する工程と、
   前記抵抗膜にレーザー光を照射することにより抵抗膜を除去して、第２の抵抗膜除去領域を形成する工程と、
   を有し、前記第２の抵抗膜除去領域は、前記第１の抵抗膜除去領域に沿って形成されていることを特徴とする座標検出装置の製造方法。
2. 前記第２の抵抗膜除去領域の情報を記憶する記憶媒体を備え、
   前記記憶媒体に記憶されている第２の抵抗膜除去領域の情報に基づき、前記第２の抵抗膜除去領域を形成する工程を繰返し行うことにより複数の座標検出装置を製造することを特徴とする請求項１に記載の座標検出装置の製造方法。
3. 前記第２の抵抗膜除去領域は、前記第１の抵抗膜除去領域間からの電位の供給を妨げるようなパターンにより形成されていることを特徴とする請求項１または２に記載の座標検出装置の製造方法。
4. 前記抵抗膜における電位を測定する工程において測定された電位が、所望とする電位よりも高い場合に、前記第２の抵抗膜除去領域が形成されることを特徴とする請求項１から３のいずれかに記載の座標検出装置の製造方法。
5. 前記レーザー光の波長は、３４０〜４２０〔ｎｍ〕であることを特徴とする請求項１から４のいずれかに記載の座標検出装置の製造方法。

Images