KR101073124B1 - 수직 채널 트랜지스터의 필라 형성 방법 - Google Patents
수직 채널 트랜지스터의 필라 형성 방법 Download PDFInfo
- Publication number
- KR101073124B1 KR101073124B1 KR1020070136442A KR20070136442A KR101073124B1 KR 101073124 B1 KR101073124 B1 KR 101073124B1 KR 1020070136442 A KR1020070136442 A KR 1020070136442A KR 20070136442 A KR20070136442 A KR 20070136442A KR 101073124 B1 KR101073124 B1 KR 101073124B1
- Authority
- KR
- South Korea
- Prior art keywords
- pillar
- etching
- substrate
- neck
- sacrificial layer
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 22
- 238000005530 etching Methods 0.000 claims abstract description 27
- 239000000758 substrate Substances 0.000 claims abstract description 25
- 239000000463 material Substances 0.000 claims description 6
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 3
- 230000004888 barrier function Effects 0.000 claims description 3
- 229910052799 carbon Inorganic materials 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 3
- 229920005591 polysilicon Polymers 0.000 claims description 3
- 229910003481 amorphous carbon Inorganic materials 0.000 claims description 2
- 229920002120 photoresistant polymer Polymers 0.000 claims description 2
- 239000010408 film Substances 0.000 description 14
- 230000010354 integration Effects 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- -1 SiOC Inorganic materials 0.000 description 1
- 235000021028 berry Nutrition 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66666—Vertical transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/05—Making the transistor
- H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7827—Vertical transistors
Abstract
본 발명은 필라의 쓰러짐을 방지할 수 있고, 서라운딩 게이트의 매립이 용이하여 트랜지스터의 특성을 향상시키는데 적합한 수직 채널 트랜지스터의 필라 형성 방법을 제공하는데 그 목적이 있는 것으로, 본 발명의 수직 채널 트랜지스터의 필라 형성 방법은, 기판을 식각하여 복수의 탑 필라를 형성하되, 원하는 탑 필라의 타겟 높이 보다 더 깊게 기판을 식각하는 단계; 상기 탑 필라의 타겟 높이 보다 더 깊게 식각된 부분에 희생막패턴을 형성하는 단계; 상기 탑 필라를 감싸도록 캡핑층을 형성하는 단계; 상기 희생막 패턴을 제거하는 단계; 원하는 넥 필라 높이중 일부분의 타겟으로 상기 기판을 등방성 식각하여 넥 필라의 제1부분을 형성하는 단계; 및 넥 필라의 높이를 타겟으로 상기 기판을 식각하여 넥 필라의 제2부분을 형성하는 단계를 포함한다.
수직채널트랜지스터, 필라, 게이트, 쓰러짐, 식각
Description
본 발명은 반도체소자 제조 기술에 관한 것으로, 특히 수직 채널 트랜지스터의 필라 형성 방법에 관한 것이다.
메모리소자의 집적도가 증가함에 따라 여러 가지 측면에서 한계에 다다르고 있다. 특히 반도체 소자의 집적 밀도가 증가함에 따라 트랜지스터의 채널 길이가 감소되고 있다. 채널 길이를 감소시키면 반도체 소자의 집적 밀도는 개선되나, 드레인 유기 장벽 저하(drain induced barrier lowering), 핫캐리어 이펙트(hot carrier effect) 및 펀치쓰루(punch through)와 같은 단채널 효과(short channel effect)가 발생된다.
이러한 단채널 현상을 방지하기 위하여, 접합 영역의 깊이를 감소시키거나 채널 영역의 실리콘을 식각하여 상대적으로 채널 길이를 연장하는 방법 등 다양한 방법이 제안되었다.
최근에 반도체 메모리 소자, 특히, DRAM(dynamic random access memory)의 집적 밀도가 기가 비트(giga bit)에 육박함에 따라, 더욱더 작은 사이즈의 셀 트랜지스터가 요구된다.
그러나, 게이트 전극이 반도체 기판 상부 형성되고 게이트 전극 양측의 기판 내에 접합 영역이 형성되는 종래의 플래너(planar) 타입의 모스 트랜지스터는 채널 길이를 스케일링한다고 하여도 원하는 개수의 셀 트랜지스터를 집적화하기 어렵다.
따라서, 종래의 플래너(planar) 타입의 트랜지스터의 집적 한계를 극복하기 위해 수직 채널 트랜지스터 구조가 제안되고 있다.
도 1은 종래기술에 따른 수직채널 트랜지스터의 게이트전극 부분을 상세하게 도시한 단면도이다.
도 1에 도시된 바와 같이, 종래의 수직 채널 트랜지스터는 탑 필라(Top Pillar)(102A)와 넥(neck) 필라(102B)를 갖는 필라(110)를 갖는다. 필라(110)는 하드마스크(104)를 이용한 실리콘기판(102)의 비등방성 및 등방성 식각에 의해 형성된다. 탑 필라(102A)와 하드마스크(104) 측벽에는 캡핑층(108)이 형성된다. 넥 필라(102B)의 측벽에는 게이트 산화막(110)을 개재하여 서라운딩(surrounding) 게이트 전극(112)이 형성된다.
도 2a 내지 도 2c는 필라(102)을 제조하기 위한 종래기술에 따른 방법을 나타낸다.
도 2a와 같이 하드마스크(104)를 이용하여 실리콘기판(102)를 비등방성 식각하되, 원하는 탑 필라(102A) 만큼의 타겟으로 기판을 식각한다. 이어서, 도 2b와 같이 탑 필라(102A) 및 하드마스크(104) 측벽에 캡핑층(108)을 형성한다. 이어서, 캡핑층(108)과 하드마스크(104)를 마스크로하여 기판을 등방성 식각하므로써, 원하는 높이의 넥 필라(102B)를 형성한다. 하드마스크(104)는 패드산화막(104A), 질화막(104B) 및 산화막(104C)이 적층된 구조를 사용하고 있다.
이와 같이 종래에는 탑 필라의 높이 만큼을 타겟으로 비등방성 식각하여, 탑 필라를 형성한 이후에, 등방성 식각으로 넥 필라를 형성하는 방법을 사용한다.
그런데, 이와 같은 종래기술의 방법은 등방성 식각의 특성상 넥 필라의 중앙 부분이 타 부위에 대비되어 가느다란 형상을 갖게 된다.(도 2c의 점선 및 도 4 참조)
따라서, 넥 필라가 탑 필라를 지탱하지 못하고 쓰러지는 문제점이 자주 발생한다.(도 3 참조) 또한, 후속 서라운딩 게이트 형성시 넥 필라 측벽을 게이트 물질(통상 폴리실리콘)이 완벽히 채우지 못하여 소자(트랜지스터)의 특성이 떨어진다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위해 제안된 것으로서, 필라의 쓰러짐을 방지할 수 있는 수직 채널 트랜지스터의 필라 형성 방법을 제공하는데 그 목적이 있다.
또한, 본 발명은 서라운딩 게이트의 매립이 용이하여 트랜지스터의 특성을 향상시키는데 적합한 수직 채널 트랜지스터의 필라 형성 방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명은, 기판을 식각하여 복수의 탑 필라를 형성하되, 원하는 탑 필라의 타겟 높이 보다 더 깊게 기판을 식각하는 단계; 상기 탑 필라의 타겟 높이 보다 더 깊게 식각된 부분에 희생막패턴을 형성하는 단계; 상기 탑 필라를 감싸도록 캡핑층을 형성하는 단계; 상기 희생막 패턴을 제거하는 단계; 원하는 넥 필라 높이중 일부분의 타겟으로 상기 기판을 등방성 식각하여 넥 필라의 제1부분을 형성하는 단계; 및 넥 필라의 높이를 타겟으로 상기 기판을 식각하여 넥 필라의 제2부분을 형성하는 단계를 포함하는 수직 채널 트랜지스터의 필라 형성 방법을 제공한다.
바람직하게, 상기 희생막패턴을 형성하는 단계는, 상기 탑 필라 사이의 갭을 매립하는 희생막을 증착하는 단계: 및 상기 희생막을 에치백하여 상기 희생막패턴 을 형성하는 단계를 포함한다. 이때, 희생막은 카본을 포함하는 물질일 경우 상기 에치백에서 O2 플라즈마를 사용할 수 있다.
또한 바람직하게, 상기 탑 필라를위한 기판의 식각을 하드마스크를 식각베리어로 사용한다.
종래에는 넥 필라의 측면이 유선 형상(즉, 중앙부부이 타 부위에 비하여 가늘어지는 형상)을 갖기 때문에 발생된다. 본 발명은 넥 필라를 유선 형상이 아닌 거의 일자형 형상을 갖도록 하는 방법을 제공한다.
이에 의해 필라가 쓰러지는 문제점을 해결하여 수율을 향상시키고, 넥 필라를 감싸는 게이트의 매립이 충분하도록 하여 트랜지스터의 특성을 향상시킨다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 5a 내지 도 5g는 본 발명의 일 실시예에 따른 수직 채널 트랜지스터의 필라 제조 방법을 보여주는 단면도이다.
먼저, 도 3a에 도시된 바와 같이, 하드마스크(503)을 식각장벽으로 하여 기판(501)을 식각하여 탑 필라(501A)를 형성한다. 이때, 종래와는 다르게 탑 필라의 타겟 높이(550) 보다 더 깊게 기판을 식각한다. 본 실시예에서 하드마스크(503)는 패드산화막(503A), 질화막(503B) 및 산화막(503C)가 적층된 구조를 사용하는 것을 예시하고 있으니, 그 이외에 다른 하드마스크 물질 및 구조를 사용할 수 있다.
이어서, 도 5b와 같이 인접한 필라 사이의 갭을 매립하도록 전체구조 상에 희생막(505)을 증착한다. 희생막(505)은 후속 제거 공정의 용이함을 위해 주변의 다른 박막과 식각률이 상이한 재질을 사용한다. 예컨대 SOC(Spin on Cabon), SOD(Spin on Dielectric), 포토레지스트, 폴리실리콘, 아몰퍼스카본, SiOC, SiC 등을 사용할 수 있다.
이어서, 도 5c 와 같이 탑 필라(501A)의 타겟 높이(550)까지 희생막을 에치백한다. 이에 의해 종래보다 더 깊게 식각된 부분에는 희생막패턴(505A)이 잔류한다.
이어서, 도 5d와 같이 탑 필라(501A)의 측벽과 하드마스크(503)를 감싸도록 캡핑층(507)을 형성한다. 캡핑층(507)은 얇은 산화막의 증착 및 LET 스텝을 통해 형성할 수 있다.
이어서, 도 5e와 같이 잔류하는 희생막패턴(505A)를 제거한다. 희생막이 카본을 포함하는 물질일 경우, 에치백은 O2 플라즈마를 사용할 수 있다.
이어서, 도 5f와 같이 목적하는 넥 필라 높이중 일부분의 타겟으로 기판을 등방성 식각하여 넥 필라의 제1부분(501B-1)을 형성한다.
이어서, 도 5g와 같이 잔류하는 넥 필라의 높이를 타겟으로 하여 기판을 식각하므로써, 나머지 넥 필라의 제2부분(501B-2)을 형성한다. 이때의 식각은 종래와 다르게 등방성이 그리 우수하지 않은 방법을 사용해도 무방하다. 때문에 넥 필라(501B)가 유선 형상을 갖는 것을 예방할 수 있다.
이와 같이, 본 발명은 희생막을 사용한 방법으로 예정된 넥 필라의 탑 부분을 미리 식각해 주는 제1식각을 먼저 실시하고, 나머지 넥 필라 부분을 별도로 식각해 주므로써, 전체적인 넥 필라의 측면 형상이 유선 형상을 갖는 것을 예방한다.
따라서, 필라(510)의 쓰러짐을 예방하고, 후속 공정에서 넥 필라(501B)의 측벽에 형성될 서라운딩 게이트의 매립을 용이하게 수행할 수 있다.
도 6은 본 실시예에 따라 제조된 필라의 형상을 보여주는 사진이다. 도 4와 비교해 보면 양호한 프로파일(거의 수직형상)의 넥 필라가 형성되어 있음을 알 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
도 1은 종래기술에 따른 수직채널 트랜지스터의 게이트 구조를 도시한 단면도.
도 2a 내지 도 2c는 종래기술에 따른 수직채널 트랜지스터의 필라를 형성 과정을 도시한 단면도.
도 3 및 도 4는 종래기술의 문제점을 보여주는 사진.
도 5a 내지 도 5g는 본 발명의 일실시예에 따른 수직 채널 트랜지스터의 필라 제조 과정을 보여주는 단면도.
도 6은 본 실시예에 따라 제조된 필라의 형상을 보여주는 사진.
* 도면의 주요 부분에 대한 부호의 설명
501 : 기판 501A : 탑 필라
501B-1 : 넥 필라의 제1부분 501B-2 : 넥 필라의 제2부분
503 : 하드마스크 505 : 희생막
507 : 캡핑층
Claims (5)
- 기판을 식각하여 복수의 탑 필라를 형성하되, 원하는 탑 필라의 타겟 높이 보다 더 깊게 기판을 식각하는 단계;상기 탑 필라의 타겟 높이 보다 더 깊게 식각된 부분을 매립하는 희생막패턴을 형성하는 단계;상기 탑 필라를 감싸도록 캡핑층을 형성하는 단계;상기 희생막패턴을 제거하는 단계;원하는 넥 필라 높이중 일부분의 타겟으로 상기 기판을 등방성 식각하여 넥 필라의 제1부분을 형성하는 단계; 및넥 필라의 높이를 타겟으로 상기 기판을 식각하여 넥 필라의 제2부분을 형성하는 단계를 포함하는 수직 채널 트랜지스터의 필라 형성 방법.
- 청구항 2은(는) 설정등록료 납부시 포기되었습니다.제1항에 있어서,상기 희생막패턴을 형성하는 단계는,상기 탑 필라 사이의 갭을 매립하는 희생막을 증착하는 단계: 및상기 희생막을 에치백하여 상기 희생막패턴을 형성하는 단계를 포함하는 수직 채널 트랜지스터의 필라 형성 방법.
- 청구항 3은(는) 설정등록료 납부시 포기되었습니다.제1항에 있어서,상기 희생막패턴은 SOC(Spin on Cabon), SOD(Spin on Dielectric), 포토레지스트, 폴리실리콘, 아몰퍼스카본, SiOC 및 SiC의 그룹으로부터 선택된 어느 하나인 수직 채널 트랜지스터의 필라 형성 방법.
- 청구항 4은(는) 설정등록료 납부시 포기되었습니다.제1항에 있어서,상기 탑 필라를위한 기판의 식각을 하드마스크를 식각베리어로 사용하는 수직 채널 트랜지스터의 필라 형성 방법.
- 청구항 5은(는) 설정등록료 납부시 포기되었습니다.제2항에 있어서,상기 희생막은 카본을 포함하는 물질이며, 상기 에치백에서 O2 플라즈마를 사용하는 수직 채널 트랜지스터의 필라 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070136442A KR101073124B1 (ko) | 2007-12-24 | 2007-12-24 | 수직 채널 트랜지스터의 필라 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070136442A KR101073124B1 (ko) | 2007-12-24 | 2007-12-24 | 수직 채널 트랜지스터의 필라 형성 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20090068716A KR20090068716A (ko) | 2009-06-29 |
| KR101073124B1 true KR101073124B1 (ko) | 2011-10-12 |
Family
ID=40996070
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070136442A KR101073124B1 (ko) | 2007-12-24 | 2007-12-24 | 수직 채널 트랜지스터의 필라 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101073124B1 (ko) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100712552B1 (ko) * | 2006-02-13 | 2007-05-02 | 삼성전자주식회사 | 수직형 채널 트랜지스터를 포함하는 반도체 소자 및 그제조 방법 |
| KR100734313B1 (ko) * | 2006-02-09 | 2007-07-02 | 삼성전자주식회사 | 수직 채널을 갖는 반도체 소자 및 그 제조방법 |
| US20070246783A1 (en) | 2006-01-05 | 2007-10-25 | Samsung Electronics Co., Ltd. | Methods of manufacturing semiconductor devices and semiconductor devices manufactured using such a method |
-
2007
- 2007-12-24 KR KR1020070136442A patent/KR101073124B1/ko not_active IP Right Cessation
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070246783A1 (en) | 2006-01-05 | 2007-10-25 | Samsung Electronics Co., Ltd. | Methods of manufacturing semiconductor devices and semiconductor devices manufactured using such a method |
| KR100734313B1 (ko) * | 2006-02-09 | 2007-07-02 | 삼성전자주식회사 | 수직 채널을 갖는 반도체 소자 및 그 제조방법 |
| KR100712552B1 (ko) * | 2006-02-13 | 2007-05-02 | 삼성전자주식회사 | 수직형 채널 트랜지스터를 포함하는 반도체 소자 및 그제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20090068716A (ko) | 2009-06-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI396252B (zh) | 提供電性隔離之方法及包含該方法之半導體結構 | |
| TWI478290B (zh) | 雙閘極４ｆ２動態隨機存取記憶體ｃｈｃ單元及其製造方法 | |
| KR20100139045A (ko) | 멀티-게이트 트랜지스터들을 포함하는 시스템들 및 디바이스들, 및 그의 사용, 제조 및 동작 방법들 | |
| US11158577B2 (en) | Methods for fabricating microelectronic devices with contacts to conductive staircase steps, and related devices and systems | |
| CN101465294B (zh) | 在半导体器件中制造垂直沟道晶体管的方法 | |
| US7892912B2 (en) | Method for forming vertical channel transistor of semiconductor device | |
| US9349737B2 (en) | Passing access line structure in a memory device | |
| US10263004B2 (en) | Semiconductor device and method of manufacturing | |
| US7923329B2 (en) | Method for manufacturing a semiconductor device | |
| CN108470737A (zh) | 三维存储器及其制造方法 | |
| US20160315138A1 (en) | High density capacitor structure and method | |
| US9960168B2 (en) | Capacitor strap connection structure and fabrication method | |
| KR101094377B1 (ko) | 반도체 소자 제조 방법 | |
| US10714588B2 (en) | Metal gate process for FinFET device improvement | |
| KR101073124B1 (ko) | 수직 채널 트랜지스터의 필라 형성 방법 | |
| CN104600032B (zh) | 一种或非门闪存存储器的制作方法 | |
| KR101001149B1 (ko) | 수직 채널 트랜지스터의 제조 방법 | |
| US6544855B1 (en) | Process flow for sacrificial collar with polysilicon void | |
| US7803677B2 (en) | Manufacturing method of semiconductor device | |
| US6869837B1 (en) | Methods of fabricating a word-line spacer for wide over-etching window on outside diameter (OD) and strong fence | |
| CN105870172A (zh) | 一种mosfet及其制备方法 | |
| US20040171213A1 (en) | Selective silicidation scheme for memory devices | |
| KR100927400B1 (ko) | 필라패턴 제조 방법 | |
| US11967556B2 (en) | Methods for fabricating microelectronic devices with contacts to conductive staircase steps, and related devices and systems | |
| KR20090098285A (ko) | 실리콘 성장을 이용한 수직형 반도체 소자 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |