KR101070246B1 - 열응력을 고려한 다층 세라믹 커패시터의 설계 및 해석 방법 - Google Patents

Abstract

본 발명은 열응력을 고려한 다층 세라믹 커패시터의 설계 및 해석방법에 관한 것으로, 다층 세라믹 커패시터의 모델을 생성하고 생성된 다층 세라믹 커패시터 모델에 공정 조건을 설정한 후 유한요소 수치해석을 통하여 분석하고, 분석한 결과를 토대로 설계 및 공정에서 고려되어야 할 적용 변수의 조건을 최적화하여 적용함으로써, 결함과 불량의 발생을 억제하고 나아가 효율이 극대화된 최적의 부품 설계 및 제조공정 개발의 근간을 이룰 수 있다.
본 발명에 의한 다층 세라믹 커패시터의 설계 및 해석 방법은, (a) 각 층의 두께를 가지는 입체 요소를 생성한 후 반복 적층 하여 다층 세라믹 커패시터의 모델을 생성하는 단계와; (b) 상기 다층 세라믹 커패시터의 모델을 각각 절점과 구성요소로 나누고, 상기 각각의 절점과 구성요소로 나누어진 각 면 사이에 유한요소 수치해석을 위한 공정 조건을 각각 설정하는 단계와; (c) 상기 공정 조건에 따른 유한요소 수치해석을 각각 수행하는 단계; 및 (d) 상기 유한요소 수치해석의 분석 결과를 응용하여 설계 및 공정에서 고려되어야 할 적용 변수의 조건을 최적화하여 적용하는 단계;를 포함하고 있다.

Description

열응력을 고려한 다층 세라믹 커패시터의 설계 및 해석 방법{Method for design and analysis of multi-layer ceramic capacitor considering thermal stress}

본 발명은 다층 세라믹 커패시터의 설계 및 해석 방법에 관한 것으로, 보다 상세하게는 다층 세라믹 커패시터의 모델을 생성하고 생성된 다층 세라믹 커패시터 모델에 공정 조건을 설정한 후 유한요소 수치해석을 통하여 분석하고, 분석한 결과를 토대로 설계 및 공정에서 고려되어야 할 적용 변수의 조건을 최적화할 수 있는 열응력을 고려한 다층 세라믹 커패시터의 설계 및 해석 방법에 관한 것이다.

오늘날, 전자기기의 소형화와 더불어 더 작은 기기 내부에 큰 효율의 부품 탑재 요구가 더욱 커짐에 따라, 전자 회로를 이루는 필수 수동소자인 커패시터(capacitor)의 소형화에 대한 개발이 필수 선행 과제라고 할 수 있다. 특히 이러한 요구에 부응하기 위해 만들어진 다층 세라믹 커패시터(Multi Layer Ceramic Capacitor; 이하, 'MLCC'라 칭함)의 기본 구조는 통상적으로 작은 미소 크기의 육면체 구조의 부품 내부에 50에서 200층의 유전체 세라믹 및 도체전극이 혼재하는 다층 집적구조를 이루고 있다.

도 1은 일반적인 MLCC의 기본 구조를 일부 절개하고 확대하여 예시한 사시도로서, 절연을 위해 외부를 둘러싼 세라믹 몸체(12), 회로 기판에 연결을 위한 외부 전극(11)이 양 끝단에 형성된 육면체 구조이다. 내부는 1마이크로미터에서 2마이크로미터의 두께를 가지는 유전체 세라믹층(12a)과 내부 전극층(11a)으로 구성된다. 이러한 구조의 MLCC는 매우 얇은 두께의 층을 형성하기 위하여 각 층을 이루는 물질을 나노 입자 상태로 인쇄하는 공정을 거치는 다층인쇄 방식을 이용하여 적층한다. 이렇게 적층된 각 층은 입자 상태로 존재하기 때문에 높은 온도조건이 주어지는 소결 공정을 필요로 한다. 소결 과정은 약 1200도의 온도 하에 이루어지는 공정으로 각 층에 존재하는 입자는 용융되어 재결합을 이루고 물질이 된다.

소결 공정에서의 온도 조건을 거친 후 상온까지 냉각 과정을 거치며 입자 상태에서, 그리고 용융된 물질로서 존재하던 각 층은 비로소 세라믹 유전체 및 전극으로 완성된다. 이때 각 재료의 물질 특성치의 차이로 인해 마주하는 두 층 사이에서 서로 다른 변위 특성을 보이게 되며, 이는 제품의 결함과 불량 발생의 직접적인 원인으로 작용할 뿐만 아니라 수많은 적층으로 인해 그 효과 및 영향은 전위되어 다른 층 및 외곽을 이루는 여유면(margin)에서도 문제를 일으키게 된다.

즉, 서로 다른 물성을 가진 두 재료는, 제작 공정의 필수 공정인 고온(약 1200도)의 소결 과정에서 각 물성에 따른 열팽창계수의 차이로 인해 서로 다른 변위가 발생하게 되며, 이러한 변위는 공정 후에도 제품 내부에 잔존하는 잔류 응력의 원인으로 작용하여 불량과 결함을 발생시킬 수 있다.

그러므로, 다층 세라믹 커패시터의 제작 공정에서 필수 조건인 온도 조건에 따른 응력과 변위 발생을 실험과 측정을 통하여 파악하기란 비용 및 효율성 측면에서 부적절하다. 따라서 다층 구조의 세라믹 커패시터의 경우 유한요소를 이용한 수치해석 방법을 이용하여 제작 공정을 해석하여 결과를 예측하는 방법을 적용하는 것이 필요하다. 하지만, 입자 상태에서 소결을 통한 용융 및 다시 냉각의 과정이 이뤄지는 모든 공정을 유한요소 모델에 그대로 적용하기엔 많은 어려움이 있었다.

전술한 문제점을 해결하기 위하여 본 발명이 이루고자 하는 기술적 과제는, 다층 세라믹 커패시터의 모델을 생성하고 생성된 다층 세라믹 커패시터 모델에 공정 조건을 설정한 후 유한요소 수치해석을 통하여 분석하고, 분석한 결과를 토대로 설계 및 공정에서 고려되어야 할 적용 변수의 조건을 최적화하여 적용할 수 있는 열응력을 고려한 다층 세라믹 커패시터의 설계 및 해석 방법을 제시하는 데 있다.

또한, 본 발명이 이루고자 하는 다른 기술적 과제는 유한요소 수치해석을 통하여 얻은 결과 분석을 응용하여 설계 및 공정에서 고려되어야 할 적용 변수의 조건을 최적화하여 적용함으로써, 결함과 불량의 발생을 억제하고 나아가 효율이 극대화된 최적의 부품 설계 및 제조공정 개발의 근간을 이룰 수 있는 열응력을 고려한 다층 세라믹 커패시터의 설계 및 해석 방법을 제시하는 데 있다.

본 발명의 해결과제는 이상에서 언급된 것들에 한정되지 않으며, 언급되지 아니한 다른 해결과제들은 아래의 기재로부터 당업자에게 명확하게 이해되어 질 수 있을 것이다.

전술한 기술적 과제를 해결하기 위한 수단으로서, 청구항 1에 기재된 발명은, 「열응력을 고려한 다층 세라믹 커패시터의 설계 및 해석 방법에 있어서, (a) 각 층의 두께를 가지는 입체 요소를 생성한 후 반복 적층 하여 다층 세라믹 커패시터의 모델을 생성하는 단계와; (b) 상기 다층 세라믹 커패시터의 모델을 각각 절점과 구성요소로 나누고, 상기 각각의 절점과 구성요소로 나누어진 각 면 사이에 유한요소 수치해석을 위한 공정 조건을 각각 설정하는 단계와; (c) 상기 공정 조건에 따른 유한요소 수치해석을 각각 수행하는 단계; 및 (d) 상기 유한요소 수치해석의 분석 결과를 응용하여 설계 및 공정에서 고려되어야 할 적용 변수의 조건을 최적화하여 적용하는 단계;를 포함하는 다층 세라믹 커패시터의 설계 및 해석 방법.」을 제공한다.

청구항 2에 기재된 발명은, 「제 1 항에 있어서, 상기 다층 세라믹 커패시터의 설계 및 해석 방법은: 상기 (c)단계에서 상기 유한요소 수치해석을 모두 수행한 후 상기 공정 조건이 초기 조건으로 설정된 구조의 수치해석과 연계하여 수행하는 과정을 통해 온도에 따른 응력과 변위 발생 추이를 파악하는 단계; 를 더 포함하는 것을 특징으로 하는 다층 세라믹 커패시터의 설계 및 해석 방법.」을 제공한다.

청구항 3에 기재된 발명은, 「제 1 항 또는 제 2 항에 있어서, 상기 공정 조건은: 각각의 온도에 따른 물질특성의 변화데이터를 설정하는 것을 특징으로 하는 다층 세라믹 커패시터의 설계 및 해석 방법.」을 제공한다.

본 발명에 의하면, 유한요소 수치 해석을 통하여 얻은 결과 분석을 응용하여 설계 및 공정에서 고려되어야 할 적용 변수의 조건을 최적화하여 적용함으로써, 결함과 불량의 발생을 억제하고 나아가 효율이 극대화된 최적의 부품 설계 및 제조가 가능하다.

본 발명의 효과는 이상에서 언급된 것들에 한정되지 않으며, 언급되지 아니한 다른 효과들은 아래의 기재로부터 당업자에게 명확하게 이해되어 질 수 있을 것이다.

도 1은 일반적인 다층 세라믹 커패시터(MLCC)의 기본 구조를 나타낸 예시도
도 2는 본 발명의 바람직한 실시 예에 의한 열응력을 고려한 다층 세라믹 커패시터의 설계 및 해석 방법을 나타낸 흐름도
도 3은 본 발명에 의한 유한요소 수치해석을 적용하기 위한 다층 세라믹 커패시터의 모델링 사시도
도 4는 도 3의 절단블록에 대한 유한요소 수치해석을 위해 절점과 구성요소로 구분한 유한요소 모델을 나타낸 개략도
도 5는 도 3의 절단블록에 대한 열전달 수치해석 후의 온도 분포를 나타낸 그래프
도 6은 도 3의 절단블록에 대한 소결 공정 시에 시간에 따른 온도 적용의 변화 추이를 나타낸 열전달 분포도
도 7 및 도 8은 도 3의 절단블록에 대한 열전달 수치해석 후 모든 공정 조건을 초기조건으로 적용하여 구조 연계해석을 수행한 후의 결과 및 결과를 확대하여 나타낸 열전달 분포도
도 9는 도 3의 절단 블록에 대한 각 방향 성분별 응력의 분포도

아래에서는 첨부한 도면을 참조하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본 발명의 실시 예를 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명되는 실시 예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙여 설명하기로 한다.

이하, 본 발명에서 실시하고자 하는 구체적인 기술내용에 대해 첨부도면을 참조하여 상세하게 설명하기로 한다.

다층 세라믹 커패시터의 설계 및 해석 방법

도 2는 본 발명의 바람직한 실시 예에 의한 열응력을 고려한 다층 세라믹 커패시터의 설계 및 해석 방법을 나타낸 흐름도이다.

도 2를 참조하면, 먼저 각 층의 두께를 가지는 입체 요소를 생성하고, 상기 입체 요소를 반복 적층 하여 다층 세라믹 커패시터의 모델을 생성한다(단계 S110).

그 다음, 상기 다층 세라믹 커패시터의 모델을 각각 절점과 구성요소로 나누고, 상기 각각의 절점과 구성요소로 나누어진 각 면 사이에 유한요소 수치해석을 위한 공정 조건을 각각 설정한다(단계 S120). 이때, 상기 공정 조건은 각각의 온도에 따른 물질특성의 변화데이터를 설정한다.

그 다음, 상기 공정 조건에 따른 유한요소 수치해석을 각각 수행한다(단계 S130).

그 다음, 상기 유한요소 수치해석을 모두 수행한 후 상기 공정 조건이 초기 조건으로 설정된 구조의 수치해석과 연계하여 수행하는 과정을 통해 온도에 따른 응력과 변위 발생 추이를 파악한다(단계 S140).

끝으로, 상기 유한요소 수치해석의 분석 결과를 응용하여 설계 및 공정에서 고려되어야 할 적용 변수의 조건을 최적화하여 적용한다(단계 S150).

도 3은 본 발명에 의한 유한요소 수치해석방법을 적용하기 위해 실제 대상물의 모델링을 통해 얻은 3차원 캐드 모델(110)과 일부의 절단블록(111)을 예시한 사시도이다. 여기서 상기 3차원 캐드 모델(110) 및 절단 블록(111)은 다수의 세라믹층(112a)과 내부 전극층(111a)이 적층 되어 이루어진다.

도 4는 도 3의 절단블록에 대한 유한요소 수치해석을 위해 절점과 구성요소로 구분한 유한요소 모델을 나타낸 개략도이다.

먼저, 모델의 생성에 있어서 보통 표면적에 비하여 그 두께가 매우 얇은 모델의 경우 쉘 요소를 통한 모델의 생성과 두께 조건을 부여하는 모델의 근사화 과정으로 수치해석을 수행하지만, MLCC의 경우처럼 매우 적은 두께에도 불구하고 그 적층의 수가 고밀도로 집적되어 체적을 이루는 모델은 같은 방법을 사용하는 데는 무리가 있다. 따라서 실제 각 층을 두께를 가지는 입체 요소로 생성하고 반복 적층 하는 방법으로 도 3과 같은 실제 모델을 생성하고, 절점과 요소로 나누어 각 면 사이에 접촉조건이 부여되게 하여 실제 대상물에 근사한 모델을 도 4와 같이 생성한다. 실제 공정에서는 온도에 따라 각 층을 이루는 물질특성의 분포가 다르게 된다. 이러한 현상을 유한요소 수치해석에서는 각각의 온도에 따른 물질특성 변화 데이터를 설정해 주는 방법을 응용하는 것도 바람직하다.

공정에 따른 물질특성 변화 추이를 고찰해 보면 소결공정에서 최고점에 이르는 온도까지는 내부와 외부에서 발생하거나 작용하는 힘은 없다고 할 수 있으며, 온도의 하강과 함께 상온까지 냉각되는 과정에서 각 층의 형성이 이루어지면서 응력이 발생하게 된다. 따라서 수치해석에 공정을 적용할 때 외력은 주어지지 않고 초기조건을 소결온도로 적용할 수 있다는 결론을 얻을 수 있으며, 이에 따라 수치해석을 수행하는 방법을 설정할 수 있게 된다.

한편, 온도에 따른 응력과 변위 발생 추이를 파악하기 위해서는 열전달 수치해석만으로는 결과의 도출이 불가능하게 된다. 따라서 본 발명에 의한 열응력을 고려한 다층 세라믹 커패시터의 설계 및 해석방법에 의해 설정된 모든 공정조건에 따른 수치해석을 마치고 난 후, 다시 조건이 초기조건으로 설정되는 구조의 수치해석을 연계하여 수행함으로써, 온도에 따른 응력과 변위 발생 추이를 파악할 수 있게 된다.

이러한 두 가지의 수치해석 방법을 연계 수행하는 것으로, 온도 조건에 따른 응력과 변위의 수치해석이 가능하게 한다.

도 5는 도 3의 절단블록에 대한 열전달 수치해석 후의 온도 분포를 나타낸 그래프이며, 도 6은 도 3의 절단블록에 대한 소결 공정 시에 시간에 따른 온도 적용의 변화 추이를 나타낸 열전달 분포도로서, 최고점인 소결 온도에서 외력은 없고 온도 조건만을 초기조건으로 가지는 수치해석이 시작된다.

도 7은 도 3의 절단블록에 대한 열전달 수치해석 후 모든 조건을 초기조건으로 적용하여 구조 연계해석을 수행한 후의 결과를 예시한 열전달 분포도로서, 여기서는 모델의 변형 분포를 나타내고 있다.

도 8은 도 3의 절단블록에 대한 열전달 수치해석 후 모든 조건을 초기조건으로 적용하여 구조 연계해석을 수행한 후의 결과를 확대하여 예시한 열전달 분포도로서, 여기서는 모델의 응력 분포를 나타내고 있다. 그리고, 도 9는 도 3의 절단 블록에 대한 각 방향 성분별 응력의 분포를 나타낸 것이다.

이와 같이 구성된 본 발명에 의한 다층 세라믹 커패시터의 설계 및 해석 방법은 다층 세라믹 커패시터의 모델을 생성하고 생성된 다층 세라믹 커패시터 모델에 공정 조건을 설정한 후 유한요소 수치해석을 통하여 분석하고, 분석한 결과를 토대로 설계 및 공정에서 고려되어야 할 적용 변수의 조건을 최적화하여 적용함으로써, 본 발명의 기술적 과제를 해결할 수가 있다.

이상에서 설명한 본 발명의 바람직한 실시 예들은 기술적 과제를 해결하기 위해 개시된 것으로, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자(당업자)라면 본 발명의 사상과 범위 안에서 다양한 수정, 변경, 부가 등이 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.

110 : 3차원 캐드 모델 111 : 절단 블록
111a : 내부 전극층 112a : 세라믹 층

Claims (3)

1. 서로 다른 열팽창 계수를 가지는 유전체 세라믹층과 내부 전극층이 적층된 다층 세라믹 캐패시터가 고온의 소결 공정에 의한 받는 영향을 분석하는 열응력을 고려한 다층 세라믹 커패시터의 설계 및 해석 방법에 있어서,
   (a) 각 층의 두께를 가지는 입체 요소를 생성한 후 반복 적층하여 상기 다층 세라믹 커패시터의 모델을 생성하는 단계;
   (b) 상기 다층 세라믹 커패시터의 모델을 각각 절점과 구성요소로 나누고, 상기 각각의 절점과 구성요소로 나누어진 각 면 사이에 유한요소 수치해석을 위한 공정 조건을 각각 설정하는 단계;
   (c-1) 최고점의 소결 온도인 온도 조건만을 초기 조건으로 열전달 수치해석을 수행하여 상기 다층 세라믹 커패시터의 모델의 시간에 따른 열전달 분포를 얻는 단계;
   (c-2) 공정 조건을 적용하여 구조 연계해석을 수행하여 상기 다층 세라믹 커패시터의 모델의 응력 분포를 얻는 단계; 및
   (d) 상기 (c-1)단계 및 (c-2)단계의 유한요소 수치해석의 분석 결과를 응용하여 설계 및 공정에서 고려되어야 할 적용 변수의 조건을 최적화하여 적용하는 단계;
   를 포함하는 다층 세라믹 커패시터의 설계 및 해석 방법.
   
2. 삭제
3. 제 1 항에 있어서, 상기 공정 조건은
   각각의 온도에 따른 물질특성의 변화데이터를 설정하는 것을 특징으로 하는 다층 세라믹 커패시터의 설계 및 해석 방법.

Images