KR101068482B1 - Ｉｑ 미스매치 보정 회로 - Google Patents
Ｉｑ 미스매치 보정 회로 Download PDFInfo
- Publication number
- KR101068482B1 KR101068482B1 KR1020090097671A KR20090097671A KR101068482B1 KR 101068482 B1 KR101068482 B1 KR 101068482B1 KR 1020090097671 A KR1020090097671 A KR 1020090097671A KR 20090097671 A KR20090097671 A KR 20090097671A KR 101068482 B1 KR101068482 B1 KR 101068482B1
- Authority
- KR
- South Korea
- Prior art keywords
- phase
- correction circuit
- filters
- mismatch
- digital
- Prior art date
Links
- 238000012937 correction Methods 0.000 title claims abstract description 190
- 238000012546 transfer Methods 0.000 claims abstract description 41
- 238000000034 method Methods 0.000 claims abstract description 30
- 238000012545 processing Methods 0.000 claims abstract description 30
- 230000008569 process Effects 0.000 claims abstract description 23
- 230000004044 response Effects 0.000 claims description 33
- 230000003044 adaptive effect Effects 0.000 claims description 12
- 230000015572 biosynthetic process Effects 0.000 claims description 6
- 238000003786 synthesis reaction Methods 0.000 claims description 6
- 230000006978 adaptation Effects 0.000 claims description 2
- 230000001419 dependent effect Effects 0.000 abstract description 24
- 230000006870 function Effects 0.000 description 38
- 238000004891 communication Methods 0.000 description 20
- 238000010586 diagram Methods 0.000 description 10
- 238000013461 design Methods 0.000 description 8
- 230000010355 oscillation Effects 0.000 description 6
- 230000005540 biological transmission Effects 0.000 description 5
- 230000014509 gene expression Effects 0.000 description 5
- 230000008859 change Effects 0.000 description 4
- 238000005070 sampling Methods 0.000 description 4
- 230000002123 temporal effect Effects 0.000 description 4
- 230000006866 deterioration Effects 0.000 description 3
- 238000012935 Averaging Methods 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000001914 filtration Methods 0.000 description 2
- 230000001771 impaired effect Effects 0.000 description 2
- 230000003595 spectral effect Effects 0.000 description 2
- 238000007476 Maximum Likelihood Methods 0.000 description 1
- 230000002238 attenuated effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000000116 mitigating effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 230000003245 working effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/26—Systems using multi-frequency codes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/0014—Carrier regulation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D3/00—Demodulation of angle-, frequency- or phase- modulated oscillations
- H03D3/007—Demodulation of angle-, frequency- or phase- modulated oscillations by converting the oscillations into two quadrature related signals
- H03D3/009—Compensating quadrature phase or amplitude imbalances
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/0014—Carrier regulation
- H04L2027/0024—Carrier regulation at the receiver end
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Power Engineering (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
수신 처리를 연속적으로 실행하면서 주파수 의존의 IQ 미스매치를 보정하는 IQ 미스매치 보정 회로를 제공한다. I상 및 Q상의 입력 신호에 대해서 1차 이상의 1쌍의 디지털 필터(11,12)를 이용해서 보정 처리를 행하는 보정 회로와, 디지털 필터의 각 전달 함수의 2이상의 계수를 도출하기 위한 2이상의 제어 변수를 각각 별도로 생성하는 2이상의 제어 회로(19,20)와, 보정 후의 I상 및 Q상의 출력 신호에 대해서 각각 원신호와는 다른 주파수 특성이 되도록 주파수 특성을 변화시키는 1쌍 이상의 분석 필터(17,18)를 구비하고, 제 1 제어 회로가 I상 및 Q상 출력 신호간의 시간적으로 평균화된 IQ 위상 미스매치 상태를 측정해서 제 1 제어 변수로 하고, 제 2 제어 회로가 1쌍의 분석 필터의 I상 및 Q상측의 각 출력 신호간의 시간적으로 평균화된 IQ 위상 미스매치 상태를 측정해서 제 2 제어 변수로 해서 각각 각 디지털 필터에 피드백한다.
IQ 미스매치 보정 회로
Description
본 발명은 디지털 통신 시스템에 있어서의 직교수신기로부터 출력되는 I상(In-phase: 동상) 신호 및 Q상(Quadrature: 직교 위상) 신호간의 미스매치(위상 오차 및 진폭 오차)를 보정하는 회로에 관한 것이다.
무선 또는 유선 디지털 통신 시스템에 있어서의 표준적인 수신기에 있어서 변조된 정보를 포함하는 고주파 신호는 소기의 정보 신호를 추출하기 위해서 복조된다. 추출되는 정보 신호는 베이스밴드 신호라고 불려지고, 일반적으로 복소값으로, I상(In-phase) 성분과 Q상(Quadrature) 성분을 갖는다. I상 및 Q상 신호는 송신기측에 있어서 위상이 90° 벗어나 직교성이 확보되도록 반송파 상에 변조되어 있다. 또한, I상 및 Q상 신호는 통상 동일한 전력 특성을 구비하고, 정규 직교성을 갖고 있다. 수신 신호로부터 베이스밴드 신호를 추출하기 위해서 일반적으로 직교수신기가 이용된다.
직교수신기(100)는, 도 9에 나타내는 바와 같이, 송신기측으로부터 무선 또는 유선의 통신 채널을 통해서 송신된 송신 신호를 수신하기 위한 수신 인터페이스(101), 수신 인터페이스(101)로부터 출력되는 수신 신호(SR)를 2개의 직교하는 I 상 수신 신호(SRI)와 Q상 수신 신호(SRQ)로 분리하기 위한 회로(102)와, I상 수신 신호(SRI)와 Q상 수신 신호(SRQ)의 고주파 성분을 제거하는 저역통과필터(107,108)를 구비한다. 또한, 회로(102)는, 2개의 혼합기(믹서)(103,104), 국부발진기(105), 및, 국부발진기의 발진 신호(SOL)의 위상을 90°시프트하는 위상 시프터(106)를 구비해서 구성되고, 혼합기(103)는 수신 신호(SR)와 국부발진기(105)의 발진 신호(SL)를 승산해서 I상 수신 신호(SRI)를 생성하고, 혼합기(104)는, 수신 신호(SR)와 위상 시프터(106)의 발진 신호(SIQ)를 승산해서 Q상 수신 신호(SRQ)를 생성한다. 저역통과필터(107,108)로부터 출력되는 I상 베이스밴드 신호(SI) 및 Q상 베이스밴드 신호(SQ)는 각각 AD 컨버터(109,110)에 의해 디지털화되고, I상 및 Q상의 각 디지털 베이스밴드 신호(SDI,SDQ)가 생성된다.
이상적인 통신 링크에서는 이론상, 디지털 베이스밴드 신호(SDI,SDQ)는 완전히 정규 직교성을 갖고, 소정의 통신 링크에 대해서 적절한 복조 회로에 의해 직접적으로 처리가능한 상태이다.
그러나, 실제의 회로에서는 전송 경로 상에 존재하는 송신기, 수신기, 또는, 그 양쪽에서의 여러가지의 결함에 의해 I상 베이스밴드 신호(SI) 및 Q상 베이스밴드 신호(SQ) 사이의 정규 직교성이 손상된다. 정규 직교성의 손실(「IQ 미스매치」라고 칭함)은 I상 베이스밴드 신호(SI) 및 Q상 베이스밴드 신호(SQ)가 서로 신호 간섭하고 있는 것으로 간주된다. 이 IQ 미스매치에 의해 송신기측에서의 본래의 베이스밴드 신호와 수신기로부터 출력되는 베이스밴드 신호 사이에 심각한 왜곡이 생긴다. 통신 링크의 품질 및 유용성을 손상하는 상기 왜곡, 직교성의 손실(위상 미 스매치 또는 위상 오차), 및, 에너지의 차이(게인 미스매치 또는 진폭 오차)는 수신기의 출력단에서의 왜곡의 레벨이 허용 범위 내에 유지되고 통신 링크의 품질 및 유용성을 손상하지 않도록 보정될 필요가 있다.
도 10에 IQ 미스매치에 의한 수신 신호의 품질 열화의 일례를 나타낸다. 도 10은 PAL 비디오 신호에 있어서의 IQ 미스매치에 의한 품질 열화를 나타내고 있고, 도 10(A)가 IQ 미스매치가 생기기 전의 이상적인 신호의 전력 스펙트럼 밀도(PSD)를, 도 10(B)가 IQ 미스매치가 생긴 후의 신호의 전력 스펙트럼 밀도를 각각 나타내고 있다. 도 10(A)에서는 비디오 캐리어 신호(201)와 음성 캐리어 신호(202)의 피크를 확인할 수 있다. 이에 대해서 도 10(B)에서는 상기 2개의 피크 이외의 간섭 스펙트럼 요소(203,204)의 존재에 의해 신호 품질의 열화를 확인할 수 있다.
실제의 시스템 설계에 있어서 상기 IQ 미스매치는 용이하게 제어할 수 없는 전자 부품이나 전자 장치에 고유한 요인에 의해 생긴다. 통신 링크 성능을 양호하게 유지하기 위해서는 IQ 미스매치를 보정하기 위한 회로(IQ 미스매치 보정 회로)가 원하는 동작 조건하에서 소정의 설계에 의해 생길 가능성이 있는 IQ 장해에 대처할 수 있는 충분한 능력을 구비하고 있는 것이 필수로 된다.
통상, 실제의 시스템에서 사용되는 IQ 미스매치 보정 회로는 통신 신호 대역 전체에 걸쳐서 일정한 미스매치(위상 미스매치와 게인 미스매치)를 보정할 수 있다. 바꾸어 말하면, 종래의 IQ 미스매치 보정 회로는 주파수 의존의 위상 IQ 미스매치는 보정할 수 없다. 멀티 캐리어 통신 시스템에 관한 수신기, 또는, 추가의 조정 회로를 구비한 시스템 등에 있어서 주파수 의존의 IQ 미스매치를 어느 정도 완 화할 수 있는 시스템이 개시되어 있다. 그러나, 상기 시스템은 전송 신호의 성질상의 몇가지 가정을 설정하는 것, 또는, 시스템의 복잡성이나 비용이 높아지는 요인이 되는 대규모의 추가 회로를 요하기 때문에, 일반적인 수신기에는 충분하게 적합하지 않다.
IQ 미스매치 보정 회로의 문제는 수신기의 설계자 등의 당업자에게는 주지이고, 여러가지의 응용에 있어서 IQ 미스매치를 제거 또는 감쇠시키기 위한 몇가지의 방법이나 회로가 고안되어 있다. 그러나, 이들 방법이나 회로의 대부분은 IQ 미스매치가 주파수 의존하지 않는 것을 전제로 하고 있다. 즉, IQ 미스매치는 소정의 통신 신호 대역 전체에 걸쳐서 일정하게 되어 있다. 상기 전제의 주된 결점으로서 대응하는 회로 및 시스템은 주파수 의존의 IQ 미스매치를 보정할 수 없다. 통신 경로 대역에 걸쳐서 변동이 지나치게 커서 주파수 의존이 아닌 것으로는 생각되지 않는 IQ 미스매치 특성이 되는 장치나 부품을 특징으로 하는 대부분의 통신 링크를 실험적으로 관찰할 수 있다. 즉, 주파수 의존의 IQ 미스매치를 잘 보정할 수 있는 IQ 미스매치 보정 회로가 요망되고 있다. 여기서, 주파수 의존의 IQ 미스매치쪽이 일반적이고, 주파수 의존이 아닌 IQ 미스매치는 오히려 특수하며 한정적인 것으로 이해해야 한다. 또한, 주파수 의존의 IQ 미스매치를 보정할 수 있는 보정 회로는 주파수 의존이 아닌 IQ 미스매치도 마찬가지로 보정할 수 있다.
종래의 IQ 미스매치의 보정 기술 또는 방법으로서 하기의 문헌1~8에 개시되어 있는 것이 있다. 예컨대, 문헌2에는 수신기의 다른 부분과의 접속을 필요로 하지 않고, 주파수 의존이 아닌 IQ 미스매치를 보정할 수 있는 디지털 회로 설계에 대한 개시가 있다. 또한, 문헌3, 문헌4, 또는, 문헌8에는 주파수 의존의 IQ 미스매치를 보정하기 위해서 수신기의 아날로그 회로, 또는, 송신기측에 있어서 조정용의 신호를 생성하는 기술, 즉, 수신기측의 디지털 신호 처리 이외에 부가적인 회로가 필요한 기술이 개시되어 있다. 또한, 상기 종래기술에서는 부가적인 회로가 필요하다는 것에 추가해서, 수신기의 아날로그 회로와 IQ 미스매치를 보정하는 디지털 회로가 예컨대 다른 제조 메이커로부터 공급되는 등의 이유로 분리되어 있는 시스템에는 적용할 수 없다는 결점이 있다. 또한, 상기 종래 기술은 미스매치 조건이 변화되었을 경우에는 재조정을 위해서 수신을 정지함이 없이 상기 조건 변화에 대응할 수 없다는 결점이 있다. 즉, 아날로그 회로에 도입된 조정 신호에서는 소정의 통신 신호를 수신하면서 미스매치 조건의 변화에 추종할 수 없다.
문헌1: 미국 특허 제5157697호 명세서
문헌2: 미국 특허 제5705949호 명세서
문헌3: 미국 특허 제6330290호 명세서
문헌4: 미국 특허 제6898252호 명세서
문헌5: 미국 특허 제7158586호 명세서
문헌6: 미국 특허 제7274750호 명세서
문헌7: 미국 특허 제7298793호 명세서
문헌8: Koji Maeda 외, "WideBand Image-Rejection Circuit for Low-IF Receivers" ISSCC 2006, 26. 1
본 발명은 상기 종래의 IQ 미스매치 보정 기술의 문제점을 감안하여 이루어진 것으로서, 그 목적은 수신기측의 디지털 신호 처리 이외에 부가적인 회로를 필요로 하지 않는 자기충족형 회로로서, 직교수신기의 다른 부분으로부터 독립해서 주파수 의존의 IQ 미스매치를 보정할 수 있고, 연속적으로 수신 처리를 실행하면서 IQ 미스매치 조건의 조정이 가능한 IQ 미스매치 보정 회로를 제공하는 점에 있다.
상기 목적을 달성하기 위한 본 발명에 따른 IQ 위상 미스매치 보정 회로는 I상 및 Q상의 디지털 베이스밴드 신호간의 IQ 위상 미스매치를 보정하는 IQ 위상 미스매치 보정 회로로서, 시간 영역의 I상 입력 신호에 대해서 1차 이상의 디지털 필터 처리를 행하는 제 1 디지털 필터와, 시간 영역의 Q상 입력 신호에 대해서 1차 이상의 디지털 필터 처리를 행하는 제 2 디지털 필터와, 시간 영역에 있어서 상기 제 1 및 제 2 디지털 필터의 각 전달 함수의 2이상의 계수를 도출하기 위한 2이상의 제어 변수를 각각 별도로 생성해서 상기 제 1 및 제 2 디지털 필터에 공급하는 2이상의 제어 회로와, 상기 I상 입력 신호의 지연 신호와 상기 제 2 디지털 필터의 출력 신호의 차분 또는 합성 신호인 I상 출력 신호와, 상기 Q상 입력 신호의 지연 신호와 상기 제 1 디지털 필터의 출력 신호의 차분 또는 합성 신호인 Q상 출력 신호에 대해서 각각 원신호와는 다른 주파수 특성이 되도록 주파수 특성을 변화시키는 1쌍 이상의 분석 필터를 구비해서 구성되고, 상기 2이상의 제어 회로 중 1개의 제 1 제어 회로는 상기 I상 출력 신호와 상기 Q상 출력 신호간의 시간적으로 평균화된 IQ 위상 미스매치 상태를 측정해서 상기 2이상의 제어 변수의 하나인 제 1 변 수로서 상기 제 1 및 제 2 디지털 필터에 피드백하도록 구성되고, 상기 2이상의 제어 회로 중 상기 제 1 제어 회로 이외의 1개의 제 2 제어 회로가 상기 1쌍 이상의 분석 필터 중 대응하는 1쌍의 분석 필터의 I상측과 Q상측의 각 출력 신호간의 시간적으로 평균화된 IQ 위상 미스매치 상태를 측정해서 상기 2이상의 제어 변수의 다른 하나인 제 2 변수로서 상기 제 1 및 제 2 디지털 필터에 피드백하도록 구성되어 있는 것을 제 1 특징으로 한다.
상기 목적을 달성하기 위한 본 발명에 따른 IQ 게인 미스매치 보정 회로는 I상 및 Q상의 디지털 베이스밴드 신호간의 IQ 게인 미스매치를 보정하는 IQ 게인 미스매치 보정 회로로서, 시간 영역의 I상 입력 신호에 대해서 1차 이상의 디지털 필터 처리를 행하는 제 1 디지털 필터와, 시간 영역의 Q상 입력 신호에 대해서 1차 이상의 디지털 필터 처리를 행하는 상기 제 1 디지털 필터와 전달 함수가 다른 제 2 디지털 필터와, 시간 영역에 있어서 상기 제 1 및 제 2 디지털 필터의 각 전달 함수의 2이상의 계수를 도출하기 위한 2이상의 제어 변수를 각각 별도로 생성해서 상기 제 1 및 제 2 디지털 필터에 피드백하는 2이상의 제어 회로와, 상기 제 1 디지털 필터의 출력 신호인 I상 출력 신호와 상기 Q상 입력 신호의 출력 신호인 Q상 출력 신호에 대해서 각각 원신호와는 다른 주파수 특성이 되도록 주파수 특성을 변화시키는 1쌍 이상의 분석 필터를 구비해서 구성되고, 상기 2이상의 제어 회로 중 1개의 제 1 제어 회로는 상기 I상 출력 신호와 상기 Q상 출력 신호간의 시간적으로 평균화된 IQ 게인 미스매치 상태를 측정해서 상기 2이상의 제어 변수의 하나인 제 1 변수로서 상기 제 1 및 제 2 디지털 필터에 피드백하도록 구성되고, 상기 2이상 의 제어 회로 중 상기 제 1 제어 회로 이외의 1개의 제 2 제어 회로는 상기 1쌍 이상의 분석 필터 중 대응하는 1쌍의 분석 필터의 I상측과 Q상측의 각 출력 신호간의 시간적으로 평균화된 IQ 게인 미스매치 상태를 측정해서 상기 2이상의 제어 변수의 다른 하나인 제 2 변수로서 상기 제 1 및 제 2 디지털 필터에 피드백하도록 구성되어 있는 것을 제 1 특징으로 한다.
상기 제 1 특징의 IQ 위상 미스매치 보정 회로 및 IQ 게인 미스매치 보정 회로는 모두 I상 및 Q상의 각 입력 신호에 대해서 제 1 및 제 2 디지털 필터를 이용하여 필터링 처리를 행하고, I상 및 Q상 입력 신호간의 IQ 위상 미스매치 또는 IQ 게인 미스매치를 보정해서 I상 및 Q상 출력 신호로서 출력하는 구성이고, 또한, 제 1 및 제 2 디지털 필터의 전달 함수를 결정하는 2이상의 계수가 I상 및 Q상 출력 신호로부터 제 1 제어 회로를 경유하는 제 1 피드백 루프와, I상 및 Q상 출력 신호로부터 분석 필터에 의해 주파수 특성이 변화된 후 제 2 제어 회로를 경유하는 제 2 피드백 루프로 결정하는 구성으로 되어 있고, 제 1 및 제 2 디지털 필터는 2계통의 피드백 루프에 의해 각각 적응 필터로서 구성되게 된다.
소정 주파수에 있어서의 IQ 위상 미스매치 또는 IQ 게인 미스매치의 보정은 상기 주파수에서의 제 1 및 제 2 디지털 필터의 주파수 응답 특성에 의존하고, 보정량과 주파수 응답 특성의 관계는 선형이 아니지만, 주파수 응답이 클수록 보정량은 커진다. 여기서, 제 1 및 제 2 디지털 필터가 0차의 디지털 필터(즉, 게인 조정만을 행함)인 경우는 주파수 응답 특성은 평탄하고 즉 주파수 의존이 없는 것이지만, 본 발명에서는 전달 함수의 계수가 2이상 즉 1차 이상의 디지털 필터이므로, 주파수 응답은 주파수에 의해 변화되게 된다. 즉, 제 1 및 제 2 디지털 필터를 적응화함으로써 주파수 의존의 IQ 위상 미스매치 또는 IQ 게인 미스매치를 보정할 수 있게 된다.
더욱 상세히 서술하면, IQ 위상 미스매치 보정 회로의 경우에는 I상과 Q상의 일방측의 입력 신호가 타방측의 디지털 필터 처리된 입력 신호와의 차분 또는 합성에 의해 보정 후의 I상 및 Q상의 각 출력 신호가 출력되는 구성이기 때문에, 또한, IQ 위상 미스매치의 보정은 I상측과 Q상측의 각 입력 신호에 상대측의 신호 성분이 혼입되어 있는 것을 상쇄하는 작업이기 때문에, 제 1 및 제 2 디지털 필터간에서 주파수 응답 특성이 동일하거나 서로 달라도 IQ 위상 미스매치의 보정량은 제 1 및 제 2 디지털 필터의 주파수 응답 특성에 의존한다. 이것에 대해서 IQ 게인 미스매치 보정 회로의 경우에는 IQ 게인 미스매치의 보정이 I상측과 Q상측의 각 입력 신호의 진폭이 동일하지 않은 것을 보정하는 작업이므로, 제 1 및 제 2 디지털 필터간에서 주파수 응답의 비가 주파수 의존성을 가질 필요가 있고, 제 1 및 제 2 디지털 필터간에서 전달 함수가 서로 다르다.
또한, 제 1 및 제 2 디지털 필터를 적응 필터로서 구성함에 있어서는 각각의 전달 함수의 계수가 독립해서 적응화되는 것이 중요하다. 즉, IQ 위상 미스매치 보정 회로 및 IQ 게인 미스매치 보정 회로에 있어서 각 미스매치 회로의 2이상의 제어 회로 각각은 I상측과 Q상측의 각 피처리 신호간의 시간적으로 평균화된 IQ 미스매치 상태(IQ 위상 미스매치 상태 또는 IQ 게인 미스매치 상태)를 측정해서 제어 변수로서 제 1 및 제 2 디지털 필터에 피드백한다는 공통의 처리를 실행하기 때문 에, 각 제어 회로의 처리 대상이 되는 I상측과 Q상측의 각 피처리 신호는 동일한 신호 내용이여서는 안된다. 즉, 2이상의 제어 회로에 입력되는 각 쌍의 피처리 신호간에서 신호의 다이버시티(diversity)가 필요로 된다. 본 발명에서는 분석 필터에 의한 주파수 특성의 변화에 의해 피처리 신호간의 신호의 다이버시티가 실현되어 있다. 이 결과, 2개의 다른 주파수에서의 다른 IQ 미스매치 상태를 개별적으로 독립해서 보정할 수 있고, 결과적으로 주파수 의존의 IQ 위상 미스매치 및 IQ 게인 미스매치가 각각 보정되게 된다.
또한, 상기 제 1 특징의 IQ 위상 미스매치 보정 회로 및 IQ 게인 미스매치 보정 회로는 제 1 및 제 2 디지털 필터, 각 제어 회로, 및, 각 분석 필터가 시간 영역에 있어서 순서대로 입력되는 신호를 처리하기 때문에, 디지털 베이스밴드 신호의 수신을 중단하지 않고, 즉 수신기측에서의 수신 처리나 복조 처리를 중단하지 않고 실시간으로 연속적으로 IQ 미스매치의 보정 처리를 실행할 수 있다.
상기 제 1 특징의 IQ 위상 미스매치 보정 회로 및 IQ 게인 미스매치 보정 회로는 또한 각각에 있어서 상기 제어 변수의 수가 3이상이고, 상기 분석 필터가 2쌍 이상일 경우, 1쌍의 상기 분석 필터와 다른 쌍의 상기 분석 필터의 전달 함수가 서로 다른 것을 제 2 특징으로 한다.
상기 제 2 특징의 IQ 위상 미스매치 보정 회로 및 IQ 게인 미스매치 보정 회로에서는 제어 변수의 수가 3이상이므로 보다 고차의 적응 필터의 실현이 가능하게 되고 보다 고성능으로 주파수 의존의 IQ 미스매치의 보정 처리를 실행할 수 있게 되지만, 상술한 바와 같이, 3이상의 제어 변수는 독립해서 도출될 필요 때문에 제 어 변수의 수와 동수의 제어 회로에 입력하는 각 쌍의 피처리 신호간의 다이버시티가 확보될 필요가 있는바, 2쌍 이상의 분석 필터에 있어서 1쌍의 분석 필터와 다른 쌍의 분석 필터의 전달 함수가 서로 다름으로써 상기 신호의 다이버시티가 모든 쌍의 피처리 신호간에서 확실하게 실현되고, 주파수 의존의 IQ 미스매치의 보정 처리를 보다 고정밀도로 실행할 수 있도록 된다.
상기 제 1 또는 제 2 특징의 IQ 위상 미스매치 보정 회로는 또한, 상기 2이상의 제어 회로 각각이 I상 및 Q상의 각 피처리 신호에 대해서 시간 영역에서의 승산 처리를 행하고, 상기 승산 결과를 이용해서 최소 2승 평균 알고리즘에 의한 상기 제어 변수의 적응화 처리를 순서대로 실행하는 것을 제 3 특징으로 하고, 상기 제 1 또는 제 2 특징의 IQ 게인 미스매치 보정 회로는 또한, 상기 2이상의 제어 회로 각각이 I상 및 Q상의 각 피처리 신호에 대해서 시간 영역에서의 감산 처리와 가산 처리, 및 상기 감산 결과와 가산 결과에 대한 승산 처리를 행하고, 상기 승산 결과를 이용해서 최소 2승 평균 알고리즘에 의한 상기 제어 변수의 적응화 처리를 순서대로 실행하는 것을 제 3 특징으로 한다.
상기 제 3 특징의 IQ 위상 미스매치 보정 회로에서는 각 제어 회로에 입력하는 피처리 신호는 본래 직교성을 갖고 있으므로, 각 쌍의 피처리 신호에 대한 승산 처리 결과(개개의 처리 시각에서의 IQ 위상 미스매치 상태를 나타내고 있음)를 이용해서 각 쌍의 피처리 신호간의 시간적으로 평균화된 IQ 위상 미스매치 상태를 측정해서 최소 2승 평균 알고리즘에 의한 제어 변수의 적응화 처리를 순서대로 실행할 수 있다. 또한, I상 및 Q상 출력 신호에 있어서 IQ 위상 미스매치가 완전히 보 정되어 있을 경우 양 출력 신호의 곱의 시간적인 평균은 0이 된다. 한편, 상기 제 3 특징의 IQ 게인 미스매치 보정 회로에서는 각 제어 회로에 입력하는 피처리 신호는 본래 정규화되어 있으므로, 각 쌍의 피처리 신호에 대한 감산 처리 결과와 가산 처리 결과에 대한 승산 처리 결과(개개의 처리 시각에서의 IQ 게인 미스매치 상태를 나타내고 있음)를 이용해서 각 쌍의 피처리 신호간의 평균화된 IQ 게인 미스매치 상태를 측정해서 최소 2승 평균 알고리즘에 의한 제어 변수의 적응화 처리를 순서대로 실행할 수 있다. 또한, I상 및 Q상 출력 신호에 있어서 IQ 게인 미스매치가 완전히 보정되어 있을 경우 양 출력 신호의 차와 합의 곱(각각의 2승의 차, 즉 전력차)의 시간적인 평균은 0이 된다. 또한, 제어 변수의 적응화 알고리즘으로서는 최소 2승 평균(LMS: Least Mean Square) 알고리즘 이외의 알고리즘[예컨대, 재귀 최소 2승(RLS: Recursive Least Square) 알고리즘, PID(Proportional Integral Derivative) 알고리즘, 최대(ML: Maximum Likelihood) 알고리즘 등]도 이용가능하지만, 최소 2승 평균 알고리즘은 다른 것과 비교해서 매우 완강하고 또한 안정하며, 소규모의 회로 구성으로 실현가능하다는 이점을 갖는다.
상기 어느 하나의 특징의 IQ 위상 미스매치 보정 회로 및 IQ 게인 미스매치 보정 회로는 또한, 각각의 상기 제 1 및 제 2 디지털 필터가 2차 이상의 대칭 구조의 유한장 임펄스 응답 필터인 것을 제 4 특징으로 한다.
상기 제 4 특징의 IQ 위상 미스매치 보정 회로 및 IQ 게인 미스매치 보정 회로에 의하면, 적은 제어 변수의 수로, 즉, 보다 작은 회로 규모에 의해 고차의 제 1 및 제 2 디지털 필터를 실현할 수 있어 주파수 의존의 IQ 미스매치를 보다 고정 밀도로 보정할 수 있게 된다. 또한, 제 1 및 제 2 디지털 필터는 무한장 임펄스 응답 필터로 구성가능하지만 후술하는 불이익이 있으므로 유한장 임펄스 응답 필터로 구성되는 것이 바람직하다.
무한장 임펄스 응답 필터는 군 지연 특성이 양호하지 않으므로 상기 군 지연 특성을 나중에 보정할 필요가 있지만, 제 1 및 제 2 디지털 필터가 적응 필터로서 구성되므로 상기 보정 회로도 적응 필터로서 구성될 필요가 생겨 회로 구성이 복잡화된다. 또한, 무한장 임펄스 응답 필터는 제어 변수에 대한 응답이 유한장 임펄스 응답 필터에 비해서 보다 무질서하게 되므로 실용적인 안정성과 집속성을 구비한 응답성이 좋은 무한장 임펄스 응답 필터의 설계가 곤란하다. 또한, 무한장 임펄스 응답 필터는 내부에 피드백 지연이 존재하므로 실시간에서의 연속적인 적응 필터 처리가 곤란하다. 이것은 전달 함수의 피드백 항의 계수가 갱신될 때마다 필터 내의 메모리를 리셋할 필요가 생기고, 또한, 그것에 기인하는 잡음이 증가하게 된다. 이상으로부터, 제 1 및 제 2 디지털 필터의 전달 함수를 연속적으로 갱신하기 위해서는 무한장 임펄스 응답 필터는 바람직하지 못하다.
상기 어느 하나의 특징의 IQ 위상 미스매치 보정 회로 및 IQ 게인 미스매치 보정 회로는 또한, 각각의 상기 분석 필터가 무한장 임펄스 응답 필터인 것을 제 5 특징으로 한다.
상기 제 5 특징의 IQ 위상 미스매치 보정 회로 및 IQ 게인 미스매치 보정 회로에 의하면, 분석 필터를 무한장 임펄스 응답 필터로 구성함으로써 회로의 소형화 및 저소비 전력화가 도모된다. 또한, 분석 필터는 IQ 위상 미스매치 보정 회로 및 IQ 게인 미스매치 보정 회로의 데이터 전송 경로 상에 존재하지 않으므로 즉 분석 필터의 출력은 외부에 출력되지 않으므로, 또한, 분석 필터는 적응형이 아니고, 전달 함수가 완전히 고정되어 있으므로, 상술한 제 1 및 제 2 디지털 필터에 적용할 경우의 무한장 임펄스 응답 필터의 문제점은 분석 필터에는 해당되지 않는다.
상기 목적을 달성하기 위한 본 발명에 따른 IQ 미스매치 보정 회로는 상기 어느 하나의 특징의 IQ 위상 미스매치 보정 회로와 IQ 게인 미스매치 보정 회로 중 한쪽을 전단에 다른쪽을 후단에 종렬로 접속하고, I상 및 Q상의 디지털 베이스밴드 신호를 전단 회로의 I상 및 Q상 입력 신호로서 입력하고, 상기 전단 회로의 I상 및 Q상 출력 신호를 후단 회로의 I상 및 Q상 입력 신호로서 입력하고, 상기 후단 회로의 I상 및 Q상 출력 신호를 IQ 미스매치 보정 후의 I상 및 Q상의 디지털 베이스밴드 신호로서 출력하는 것을 제 1 특징으로 한다.
상기 제 1 특징의 IQ 미스매치 보정 회로에 의하면, 상기 특징의 IQ 위상 미스매치 보정 회로 및 IQ 게인 미스매치 보정 회로를 구비하고 있으므로, 입력하는 I상 및 Q상의 디지털 베이스밴드 신호에 대해서 주파수 의존의 IQ 위상 미스매치와 IQ 게인 미스매치 양쪽을 실시간으로 연속적으로 보정할 수 있다.
상기 제 1 특징의 IQ 미스매치 보정 회로는 또한, 상기 후단 회로의 상기 1쌍 이상의 분석 필터를 상기 전단 회로의 상기 1쌍 이상의 분석 필터로서 공통적으로 이용하는 구성인 것을 제 2 특징으로 한다.
상기 제 2 특징의 IQ 미스매치 보정 회로에 의하면, 전단에 배치하는 IQ 위상 미스매치 보정 회로 및 IQ 게인 미스매치 보정 회로 중 어느 한쪽의 분석 필터 를 생략할 수 있으므로 회로 규모의 축소화, 저소비 전력화가 도모된다.
또한, 본 발명에 따른 수신 장치는 직교수신기의 후단에 상기 어느 하나의 특징의 IQ 위상 미스매치 보정 회로, IQ 게인 미스매치 보정 회로, 또는, IQ 미스매치 보정 회로를 구비해서 이루어지는 것을 특징으로 한다.
상기 특징의 수신 장치에 의하면, 상기 특징의 IQ 위상 미스매치 보정 회로, IQ 게인 미스매치 보정 회로, 또는, IQ 미스매치 보정 회로를 구비하고 있으므로 직교수신기로부터 출력되는 I상 및 Q상의 디지털 베이스밴드 신호에 대해서 주파수 의존의 IQ 위상 미스매치와 IQ 게인 미스매치 중 적어도 어느 한쪽을 실시간으로 연속적으로 보정할 수 있다.
이하, 본 발명에 따른 IQ 위상 미스매치 보정 회로 및 IQ 게인 미스매치 보정 회로, 및, 이들을 구비한 IQ 미스매치 보정 회로 및 수신 장치의 실시형태를 도면에 기초해서 설명한다.
<IQ 미스매치 보정 회로의 실시형태>
본 실시형태에서는, IQ 미스매치 보정 회로(2)는, 도 1에 나타내는 바와 같이, 직교수신기(100)의 후단에 설치된 AD 컨버터(109,110)로부터 출력되는 I상 및 Q상의 각 디지털 베이스밴드 신호(SDI,SDQ)에 대해서 양 신호간의 주파수 의존의 IQ 미스매치를 보정하도록 구성되고, IQ 위상 미스매치를 보정하는 IQ 위상 미스매치 보정 회로(3)와 IQ 게인 미스매치를 보정하는 IQ 게인 미스매치 보정 회로(4) 중 한쪽이 다른쪽에 종렬 접속된 구성으로 되어 있다. IQ 위상 미스매치 보정 회 로(3)와 IQ 게인 미스매치 보정 회로(4)는 몇가지의 공통의 성질을 공유하고 있고, 각 회로 구성 등에 대해서는 후술한다. 또한, 도 1에서는 전단에 IQ 위상 미스매치 보정 회로(3)를, 후단에 IQ 게인 미스매치 보정 회로(4)를 배치하고 있지만, 상기 배치는 일례이며, 전후의 배치는 역전해도 되고, 그것에 의해서 본 발명의 개념, 효과, 성능 등이 손상될 일은 없다. 수신 장치(1)는 직교수신기(100)의 후단에 IQ 미스매치 보정 회로(2)를 배치한 구성으로 되어 있고, IQ 미스매치 보정 회로(2)에서 보정된 I상 및 Q상의 각 디지털 베이스밴드 신호(SDcI,SDcQ)는 그 후단에 배치된 복조 회로(도면에 나타내지 않음)에 의해 처리된다.
직교수신기(100)는 도 9에 나타내는 직교수신기와 동일한 구성이고, 송신기측으로부터 무선 또는 유선의 통신 채널을 통해서 송신된 송신 신호를 수신하기 위한 수신 인터페이스(101)를 구비한다. 수신 인터페이스(101)는 직교수신기(100)에 의해 규정되는 필터, 증폭기, 혼합기(믹서), 안테나 등의 전자 부품을 구비해서 구성되지만, 공지의 회로 구성이 이용가능하므로, 상세한 기재는 생략하고 있다. 수신 인터페이스(101)의 후단에는 수신 인터페이스(101)로부터 출력되는 수신 신호(SR)를 2개의 직교하는 I상 수신 신호(SRI)와 Q상 수신 신호(SRQ)로 분리하기 위한 분리 회로(102)가 설치되어 있다. 분리 회로(102)는 2개의 혼합기(믹서)(103,104), 국부발진기(105), 및 국부발진기의 발진 신호(SOL)의 위상을 90°시프트하는 위상 시프터(106)를 구비해서 구성되고, 수신 신호(SR)는 I상측과 Q상측의 2계통으로 분리되고, 혼합기(103)는 I상측의 수신 신호(SR)와 국부발진기(105)의 발진 신호(SOL)를 승산해서 I상 수신 신호(SRI)를 생성하고, 혼합기(104)는 Q상측 의 수신 신호(SR)와 위상 시프터(106)의 발진 신호(SLQ)를 승산해서 Q상 수신 신호(SRI)를 생성한다. 저역통과필터(107,108)로부터 출력되는 I상 베이스밴드 신호(SI) 및 Q상 베이스밴드 신호(SQ)는 각각 AD 컨버터(109,110)에서 디지털화되고, I상 및 Q상의 각 디지털 베이스밴드 신호(SDI,SDQ)가 생성되고, IQ 미스매치 보정 회로(2)에 입력된다. 여기서, 디지털 베이스밴드 신호(SDI,SDQ)는 복소 디지털 베이스밴드 신호이고, 신호(SDI)가 실성분이며, 신호(SDQ)가 허성분이 된다.
상술한 바와 같이, 이상적인 통신 링크에서는 이론상, 디지털 베이스밴드 신호(SDI,SDQ)는 완전히 정규 직교성을 갖고, 소정의 통신 링크에 대해서 적절한 복조 회로에 의해 직접적으로 처리가능한 상태이다. 그러나, 실제의 회로에서는 전송 경로 상에 존재하는 여러가지의 전자 부품이나 전자 장치의 불완전성에 의해서 다른 타입의 왜곡 중에 소정 정도의 위상 왜곡이 생기게 되고, 그 결과, 디지털 베이스밴드 신호(SDI,SDQ) 사이에 신호 전력에 차이가 생긴다. 이 현상에 의해 수신 신호의 품질이 저하하기 때문에 디지털 베이스밴드 신호(SDI,SDQ)의 복조 처리를 행하기 전에 IQ 미스매치 보정 회로(2)가 디지털 베이스밴드 신호(SDI,SDQ)에 대해서 상기 IQ 미스매치의 보정 처리를 실행한다. 또한, 본 실시형태에서는, 처리 대상의 디지털 베이스밴드 신호(SDI,SDQ)는 일정한 간격으로 샘플링된 이산적인 시계열 데이터이고, IQ 위상 미스매치 보정 회로(3) 및 IQ 게인 미스매치 보정 회로(4)를 구성하는 각 회로는 상기 시계열 데이터를 시간 영역에서 처리하는 구성으로 되어 있다. 이하의 설명에서는 필요에 따라 신호명 뒤에 이산적인 시간(즉, 시계열의 순서)을 나타내는 표시(예컨대, [n], [n+1] 등)를 붙여 설명한다.
<IQ 위상 미스매치 보정 회로의 실시형태>
도 2에 IQ 위상 미스매치 보정 회로(3)의 바람직한 일실시예를 나타낸다. 본 실시형태에서는, IQ 위상 미스매치 보정 회로(3)는 1쌍의 디지털 필터(11,12)와, 1쌍의 지연 라인(13,14)과, 1쌍의 감산기(15,16)와, 1쌍의 분석 필터(17,18)와, 2개의 LMS(최소 2승 평균: Least Mean Square) 알고리즘을 실행하는 제어 회로(19,20)를 구비해서 구성된다. IQ 위상 미스매치 보정 회로(3)는 2개의 입력 신호(XIin과 XQin) 사이의 IQ 위상 미스매치(위상 오차)를 보정하기 위해서, 입력 신호(XIin,XQin)를 차수가 1이상의 디지털 필터(11,12)에서 각각 필터링한 2개의 크로스오버 신호(SIx,SQx)를 생성한다. 지연 라인(13)을 통과한 입력 신호(XIin)로부터 크로스오버 신호(SQx)를 감산기(15)에서 감산해서 출력 신호(XIout)를 생성하고, 지연 라인(14)을 통과한 입력 신호(XQin)로부터 크로스오버 신호(SIx)를 감산기(16)에서 감산해서 출력 신호(XQout)를 생성한다. 상기 2계통의 필터링과 감산 처리에 의해 2개의 입력 신호(XIin과 XQin) 사이의 직교성이 향상되고, 이상적으로는 90°의 위상 관계가 재구축됨으로써 양 입력 신호간의 IQ 위상 미스매치가 소멸 또는 대폭적으로 감쇠된다. 또한, 1쌍의 지연 라인(13,14)은, 설명의 편의상, 독립된 형태로 도시하고 있지만, 디지털 필터(11,12)와 각각 일체화함으로써 회로 사이즈가 삭감된다. 또한, 감산기(15,16)에 의한 감산 처리는 디지털 필터(11,12)의 출력 신호(SIx,SQx)의 부호를 정부 반전시키면 가산기에 의한 가산 처리로 치환된다.
도 2에 있어서 입력 신호(XIin,XQin)는 도 1에 나타내는 전단에 IQ 위상 미스매치 보정 회로(3)를, 후단에 IQ 게인 미스매치 보정 회로(4)를 배치한 구성의 경우에는 디지털 베이스밴드 신호(SDI,SDQ)이고, IQ 위상 미스매치 보정 회로(3)를 IQ 게인 미스매치 보정 회로(4)의 후단에 배치한 구성의 경우에는 IQ 게인 미스매치 보정 회로(4)의 I상 및 Q상의 각 출력 신호이다.
디지털 필터(11,12)는 2개의 입력 신호(XIin과 XQin) 사이의 주파수 의존의 IQ 위상 미스매치를 적응적으로 보정하기 때문에 신호 조건 및 회로 조건을 반영하도록 조정될 필요가 있다. 그 때문에, IQ 위상 미스매치 보정 회로(3)는 디지털 필터(11,12)에 대해서 제어 변수를 제공하는 특별한 측정 회로를 구비한다. 본 실시형태에서는 디지털 필터(11,12)는 2개의 제어 변수(Po,Ps)를 이용하는 2차 필터로서 구성된다. 또한, 디지털 필터(11,12)를 보다 고차의 필터로 구성할 경우에는 제어 변수의 수가 늘어날 뿐이며, 이하에 설명하는 본 발명의 취지로부터 일탈하는 것은 아니다. 도 2에 나타내는 바람직한 예에서는 본 발명의 개념을 간단하게 설명하기 위해서 간단한 구성을 예시하는 것이다. 이하, 디지털 필터(11,12)가 2차 필터인 경우를 상정해서 설명하지만 상기 설명은 용이하게 고차의 필터로 확장가능하다.
디지털 필터(11,12)를 조정하고, IQ 미스매치 조건상의 변화를 바로 추적하기 위해서 2이상의 제어 변수가 필요하게 된다. 본 실시형태에서는 양호한 안정성과 시스템 성능을 확보하기 위해서 LMS 알고리즘에 기초한 귀환 계획을 채용한다. 제 1 제어 회로(19)는 출력 신호(XIout,XQout)로부터 제 1 제어 변수(Po)를 생성하고, 제 2 제어 회로(20)는 분석 필터(17,18)의 각 출력 신호로부터 제 2 제어 변수(Ps)를 생성한다. 여기서, 제 2 제어 변수(Ps)를 제 1 제어 변수(Po)로부터 독립 해서 생성하기 위해서는 2개의 제어 회로(19,20)에서 처리되는 신호 사이에 신호의 다이버시티(diversity)가 필요하게 된다. 예컨대, 상기 문헌8에서는 예컨대 다른 주파수의 여러가지의 조정용 신호를 이용해서 신호의 다이버시티를 실현하고 있다. 본 실시형태에서는 신호의 다이버시티는 2개의 분석 필터(17,18)에 의해 실현하고 있다. 분석 필터(17,18)는 출력 신호(XIout,XQout)의 주파수 특성에 대해서 각각 별도로 원래의 주파수 특성과는 다르도록 변조를 실시함으로써 제 2 제어 회로(20)에 대해서 제 2 제어 변수(Ps)를 생성할 수 있게 한다. 또한, 디지털 필터(11,12)로서 고차의 것을 사용하는 시스템에서는 상기 분석 필터를 추가함으로써 추가의 제어 변수를 생성할 수 있다.
디지털 필터(11,12)의 전달 함수의 각 계수에 제 1 및 제 2 제어 변수(Po,Ps)를 사용한 경우의 2개의 구체예를 이하의 수식1 및 수식2에 나타낸다. 수식1 및 수식2에 나타내는 전달 함수는 모두 0차와 2차의 계수가 같은 대칭 구조의 유한장 임펄스 응답(FIR: Finite Impulse Response) 필터를 구성하고 있다. 따라서, 수식1 및 수식2에 나타내는 전달 함수는 2개의 제어 변수(Po,Ps)만으로 규정된다. 또한, 수식1 및 수식2에 나타내는 대칭 구조의 전달 함수 이외에도 여러가지의 전달 함수가 이용가능하고, 본 발명의 기본 원리로부터 벗어나지 않고 같은 작용 효과를 발휘할 수 있는 것은 당업자에 있어서 명백하다.
H(z)=Po×z-1+Ps×(1+z-2) (1)
H(z)=(Po+2×Ps)×z-1+Ps×(1+z-2) (2)
또한, 상기에서는 디지털 필터(11,12)는 동일한 전달 함수를 가진 경우를 상정했지만, 디지털 필터(11,12)의 전달 함수는 반드시 동일하지 않아도 좋다.
본 실시형태에서는 IQ 위상 미스매치 보정 회로(3)는 제어 회로(19,20)에 의한 귀환 구조를 갖기 때문에, 경시적인 IQ 미스매치 조건상의 변화는 제어 회로(19,20)에 의해 추적되고, 출력 신호(XIout,XQout)가 연속적으로 생성되도록 입력 신호(XIin,XQin)에 공급된다.
도 3에 IQ 위상 미스매치 보정 회로(3)의 보다 상세한 회로 구성예를 나타낸다. 도 3에 나타내는 실시예에서는 디지털 필터(11,12)의 전달 함수는 수식2에 나타내는 전달 함수이고, 지연 라인(13,14)은 각각 디지털 필터(11,12) 내의 지연 요소(z-1)를 이용해서 구성되어 있다. 또한, 제어 회로(19)는 출력 신호(XIout,XQout)를 승산한 신호에 스텝 사이즈 파라미터(μ0)를 곱하고, 1 샘플링 기간 전에 처리된 제어 변수(Po[n])를 가산한 후, 지연 요소(z-1)를 통과해서 제어 변수(Po[n+1])를 생성한다. 마찬가지로, 제어 회로(20)는 분석 필터(17,18)의 I상측과 Q상측의 각 출력 신호(XIm,XQm)를 승산한 신호에 스텝 사이즈 파라미터(μ1)를 곱하고, 1 샘플링 기간 전에 처리된 제어 변수(Ps[n])를 가산한 후, 지연 요소(z-1)를 통과해서 제어 변수(Ps[n+1])를 생성한다. 도 3에 나타내는 제어 회로(19,20)의 LMS 알고리즘에 의한 처리는 이하의 수식3 및 수식4로 나타내어진다.
Po[n+1]=Po[n]+μ0×(XIout[n]×XQout[n]) (3)
Ps[n+1]=Ps[n]+μ1×(XIm[n]×XQm[n]) (4)
도 3에 나타내는 실시예에서는, 분석 필터(17,18)는 서로 완전히 동일한 회로 구성이고, 내부에 귀환 루프를 갖는 재귀형 필터인 무한장 임펄스 응답(IIR: Infinite Impulse Response) 필터로 구성되어 있고, 그 전달 함수[Ha(z)]는 이하의 수식5로 나타내어진다. 분석 필터(17,18)는 원신호에 대해서 특정의 주파수 영역을 증폭하고, 다른 주파수 영역을 감쇠시키도록 주파수 특성을 변화시킨다. IIR 필터로 구성된 분석 필터(17,18)는 회로의 소형화, 저소비 전력화를 실현할 수 있음과 아울러 원활한 감쇠 특성이 얻어지기 때문에 여러가지 주파수에서의 신호 전력을 변조할 수 있고, 원신호의 주파수 대역 내의 어느 주파수 성분도 완전하게는 제거되지 않는다, 즉, 신호의 다이버시티의 생성에 의해 신호 정보가 결락(缺落)되지 않는 것을 의미한다.
Ha(z)=(1+z-1)/(1-0.2×z-1) (5)
상술한 바와 같이, 제어 회로(19,20)는 시간 영역에서 동작하므로, 제어 변수(Po,Ps)는 각각의 피처리 신호의 주파수 특성의 정보를 필요로 하지 않고, 각 쌍의 피처리 신호의 IQ 위상 미스매치 상태(상기 승산 처리의 결과)의 시간적인 평균이 얻어지게 된다. 또한, 분석 필터(17,18)도 마찬가지로 시간 영역에서 동작하므로, 제어 변수(Po,Ps)에서 다른 가중에 의한 평균화가 행해진 것으로 된다.
도 3에 나타내는 실시예에서는, 상기 회로 구성에 의해 출력 신호(XIout,XQout)는 각각 입력 신호(XIin과 XQin)에 대해서 이하의 수식6 및 수식7에 나타내는 바와 같이 IQ 위상 미스매치가 시간 영역에서 순차적으로 보정된다. 수식6 및 수식7의 각각 우변 제 2 항이 IQ 위상 미스매치의 보정항이다.
XIout[n]=XIin[n-1]
-((Po[n]+2×Ps[n])×XQin[n-1]
+Ps[n](XQin[n]+XQin[n-2]) (6)
XQout[n]=XQin[n-1]
-((Po[n]+2×Ps[n])×XIin[n-1]
+Ps[n](XIin[n]+XIin[n-2]) (7)
본 실시형태에서는 디지털 필터(11,12)의 차수는 2이지만, 통신 링크가 그것에 견딜 수 있는 것으로 기대되는 IQ 미스매치의 타입과 IQ 미스매치 보정 회로에 요구되는 성능 등의 요청에 의해 적절하게 변경가능하다.
도 4에 도 2에 나타내는 IQ 위상 미스매치 보정 회로(3)의 다른 실시예를 나타낸다. 도 4에 나타내는 IQ 위상 미스매치 보정 회로(3')는 1쌍의 디지털 필터(21,22)와, 1쌍의 지연 라인(13,14)과, 1쌍의 감산기(15,16)와, 2쌍의 분석 필터(23~26)와, LMS 알고리즘을 실행하는 3개의 제어 회로(27~29)를 구비해서 구성된다. 디지털 필터(21,22)는 도 2에 나타내는 IQ 위상 미스매치 보정 회로(3)의 디지털 필터(11,12)보다 고차이고, 3개의 제어 변수(Po,Ps,Pn)를 이용하는 대칭 구조의 4차 필터로서 구성된다. 도 2에 나타내는 IQ 위상 미스매치 보정 회로(3)와 비교하면, 추가의 제어 변수(Pn)를 생성하기 위해서 1쌍의 분석 필터(25,26)와 1개의 제어 회로(29)가 추가되어 있다.
디지털 필터(21,22)의 전달 함수의 각 계수에 제 1 내지 제 3 제어 변 수(Po,Ps,Pn)를 이용한 경우의 구체예를 이하의 수식8에 나타낸다.
H(z)=(Po+2×Ps+2×Pn)×z-2+Ps×(z-1+z-3)
+Pn×(1+z-4) (8)
분석 필터(17,18,23~26)의 목적은 3개의 제어 회로(27~29)에 입력하는 각 쌍의 피처리 신호에 대해서 신호의 다이버시티를 실현하는 것이고, 때문에, 신호의 다이버시티를 실현할 수 있는 한에 있어서 분석 필터의 아키텍처에 대한 설계 자유도는 매우 높다. 또한, 분석 필터의 구성은 본질적으로 동일한 태스크를 실행하고, 동일한 결과를 생성하면서도 다양하게 변화될 수 있다. 예컨대, 1쌍의 분석 필터(23,24)와 다른 1쌍의 분석 필터(25,26)는 서로 병렬로 배치되어 있지만, 각각의 분석 필터의 기본적인 동작이나 회로 성능을 변화시키지 않고 1쌍의 분석 필터(23,24)의 각 입력을 출력 신호(XIout,XQout)가 아니라 1쌍의 분석 필터(25,26)의 각 출력으로서 종렬로 배치하도록 해도 좋다.
<IQ 게인 미스매치 보정 회로의 실시형태>
도 5에 IQ 게인 미스매치 보정 회로(4)의 바람직한 일실시예를 나타낸다. 본 실시형태에서는, IQ 게인 미스매치 보정 회로(4)는 1쌍의 디지털 필터(31,32)와, 1쌍의 분석 필터(33,34)와, 2개의 LMS 알고리즘을 실행하는 제어 회로(35,36)를 구비해서 구성된다. 디지털 필터(31,32)는 각각 입력 신호(XIin과 XQin)에 대해서 양 신호간의 IQ 게인 미스매치(진폭 오차)를 보정하는 처리를 행하고, 출력 신호(XIout), 출력 신호(XQout)를 생성한다. 입력 신호(XIin,XQin)는, 도 1에 나타내 는 전단에 IQ 위상 미스매치 보정 회로(3)를, 후단에 IQ 게인 미스매치 보정 회로(4)를 배치한 구성의 경우에는 IQ 위상 미스매치 보정 회로(3)의 I상 및 Q상의 각 출력 신호이고, IQ 위상 미스매치 보정 회로(3)를 IQ 게인 미스매치 보정 회로(4)의 후단에 배치한 구성의 경우에는 디지털 베이스밴드 신호(SDI,SDQ)이다.
디지털 필터(31,32)는 2개의 입력 신호(XIin과 XQin) 사이의 주파수 의존의 IQ 게인 미스매치를 적응적으로 보정하기 위해서 신호 조건 및 회로 조건을 반영하도록 조정될 필요가 있다. 그 때문에, IQ 게인 미스매치 보정 회로(4)는 디지털 필터(31,32)에 대해서 제어 변수를 제공하는 특별한 측정 회로를 구비한다. 본 실시형태에서는 디지털 필터(31,32)는 2개의 제어 변수(Go,Gs)를 이용하는 2차 필터로서 구성되고, 상기 2개의 제어 변수(Go,Gs)에 의해 제어된다. 제 1 제어 회로(35)는 출력 신호(XIout,XQout)로부터 제 1 제어 변수(Go)를 생성하고, 제 2 제어 회로(36)는 분석 필터(33,34)의 각 출력 신호로부터 제 2 제어 변수(Gs)를 생성한다. 제어 변수(Gs)의 생성에 사용하는 출력 신호(XIout,XQout)의 주파수 특성을 변조하는 분석 필터(33,34)를 사용해서 신호의 다이버시티가 실현된다.
디지털 필터(31,32)의 전달 함수의 각 계수에 제 1 및 제 2 제어 변수(Go,Gs)를 이용했을 경우의 2개의 구체예를 이하의 수식9 및 수식10에 나타낸다. 수식9 및 수식10에 있어서 Hi(z)는 I상의 디지털 필터(31)의 전달 함수, Hq(z)는 Q상의 디지털 필터(32)의 전달 함수를 각각 나타낸다. 디지털 필터(31,32)의 주파수 응답 특성이 동일할 경우에는 상기 주파수 응답 특성의 비는 주파수에 의존하지 않고 일정하게 되므로 주파수 의존의 IQ 게인 미스매치가 적절하게 보정되지 않는다. 따라서, 본 실시형태에서는 디지털 필터(31,32)의 전달 함수는 I상과 Q상 사이에서 각각 다르도록 설정되어 있다. 구체적으로는 회로 설계를 용이하게 하기 위해서 제어 변수(Go,Gs)의 부호를 정부 반전시킨 내용으로 되어 있다. 또한, 수식7 및 수식8에 나타내는 전달 함수는 모두 0차와 2차의 계수가 같은 대칭 구조의 유한장 임펄스 응답(FIR) 필터를 구성하고 있다. 따라서, 수식9 및 수식10에 나타내는 전달 함수는 2개의 제어 변수(Go,Gs)만으로 규정된다. 또한, 수식9 및 수식10에 나타내는 전달 함수 이외에도 여러가지의 전달 함수가 이용가능하고, 본 발명의 기본 원리로부터 벗어나지 않고 같은 작용 효과를 발휘할 수 있는 것은 당업자에 있어서 명백하다.
Hi(z)=(1-Go)×z-1-(1-Go)×Gs×(1+z-2)
Hq(z)=(1+Go)×z-1-(1+Go)×Gs×(1+z-2) (9)
Hi(z)=(1-Go-2×Gs)×z-1-Gs×(1+z-2)
Hq(z)=(1+Go+2×Gs)×z-1+Gs×(1+z-2) (10)
IQ 위상 미스매치 보정 회로(3)와 마찬가지로, IQ 게인 미스매치 보정 회로(4)는 제어 회로(35,36)에 의한 귀환 구조를 갖기 때문에, 출력 신호(XIout,XQout)를 연속적으로 생성하면서 경시적인 IQ 미스매치 조건상의 변화를 추적할 수 있다.
도 6에 IQ 게인 미스매치 보정 회로(4)의 보다 상세한 회로 구성예를 나타낸 다. 도 6에 나타내는 실시예에서는 디지털 필터(31,32)의 전달 함수는 수식10에 나타내는 전달 함수이고, 제어 회로(35)는 출력 신호(XIout,XQout)를 가산한 신호와 감산한 신호를 승산한 신호에 스텝 사이즈 파라미터(ν0)를 승산하고, 1샘플링 기간 전에 처리된 제어 변수(Go[n])를 가산한 후, 지연 요소(z-1)를 통과해서 제어 변수(Go[n+1])를 생성한다. 마찬가지로, 제어 회로(36)는 분석 필터(33,34)의 I상측과 Q상측의 각 출력 신호(XIm,XQm)를 승산한 신호에 스텝 사이즈 파라미터(ν1)를 승산하고, 1 샘플링 기간 전에 처리된 제어 변수(Gs[n])를 가산한 후, 지연 요소(z-1)를 통과해서 제어 변수(Gs[n+1])를 생성한다. 도 6에 나타내는 제어 회로(35,36)의 LMS 알고리즘에 의한 처리는 이하의 수식11 및 수식12로 나타내어진다.
Go[n+1]=Go[n]+ν0×(XIout[n]2-XQout[n]2) (11)
Gs[n+1]=Gs[n]+ν1×(XIm[n]2-XQm[n]2) (12)
도 6에 나타내는 실시예에서는 분석 필터(33,34)는 서로 완전히 동일한 회로 구성이고, IQ 위상 미스매치 보정 회로(3)에서 사용되는 분석 필터(17,18)와 동일한 회로 구성이다. 따라서, 분석 필터(33,34)는 내부에 귀환 루프를 갖는 재귀형 필터인 무한장 임펄스 응답(IIR) 필터로 구성되어 있고, 그 전달 함수[Ha(z)]도 분석 필터(17,18)와 동일하게 상기 수식5로 나타내어진다. 분석 필터(33,34)의 기능 및 특징에 대해서는 분석 필터(17,18)와 마찬가지이고, 중복되는 설명은 생략한다.
상술한 바와 같이, 제어 회로(35,36)는 시간 영역에서 동작하므로, 제어 변 수(Go,Gs)는 각각의 피처리 신호의 주파수 특성의 정보를 필요로 하지 않고, 각 쌍의 피처리 신호의 IQ 게인 미스매치 상태(상기 가산 신호와 감산 신호의 승산 처리의 결과)의 시간적인 평균이 얻어지게 된다. 또한, 분석 필터(33,34)도 마찬가지로 시간 영역에서 동작하므로, 제어 변수(Go,Gs)에서 다른 가중에 의한 평균화가 행해지게 된다.
도 6에 나타내는 실시예에서는 상기 회로 구성에 의해, 출력 신호(XIout,XQout)는 각각 입력 신호(XIin과 XQin)에 대해서 이하의 수식13 및 수식14에 나타내는 바와 같이 IQ 게인 미스매치가 시간 영역에서 순차적으로 보정된다.
XIout[n]=(1-Go[n]-2×Gs[n])×XIin[n-1]
-Gs[n]×(XIin[n]+XIin[n-2]) (13)
XQout[n]=(1+Go[n]+2×Gs[n])×XQin[n-1]
+Gs[n]×(XQin[n]+XQin[n-2]) (14)
본 실시형태에서는 디지털 필터(31,32)의 차수는 2이지만, 통신 링크가 그것에 견딜 수 있는 것으로 기대되는 IQ 미스매치의 타입과 IQ 미스매치 보정 회로에 요구되는 성능 등의 요청에 의해 적절하게 변경가능하다.
도 7에 도 5에 나타내는 IQ 게인 미스매치 보정 회로(4)의 다른 실시예를 나타낸다. 도 7에 나타내는 IQ 게인 미스매치 보정 회로(4')는 1쌍의 디지털 필터(41,42)와, 2쌍의 분석 필터(43~46)와, LMS 알고리즘을 실행하는 3개의 제어 회로(47~49)를 구비해서 구성된다. 디지털 필터(41,42)는 도 5에 나타내는 IQ 게인 미스매치 보정 회로(4)의 디지털 필터(31,32)보다 고차이고, 3개의 제어 변 수(Go,Gs,Gn)를 이용하는 대칭 구조의 4차 필터로서 구성된다. 도 5에 나타내는 IQ 게인 미스매치 보정 회로(4)와 비교하면, 추가의 제어 변수(Gn)를 생성하기 위해서 1쌍의 분석 필터(45,46)와 1개의 제어 회로(49)가 추가되고, 신호의 다이버시티가 분석 필터(45,46)에 의해 더욱 생성된다. 상술한 바와 같이, 분석 필터(33,34,43~46)의 목적은 신호의 다이버시티를 생성하는 것이고, 그 때문에, 신호의 다이버시티를 실현할 수 있는 한에 있어서 분석 필터의 아키텍처에 대한 설계 자유도는 매우 높다. 또한, 분석 필터의 구성은 본질적으로 동일한 태스크를 실행하고, 동일한 결과를 생성하면서도, 다양하게 변화될 수 있다. 디지털 필터(41,42)의 전달 함수의 각 계수에 제 1 내지 제 3 제어 변수(Go,Gs,Gn)를 이용한 경우의 구체예를 이하의 수식15에 나타낸다.
Hi(z)=(1-Go+2×Gn)×z-2-Gs×(z-1+z-3)
-Gn×(1+z-4)
Hq(z)=(1+Go-2×Gn)×z-2+Gs×(z-1+z-3)
+Gn×(1+z-4) (15)
<IQ 미스매치 보정 회로의 다른 실시형태>
도 2에 나타내는 IQ 위상 미스매치 보정 회로(3)와 도 5에 나타내는 IQ 게인 미스매치 보정 회로(4), 또는, 도 4에 나타내는 IQ 위상 미스매치 보정 회로(3')와 도 7에 나타내는 IQ 게인 미스매치 보정 회로(4')를 비교하면, 각각의 IQ 위상 미 스매치 보정 회로(3,3')와 IQ 게인 미스매치 보정 회로(4,4')는 같은 분석 필터와 LMS 알고리즘을 실행하는 제어 회로를 구비한 회로 구성을 갖는다. 그래서, 또한, 회로 규모의 저감 및 동작시의 저소비 전력화를 도모하기 위해 IQ 위상 미스매치 보정 회로(3,3')와 IQ 게인 미스매치 보정 회로(4,4') 사이에서 분석 필터군을 공용해서 공통의 신호 다이버시티를 실현하는 것도 가능하다.
IQ 위상 미스매치 보정 회로(3,3') 및 IQ 게인 미스매치 보정 회로(4,4')에서 사용하는 제어 변수의 수에 제한은 없고, 회로 설계상 또는 성능상의 요청에 따라 조정가능하다. 본 발명의 하나의 이점은 회로의 복잡성 즉 회로 규모는 제어 변수의 수에 대략 비례하는 점이다. 즉, 제어 변수의 수가 증가해도 그 2승 또는 지수함수적으로는 회로 규모가 증대되지 않는다는 이점이 있다.
도 8에 IQ 미스매치 보정 회로(2)의 다른 회로 구성예를 나타낸다. 도 8에 나타내는 실시예에서는 IQ 게인 미스매치 보정 회로(4")를 전단에 배치하고, 그 후단에 IQ 위상 미스매치 보정 회로(3")를 배치하고 있다. IQ 게인 미스매치 보정 회로(4")는 1쌍의 디지털 필터(51,52)와, N개(N은 2이상의 자연수)의 LMS 알고리즘을 실행하는 제어 회로[53(0)~53(N-1)]를 구비해서 구성된다. IQ 위상 미스매치 보정 회로(3")는 1쌍의 디지털 필터(61,62)와, 1쌍의 지연 라인(63,64)과, 1쌍의 감산기(65,66)와, N개의 LMS 알고리즘을 실행하는 제어 회로[67(0)~67(N-1)]와, (N-1)쌍의 분석 필터[68(1)~68(N-1), 69(1)~69(N-1)]를 구비해서 구성된다. 입력 신호(XIin,XQin)는 IQ 게인 미스매치 보정 회로(4")의 1쌍의 디지털 필터(51,52)에 각각 별도로 입력되고, 출력 신호(XIout,XQout)는 IQ 위상 미스매치 보정 회로(3") 의 감산기(65,66)로부터 각각 별도로 출력된다.
도 8에 나타내는 실시예에서는, IQ 게인 미스매치 보정 회로(4")는 N개의 제어 변수(G0~GN-1)를 사용하고, IQ 위상 미스매치 보정 회로(3")는 N개의 제어 변수(P0~PN-1)를 사용한다. 또한, IQ 게인 미스매치 보정 회로(4")는 IQ 위상 미스매치 보정 회로(3")와 동일한 분석 필터[68(1)~68(N-1), 69(1)~69(N-1)]를 공용하는 구성으로 되어 있다. 본 실시예에서는 IQ 게인 미스매치 보정 회로(4")의 1단째의 제어 회로[53(0)]와 IQ 위상 미스매치 보정 회로(3")의 1단째의 제어 회로[67(0)]에 출력 신호(XIout,XQout)가 각각 입력되고, 1번째의 제어 변수(G0,P0)가 생성된다. (N-1)쌍의 분석 필터[68(1)~68(N-1), 69(1)~69(N-1)]는 순번대로 종렬 접속되고, 1번째의 분석 필터 쌍[68(1),69(1)]에는 출력 신호(XIout,XQout)가 각각 입력되고, 신호 다이버시티가 생성된 I상측 및 Q상측의 각 출력 신호는 IQ 게인 미스매치 보정 회로(4")의 2단째의 제어 회로[53(1)]와 IQ 위상 미스매치 보정 회로(3")의 2단째의 제어 회로[67(1)]에 각각 입력되고, 2번째의 제어 변수(G1,P1)가 생성된다. 마찬가지로, i(i=2~N-1)번째의 분석 필터 쌍[68(i),69(i)]에는 (i-1)번째의 분석 필터 쌍[68(i-1),69(i-1)]의 출력 신호가 각각 입력되고, 신호 다이버시티가 생성된 I상측 및 Q상측의 각 출력 신호는 IQ 게인 미스매치 보정 회로(4")의 (i+1)단째의 제어 회로[53(i)]와 IQ 위상 미스매치 보정 회로(3")의 (i+1)단째의 제어 회로[67(i)]에 각각 입력되고, (i+1)번째의 제어 변수(Gi,Pi)가 생성된다.
<다른 실시형태>
상기 실시형태에 있어서 IQ 위상 미스매치 보정 회로(3)의 디지털 필터의 차수와 IQ 게인 미스매치 보정 회로(4)의 디지털 필터의 차수는 반드시 동일할 필요는 없다. 예컨대, 도 8에 나타내는 실시예에 있어서 전단의 IQ 게인 미스매치 보정 회로(4")의 디지털 필터(51,52)의 차수를 후단의 IQ 위상 미스매치 보정 회로(3")의 디지털 필터(61,62)의 차수보다 적게 해도 좋다. 이 경우, 전단의 IQ 게인 미스매치 보정 회로(4")에서 사용하는 제어 변수의 개수를 N 미만으로 하고, 제어 회로[53(0)~53(N-1)]의 일부를 생략하고, 후단의 IQ 위상 미스매치 보정 회로(3")의 (N-1)쌍의 분석 필터[68(1)~68(N-1), 69(1)~69(N-1)]의 일부만을 사용하는 구성으로 하여도 좋다.
또한, 상기 실시형태에서는, IQ 미스매치 보정 회로(2) 및 수신 장치(1)는 IQ 위상 미스매치 보정 회로(3)와 IQ 게인 미스매치 보정 회로(4) 양쪽을 구비하는 구성을 설명했지만, IQ 미스매치 보정 회로에 요구되는 성능 등의 요청에 의해 IQ 위상 미스매치 보정 회로(3)와 IQ 게인 미스매치 보정 회로(4) 중 어느 한쪽만을 구비하는 구성이여도 상관없다.
본 발명은 디지털 통신 시스템에 있어서의 직교수신기로부터 출력되는 I상 및 Q상의 각 디지털 베이스밴드 신호간의 IQ 미스매치의 보정에 이용가능하다.
도 1은 본 발명에 따른 IQ 미스매치 보정 회로 및 그것을 이용한 수신 장치의 일실시형태의 개략적인 구성을 나타내는 블록도이다.
도 2는 본 발명에 따른 IQ 위상 미스매치 보정 회로의 일실시형태의 개략적인 구성을 나타내는 블록도이다.
도 3은 본 발명에 따른 IQ 위상 미스매치 보정 회로의 일실시형태의 상세한 회로 구성을 나타내는 회로도이다.
도 4는 본 발명에 따른 IQ 위상 미스매치 보정 회로의 다른 실시형태의 개략적인 구성을 나타내는 블록도이다.
도 5는 본 발명에 따른 IQ 게인 미스매치 보정 회로의 일실시형태의 개략적인 구성을 나타내는 블록도이다.
도 6은 본 발명에 따른 IQ 게인 미스매치 보정 회로의 일실시형태의 상세한 회로 구성을 나타내는 회로도이다.
도 7은 본 발명에 따른 IQ 게인 미스매치 보정 회로의 다른 실시형태의 개략적인 구성을 나타내는 블록도이다.
도 8은 본 발명에 따른 IQ 미스매치 보정 회로의 다른 실시형태의 개략적인 구성을 나타내는 블록도이다.
도 9는 직교수신기의 일반적인 회로 구성을 나타내는 회로도이다.
도 10은 IQ 미스매치에 의한 수신 신호의 품질 열화의 일례를 나타내는 도면이다.
Claims (15)
- I상 및 Q상의 디지털 베이스밴드 신호간의 IQ 위상 미스매치를 보정하는 IQ 위상 미스매치 보정 회로로서:시간 영역의 I상 입력 신호에 대해서 1차 이상의 디지털 필터 처리를 행하는 제 1 디지털 필터와,시간 영역의 Q상 입력 신호에 대해서 1차 이상의 디지털 필터 처리를 행하는 제 2 디지털 필터와,시간 영역에 있어서 상기 제 1 및 제 2 디지털 필터의 각 전달 함수의 2이상의 계수를 도출하기 위한 2이상의 제어 변수를 각각 별도로 생성해서 상기 제 1 및 제 2 디지털 필터에 공급하는 2이상의 제어 회로와,상기 I상 입력 신호의 지연 신호와 상기 제 2 디지털 필터의 출력 신호의 차분 또는 합성 신호인 I상 출력 신호와, 상기 Q상 입력 신호의 지연 신호와 상기 제 1 디지털 필터의 출력 신호의 차분 또는 합성 신호인 Q상 출력 신호에 대해서 각각 원신호와는 다른 주파수 특성이 되도록 주파수 특성을 변화시키는 1쌍 이상의 분석 필터를 구비해서 구성되고;상기 2이상의 제어 회로 중 1개의 제 1 제어 회로는 상기 I상 출력 신호와 상기 Q상 출력 신호간의 시간적으로 평균화된 IQ 위상 미스매치 상태를 측정해서 상기 2이상의 제어 변수의 하나인 제 1 변수로서 상기 제 1 및 제 2 디지털 필터에 피드백하도록 구성되고;상기 2이상의 제어 회로 중 상기 제 1 제어 회로 이외의 1개의 제 2 제어 회로는 상기 1쌍 이상의 분석 필터 중 대응하는 1쌍의 분석 필터의 I상측과 Q상측의 각 출력 신호간의 시간적으로 평균화된 IQ 위상 미스매치 상태를 측정해서 상기 2이상의 제어 변수의 다른 하나인 제 2 변수로서 상기 제 1 및 제 2 디지털 필터에 피드백하도록 구성되어 있는 것을 특징으로 하는 IQ 위상 미스매치 보정 회로.
- 제 1 항에 있어서, 상기 제어 변수의 수가 3이상이고 상기 분석 필터가 2쌍 이상일 경우, 1쌍의 상기 분석 필터와 다른 쌍의 상기 분석 필터의 전달 함수가 서로 다른 것을 특징으로 하는 IQ 위상 미스매치 보정 회로.
- 제 1 항에 있어서, 상기 2이상의 제어 회로 각각은 I상 및 Q상의 각 피처리 신호에 대해서 시간 영역에서의 승산 처리를 행하고, 상기 승산 결과를 이용해서 최소 2승 평균 알고리즘에 의한 상기 제어 변수의 적응화 처리를 순서대로 실행하는 것을 특징으로 하는 IQ 위상 미스매치 보정 회로.
- 제 1 항에 있어서, 상기 제 1 및 제 2 디지털 필터는 2차 이상의 대칭 구조의 유한장 임펄스 응답 필터인 것을 특징으로 하는 IQ 위상 미스매치 보정 회로.
- 제 1 항에 있어서, 상기 분석 필터는 무한장 임펄스 응답 필터인 것을 특징으로 하는 IQ 위상 미스매치 보정 회로.
- I상 및 Q상의 디지털 베이스밴드 신호간의 IQ 게인 미스매치를 보정하는 IQ 게인 미스매치 보정 회로로서:시간 영역의 I상 입력 신호에 대해서 1차 이상의 디지털 필터 처리를 행하는 제 1 디지털 필터와,시간 영역의 Q상 입력 신호에 대해서 1차 이상의 디지털 필터 처리를 행하는 상기 제 1 디지털 필터와 전달 함수가 다른 제 2 디지털 필터와,시간 영역에 있어서 상기 제 1 및 제 2 디지털 필터의 각 전달 함수의 2이상의 계수를 도출하기 위한 2이상의 제어 변수를 각각 별도로 생성해서 상기 제 1 및 제 2 디지털 필터에 피드백하는 2이상의 제어 회로와,상기 제 1 디지털 필터의 출력 신호인 I상 출력 신호와 상기 Q상 입력 신호의 출력 신호인 Q상 출력 신호에 대해서 각각 원신호와는 다른 주파수 특성이 되도록 주파수 특성을 변화시키는 1쌍 이상의 분석 필터를 구비해서 구성되고;상기 2이상의 제어 회로 중 1개의 제 1 제어 회로는 상기 I상 출력 신호와 상기 Q상 출력 신호간의 시간적으로 평균화된 IQ 게인 미스매치 상태를 측정해서 상기 2이상의 제어 변수의 하나인 제 1 변수로서 상기 제 1 및 제 2 디지털 필터에 피드백하도록 구성되고;상기 2이상의 제어 회로 중 상기 제 1 제어 회로 이외의 1개의 제 2 제어 회로는 상기 1쌍 이상의 분석 필터 중 대응하는 1쌍의 분석 필터의 I상측과 Q상측의 각 출력 신호간의 시간적으로 평균화된 IQ 게인 미스매치 상태를 측정해서 상기 2 이상의 제어 변수의 다른 하나인 제 2 변수로서 상기 제 1 및 제 2 디지털 필터에 피드백하도록 구성되어 있는 것을 특징으로 하는 IQ 게인 미스매치 보정 회로.
- 제 6 항에 있어서, 상기 제어 변수의 수가 3이상이고 상기 분석 필터가 2쌍 이상일 경우, 1쌍의 상기 분석 필터와 다른 쌍의 상기 분석 필터의 전달 함수가 서로 다른 것을 특징으로 하는 IQ 게인 미스매치 보정 회로.
- 제 6 항에 있어서, 상기 2이상의 제어 회로 각각은 I상 및 Q상의 각 피처리 신호에 대해서 시간 영역에서의 감산 처리와 가산 처리, 및 상기 감산 결과와 가산 결과에 대한 승산 처리를 행하고, 상기 승산 결과를 이용해서 최소 2승 평균 알고리즘에 의한 상기 제어 변수의 적응화 처리를 순서대로 실행하는 것을 특징으로 하는 IQ 게인 미스매치 보정 회로.
- 제 6 항에 있어서, 상기 제 1 및 제 2 디지털 필터는 2차 이상의 대칭 구조의 유한장 임펄스 응답 필터인 것을 특징으로 하는 IQ 게인 미스매치 보정 회로.
- 제 6 항에 있어서, 상기 분석 필터는 무한장 임펄스 응답 필터인 것을 특징으로 하는 IQ 게인 미스매치 보정 회로.
- 제 1 항 내지 제 5 항 중 어느 한 항에 기재된 IQ 위상 미스매치 보정 회로 와 제 6 항 내지 제 10 항 중 어느 한 항에 기재된 IQ 게인 미스매치 보정 회로 중 한쪽을 전단에 다른쪽을 후단에 종렬로 접속하고;I상 및 Q상의 디지털 베이스밴드 신호를 전단 회로의 I상 및 Q상 입력 신호로서 입력하고;상기 전단 회로의 I상 및 Q상 출력 신호를 후단 회로의 I상 및 Q상 입력 신호로서 입력하고;상기 후단 회로의 I상 및 Q상 출력 신호를 IQ 미스매치 보정 후의 I상 및 Q상의 디지털 베이스밴드 신호로서 출력하는 것을 특징으로 하는 IQ 미스매치 보정 회로.
- 제 11 항에 있어서, 상기 후단 회로의 상기 1쌍 이상의 분석 필터를 상기 전단 회로의 상기 1쌍 이상의 분석 필터로서 공통적으로 이용하는 구성인 것을 특징으로 하는 IQ 미스매치 보정 회로.
- 직교수신기의 후단에 제 1 항 내지 제 5 항 중 어느 한 항에 기재된 IQ 위상 미스매치 보정 회로를 구비하여 이루어지는 것을 특징으로 하는 수신 장치.
- 직교수신기의 후단에 제 6 항 내지 제 10 항 중 어느 한 항에 기재된 IQ 게인 미스매치 보정 회로를 구비하여 이루어지는 것을 특징으로 하는 수신 장치.
- 직교수신기의 후단에 제 11 항에 기재된 IQ 미스매치 보정 회로를 구비하여 이루어지는 것을 특징으로 하는 수신 장치.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JPJP-P-2008-275069 | 2008-10-27 | ||
| JP2008275069A JP5102738B2 (ja) | 2008-10-27 | 2008-10-27 | Ｉｑミスマッチ補正回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20100047128A KR20100047128A (ko) | 2010-05-07 |
| KR101068482B1 true KR101068482B1 (ko) | 2011-09-28 |
Family
ID=42117489
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020090097671A KR101068482B1 (ko) | 2008-10-27 | 2009-10-14 | Ｉｑ 미스매치 보정 회로 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US8422610B2 (ko) |
| JP (1) | JP5102738B2 (ko) |
| KR (1) | KR101068482B1 (ko) |
| CN (1) | CN101729468B (ko) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8331506B2 (en) * | 2010-03-12 | 2012-12-11 | Telefonaktiebolaget L M Ericsson (Publ) | Frequency-dependent IQ imbalance estimation |
| JPWO2012153373A1 (ja) * | 2011-05-10 | 2014-07-28 | パナソニック株式会社 | 振幅・直交度誤差補償装置 |
| US9385656B2 (en) * | 2011-11-10 | 2016-07-05 | Montage Technology (Shanghai) Co., Ltd. | Low complexity frequency selective IQ mismatch digital RX balancer and TX inverse balancer for non-ideal RF front-end |
| US9625505B2 (en) * | 2013-02-25 | 2017-04-18 | Dialog Semiconductor Inc. | Line frequency detector |
| US9438463B2 (en) | 2014-09-25 | 2016-09-06 | Stmicroelectronics S.R.L. | System for the correction of amplitude and phase errors of in-quadrature signals, corresponding receiver and method |
| KR20160069163A (ko) * | 2014-12-08 | 2016-06-16 | 한국전자통신연구원 | 듀티 신호 보상 장치 및 그 방법 |
| EP3068044A1 (en) * | 2015-03-11 | 2016-09-14 | Nxp B.V. | Module for a radio receiver |
| CN106301356B (zh) * | 2015-05-20 | 2019-04-16 | 澜起科技股份有限公司 | 一种正交信号相位误差校正装置及方法 |
| US10361891B2 (en) * | 2016-12-28 | 2019-07-23 | Infinera Corporation | Fast least-mean-square (LMS) equalization |
| US10374838B2 (en) * | 2017-06-30 | 2019-08-06 | Futurewei Technologies, Inc. | Image distortion correction in a wireless terminal |
| US10432240B1 (en) | 2018-05-22 | 2019-10-01 | Micron Technology, Inc. | Wireless devices and systems including examples of compensating power amplifier noise |
| US10484108B1 (en) * | 2018-06-13 | 2019-11-19 | Futurewei Technologies, Inc. | Transmitter image calibration using phase shift estimation |
| US10763905B1 (en) | 2019-06-07 | 2020-09-01 | Micron Technology, Inc. | Wireless devices and systems including examples of mismatch correction scheme |
| CN113079117B (zh) * | 2020-01-04 | 2022-06-21 | 武汉芯泰科技有限公司 | 一种接收链路iq失配估计的方法及装置 |
| US10972139B1 (en) | 2020-04-15 | 2021-04-06 | Micron Technology, Inc. | Wireless devices and systems including examples of compensating power amplifier noise with neural networks or recurrent neural networks |
| US11496341B2 (en) | 2020-08-13 | 2022-11-08 | Micron Technology, Inc. | Wireless devices and systems including examples of compensating I/Q imbalance with neural networks or recurrent neural networks |
| US20230421428A1 (en) * | 2022-06-27 | 2023-12-28 | Texas Instruments Incorporated | Decoupling transmitter from loopback path iqmm with phase delay-elimination by rotation |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050123067A1 (en) | 2003-12-08 | 2005-06-09 | Kim Young-Wan | Apparatus and method for detecting I/Q channel imbalance in direct conversion digital quadrature transmission system |
| US7130359B2 (en) | 2002-03-12 | 2006-10-31 | Motorola Inc. | Self calibrating receive path correction system in a receiver |
| US20060256895A1 (en) | 2005-01-07 | 2006-11-16 | Samsung Electronics Co., Ltd. | Apparatus for compensating for phase mismatch in opsk demodulator |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5157697A (en) * | 1991-03-21 | 1992-10-20 | Novatel Communications, Ltd. | Receiver employing correlation technique for canceling cross-talk between in-phase and quadrature channels prior to decoding |
| US5705949A (en) * | 1996-09-13 | 1998-01-06 | U.S. Robotics Access Corp. | Compensation method for I/Q channel imbalance errors |
| US6330290B1 (en) * | 1998-09-25 | 2001-12-11 | Lucent Technologies, Inc. | Digital I/Q imbalance compensation |
| US6377620B1 (en) * | 1999-01-19 | 2002-04-23 | Interdigital Technology Corporation | Balancing amplitude and phase |
| US6898252B1 (en) * | 2000-07-21 | 2005-05-24 | Intel Corporation | IQ mismatch cancellation |
| US7158586B2 (en) * | 2002-05-03 | 2007-01-02 | Atheros Communications, Inc. | Systems and methods to provide wideband magnitude and phase imbalance calibration and compensation in quadrature receivers |
| US7274750B1 (en) * | 2002-09-27 | 2007-09-25 | 3Com Corporation | Gain and phase imbalance compensation for OFDM systems |
| US7298793B2 (en) * | 2003-08-21 | 2007-11-20 | Mediatek Inc. | Method and apparatus for I/Q mismatch calibration of transmitter |
| JP4492264B2 (ja) * | 2004-09-13 | 2010-06-30 | 株式会社日立製作所 | 直交検出器ならびにそれを用いた直交復調器およびサンプリング直交復調器 |
| US8208530B2 (en) * | 2005-03-14 | 2012-06-26 | Broadcom Corporation | Apparatus and method for correcting IQ imbalance |
| FR2888429A1 (fr) * | 2005-07-06 | 2007-01-12 | St Microelectronics Sa | Correction des defauts d'appariement entre deux voies i et q |
| CN1941721A (zh) * | 2005-09-30 | 2007-04-04 | 中国科学院电子学研究所 | 宽带正交解调不平衡测量和补偿方法及测量设备 |
| JP2008011189A (ja) * | 2006-06-29 | 2008-01-17 | Nec Electronics Corp | タイム・インターリーブａ／ｄ変換装置 |
| WO2008093743A1 (ja) * | 2007-01-30 | 2008-08-07 | Panasonic Corporation | 変調装置及び復調装置 |
| JP5334318B2 (ja) * | 2009-11-30 | 2013-11-06 | ルネサスエレクトロニクス株式会社 | 通信用半導体集積回路およびその動作方法 |
-
2008
- 2008-10-27 JP JP2008275069A patent/JP5102738B2/ja not_active Expired - Fee Related
-
2009
- 2009-10-14 KR KR1020090097671A patent/KR101068482B1/ko not_active IP Right Cessation
- 2009-10-26 US US12/605,719 patent/US8422610B2/en not_active Expired - Fee Related
- 2009-10-27 CN CN2009102091201A patent/CN101729468B/zh not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7130359B2 (en) | 2002-03-12 | 2006-10-31 | Motorola Inc. | Self calibrating receive path correction system in a receiver |
| US20050123067A1 (en) | 2003-12-08 | 2005-06-09 | Kim Young-Wan | Apparatus and method for detecting I/Q channel imbalance in direct conversion digital quadrature transmission system |
| US20060256895A1 (en) | 2005-01-07 | 2006-11-16 | Samsung Electronics Co., Ltd. | Apparatus for compensating for phase mismatch in opsk demodulator |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101729468A (zh) | 2010-06-09 |
| US8422610B2 (en) | 2013-04-16 |
| JP2010103869A (ja) | 2010-05-06 |
| CN101729468B (zh) | 2013-04-24 |
| KR20100047128A (ko) | 2010-05-07 |
| JP5102738B2 (ja) | 2012-12-19 |
| US20100104045A1 (en) | 2010-04-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101068482B1 (ko) | Ｉｑ 미스매치 보정 회로 | |
| EP2159936B1 (en) | Method for electric power supply of optical receiver, digital signal processing circuit, and optical receiver | |
| KR100537418B1 (ko) | 직접 변환 수신기용 왜곡 정정 회로 | |
| US7061994B2 (en) | Methods and apparatus for I/Q imbalance compensation | |
| US7469491B2 (en) | Transmitter predistortion circuit and method therefor | |
| US9680674B2 (en) | I/Q calibration techniques | |
| JP5701769B2 (ja) | 送信系回路を制御する方法、送信系回路及び補償回路 | |
| US20120140685A1 (en) | Simplified adaptive filter algorithm for the cancellation of tx-induced even order intermodulation products | |
| US9166703B2 (en) | Equalizer for an optical transmission system | |
| US20130243420A1 (en) | Method and Apparatus of Using Joint Timing Recovery for a Coherent Optical System | |
| US8165465B2 (en) | Apparatus and method of controlling tap coefficient of transversal filer, optical receiver apparatus, and optical communication system | |
| WO2015087494A1 (ja) | 等化処理回路、デジタル受信機、信号送受信システム、等化処理方法およびデジタル受信方法 | |
| US20130251082A1 (en) | Digital receiver and waveform compensation method | |
| CN101232298A (zh) | 一种接收机及接收无线信号的方法 | |
| US10177855B2 (en) | Amplitude adjustment circuit, digital coherent receiver, and amplitude adjustment method | |
| EP1133066A1 (en) | Transmitter/receiver | |
| US10931485B2 (en) | Adaptive equalization circuit and optical receiver | |
| CN109495421B (zh) | 一种同相分量正交分量失配补偿装置及方法 | |
| US12081273B2 (en) | Mitigation of equalization-enhanced phase noise in a coherent optical receiver | |
| JP2021136475A (ja) | 光通信装置及び補正方法 | |
| JP2014230249A (ja) | 信号処理装置及び信号処理方法 | |
| EP4407895A1 (en) | Perturbation-based hard-decision nonlinearity compensation | |
| EP1709729A4 (en) | TRANSMITTER FORECASTING AND METHOD THEREFOR | |
| EP2040375A1 (en) | Power amplifier module and method of generating a drain voltage for a power amplifier |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20091014 |
|
| PA0201 | Request for examination | ||
| PG1501 | Laying open of application | ||
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20110223 Patent event code: PE09021S01D |
|
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20110726 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20110922 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 20110923 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration | ||
| FPAY | Annual fee payment |
Payment date: 20140912 Year of fee payment: 4 |
|
| PR1001 | Payment of annual fee |
Payment date: 20140912 Start annual number: 4 End annual number: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20150911 Year of fee payment: 5 |
|
| PR1001 | Payment of annual fee |
Payment date: 20150911 Start annual number: 5 End annual number: 5 |
|
| LAPS | Lapse due to unpaid annual fee | ||
| PC1903 | Unpaid annual fee |
Termination category: Default of registration fee Termination date: 20190703 |