CN101729468A - Iq失配校正电路 - Google Patents

Iq失配校正电路 Download PDF

Info

Publication number
CN101729468A
CN101729468A CN200910209120A CN200910209120A CN101729468A CN 101729468 A CN101729468 A CN 101729468A CN 200910209120 A CN200910209120 A CN 200910209120A CN 200910209120 A CN200910209120 A CN 200910209120A CN 101729468 A CN101729468 A CN 101729468A
Authority
CN
China
Prior art keywords
phase
signal
mutually
circuit
mismatch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200910209120A
Other languages
English (en)
Other versions
CN101729468B (zh
Inventor
S·阿瑙德
L·R·帕斯卡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN101729468A publication Critical patent/CN101729468A/zh
Application granted granted Critical
Publication of CN101729468B publication Critical patent/CN101729468B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0014—Carrier regulation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D3/00—Demodulation of angle-, frequency- or phase- modulated oscillations
    • H03D3/007—Demodulation of angle-, frequency- or phase- modulated oscillations by converting the oscillations into two quadrature related signals
    • H03D3/009—Compensating quadrature phase or amplitude imbalances
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0014—Carrier regulation
    • H04L2027/0024—Carrier regulation at the receiver end

Abstract

本发明提供一边连续地执行接收处理一边校正频率依赖的IQ失配的IQ失配校正电路。该电路具备：校正电路，使用1次以上的1对数字滤波器(11、12)对I相和Q相的输入信号进行校正处理；2以上的控制电路(19、20)，个别地生成用于导出数字滤波器的各传递函数的2以上的系数的2以上的控制变量；1对以上的分析滤波器(17、18)，对校正后的I相和Q相的输出信号，以分别成为与原信号不同的频率特性的方式使频率特性变化，第一控制电路测定I相和Q相输出信号间的时间平均化后的IQ相位失配状态并作为第一控制变量，第二控制电路测定1对分析滤波器的I相和Q相侧的各输出信号间的被时间平均后的IQ相位失配状态并作为第二控制变量，分别向各数字滤波器反馈。

Description

IQ失配校正电路
技术领域
本发明涉及对从数字通信系统中的正交接收机输出的I相(In-phase：同相)信号和Q相(Quadrature：正交相位)信号间的失配(mismatch，相位误差和振幅误差)进行校正的电路。
背景技术
在无线或有线数字通信系统的标准的接收机中，包含被调制的信息的高频信号被解调，以抽出所希望的信息信号。被抽出的信息信号被称为基带信号，通常是复数值，具有I相(In-phase)成分和Q相(Quadrature)成分。I相和Q相信号在发送机一侧，以相位离开90°来确保正交性的方式被调制到载波上。进而，I相和Q相信号通常具备相同的功率特性，具有标准正交性。为了从接收信号抽出基带信号，通常使用正交接收机。
正交接收机100如图9所示，具备：接收接口101，用于对从发送机侧经由无线或有线信道发送来的发送信号进行接收；电路102，用于将从接收接口101输出的接收信号SR分离为2个正交的I相接收信号SRI和Q相接收信号SRQ；以及低通滤波器107、108，除去I相接收信号SRI和Q相接收信号SRQ的高频成分。此外，电路102构成为具备：2个混频器(mixer)103、104；局部振荡器(local oscillator)105、以及移相器106，将局部振荡器的振荡信号SOL的相位移动90°，混频器103将接收信号SR和局部振荡器105的振荡信号SL相乘而生成I相接收信号SRI，混频器104将接收信号SR和移相器106的振荡信号SLQ相乘而生成Q相接收信号SRQ。从低通滤波器107、108输出的I相基带信号SI和Q相基带信号SQ分别在AD转换器109、110被数字化，生成I相和Q相的各数字基带信号SDI、SDQ。
在理想的通信链路中，在理论上数字基带信号SDI、SDQ完全具有标准正交性，是通过适合的解调电路能够直接对规定的通信链路进行处理的状态。
可是，在实际的电路中，在传输路径上存在的发送机、接收机、或双方的各种缺陷，导致I相的基带信号SI和Q相的基带信号SQ之间的标准正交性被损坏。标准正交性的损失(称为“IQ失配”)可以看作是I相基带信号SI和Q相基带信号SQ相互信号干扰。由于该IQ失配，在发送机侧的原来的基带信号和从接收机输出的基带信号之间产生严重的畸变。为了将在接收机的输出端的畸变水平维持在允许范围内，不损害通信链路的品质和有用性，损害通信链路的品质和有用性的该畸变、正交性的损失(相位失配或相位误差)、以及能量的差异(增益失配或振幅误差)需要被校正。
图10中表示IQ失配导致的接收信号的品质恶化的一个例子。图10表示PAL视频图像信号的IQ失配导致的品质恶化，同图(A)表示IQ失配产生前的理想的信号的功率谱密度(PSD)，同图(B)表示IQ失配产生后的信号的功率谱密度。在图10(A)中能够确认视频图像载波信号201和声音载波信号202的波峰。相对于此，在图10(B)中，由于存在上述2个波峰之外的干扰谱要素203、204，能够确认信号品质的恶化。
在实际的系统设计中，上述IQ失配由不能容易控制的电子部件或电子装置中固有的因素而产生。为了良好地维持通信链路的性能，用于校正IQ失配的电路(IQ失配校正电路)必须具备在所希望的工作条件下，应对由于规定的设计而可能产生的IQ故障的充分的能力。
通常，在实际的系统中使用的IQ失配校正电路，在通信信号频带的整体能够校正固定的失配(相位失配和增益失配)。换言之，现有的IQ失配校正电路不能够校正频率依赖的相位IQ失配。一种在与多载波通信系统相关的接收机，或具备追加的调整电路的系统等中，能够某种程度缓和频率依赖的IQ失配系统已被公开。可是，在该系统中，由于需要设置传输线号的性质上的几个假定，或者需要成为系统的复杂性和成本高腾的因素的大规模的追加电路，所以不充分适合一般的接收机。
IQ失配校正电路的问题是接收机的设计者等本领域技术人员所周知的，在各种应用中，考虑了用于除去IQ失配或使其衰减的几个方法和电路。可是，这些方法和电路几乎都以IQ失配不是频率依赖为前提。也就是说，IQ失配在规定的通信信号频带的整体上是固定的。作为该前提的主要缺点，是对应的电路和系统不能够校正频率依赖的IQ失配。以成为在通信路径频带中变动过大、不可能不是频率依赖的IQ失配特性的装置或部件作为特征的众多的通信链路，能够实验地观察。即，希望有能够良好地校正频率依赖的IQ失配的IQ失配校正电路。这里，应该理解频率依赖的IQ失配是普通的，不频率依赖的IQ失配不如说是特殊的、限定的。再有，能够校正频率依赖的IQ失配的校正电路，对不频率依赖的IQ失配也能够同样地校正。
作为现有的IQ失配的校正技术或方法，在下述文献1～8中公开。例如，在文献2中，公开了一种数字电路设计，其不需要与接收机的其它部分连接，就能够对不是频率依赖的IQ失配进行校正。此外，在文献3、文献4、或文献8中，公开了一种为了校正频率依赖的IQ失配，在接收机侧的模拟电路，或在发送机侧生成调整用的信号的技术，即、在接收机侧的数字信号处理之外需要附加的电路的技术。此外，在该现有技术中，在需要附加的电路之外存在如下缺点，即在接收机的模拟电路和对IQ失配进行校正的数字电路例如由于从不同的制造厂商供给等的理由而分离的系统中，不能够应用的缺点。进而，在该现有技术中，存在在失配条件变化的情况下，为了再调整，不停止接收就不能够应对该条件变化的缺点。也就是说，在导入到模拟电路的调整信号中，不能够一边接收规定的通信信号一边追随失配条件的变化。
文献1：美国专利第5157697号说明书
文献2：美国专利第5705949号说明书
文献3：美国专利第6330290号说明书
文献4：美国专利第6898252号说明书
文献5：美国专利第7158586号说明书
文献6：美国专利第7274750号说明书
文献7：美国专利第7298793号说明书
文献8：Koji Maeda等，“WideBand Image-Rejection Circuit forLow-IF Receivers”，ISSCC 2006，26.1
发明内容
本发明正是鉴于上述现有的IQ失配校正技术的问题点而完成的，其目的在于提供一种IQ失配校正电路，该电路是在接收机侧的数字信号处理之外不需要附加的电路的自主式电路，从正交接收机的其它部分独立，能够校正频率依赖的IQ失配，能够一边连续地执行接收处理，一边调整IQ失配条件。
为了实现上述目的的本发明的IQ相位失配校正电路，是对I相和Q相的数字基带信号间的IQ相位失配进行校正的IQ相位失配校正电路，其第一特征在于，构成为具备：第一数字滤波器，对时域的I相输入信号进行1次以上的数字滤波处理；第二数字滤波器，对时域的Q相输入信号进行1次以上的数字滤波处理；2以上的控制电路，在时域中，个别地生成用于导出所述第一和第二数字滤波器的各传递函数的2以上的系数的2以上的控制变量，对所述第一和第二数字滤波器供给；以及1对以上的分析滤波器，对于作为所述I相输入信号的延迟信号和所述第二数字滤波器的输出信号的差分或合成信号的I相输出信号、和作为所述Q相输入信号的延迟信号和所述第一数字滤波器的输出信号的差分或合成信号的Q相输出信号，以分别成为与原信号不同的频率特性的方式使频率特性变化，所述2以上的控制电路内的1个第一控制电路，构成为对所述I相输出信号和所述Q相输出信号间的时间平均化后的IQ相位失配状态进行测定，作为所述2以上的控制变量的1个的第一变量对所述第一和第二数字滤波器进行反馈，所述2以上的控制电路内的所述第一控制电路以外的1个第二控制电路，构成为对所述1对以上的分析滤波器内的对应的1对分析滤波器的I相侧和Q相侧的各输出信号间的时间平均化后的IQ相位失配状态进行测定，作为所述2以上的控制变量的另一个的第二变量对所述第一和第二数字滤波器进行反馈。
为了实现上述目的的本发明的IQ增益失配校正电路，是对I相和Q相的数字基带信号间的IQ增益失配进行校正的IQ增益失配校正电路，其第一特征在于，构成为具备：第一数字滤波器，对时域的I相输入信号进行1次以上的数字滤波处理；第二数字滤波器，对时域的Q相输入信号进行1次以上的数字滤波处理；2以上的控制电路，在时域中，个别地生成用于导出所述第一和第二数字滤波器的各传递函数的2以上的系数的2以上的控制变量，对所述第一和第二数字滤波器进行反馈；以及1对以上的分析滤波器，对于作为所述第一数字滤波器的输出信号的I相输出信号、和作为所述Q相输入信号的输出信号的Q相输出信号，以分别成为与原信号不同的频率特性的方式使频率特性变化，所述2以上的控制电路内的1个第一控制电路，构成为对所述I相输出信号和所述Q相输出信号间的时间平均化后的IQ增益失配状态进行测定，作为所述2以上的控制变量的1个的第一变量对所述第一和第二数字滤波器进行反馈，所述2以上的控制电路内的所述第一控制电路以外的1个第二控制电路，构成为对所述1对以上的分析滤波器内的对应的1对分析滤波器的I相侧和Q相侧的各输出信号间的时间平均化后的IQ增益失配状态进行测定，作为所述2以上的控制变量的另一个的第二变量对所述第一和第二数字滤波器进行反馈。
上述第一特征的IQ相位失配校正电路和IQ增益失配校正电路，均构成为对I相和Q相的各输入信号使用第一和第二数字滤波器进行滤波处理，对I相和Q相的输入信号间的IQ相位失配或增益失配进行校正，作为I相和Q相输出信号进行输出，进而，构成为决定第一和第二数字滤波器的传递函数的2以上的系数，以从I相和Q相输出信号经由第一控制电路的第一反馈环、和从I相和Q相输出信号在分析滤波器频率特性变化之后，经由第二控制电路的第二反馈环来决定，第一和第二数字滤波器通过2系统的反馈环而分别作为适应滤波器而构成。
某个频率的IQ相位失配或IQ增益失配的校正依赖于在该频率的第一和第二数字滤波器的频率响应特性，校正量和频率响应特性的关系虽然不是线形，但频率响应越大，校正量变得越大。这里，在第一和第二数字滤波器为0次数字滤波器(即，仅进行增益调整)的情况下，频率响应特性是平坦的，即没有频率依赖，但在本发明中，由于传递函数的系数是2以上，即是1次以上的数字滤波器，所以频率响应根据频率而变化。也就是说，通过使第一和第二数字滤波器适应化，能够对频率依赖的IQ相位失配或IQ增益失配进行校正。
更详细地，在IQ相位失配校正电路的情况下，由于是通过I相和Q相的一方侧的输入信号、与另一方侧的被数字滤波处理后的输入信号的差分或合成，输出校正后的I相和Q相的各输出信号的结构，此外，由于IQ相位失配的校正是对在I相侧和Q相侧的各输入信号中对方侧的信号成分混入的情况进行抵消的工作，所以在第一和第二数字滤波器间频率响应特性相同也好不相同也好，IQ相位失配的校正量依赖于第一和第二数字滤波器的频率响应特性。相对于此，在IQ增益失配校正电路的情况下，IQ增益失配的校正是对I相侧和Q相侧的各输入信号的振幅不同的情况进行校正的工作，在第一和第二数字滤波器之间需要频率响应的比具有频率依赖性，在第一和第二数字滤波器间传递函数相互不同。
进而，在将第一和第二数字滤波器作为适应滤波器而构成时，各个传递系数独立地适应化是重要的。也就是说，在IQ相位失配校正电路和IQ增益失配校正电路中，各失配电路的2以上的控制电路分别对I相侧和Q相侧的各被处理信号间的被时间平均后的IQ失配状态(IQ相位失配状态或IQ增益失配状态)进行测定，作为控制变量对第一和第二数字滤波器进行反馈，由于执行这样的共同的处理，成为各控制电路的处理对象的I相侧和Q相侧的各被处理信号必须不是相同信号内容。也就是说，在输入到2以上的控制电路的各对被处理信号间，需要信号的分集(diversity)。在本发明中，通过利用分析滤波器的频率特性的变化，实现被处理信号间的信号的分集。结果，能够个别地独立对在2个不同频率的不同IQ失配状态进行校正，结果是频率依赖的IQ相位失配和增益失配被分别校正。
进而，在上述第一特征的IQ相位失配校正电路和IQ增益失配校正电路中，第一和第二数字滤波器、各控制电路以及各分析滤波器在时域中，为了处理逐次输入的信号，不中断数字基带信号的接收、即不中断在接收机侧的接收处理和解调处理，就能够在实际时间连续地执行IQ失配的校正处理。
上述第一特征的IQ相位失配校正电路和IQ增益失配校正电路的第二特征是，在各自中，在所述控制变量的数量是3以上，所述分析滤波器是2对以上的情况下，1对所述分析滤波器和其它的对的所述分析滤波器的传递函数相互不同。
在上述第二特征的IQ相位失配校正电路和IQ增益失配校正电路中，因为控制变量的数量是3以上，所以能够实现更高次的适应滤波器，能够执行更高性能的频率依赖的IQ失配的校正处理，但是如上述那样，由于需要独立导出3以上的控制变量，所以需要确保对与控制变量的数量相同的控制电路输入的各对被处理信号间的分集，在2对以上的分析滤波器中，通过1对分析滤波器和其它对分析滤波器的传递函数相互不同，在全部的对的被处理信号间确实地实现该信号的分集，能够更高精度地执行频率依赖的IQ失配的校正处理。
上述第一或第二特征的IQ相位失配校正电路的第三特征在于，所述2以上的控制电路分别对于I相和Q相的各被处理信号，进行在时域的乘法处理，使用该乘法结果逐次执行利用最小均方算法的所述控制变量的适应化处理，第一或第二特征的IQ增益失配校正电路的第三特征在于，所述2以上的控制电路分别对于I相和Q相的各被处理信号，进行在时域的减法处理和加法处理、以及对该减法结果和加法结果的乘法处理，使用该乘法结果逐次执行利用最小均方算法的所述控制变量的适应化处理，
在上述第三特征的IQ相位失配校正电路中，因为输入到各控制电路的被处理信号本来具有正交性，所以使用对于各对的被处理信号的乘法处理结果(表示在各个处理时刻的IQ相位失配状态)对各对的被处理信号间的被时间平均后的IQ相位的失配状态进行测定，能够逐次执行利用最小均方算法的控制变量的适应化处理。再有，在I相和Q相的输出信号中，在IQ相位失配被完全校正的情况下，两输出信号的积的时间平均为0。另一方面，在上述第三特征的IQ增益失配校正电路中，因为输入到各控制电路的被处理信号本来被标准化，所以使用对于各对的被处理信号的减法处理结果和加法处理结果的乘法处理结果(表示在各个处理时刻的IQ增益失配状态)，对各对的被处理信号间的被时间平均后的IQ增益的失配状态进行测定，能够逐次执行利用最小均方算法的控制变量的适应化处理。再有，在I相和Q相的输出信号中，在IQ增益失配被完全校正的情况下，两输出信号差和和的积(各自的平方的差、即功率差)的时间平均为0。进而，作为控制变量的适应化算法，也能够利用最小均方(LMS：Least Mean Square)算法以外的算法(例如，递归最小二乘(RLS：recursive least square)、PID(Proportional Integral Derivative，比例积分微分)算法、最大似然(ML：Maximum Likelihood)算法等)，但最小均方算法与其它算法相比，具有非常顽强且稳定、能够在小规模的电路结构中实现的优点。
上述任何一种特征的IQ相位失配校正电路和IQ增益失配校正电路的第四特征在于，各个所述第一和第二数字滤波器是2次以上的对称结构的有限长脉冲响应滤波器。
根据上述第四特征的IQ相位失配校正电路和IQ增益失配校正电路，能够以较少的控制变量的数量、即能够通过更小的电路规模，实现高次的第一和第二数字滤波器，能够更高精度地校正频率依赖的IQ失配。此外，虽然第一和第二数字滤波器能够以无限长脉冲响应滤波器构成，但由于有后述的缺点，所以优选以有限长脉冲响应滤波器。
由于无限长脉冲响应滤波器的群延迟特性不良好，所以需要在之后对该群延迟特性进行校正，但由于第一和第二数字滤波器作为适应滤波器而构成，所以需要该校正电路也作为适应滤波器而构成，电路结构复杂化。此外，由于无限长脉冲响应滤波器对于控制变量的响应，与有限长脉冲响应滤波器相比无秩序，所以具备实用的稳定性和收敛性的响应性良好的无限长脉冲响应滤波器的设计困难。进而，无限长脉冲响应滤波器在内部存在反馈延迟，所以在实际时间的连续的适应滤波处理困难。每当传递函数的反馈项的系数被更新时，需要对滤波器内的存储器进行重置，进而，以此为原因噪声增加。如上所述，为了连续地更新第一和第二数字滤波器的传递函数，不优选无限长脉冲响应滤波器。
上述任何一种特征的IQ相位失配校正电路和IQ增益失配校正电路的第五特征在于，各个所述分析滤波器是无限长脉冲响应滤波器。
根据上述第五特征的IQ相位失配校正电路和IQ增益失配校正电路，通过以无限长脉冲响应滤波器构成分析滤波器，谋求电路的小型化和低功耗化。再有，由于在IQ相位失配校正电路和IQ增益失配校正电路的数据传输路径上不存在分析滤波器，也就是说，分析滤波器的输出不向外部输出，进而因为分析滤波器不是适应型，传递函数不完全被固定，所以对上述第一和第二数字滤波器应用的情况下的无限长脉冲响应滤波器的问题点在分析滤波器中不产生。
为了实现上述目的的本发明的IQ失配校正电路的第一特征在于，将上述任何一个特征的IQ相位失配校正电路和IQ增益失配校正电路的一方在前级、另一方在后级串联连接，将I相和Q相的数字基带信号作为前级电路的I相和Q相输入信号进行输入，将所述前级电路的I相和Q相输出信号作为后级电路的I相和Q相输入信号进行输入，将所述后级电路的I相和Q相输出信号作为IQ失配校正后的I相和Q相的数字基带信号进行输出。
根据上述第一特征的IQ失配校正电路，由于具备上述特征的IQ相位失配校正电路和IQ增益失配校正电路，所以对输入的I相和Q相的数字基带信号，能够在实际时间连续地对频率依赖的IQ相位失配和IQ增益失配的双方进行校正。
上述第一特征的IQ失配校正电路的第二特征在于，构成为将所述后级电路的所述1对以上的分析滤波器，作为所述前级电路的所述1对以上的分析滤波器共同地利用。
根据上述第二特征的IQ失配校正电路，由于能够省略配置在前级的IQ相位失配校正电路和IQ增益失配校正电路的任何一方的分析滤波器，所以能够谋求电路规模的缩小化、低功耗化。
此外，本发明的接收装置的特征在于，在正交接收机的后级具备上述任何一个特征的IQ相位失配校正电路、IQ增益失配校正电路、或IQ失配校正电路。
根据上述特征的接收装置，由于具备上述特征的IQ相位失配校正电路、IQ增益失配校正电路，或IQ失配校正电路，所以对从正交接收机输出的I相和Q相的数字基带信号，能够在实际时间连续地对频率依赖的IQ相位失配和IQ增益失配的至少任意的一方进行校正。
附图说明
图1是表示本发明的IQ失配校正电路和使用其的接收装置的一个实施方式的概略结构的框图。
图2是表示本发明的IQ相位失配校正电路的一个实施方式的概略结构的框图。
图3是表示本发明的IQ相位失配校正电路的一个实施方式的详细电路结构的电路图。
图4是表示本发明的IQ相位失配校正电路的另一个实施方式的概略结构的框图。
图5是表示本发明的IQ增益失配校正电路的一个实施方式的概略结构的框图。
图6是表示本发明的IQ增益失配校正电路的一个实施方式的详细电路结构的电路图。
图7是表示本发明的IQ增益失配校正电路的另一个实施方式的概略结构的框图。
图8是表示本发明的IQ失配校正电路的另一个实施方式的概略结构的框图。
图9是表示正交接收机的通常的电路结构的电路图。
图10是表示IQ失配导致的接收信号的品质恶化的一个例子的图。
具体实施方式
下面，基于附图对本发明的IQ相位失配校正电路和IQ增益失配校正电路、以及具备它们的IQ失配校正电路和接收装置的实施方式进行说明。
(IQ失配校正电路的实施方式)
在本实施方式中，IQ失配校正电路2如图1所示，构成为对从设置在正交接收机100的后级的AD转换器109、110输出的I相和Q相的各数字基带信号SDI、SDQ校正两信号间的频率依赖的IQ失配，成为对IQ相位失配进行校正的IQ相位失配校正电路3和对IQ增益失配进行校正的IQ增益失配校正电路4的一方与另一方串联连接的结构。IQ相位失配校正电路3和IQ增益失配校正电路4具有几个共同的性质，关于各电路结构等在后面叙述。再有，在图1中，在前级有配置IQ相位失配校正电路3，在后级配置有IQ增益失配校正电路4，但该配置只是一个例子，也可以将前后的配置逆转，由此不会对本发明的概念、效果、性能等造成损害。接收装置1成为在正交接收机100的后级配置了IQ失配校正电路2的结构，在IQ失配校正电路2被校正的I相和Q相的各数字基带信号SDcI、SDcQ通过配置在其后级的解调电路(未图示)被处理。
正交接收机100具有与图9所示的正交接收机相同的结构，具备：接收端口101，用于对从发送机侧经由无线或有线的通信信道发送来的发送信号进行接收。接收端口101构成为具备：通过正交接收机100规定的滤波器、放大器、混频器(mixer)、天线等的电子部件，能够利用公知的电路结构，因此省略详细的记述。在接收接口101的后级设置有分离电路102，用于将从接收接口101输出的接收信号SR分离为2个正交的I相接收信号SRI和Q相接收信号SRQ。分离电路102构成为具备：2个混频器(mixer)103、104，局部振荡器105，以及将局部振荡器的振荡信号SOL的相位移动90°的移相器106，接收信号SR被分离为I相侧和Q相侧的2系统，混频器103将I相侧的接收信号SR和局部振荡器105的振荡信号SOL相乘来生成I相接收信号SRI，混频器104将Q相侧的接收信号SR和移相器106的振荡信号SLQ相乘来生成Q相接收信号SRI。从低通滤波器107、108输出的I相基带信号SI和Q相基带信号SQ分别在AD转换器109、110被数字化，生成I相和Q相的各数字基带信号SDI、SDQ，输入到IQ失配校正电路2。这里，数字基带信号SDI、SDQ是复数数字基带信号，信号SDI是实数成分，信号SDQ是虚数成分。
如上所述，理想的通信链路在理论上，数字基带信号SDI、SDQ完全具有标准正交性，是对规定的通信链路能够通过适合的解调电路直接处理的状态。可是，在实际的电路中，由于传输路径上存在的各种电子部件或电子装置的不完全性，在其它类型的畸变中，产生某种程度的相位畸变，结果在数字基带信号SDI、SDQ间在信号功率产生差异。由于通过该现象接收信号的品质下降，所以在进行数字基带信号SDI、SDQ的解调处理之前，IQ失配校正电路2对数字基带信号SDI、SDQ执行该IQ失配的校正处理。再有，在本实施方式中，处理对象的数字基带信号SDI、SDQ是以固定间隔被采样的离散的时间序列数据，构成IQ相位失配校正电路3和IQ增益失配校正电路4的各电路，成为在时域处理该时间序列数据的结构。在以下的说明中，对应于需要，在信号名后附加表示离散的时间(即、时间序列的顺序)的显示(例如[n]，[n+1]等)进行说明。
(IQ相位失配校正电路的实施方式)
图2表示IQ相位失配校正电路3的优选的一个实施例。在本实施方式中，IQ相位失配校正电路3构成为具备：1对数字滤波器11、12，1对延迟线13、14，1对减法器15、16，1对分析滤波器17、18，以及2个执行LMS(最小均方：Least Mean Square)算法的控制电路19、20。IQ相位失配校正电路3为了对2个输入信号XIin和XQin之间的IQ相位失配(相位误差)进行校正，生成在次数为1以上的数字滤波器11、12分别对输入信号XIin、XQin进行滤波后的2个交叉信号(crossover signal)SIx、SQx，在减法器15从通过了延迟线13的输入信号XIin减去交叉信号SQx生成输出信号XIout，在减法器16从通过了延迟线14的输入信号XQin减去交叉信号SIx生成输出信号XQout。通过该2系统的滤波和减法处理，2个输入信号XIin和XQin之间的正交性提高，理想的是，通过再建90°的相位关系，两输入信号间的IQ相位失配消失或大幅衰减。再有，1对延迟线13、14为了说明方便而以独立的形式表示，但通过分别与数字滤波器11、12整体化能够削减电路尺寸。再有，当使数字滤波器11、12的输出信号SIx、SQx的符号正负反转时，利用减法器15、16的减法处理可以与利用加法器的加法处理置换。
在图2中，在图1所示的在前级配置了IQ相位失配校正电路3、在后级配置了IQ增益失配校正电路4的结构的情况下，输入信号XIin、XQin是数字基带信号SDI、SDQ，在将IQ相位失配校正电路3配置在IQ增益失配校正电路4的后级的结构的情况下，输入信号XIin、XQin是IQ增益失配校正电路4的I相和Q相的各输出信号。
数字滤波器11、12为了对2个输入信号XIin和XQin间的频率依赖的IQ相位失配适应地进行校正，需要以反映信号条件和电路条件的方式进行调整。因此，IQ相位失配校正电路3具备对数字滤波器11、12提供控制变量的特别的测定电路。在本实施方式中，数字滤波器11、12作为使用2个控制变量Po、Ps的2次滤波器而构成。再有，在以比数字滤波器11、12高次的滤波器构成的情况下，仅是控制变量的数量增加，并不脱离以下说明的本发明的主旨。在图2表示的优选例中，为了简单地说明本发明的概念，例示了简单的结构。以下，假定数字滤波器11、12是2次滤波器的情况进行说明，但该说明能够容易地扩展至高次滤波器。
为了对数字滤波器11、12进行调整，对IQ失配条件上的变化立刻进行追踪，需要2以上的控制变量。在本实施方式中，为了确保良好的稳定性和系统性能，采用基于LMS算法的反馈计划。第一控制电路19根据输出信号XIout、XQout生成第一控制变量Po，第二控制电路20根据分析滤波器17、18的各输出信号生成第二控制变量Ps。这里，但为了从第一控制变量Po独立地生成第二控制变量Ps，在2个控制电路19、20处理的信号间需要信号的分集(diversity)。例如，在上述文献8中，例如使用不同频率的各种各样的调整用信号实现信号的分集。在本实施方式中，信号的分集通过2个分析滤波器17、18来实现。分析滤波器17、18通过对输出信号XIout、XQout的频率特性以个别地与原来的频率特性不同的方式实施调制，从而能够对第二控制电路20生成第二控制变量Ps。再有，在作为数字滤波器11、12使用高次的滤波器的系统中，通过追加该分析滤波器，能够生成追加的控制变量。
在以下的数式1和数式2中表示在数字滤波器11、12的传递函数的各系数中使用第一和第二控制变量Po、Ps的情况下的2个具体例子。数式1和数式2中表示的传递函数，均构成0次和2次的系数相等的对称结构的有限长脉冲响应(FIR：Finite impulse Response)滤波器。因此，数式1和数式2表示的传递函数仅以2个控制变量Po、Ps规定。再有，数式1和数式2表示的对称结构的传递函数之外也能够利用各种传递函数，对于本领域技术人员，很明显只要不脱离本发明的基本原理就能够得到相同的作用效果。
H(z)＝Po×z-1+Ps×(1+z-2)                (1)
H(z)＝(Po+2×Ps)×z-1+Ps×(1+z-2)        (2)
再有，在上述中，假设数字滤波器11、12具有相同的传递函数的情况，但数字滤波器11、12也可以不必具有相同的传递函数。
在本实施方式中，由于IQ相位失配校正电路3具有利用控制电路19、20的反馈结构，所以IQ失配条件上的随时间经过的变化通过控制电路19、20被追踪，以连续地生成输出信号XIout、XQout的方式，对输入信号XIin、XQin供给。
图3中表示IQ相位失配校正电路3的更详细的电路结构例。在图3所示的实施例中，数字滤波器11、12的传递函数是数式2所示的传递函数，延迟线13、14分别利用数字滤波器11、12内的延迟单元(z-1)而构成。此外，控制电路19对将输出信号XIout、XQout相乘的信号乘以步长参数μ0，在加上在1采样期间前处理的控制变量Po[n]之后，通过延迟单元(z-1)生成控制变量Po[n+1]。同样地，控制电路20对将分析滤波器17、18的I相侧和Q相侧的各输出信号XIm、XQm相乘的信号乘以步长参数μ1，在加上在1采样期间前处理的控制变量Ps[n]之后，通过延迟单元(z-1)生成控制变量Ps[n+1]。图3所示的控制电路19、20的利用LMS算法的处理以下述的数式3和数式4表示。
Po[n+1]＝Po[n]+μ0×(XIout[n]×XQout[n])
                                            (3)
Ps[n+1]＝Ps[n]+μ1×(XIm[n]×XQm[n])
                                            (4)
在图3所示的实施例中，分析滤波器17、18是相互完全相同的电路结构，以作为在内部具有反馈环的递归滤波器的无限长脉冲响应(IIR：Infinite Impulse Response)滤波器构成，其传递函数Ha(z)以下述数式5表示。分析滤波器17、18以对原信号放大特定的频域、使其它的频域衰减的方式使频率特性变化。由于以IIR滤波器构成的分析滤波器17、18能够实现电路的小型化、低功耗化，并且能够得到平滑的衰减特性，所以能够调制在各种各样的频率的信号功率，原信号的频带内的任何一种频率成分均不被完全除去，也就是说，意味着不因为信号分集的生成而信号信息欠缺。
Ha(z)＝(1+z-1)/(1-0.2×z-1)          (5)
如上所述，因为控制电路19、20在时域中工作，所以控制变量Po、Ps不需要各个被处理信号的频率特性的信息，得到各对被处理信号的IQ相位失配状态(上述乘法处理的结果)的时间平均。此外，因为分析滤波器17、18也同样地在时域中工作，所以通过以控制变量Po、Ps进行利用不同加权的平均化。
在图3所示的实施例中，通过上述电路结构，输出信号XIout、XQout分别对输入信号XIin和XQin，以下述数式6和数式7所示方式在时域依次校正IQ相位失配。数式6和数式7的各自右边第二项是IQ相位失配的校正项。
XIout[n]＝XIin[n-1]
-((Po[n]+2×Ps[n])×XQin[n-1]
+Ps[n](XQin[n]+XQin[n-2])
                                    (6)
XQout[n]＝XQin[n-1]
-((Po[n]+2×Ps[n])×XIin[n-1]
+Ps[n](XIin[n]+XIin[n-2])
                                    (7)
在本实施方式中，虽然数字滤波器11、12的次数是2，但能够根据期待通信链路能够承受的IQ失配的类型和对IQ失配校正电路要求的性能等的请求来适宜地变更。
图4表示图2所示的IQ相位失配校正电路3的另一个实施例。图4中表示的IQ相位失配校正电路3’构成为具有：1对数字滤波器21、22，1对延迟线13、14，1对减法器15、16，2对分析滤波器23～26，以及执行LMS算法的3个控制电路27～29。数字滤波器21、22比图2所示的IQ相位失配校正电路3的数字滤波器11、12高次，作为使用3个控制变量Po、Ps、Pn的对称结构的4次滤波器而构成。当与图2所示的IQ相位失配校正电路3比较时，为了生成追加的控制变量Pn，追加1对分析滤波器25、26和1个控制电路29。
在数字滤波器21、22的传递函数的各系数中使用第一至第三控制变量Po、Ps、Pn的情况下的具体例，以下述数式8表示。
H(z)＝(Po+2×Ps+2×Pn)×z-2+Ps×(z-1+z-3)
+Pn×(1+z-4)                          (8)
分析滤波器17、18、23～26的目的是对输入到3个控制电路27～29的各对的被处理信号实现信号的分集，因此，只要能够实现信号的分集，对分析滤波器的结构的涉及自由度极其高。进而，分析滤波器的结构即使本质上执行相同任务，生成相同结果，也能有多样的变化。例如，虽然1对分析滤波器23、24与另一对分析滤波器25、26相互并联配置，但不使各个分析滤波器的基本工作和电路性能变化，将1对分析滤波器23、24的各输入不作为输出信号XIout、XQout，而作为1对分析滤波器25、26的各输出，串联配置也可。
(IQ增益失配校正电路的实施方式)
图5中表示IQ增益失配校正电路4的优选的一个实施例。在本实施方式中，IQ增益失配校正电路4构成为具备：1对数字滤波器31、32，1对分析滤波器33、34，以及2个执行LMS算法的控制电路35、36。数字滤波器31、32分别对输入信号XIin和XQin进行校正两信号间的IQ增益失配(振幅误差)的处理，生成输出信号XIout、输出信号XQout。输入信号XIin、XQin，如图1所示，在将IQ相位失配校正电路3配置在前级、将IQ增益失配校正电路4配置在后级的结构的情况下，是IQ相位失配校正电路3的I相和Q相的各输出信号，在将IQ相位失配校正电路3配置在IQ增益失配校正电路4的后级的结构的情况下，是数字基带信号SDI、SDQ。
数字滤波器31、32为了对2个输入信号XIin和XQin之间的频率依赖的IQ增益失配适应地进行校正，需要以反映信号条件和电路条件的方式被调整。因此，IQ增益失配校正电路4具备：对数字滤波器31、32提供控制变量的特别的测定电路。在本实施方式中，数字滤波器31、32作为使用2个控制变量Go、Gs的2次滤波器而构成，被该2个控制变量Go、Gs控制。第一控制电路35根据输出信号XIout、XQout生成第一控制变量Go，第二控制电路36根据分析滤波器33、34的各输出信号生成第二控制变量Gs。使用对控制变量Gs的生成中使用的输出信号XIout、XQout的频率特性进行调制的分析滤波器33、34，实现信号的分集。
在下述数式9和数式10中表示在数字滤波器31、32的传递函数的各系数中使用了第一和第二控制变量Go、Gs的情况下的2个具体例子。在数式9和数式10中，Hi(z)表示I相的数字滤波器31的传递函数，Hq(z)表示Q相的数字滤波器32的传递函数。在数字滤波器31、32的频率响应特性相同的情况下，由于该频率响应特性的比不依赖于频率而成为固定，所以不能够正确地校正频率依赖的IQ增益失配。因此，在本实施方式中，数字滤波器31、32的传递函数以在I相和Q相间分别不同的方式设定。具体地，为了使电路设计容易，成为使控制变量Go、Gs的符号正负反转的内容。此外，数式7和数式8表示的传递函数，均构成是0次和2次的系数相等的对称结构的有限长脉冲响应(FIR)滤波器。因此，数式9和数式10表示的传递函数仅以2个控制变量Go、Gs规定。再有，在数式9和数式10表示的传递函数以外也能够利用各种传递函数，对于本领域技术人员，很明显只要不脱离本发明的基本原理能够得到同样的作用效果。
Hi(z)＝(1-Go)×z-1-(1-Go)×Gs×(1+z-2)
Hq(z)＝(1+Go)×z-1-(1+Go)×Gs×(1+z-2)
                                    (9)
Hi(z)＝(1-Go-2×Gs)×z-1-Gs×(1+z-2)
Hq(z)＝(1+Go+2×Gs)×z-1+Gs×(1+z-2)
                                    (10)
与IQ相位失配校正电路3同样地，由于IQ增益失配校正电路4具有利用控制电路35、36的反馈结构，所以能够一边连续地生成输出信号XIout、XQout，一边追踪IQ失配条件上的随时间经过的变化。
图6中表示IQ增益失配校正电路4的更详细的电路结构例。在图6所示的实施例中，数字滤波器31、32的传递函数是数式10所示的传递函数，控制电路35对将输出信号XIout、XQout相加的信号与相减的信号进行相乘，将相乘后信号乘以步长参数v0，加上1采样期间之前处理的控制变量Go[n]之后，通过延迟单元(z-1)生成控制变量Go[n+1]。同样地，控制电路36对将分析滤波器33、34的I相侧和Q相侧的各输出信号XIm、XQm相乘后的信号乘以步长参数v1，加上1采样期间之前处理的控制变量Gs[n]之后，通过延迟单元(z-1)生成控制变量Gs[n+1]。图6表示的控制电路35、36的利用LMS算法的处理，以下述数式11和数式12表示。
Go[n+1]＝Go[n]+v0×(XIout[n]2-XQout[n]2)
                                    (11)
Gs[n+1]＝Gs[n]+v1×(XIm[n]2-XQm[n]2)
                                    (12)
在图6表示的实施例中，分析滤波器33、34是互相完全相同的电路结构，是与在IQ相位失配校正电路3使用的分析滤波器17、18相同的电路结构。因此，分析滤波器33、34是以作为在内部具有反馈环的递归滤波器的无限长脉冲响应(IIR)滤波器构成，其传递函数Ha(z)也以与分析滤波器17、18相同，以上述数式5表示。关于分析滤波器33、34的功能和特征，与分析滤波器17、18相同，省略重复的说明。
如上述那样，因为控制电路35、36在时域工作，所以控制变量Go、Gs不需要各个被处理信号的频率特性的信息，得到各对的被处理信号的IQ增益失配状态(上述加法信号和减法信号的乘法处理的结果)的时间平均。此外，因为分析滤波器33、34也同样地在时域工作，所以以控制变量Go、Gs进行利用不同的加权的平均化。
在图6所示的实施例中，通过上述电路结构，输出信号XIout、XQout分别相对于输入信号XIin和XQin，如下述的数式13和数式14所示那样，在时域依次校正IQ增益失配。
XIout[n]＝(1-Go[n]-2×Gs[n])×XIin[n-1]
-Gs[n]×(XIin[n]+XIin[n-2])
                                    (13)
XQout[n]＝(1+Go[n]+2×Gs[n])×XQin[n-1]
+Gs[n]×(XQin[n]+XQin[n-2])
                                    (14)
在本实施方式中，虽然数字滤波器31、32的次数是2，但能够根据期待通信链路能够承受的IQ失配的类型和对IQ失配校正电路要求的性能等的请求来适宜地变更。
图7中表示图5所示的IQ增益失配校正电路4的另一个实施例。图7中表示的IQ增益失配校正电路4’构成为具备：1对数字滤波器41、42，2对分析滤波器43～46，以及执行LMS算法的3个控制电路47～49。数字滤波器41、42比图5所示的IQ增益失配校正电路4的数字滤波器31、32高次，作为使用3个控制变量Go、Gs、Gn的对称结构的4次滤波器而构成。当与图5所示的IQ增益失配校正电路4比较时，为了生成追加的控制变量Gn，追加1对分析滤波器45、46和1个控制电路49，通过分析滤波器45、46进一步生成信号的分集。如上所述，分析滤波器33、34、43～46的目的是生成信号的分集，因此，只要能够实现信号的分集，对分析滤波器的结构的设计自由度极其高。进而，分析滤波器的结构即使本质上执行相同任务，生成相同结果，也能有多样的变化。在下述数式15中表示在数字滤波器41、42的传递函数的各系数中使用第一至第三控制变量Go、Gs、Gn的情况下的具体例子。
Hi(z)＝(1-Go+2×Gn)×z-2-Gs×(z-1+z-3)
-Gn×(1+z-4)
Hq(z)＝(1+Go-2×Gn)×z-2+Gs×(z-1+z-3)
+Gn×(1+z-4)                    (15)
(IQ失配校正电路的另一个实施方式)
当比较图2所示的IQ相位失配校正电路3和图5所示的IQ增益失配校正电路4，或者比较图4所示的IQ相位失配校正电路3’和图7所示的IQ增益失配校正电路4’时，各个IQ相位失配校正电路3、3’和IQ增益失配校正电路4、4’，具有如下电路结构，该电路结构具备同样的分析滤波器和执行LMS算法的控制电路。因此，为了谋求电路规模的减小和工作时的低功耗化，在IQ相位失配校正电路3、3’和IQ增益失配校正电路4、4’之间共用分析滤波器组，能够实现共同的信号分集
在IQ相位失配校正电路3、3’和IQ增益失配校正电路4、4’使用的控制变量的数量没有限制，对应于电路设计上或性能上的要求能够调整。本发明的1个优点是电路的复杂性、即电路规模与控制变量的数量大致成比例。也就是说，具有如下优点，即即使控制变量的数量增加，关于其平方或指数函数，电路规模不增大。
图8中表示IQ失配校正电路2的另一个电路结构例。在图8中表示的实施例中，在前级配置IQ增益失配校正电路4”，在其后级配置IQ相位失配校正电路3”。IQ增益失配校正电路4”构成为具备：1对数字滤波器51、52，N个(N是2以上的自然数)执行LMS算法的控制电路53(0)～53(N-1)。IQ相位失配校正电路3”构成为具备：1对数字滤波器61、62，1对延迟线63、64，1对减法器65、66，N个执行LMS算法的控制电路67(0)～67(N-1)，(N-1)对的分析滤波器68(1)～68(N-1)、69(1)～69(N-1)。输入信号XIin、XQin个别地对IQ增益失配校正电路4”的1对数字滤波器51、52输入，输出信号XIout、XQout从IQ相位失配校正电路3”的减法器65、66个别地输出。
在图8表示的实施例中，IQ增益失配校正电路4”使用N个控制变量G0～GN-1，IQ相位失配校正电路3”使用N个控制变量P0～PN-1。此外，IQ增益失配校正电路4”采用与IQ相位失配校正电路3”共用相同的分析滤波器68(1)～68(N-1)、69(1)～69(N-1)的结构。在本实施例中，输出信号XIout、XQout分别输入IQ增益失配校正电路4”的第一级的控制电路53(0)和IQ相位失配校正电路3”的第一级的控制电路67(0)，生成第一个控制变量G0、P0。(N-1)对的分析滤波器68(1)～68(N-1)、69(1)～69(N-1)依次串联连接，输出信号XIout、XQout分别输入第一个分析滤波器对68(1)、69(1)，生成了信号分集的I相侧和Q相侧的各输出信号分别输入IQ增益失配校正电路4”的第二级的控制电路53(1)和IQ相位失配校正电路3”的第二级的控制电路67(1)，生成第二个控制变量G1、P1。同样地，对第i(i＝2～N-1)个分析滤波器对68(i)、69(i)分别输入第(i-1)个的分析滤波器对68(i-1)、69(i-1)的输出信号，生成了信号分集的I相侧和Q相侧的各输出信号，分别输入IQ增益失配校正电路4”的第(i+1)级的控制电路53(i)和IQ相位失配校正电路3”的第(i+1)级的控制电路67(i)，生成第(i+1)个的控制变量Gi、Pi。
(其他实施方式)
在上述实施方式中，IQ相位失配校正电路3的数字滤波器的次数与IQ增益失配校正电路4的数字滤波器的次数并不一定需要相同。例如，在图8表示的实施例中，也可以使前级的IQ增益失配校正电路4”的数字滤波器51、52的次数，比后级的IQ相位失配校正电路3”的数字滤波器61、62的次数少。在该情况下，也可以采用如下结构，即将在前级的IQ增益失配校正电路4”使用的控制变量的个数作为不足N，省略控制电路53(0)～53(N-1)的一部分，仅使用后级的IQ相位失配校正电路3”的(N-1)对的分析滤波器68(1)～68(N-1)、69(1)～69(N-1)的一部分。
进而，在上述实施方式中，说明了IQ失配校正电路2和接收装置1具备IQ相位失配校正电路3和IQ增益失配校正电路4这两方的结构，但根据对IQ失配校正电路要求的性能等，是仅具备IQ相位失配校正电路3和IQ增益失配校正电路4的任何一方的结构也可。
本发明能够利用于从数字通信系统中的正交接收机输出的I相和Q相的各数字基带信号间的IQ失配的校正。

Claims (13)

1.一种IQ相位失配校正电路，对I相和Q相的数字基带信号间的IQ相位失配进行校正，其中，该IQ相位失配校正电路构成为具备：
第一数字滤波器，对时域的I相输入信号进行1次以上的数字滤波处理；
第二数字滤波器，对时域的Q相输入信号进行1次以上的数字滤波处理；
2以上的控制电路，在时域中，个别地生成用于导出所述第一和第二数字滤波器的各传递函数的2以上的系数的2以上的控制变量，对所述第一和第二数字滤波器供给；以及
1对以上的分析滤波器，对于作为所述I相输入信号的延迟信号和所述第二数字滤波器的输出信号的差分或合成信号的I相输出信号、和作为所述Q相输入信号的延迟信号和所述第一数字滤波器的输出信号的差分或合成信号的Q相输出信号，以分别成为与原信号不同的频率特性的方式使频率特性变化，
所述2以上的控制电路内的1个第一控制电路，构成为对所述I相输出信号和所述Q相输出信号间的时间平均化后的IQ相位失配状态进行测定，作为所述2以上的控制变量的1个的第一变量对所述第一和第二数字滤波器进行反馈，
所述2以上的控制电路内的所述第一控制电路以外的1个第二控制电路，构成为对所述1对以上的分析滤波器内的对应的1对分析滤波器的I相侧和Q相侧的各输出信号间的时间平均化后的IQ相位失配状态进行测定，作为所述2以上的控制变量的另一个的第二变量对所述第一和第二数字滤波器进行反馈。
2.根据权利要求1所述的IQ相位失配校正电路，其中，
在所述控制变量的数量是3以上，所述分析滤波器是2对以上的情况下，1对所述分析滤波器和其它的对的所述分析滤波器的传递函数相互不同。
3.根据权利要求1所述的IQ相位失配校正电路，其中，
所述2以上的控制电路分别对于I相和Q相的各被处理信号，进行在时域的乘法处理，使用该乘法结果逐次执行利用最小均方算法的所述控制变量的适应化处理。
4.根据权利要求1所述的IQ相位失配校正电路，其中，
所述第一和第二数字滤波器是2次以上的对称结构的有限长脉冲响应滤波器。
5.根据权利要求1所述的IQ相位失配校正电路，其中，
所述分析滤波器是无限长脉冲响应滤波器。
6.一种IQ增益失配校正电路，对I相和Q相的数字基带信号间的IQ增益失配进行校正，其中，该IQ增益失配校正电路构成为具备：
第一数字滤波器，对时域的I相输入信号进行1次以上的数字滤波处理；
第二数字滤波器，对时域的Q相输入信号进行1次以上的数字滤波处理；
2以上的控制电路，在时域中，个别地生成用于导出所述第一和第二数字滤波器的各传递函数的2以上的系数的2以上的控制变量，对所述第一和第二数字滤波器进行反馈；以及
1对以上的分析滤波器，对于作为所述第一数字滤波器的输出信号的I相输出信号、和作为所述Q相输入信号的输出信号的Q相输出信号，以分别成为与原信号不同的频率特性的方式使频率特性变化，
所述2以上的控制电路内的1个第一控制电路，构成为对所述I相输出信号和所述Q相输出信号间的时间平均化后的IQ增益失配状态进行测定，作为所述2以上的控制变量的1个的第一变量对所述第一和第二数字滤波器进行反馈，
所述2以上的控制电路内的所述第一控制电路以外的1个第二控制电路，构成为对所述1对以上的分析滤波器内的对应的1对分析滤波器的I相侧和Q相侧的各输出信号间的时间平均化后的IQ增益失配状态进行测定，作为所述2以上的控制变量的另一个的第二变量对所述第一和第二数字滤波器进行反馈。
7.根据权利要求6所述的IQ增益失配校正电路，其中，
在所述控制变量的数量是3以上，所述分析滤波器是2对以上的情况下，1对所述分析滤波器和其它的对的所述分析滤波器的传递函数相互不同。
8.根据权利要求6所述的IQ增益失配校正电路，其中，
所述2以上的控制电路分别对于I相和Q相的各被处理信号，进行在时域的减法处理和加法处理、以及对该减法结果和加法结果的乘法处理，使用该乘法结果逐次执行利用最小均方算法的所述控制变量的适应化处理。
9.根据权利要求6所述的IQ增益失配校正电路，其中，
所述第一和第二数字滤波器是2次以上的对称结构的有限长脉冲响应滤波器。
10.根据权利要求6所述的IQ增益失配校正电路，其中，
所述分析滤波器是无限长脉冲响应滤波器。
11.一种IQ失配校正电路，其中，
将权利要求1～5的任何一项所述的IQ相位失配校正电路和权利要求6～10的任何一项所述的IQ增益失配校正电路的一方在前级、另一方在后级串联连接，
将I相和Q相的数字基带信号作为前级电路的I相和Q相输入信号进行输入，
将所述前级电路的I相和Q相输出信号作为后级电路的I相和Q相输入信号进行输入，
将所述后级电路的I相和Q相输出信号作为IQ失配校正后的I相和Q相的数字基带信号进行输出。
12.根据权利要求11所述的IQ失配校正电路，其中，
构成为将所述后级电路的所述1对以上的分析滤波器，作为所述前级电路的所述1对以上的分析滤波器共同地利用。
13.一种接收装置，其中，
在正交接收机的后级具备：权利要求1～5的任何一项所述的IQ相位失配校正电路、权利要求6～10的任何一项所述的IQ增益失配校正电路、或权利要求11或12所述的IQ失配校正电路。
CN2009102091201A 2008-10-27 2009-10-27 Iq失配校正电路 Expired - Fee Related CN101729468B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008275069A JP5102738B2 (ja) 2008-10-27 2008-10-27 Ｉｑミスマッチ補正回路
JP2008-275069 2008-10-27

Publications (2)

Publication Number Publication Date
CN101729468A true CN101729468A (zh) 2010-06-09
CN101729468B CN101729468B (zh) 2013-04-24

Family

ID=42117489

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009102091201A Expired - Fee Related CN101729468B (zh) 2008-10-27 2009-10-27 Iq失配校正电路

Country Status (4)

Country Link
US (1) US8422610B2 (zh)
JP (1) JP5102738B2 (zh)
KR (1) KR101068482B1 (zh)
CN (1) CN101729468B (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104020348A (zh) * 2013-02-25 2014-09-03 戴乐格半导体公司 线路频率检测器
CN106301356A (zh) * 2015-05-20 2017-01-04 澜起科技（上海）有限公司 一种正交信号相位误差校正装置及方法
US10484108B1 (en) 2018-06-13 2019-11-19 Futurewei Technologies, Inc. Transmitter image calibration using phase shift estimation
CN113079117A (zh) * 2020-01-04 2021-07-06 武汉芯泰科技有限公司 一种接收链路iq失配估计的方法及装置
CN113924732A (zh) * 2019-06-07 2022-01-11 美光科技公司 包含失配校正方案的实例的无线装置和系统
US11496341B2 (en) 2020-08-13 2022-11-08 Micron Technology, Inc. Wireless devices and systems including examples of compensating I/Q imbalance with neural networks or recurrent neural networks
US11528043B2 (en) 2018-05-22 2022-12-13 Micron Technology, Inc. Wireless devices and systems including examples of compensating power amplifier noise
US11601146B2 (en) 2020-04-15 2023-03-07 Micron Technology, Inc. Wireless devices and systems including examples of compensating power amplifier noise with neural networks or recurrent neural networks

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8331506B2 (en) * 2010-03-12 2012-12-11 Telefonaktiebolaget L M Ericsson (Publ) Frequency-dependent IQ imbalance estimation
WO2012153373A1 (ja) * 2011-05-10 2012-11-15 パナソニック株式会社 振幅・直交度誤差補償装置
US9385656B2 (en) * 2011-11-10 2016-07-05 Montage Technology (Shanghai) Co., Ltd. Low complexity frequency selective IQ mismatch digital RX balancer and TX inverse balancer for non-ideal RF front-end
US9438463B2 (en) 2014-09-25 2016-09-06 Stmicroelectronics S.R.L. System for the correction of amplitude and phase errors of in-quadrature signals, corresponding receiver and method
KR20160069163A (ko) * 2014-12-08 2016-06-16 한국전자통신연구원 듀티 신호 보상 장치 및 그 방법
EP3068044A1 (en) * 2015-03-11 2016-09-14 Nxp B.V. Module for a radio receiver
US10361891B2 (en) * 2016-12-28 2019-07-23 Infinera Corporation Fast least-mean-square (LMS) equalization
US10374838B2 (en) * 2017-06-30 2019-08-06 Futurewei Technologies, Inc. Image distortion correction in a wireless terminal

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5157697A (en) 1991-03-21 1992-10-20 Novatel Communications, Ltd. Receiver employing correlation technique for canceling cross-talk between in-phase and quadrature channels prior to decoding
US5705949A (en) * 1996-09-13 1998-01-06 U.S. Robotics Access Corp. Compensation method for I/Q channel imbalance errors
US6330290B1 (en) * 1998-09-25 2001-12-11 Lucent Technologies, Inc. Digital I/Q imbalance compensation
US6377620B1 (en) * 1999-01-19 2002-04-23 Interdigital Technology Corporation Balancing amplitude and phase
US6898252B1 (en) 2000-07-21 2005-05-24 Intel Corporation IQ mismatch cancellation
US7130359B2 (en) 2002-03-12 2006-10-31 Motorola Inc. Self calibrating receive path correction system in a receiver
US7158586B2 (en) 2002-05-03 2007-01-02 Atheros Communications, Inc. Systems and methods to provide wideband magnitude and phase imbalance calibration and compensation in quadrature receivers
US7274750B1 (en) 2002-09-27 2007-09-25 3Com Corporation Gain and phase imbalance compensation for OFDM systems
US7298793B2 (en) 2003-08-21 2007-11-20 Mediatek Inc. Method and apparatus for I/Q mismatch calibration of transmitter
KR100524326B1 (ko) 2003-12-08 2005-10-31 한밭대학교 산학협력단 직접변환 낮은 중간주파수 방식 상향변환에 의한 동위상채널과 직교채널간 부정합 추출 장치와 그를 이용한 직접변환 디지털 직교 송신 시스템 및 그 방법
JP4492264B2 (ja) * 2004-09-13 2010-06-30 株式会社日立製作所 直交検出器ならびにそれを用いた直交復調器およびサンプリング直交復調器
KR101075610B1 (ko) 2005-01-07 2011-10-21 삼성전자주식회사 직교 위상 편이 키잉 복조기에서 위상 부정합 보상 장치
US8208530B2 (en) * 2005-03-14 2012-06-26 Broadcom Corporation Apparatus and method for correcting IQ imbalance
FR2888429A1 (fr) * 2005-07-06 2007-01-12 St Microelectronics Sa Correction des defauts d'appariement entre deux voies i et q
CN1941721A (zh) * 2005-09-30 2007-04-04 中国科学院电子学研究所 宽带正交解调不平衡测量和补偿方法及测量设备
JP2008011189A (ja) * 2006-06-29 2008-01-17 Nec Electronics Corp タイム・インターリーブａ／ｄ変換装置
WO2008093743A1 (ja) * 2007-01-30 2008-08-07 Panasonic Corporation 変調装置及び復調装置
JP5334318B2 (ja) * 2009-11-30 2013-11-06 ルネサスエレクトロニクス株式会社 通信用半導体集積回路およびその動作方法

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9625505B2 (en) 2013-02-25 2017-04-18 Dialog Semiconductor Inc. Line frequency detector
CN104020348A (zh) * 2013-02-25 2014-09-03 戴乐格半导体公司 线路频率检测器
CN106301356A (zh) * 2015-05-20 2017-01-04 澜起科技（上海）有限公司 一种正交信号相位误差校正装置及方法
CN106301356B (zh) * 2015-05-20 2019-04-16 澜起科技股份有限公司 一种正交信号相位误差校正装置及方法
US11528043B2 (en) 2018-05-22 2022-12-13 Micron Technology, Inc. Wireless devices and systems including examples of compensating power amplifier noise
US10484108B1 (en) 2018-06-13 2019-11-19 Futurewei Technologies, Inc. Transmitter image calibration using phase shift estimation
WO2019238076A1 (en) * 2018-06-13 2019-12-19 Huawei Technologies Co., Ltd. Transmitter image calibration using phase shift estimation
US11533113B2 (en) 2018-06-13 2022-12-20 Huawei Technologies Co., Ltd. Transmitter image calibration using phase shift estimation
CN113924732A (zh) * 2019-06-07 2022-01-11 美光科技公司 包含失配校正方案的实例的无线装置和系统
US11716104B2 (en) 2019-06-07 2023-08-01 Micron Technology, Inc. Wireless devices and systems including examples of mismatch correction scheme
CN113924732B (zh) * 2019-06-07 2022-11-18 美光科技公司 包含失配校正方案的实例的无线装置和系统
CN113079117A (zh) * 2020-01-04 2021-07-06 武汉芯泰科技有限公司 一种接收链路iq失配估计的方法及装置
CN113079117B (zh) * 2020-01-04 2022-06-21 武汉芯泰科技有限公司 一种接收链路iq失配估计的方法及装置
US11601146B2 (en) 2020-04-15 2023-03-07 Micron Technology, Inc. Wireless devices and systems including examples of compensating power amplifier noise with neural networks or recurrent neural networks
US11496341B2 (en) 2020-08-13 2022-11-08 Micron Technology, Inc. Wireless devices and systems including examples of compensating I/Q imbalance with neural networks or recurrent neural networks

Also Published As

Publication number Publication date
KR20100047128A (ko) 2010-05-07
CN101729468B (zh) 2013-04-24
KR101068482B1 (ko) 2011-09-28
JP2010103869A (ja) 2010-05-06
US8422610B2 (en) 2013-04-16
US20100104045A1 (en) 2010-04-29
JP5102738B2 (ja) 2012-12-19

Similar Documents

Publication Publication Date Title
CN101729468B (zh) Iq失配校正电路
US8792545B2 (en) Balancing amplitude and phase
US7817712B2 (en) System and method for independently adjusting multiple compensations applied to a signal
JP5701769B2 (ja) 送信系回路を制御する方法、送信系回路及び補償回路
US7801208B2 (en) System and method for adjusting compensation applied to a signal using filter patterns
US7764757B2 (en) System and method for the adjustment of offset compensation applied to a signal
US7804894B2 (en) System and method for the adjustment of compensation applied to a signal using filter patterns
US7787534B2 (en) System and method for adjusting offset compensation applied to a signal
US7839955B2 (en) System and method for the non-linear adjustment of compensation applied to a signal
US7760798B2 (en) System and method for adjusting compensation applied to a signal
US20070280384A1 (en) System and Method for Independently Adjusting Multiple Offset Compensations Applied to a Signal
US20070280391A1 (en) System and Method for Decoupling Multiple Control Loops
US20070280389A1 (en) System and Method for Asymmetrically Adjusting Compensation Applied to a Signal
CN1268271A (zh) 校正非理想数据传输系统的线性失真的自适应预均衡设备
CN101232298B (zh) 一种接收机及接收无线信号的方法
JPS58501977A (ja) 干渉相殺法と装置
US7477687B2 (en) Balancing amplitude and phase
US7293057B2 (en) Method and apparatus for cancelling inter-symbol interference (ISI) within a communication channel
CN116707666B (zh) 一种校正WiFi发射机IQ不平衡的方法和设备
EP1133066A1 (en) Transmitter/receiver
EP1801963B1 (en) Detecting and correcting I/Q crosstalk in complex quadrature-modulated signals
CN106664269B (zh) 一种模拟预失真apd校正系统及方法
US7656977B2 (en) Method and system of frequency domain equalization
US7286621B1 (en) Reception method and receiver array for a duplex transmission system
US20080049823A1 (en) Methods and apparatuses for processing complex signals

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130424

Termination date: 20181027

CF01 Termination of patent right due to non-payment of annual fee