KR101063715B1 - 결합형 스텝퍼 및 피착 도구 - Google Patents

결합형 스텝퍼 및 피착 도구 Download PDF

Info

Publication number
KR101063715B1
KR101063715B1 KR1020087014072A KR20087014072A KR101063715B1 KR 101063715 B1 KR101063715 B1 KR 101063715B1 KR 1020087014072 A KR1020087014072 A KR 1020087014072A KR 20087014072 A KR20087014072 A KR 20087014072A KR 101063715 B1 KR101063715 B1 KR 101063715B1
Authority
KR
South Korea
Prior art keywords
film
workpiece
delete delete
photon beam
patterned
Prior art date
Application number
KR1020087014072A
Other languages
English (en)
Other versions
KR20080071597A (ko
Inventor
마이클 패트릭 처드지크
요셉 프랑시스 주니어 쉐퍼드
Original Assignee
인터내셔널 비지네스 머신즈 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인터내셔널 비지네스 머신즈 코포레이션 filed Critical 인터내셔널 비지네스 머신즈 코포레이션
Publication of KR20080071597A publication Critical patent/KR20080071597A/ko
Application granted granted Critical
Publication of KR101063715B1 publication Critical patent/KR101063715B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/16Coating processes; Apparatus therefor
    • G03F7/168Finishing the coated layer, e.g. drying, baking, soaking
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20Exposure; Apparatus therefor
    • G03F7/2035Exposure; Apparatus therefor simultaneous coating and exposure; using a belt mask, e.g. endless
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0035Multiple processes, e.g. applying a further resist layer on an already in a previously step, processed pattern or textured surface
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20Exposure; Apparatus therefor
    • G03F7/2002Exposure; Apparatus therefor with visible light or UV light, through an original having an opaque pattern on a transparent support, e.g. film printing, projection printing; by reflection of visible or UV light from an original such as a printed image
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20Exposure; Apparatus therefor
    • G03F7/2037Exposure with X-ray radiation or corpuscular radiation, through a mask with a pattern opaque to that radiation

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical Vapour Deposition (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

집적 회로를 형성하는 동안 재료 층을 피착시키는 하드웨어와 스텝퍼가 결합되어, 웨이퍼를 도구들 사이의 이송에 노출시키지 않고 피착 수행, 패터닝 및 클리닝이 가능하며, 3개의 도구의 기능을 결합형 도구에 결합시킨다. 패턴-정의 재료는 스텝퍼의 마스크를 통한 UV 라이트의 적용에 의해 제거되므로, 종래의 방법의 베이크 및 현상 단계가 불필요해진다. 유사하게, UV의 플러드 노출에 의해 종래의 방법의 클리닝 단계가 불필요해진다.
스텝퍼, 피착 도구, 재료 피착, SAM

Description

결합형 스텝퍼 및 피착 도구{COMBINED STEPPER AND DEPOSITION TOOL}
본 발명은 일반적으로 (마이크로머시닝 및) 집적 회로 제조에 관한 것이며, 보다 구체적으로는 구조의 형성 과정에서의 패턴화된 재료 층의 피착에 관한 것이다.
집적 회로를 형성하는 표준적인 방법은 기본적으로 감광성 재료에 패턴을 리소그래픽적으로 정의하는 단계 및 그 패턴에 따라 집적 회로의 층을 제거 또는 피착하는 단계로 구성된다.
제1 장치에서의 포토레지스트(photoresist)의 적용 단계, 베이킹 단계 및 현상 단계, 그리고 제2 장치에서의 레지스트의 광자 노출 단계를 결합시키는 복합 도구에서 리소그래피가 수행된다. 결합형 도구(combined tool)라고 불리는, 이러한 2개의 장치는 공통 인클로저 내에 결합되어, 이 장치들 사이의 이송이 웨이퍼를 팹(fab)의 클린 룸(clean room)의 주위 분위기(ambient atmosphere)에 노출시키지 않도록 한다.
이러한 공정은 비패턴화된 층 재료를 피착시키기 위해 화학 증착의 일 유형을 일반적으로 이용하는 피착 도구 및 포토레지스트의 잔유물을 제거하는 애싱 도구를 필요로 하므로, 전부 3개의 도구가 필요하다.
클린 룸의 주위 분위기는 고도로 제어되지만, 그것은 결합 리소그래피 도구 내의 분위기보다는 불순물로 오염된 것이다.
표 1에는 재료 피착 및 패턴 공정에 대한 단순화된 단계 목록이 설명되어 있다.
블랭킷 재료 피착
레지스트 코팅
레지스트 소프트베이킹
스텝퍼로 웨이퍼 이송
패턴 노출
스텝퍼로부터 웨이퍼 이송
레지스트 하드베이킹
레지스트 현상
피착된 재료의 애칭 제거
애싱 도구로 웨이퍼 이송
레지스트 애싱
사후 제거 클린
고급 기술을 사용하는 많은 집적 회로에서는, 이러한 시퀀스가 20번까지 반복될 수 있다. 내장형 DRAM 모듈을 사용하는 집적 회로는 훨씬 더 많은 단계를 필요로 한다.
집적 회로의 제조는 고도로 경쟁적인 분야이고, 제조사들은 비용 절감을 끊임없이 추구한다.
현재의 공정보다 적은 단계 및/또는 적은 도구를 필요로 하는 패턴화된 층을 형성하기 위한 공정은 본 기술분야에 도움이 될 것이다.
본 발명은 이하에서 참조되어야 할 첨부된 청구항에 정의된다.
본 발명의 일 실시예는 공작물(workpiece) 상에 구조 재료의 패턴화된 층을 형성하는 통합형 장치를 제공하여, 재료를 피착 및 제거하기 위한 피착 모듈 및 감광성 패턴 재료에 패턴을 정의하기 위한 노출 모듈을 공통 인클로저 내에 통합시킨다.
이러한 실시예의 하나의 이점은 패턴 재료 층을 패터닝(patterning)할 때의 재료 제거 단계가 재료의 노출과 동일한 챔버에서 수행된다는 점이다.
이러한 실시예의 또 다른 이점은 패터닝 공정이 입자(광자 또는 전자)에 대한 노출에 의해 이루어져, 패턴-정의 재료를 증기로서 제거한다는 점이다.
도 1은 일부는 도식적으로, 일부는 그림으로 나타낸, 본 발명을 실시하기 위한 장치의 단순화된 도면.
도 2 내지 7은 본 발명의 일 실시예에 따른 2개의 구조 층을 형성하는 경우의 단계들을 도시하는 단면도.
도 8은 본 발명의 일 실시예에 따른 장치를 도시하는 블록도.
도 1은 본 발명을 실시하기 위한 장치(100)의 단순화된 도면을 도시하는데, 번호 110으로 표시된 본 도의 우측은 스텝퍼의 기능을 수행하는 노출 모듈로서, 예컨대, 일군의 집적 회로(IC)를 포함할 반도체 웨이퍼인 공작물(10) 상에 적용되는(imposed) 패턴을 기록한 마스크(30)를 통해 지나가는 자외선 광자(UV) 빔을 소스(20)에서 생성한다. 공작물(10)은 기저부(50)에 의해 지탱되는데, 기저부(50)는 화살표(105)가 나타내는 바와 같이 종래의 방식으로 이동하여, 특정 IC를 패턴화된 빔 아래에 배치한다.
본 도의 좌측에는, 피착 모듈(120)이 일군의 입력 가스선을 갖는다. 선(42)은 웨이퍼의 표면 상에 흡수되어 비패턴화된 막을 형성하는 자기-조립(self-assembled) 실록산-기반 유기 재료(SAM)를 운반한다. 또는, 선(44)은 전자 또는 광자에 노출되면 증발하는 속성을 갖는 유사한 피착 억제 재료를 운반할 수 있다. 선(44)은 아르곤 또는 질소와 같은 퍼지 가스(pudge gas)를 운반한다. 선(46)은 UV에 의해 SAM에 형성되는 개구(aperture)에 피착될 구조 재료의 전구체(precursor)를 운반한다. 선(48)은 피착 공정에서 사용되는 산화제를 운반한다.
파선(102)은 증착 및 입자 노출의 기능을 수행하는 챔버들 사이의 선택적인 분리를 도식적으로 표시한다.
동작 중에, 도 2에 도시된 바와 같이, 웨이퍼가 증착 모듈에 도입되어 일반적으로 패턴 재료라고 불리는 SAM의 막(15)을 수용하는데, 막은 웨이퍼 표면 전체에 걸쳐 고르게 흡수된다. 마스크(30)에 의해 패턴화된, 소스(20)로부터의 UV 방사(32)에 대한 노출을 통해 막(15)이 패턴화된다. 이러한 노출을 통해 UV에 노출된 SAM이 제거된다. 노출된 재료는 휘발성이 되어 선(41)을 통해 빠져나가므로, IC의 일부가 될 구조 재료로 필링될 일군의 개구(12)를 포함하는 패턴화된 층을 적어도 일시적으로 남기게 되며, 예컨대, 그 구조 재료는 집적 회로의 백 엔드의 도선일 수 있다.
예시적으로, 필링 메커니즘은 원자층 피착법(ALD)이며, 이를 위한 장치가 피 착 모듈(120)의 블록(130)으로 도식적으로 나타나 있다. 피착 방법 및 피착 재료를 선택하는 기준은 그것이 SAM에는 부착되지 않으면서 노출된 개구(12)를 선택적으로 채울 수 있는지 여부이다. SAM(15)은 소수성인 속성을 가지므로, ALD 공정에 의해 피착되는 재료는 소수성 재료에 부착되지 않는 속성을 가질 것이 요구된다. 이것은 ALD에 대한 일반적인 규칙이므로, 피착되는 재료는 거의 제한되지 않는다. 결과적으로, ALD 피착은 선택적이고, SAM의 비패턴화된 부분으로부터 불필요한 재료를 제거하는 문제가 발생하지 않는다. 또는, 특정 응용에서 바람직한 경우, 화학 증착법(CVD)가 사용될 수 있다.
도 3에 도시된 바와 같이, 개구(12)가 제1 재료(210)로 채워진 경우, 남아 있는 SAM 재료는 UV의 플러드 노출(flood exposure)에 의해 제거될 수 있다. 또는, 도 4에 도시된 예에서는, 제2 SAM 층(17)이 제1 피착 재료(210)를 덮도록 제2 마스크에 의해 피착 및 패턴화된다. 도 4의 단계는 하나 이상의 재료가 동일한 수준 상에 필요한 경우에 이용될 수 있다. 그러나, 이 단계는 임의의 후속 단계 전에 수행될 수 있고, 임의의 횟수로 또는 반복하여 수행될 수 있다.
도 5는 제1 SAM 층(15)에서 개구(14)를 열기 위하여 마스크(31)에 의해 패턴화된 UV를 이용한 SAM 층(15)을 제2 패터닝한 결과를 도시한다.
제2 구조 재료 층(212)은 도 6에 도시된 바와 같이 ALD에 의해, 예컨대, 층(210)과 상이한 두께로 피착된다. 본 도의 우측 상의 재료(210)의 스터브(stub)는 재료 층(212)에 의해 덮히지만, SAM(17)에 의해 보호되는, 본 도의 좌측 상의 층(210)에서 형성된 구조는 변경되지 않는다.
도 7은 UV의 클린 업 플러드 노출(clean up flood exposure; 32) 후의 최종 구조를 도시하는데, 좌측에는 재료(210 및 212)의 분리된 블록들이 도시되고, 우측에는 두 재료의 복합 구조가 도시된다. 선택적으로, 유전체 층이 CVD에 의해 피착되어 화학 기계적 연마(CMP)에 의해 평탄화될 수 있다. 유전체는 종래의 전구체를 이용하여 본 발명의 복합 도구로 증착되거나, 특수화된 CVD 도구로 증착될 수 있고, 평탄화는 종래의 CMP 도구로 수행될 수 있다. 하나 이상의 층이 형성되는 경우, 그리고 다음 층이 평면을 필요로 하는 경우에 이러한 옵션이 사용될 수 있다.
도 8은 도 2 내지 7에 도시된 공정의 흐름도를 도시한다. 단계(305)에서, 도 1 및 9에 도시된 바와 같은 분리된 피착 챔버, 또는 증착 및 노출 기능을 모두 수행하기 위한 장치를 포함하는 복합형 챔버 중의 하나의 도구에 웨이퍼가 삽입된다.
단계(310)에서, 제1 SAM 층이 피착된다.
단계(320)에서, SAM이 마스크를 통해 UV에 노출된다.
단계(330)에서, 제1 ALD 재료 층이 피착된다.
선택적으로, 선(350)으로 도시된 바와 같이, 이 시점에서 단계(310)로 돌아가 제1 층을 제거하지 않고 제2 SAM 층이 피착될 수 있다.
이와 달리, 단계(340)에서, 제1 층이 UV의 플러드 노출에 의해 제거될 수 있고, 선(350')으로 표시된 경로가 선택될 수 있다.
본 발명에 따른 패턴화된 층의 피착 공정이 표 2에 요약된다.
(실록산-기반) 증착 억제 블랭킷 코팅의 증착
UV 라이트에 의한 패턴 정의 및 억제물 제거
개방 영역에서의 선택적인 피착
억제물 제거를 위한 플러드 UV 노출
당업자라면 표 1의 종래의 공정이 9개의 단계 및 3개의 도구(스텝퍼, 증착 및 애싱)를 필요로 하는 반면, 본 발명에 따른 공정은 하나의 도구에서의 4개의 단계만을 필요로 함을 인식할 것이다.
피착 모듈 및 노출 모듈 사이의 물리적인 관계를 강조하는, 도구의 대안적인 표현이 도 9에 도시된다. 도 9의 블록(100)은 이 도구의 전체 도구 구조를 나타내며, 이는 매우 근접하게 배치된 모든 컴포넌트를 포함할 수도 있고, 상이한 분위기를 갖는 물리적으로 분리된 챔버를 포함할 수도 있다. 모든 컴포넌트를 하나의 인클로저에 통합시킴으로써 비용이 절약될 수 있다.
특정 예에서는, 스텝퍼의 광학이 극도로 정확하여야 하고, 구조 재료(210) 또는 SAM으로 구성된 재료의 얇은 코팅조차 UV 빔의 초점을 변경시킬 수 있다. 따라서, 각 기능에 대해 분리된 챔버를 이용함으로써 피착 환경을 패터닝 환경으로부터 격리시켜 이러한 가능성을 줄이는 것은 권할 만한 것이다.
도 9를 다시 참조하면, 재료 핸들러로 레이블링된 블록(102)은 팹에서 순환하는 이송 모듈로부터 웨이퍼를 수용하여, 그것을 수행 중인 공정에서 요구되는 대로 (구조 재료를 피착시키기 위한 수단으로도 알려진) 피착 모듈(120)과 노출 모듈(110) 사이로 이송시키는 종래의 로봇식 핸들러를 나타낸다.
패턴 유닛이 조절 가능하게 빔을 편향시키는 편향 유닛일 수 있는 경우, 패턴 재료(패턴을 수록한 SAM)의 패터닝은 전자 빔(직접-기록 또는 프로젝션 리소그래피)에 의해 수행될 수 있다.
본 실시예에 따른 장치는 집적 회로에만 적용되는 것이 아니고, 많은 유형의 마이크로머시닝에 적용될 수 있으므로, 웨이퍼(10)는 공작물이라고 지칭되었다.
본 발명이 하나의 바람직한 실시예와 관련하여 기술되었지만, 당업자라면 본 발명이 이하의 청구항의 기술적 사상 및 범위 내에서 다양한 버전으로 실시될 수 있음을 인식할 것이다.
당업자라면, 본 발명이 전술한 예시적인 실시예와 관련하여 기술되었지만, 본 발명은 그것으로 한정되지 않고 본 발명의 범위 내에 속하는 많은 가능한 변경 및 수정이 존재함을 이해할 것이다.
본 개시의 범위는 임의의 새로운 특징 또는 본 명세서에 개시된 특징들의 조합을 포함한다. 본 발명의 출원인은 본원의 심사 중 또는 본원으로부터 도출되는 임의의 후속 출원의 심사 중에 이러한 특징 또는 특징들의 조합에 대한 새로운 청구항이 주장될 수 있음을 공지한다. 특히, 첨부된 청구항을 참조하여, 종속항으로부터의 특징은 독립항의 특징과 조합될 수 있고, 각 독립항으로부터의 특징들이 청구항에 열거된 특정 조합뿐만 아니라 임의의 적절한 방식으로 조합될 수 있다.
불확실성을 피하기 위해, 명세서 및 청구항에 걸쳐 사용된 용어 "포함한다"는 "만으로 구성되는"이라는 의미로 해석되어서는 안 된다.

Claims (13)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 공작물(workpiece) 상에 구조를 형성하는 방법으로서,
    상기 공작물을 챔버로 로딩하는 단계 - 상기 챔버는 제어된 분위기(atmosphere)를 갖고, 상기 분위기는 온도 및 압력을 포함함 - ;
    상기 제어된 분위기에서,
    i) 상기 공작물의 표면 상에 비패턴화된 막을 피착하는 단계 - 상기 막은 소수성인 감광성 재료로 형성됨 - ;
    ⅱ) 상기 막을 패턴화된 전자 또는 광자 빔(patterned beam of electrons or photons)에 노출시킴으로써, 상기 막을 통해 개구들(apertures)의 패턴을 생성하는 단계 - 상기 막의 노출된 부분은 상기와 같이 노출되면 증발하고, 상기 패턴화된 전자 또는 광자 빔은 제1 전자 또는 광자 빔을 패터닝 유닛(patterning unit)으로 통과시킴으로써 정의됨 - ;
    ⅲ) 상기 개구들 내에 구조 재료를 피착하는 단계;
    ⅳ) 상기 공작물 위에 비패턴화된 제2 막을 피착하는 단계 - 상기 막은 소수성인 감광성 재료로 형성됨 - ;
    ⅴ) 상기 제2 막을 제2 패턴화된 전자 또는 광자 빔에 노출시킴으로써, 제2 개구들의 패턴을 생성하는 단계 - 상기 막의 노출된 부분은 상기와 같이 노출되면 증발하고, 상기 제2 패턴화된 전자 또는 광자 빔은 제1 전자 또는 광자 빔을 제2 패터닝 유닛으로 통과시킴으로써 정의됨 - ;
    ⅵ) 상기 제2 개구들 내에 구조 재료를 피착하는 단계;
    ⅶ) 상기 공작물을 상기 제1 전자 또는 광자 빔으로 플러딩(flooding)함으로써 상기 막의 남은 부분을 증발시키는 단계; 및
    ⅷ) 상기 챔버로부터 상기 공작물을 제거하는 단계
    를 포함하는 공작물 상의 구조 형성 방법.
  13. 제12항에 있어서,
    상기 제거하는 단계 이전에,
    상기 공작물의 표면 상에 비패턴화된 막을 피착하는 단계 - 상기 막은 소수성인 감광성 재료로 형성됨 - ;
    상기 막을 패턴화된 전자 또는 광자 빔에 노출시킴으로써, 상기 막을 통해 개구들의 패턴을 생성하는 단계 - 상기 막의 노출된 부분은 상기와 같이 노출되면 증발하고, 상기 패턴화된 전자 또는 광자 빔은 제1 전자 또는 광자 빔을 패터닝 유닛으로 통과시킴으로써 정의됨 - ;
    상기 개구들 내에 구조 재료를 피착하는 단계; 및
    상기 공작물을 상기 제1 전자 또는 광자 빔으로 플러딩함으로써 상기 막의 남은 부분을 증발시키는 단계
    를 상기 챔버에서 적어도 두 번 수행하는 단계를 더 포함하는 공작물 상의 구조 형성 방법.
KR1020087014072A 2005-12-01 2006-11-07 결합형 스텝퍼 및 피착 도구 KR101063715B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/164,684 US7871933B2 (en) 2005-12-01 2005-12-01 Combined stepper and deposition tool
US11/164,684 2005-12-01
PCT/EP2006/068188 WO2007062962A1 (en) 2005-12-01 2006-11-07 Combined stepper and deposition tool

Publications (2)

Publication Number Publication Date
KR20080071597A KR20080071597A (ko) 2008-08-04
KR101063715B1 true KR101063715B1 (ko) 2011-09-07

Family

ID=37698226

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087014072A KR101063715B1 (ko) 2005-12-01 2006-11-07 결합형 스텝퍼 및 피착 도구

Country Status (7)

Country Link
US (1) US7871933B2 (ko)
EP (1) EP1955113B1 (ko)
JP (1) JP2009517872A (ko)
KR (1) KR101063715B1 (ko)
CN (1) CN101313250B (ko)
AT (1) ATE521915T1 (ko)
WO (1) WO2007062962A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8815013B2 (en) * 2006-07-19 2014-08-26 Intermolecular, Inc. Method and system for isolated and discretized process sequence integration
US8017183B2 (en) * 2007-09-26 2011-09-13 Eastman Kodak Company Organosiloxane materials for selective area deposition of inorganic materials
US20090238990A1 (en) * 2008-03-24 2009-09-24 Neil Dasgupta SAM oxidative removal for controlled nanofabrication
WO2009120327A1 (en) * 2008-03-24 2009-10-01 The Board Of Trustees Of The Leland Stanford Junior University Apparatus for atomic force microscope-assisted deposition of nanostructures

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004083490A2 (en) * 2003-03-21 2004-09-30 The University Of North Carolina At Chapel Hill Methods and apparatus for patterned deposition of nanostructure-containing materials by self-assembly and related articles
JP2006528427A (ja) 2003-07-18 2006-12-14 コーニング インコーポレイテッド 自己組織化単分子層を用いるシリコン結晶化
JP2007515510A (ja) 2003-11-19 2007-06-14 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 自己組立された単層の形成

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55129345A (en) 1979-03-29 1980-10-07 Ulvac Corp Electron beam plate making method by vapor phase film formation and vapor phase development
US4588801A (en) 1984-04-05 1986-05-13 The United States Of America As Represented By The United States Department Of Energy Polysilane positive photoresist materials and methods for their use
US5310624A (en) 1988-01-29 1994-05-10 Massachusetts Institute Of Technology Integrated circuit micro-fabrication using dry lithographic processes
JP2849458B2 (ja) * 1990-07-03 1999-01-20 キヤノン株式会社 半導体装置の製造方法および製造装置
DE69132523D1 (de) 1990-05-09 2001-03-08 Canon Kk Erzeugung von Mustern und Herstellungsverfahren für Halbleiteranordnungen mit diesem Muster
JPH0437029A (ja) * 1990-05-31 1992-02-07 Canon Inc 半導体装置の配線形成方法
US5618379A (en) 1991-04-01 1997-04-08 International Business Machines Corporation Selective deposition process
JPH07254556A (ja) 1993-09-03 1995-10-03 Hitachi Ltd パターン形成方法および形成装置
JP3817749B2 (ja) 1994-03-17 2006-09-06 日産化学工業株式会社 紫外線照射によるシリカ含有無機酸化物被膜のパターン形成用コーティング剤及びパターン形成方法
JP3272610B2 (ja) * 1996-09-09 2002-04-08 三洋電機株式会社 金属薄膜の形成方法
JPH11191539A (ja) * 1997-10-22 1999-07-13 Sanyo Electric Co Ltd 金属配線の形成方法
JP4099278B2 (ja) 1998-11-25 2008-06-11 ジーイー横河メディカルシステム株式会社 導電パターン形成方法および装置、超音波トランスデューサ並びに超音波撮像装置
JP4260396B2 (ja) * 2000-03-09 2009-04-30 富士通マイクロエレクトロニクス株式会社 半導体装置およびその製造方法
TW490997B (en) * 2000-03-31 2002-06-11 Seiko Epson Corp Method of manufacturing organic EL element, and organic EL element
JP3921917B2 (ja) * 2000-03-31 2007-05-30 セイコーエプソン株式会社 微細構造体の製造方法
EP1292970B1 (en) * 2000-06-08 2011-09-28 Genitech Inc. Thin film forming method
JP4138312B2 (ja) * 2000-12-28 2008-08-27 セイコーエプソン株式会社 薄膜形成方法、および電子機器
TW471024B (en) * 2001-01-20 2002-01-01 United Microelectronics Corp Lithography etching method
JP4366920B2 (ja) * 2002-11-07 2009-11-18 ソニー株式会社 平面型表示装置及びその製造方法
JP2004351305A (ja) * 2003-05-28 2004-12-16 Seiko Epson Corp 薄膜パターン形成方法、デバイスとその製造方法及び電気光学装置並びに電子機器
US20050017624A1 (en) * 2003-07-23 2005-01-27 Thomas Novet Electron emitter with epitaxial layers
JPWO2005024807A1 (ja) * 2003-09-08 2006-11-09 松下電器産業株式会社 ディスク原盤の製造方法、ディスク原盤の製造装置、ディスク原盤の移動距離差検出方法、およびディスク原盤の移動距離差検出装置
JP2005135975A (ja) * 2003-10-28 2005-05-26 Seiko Epson Corp 電極の形成方法、並びに圧電体デバイス、強誘電体デバイス、及び電子機器
US7208094B2 (en) * 2003-12-17 2007-04-24 Hewlett-Packard Development Company, L.P. Methods of bridging lateral nanowires and device using same
US7589822B2 (en) * 2004-02-02 2009-09-15 Nikon Corporation Stage drive method and stage unit, exposure apparatus, and device manufacturing method
EP1716450A4 (en) * 2004-02-11 2007-06-27 Ibm USE OF MIXED BASES TO IMPROVE STRUCTURED RESISTANCE PROFILES ON CHROMIUM OR SENSITIVE SUBSTRATES
US7030001B2 (en) * 2004-04-19 2006-04-18 Freescale Semiconductor, Inc. Method for forming a gate electrode having a metal
US7268074B2 (en) * 2004-06-14 2007-09-11 Enthone, Inc. Capping of metal interconnects in integrated circuit electronic devices
US7367110B2 (en) * 2004-09-27 2008-05-06 Hitachi Global Storage Technologies Netherlands B.V. Method of fabricating a read head having shaped read sensor-biasing layer junctions using partial milling
US7138067B2 (en) * 2004-09-27 2006-11-21 Lam Research Corporation Methods and apparatus for tuning a set of plasma processing steps
JP4776247B2 (ja) * 2005-02-09 2011-09-21 富士通株式会社 配線基板及びその製造方法
KR100724102B1 (ko) * 2005-02-14 2007-06-04 한국표준과학연구원 나노판을 이용한 나노부품, 그 제조방법 및 나노기계의 제작방법
US7279085B2 (en) * 2005-07-19 2007-10-09 General Electric Company Gated nanorod field emitter structures and associated methods of fabrication

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004083490A2 (en) * 2003-03-21 2004-09-30 The University Of North Carolina At Chapel Hill Methods and apparatus for patterned deposition of nanostructure-containing materials by self-assembly and related articles
JP2006528427A (ja) 2003-07-18 2006-12-14 コーニング インコーポレイテッド 自己組織化単分子層を用いるシリコン結晶化
JP2007515510A (ja) 2003-11-19 2007-06-14 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 自己組立された単層の形成

Also Published As

Publication number Publication date
EP1955113B1 (en) 2011-08-24
US20070128859A1 (en) 2007-06-07
CN101313250B (zh) 2011-06-29
KR20080071597A (ko) 2008-08-04
WO2007062962A1 (en) 2007-06-07
US7871933B2 (en) 2011-01-18
CN101313250A (zh) 2008-11-26
JP2009517872A (ja) 2009-04-30
EP1955113A1 (en) 2008-08-13
ATE521915T1 (de) 2011-09-15

Similar Documents

Publication Publication Date Title
US6589354B2 (en) Method and apparatus for in-situ lithography mask cleaning
US7655945B2 (en) Real-time monitoring of particles in semiconductor vacuum environment
TW200402761A (en) Semiconductor device and manufacturing method thereof
EP0077445B1 (en) A method of forming an electronic circuit structure
KR101063715B1 (ko) 결합형 스텝퍼 및 피착 도구
Deguchi et al. Fabrication of 0.2 μm large scale integrated circuits using synchrotron radiation x‐ray lithography
US20240019778A1 (en) In-Situ Deposition and Densification Treatment for Metal-Comprising Resist Layer
TWI293776B (en) Esd-resistant photomask and method of preventing mask esd damage
JP2006196763A (ja) 露光装置及びその制御方法
US6280646B1 (en) Use of a chemically active reticle carrier for photomask etching
KR100861169B1 (ko) 반도체 소자의 형성 방법
US9721783B2 (en) Methods for particle reduction in semiconductor processing
JP2004356634A (ja) デュアル基板ステージ型ダブル露光リソグラフィシステムにおける方法およびデュアルウェハステージ型ダブル露光システム
US20150104733A1 (en) Method for Repairing a Mask
JP4009656B2 (ja) 半導体装置の製造方法
US6291135B1 (en) Ionization technique to reduce defects on next generation lithography mask during exposure
JPH09283413A (ja) 露光方法及び露光装置
JP3900759B2 (ja) スパッタリング成膜用の基板ホルダー及びそれを用いたフォトマスクブランクスの製造方法
US7229932B2 (en) Method and structure for fabricating a halftone mask for the manufacture of semiconductor wafers
JP2004146479A (ja) 半導体集積回路装置の製造方法
Greig Integrated Circuit Manufacturing: A Technology Resource
KR20070032451A (ko) 셔터방의 파우더 발생 방지기능을 갖는 반도체 소자제조장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee