KR101062548B1 - 액정표시장치 및 그 제조방법 - Google Patents

액정표시장치 및 그 제조방법 Download PDF

Info

Publication number
KR101062548B1
KR101062548B1 KR1020100062041A KR20100062041A KR101062548B1 KR 101062548 B1 KR101062548 B1 KR 101062548B1 KR 1020100062041 A KR1020100062041 A KR 1020100062041A KR 20100062041 A KR20100062041 A KR 20100062041A KR 101062548 B1 KR101062548 B1 KR 101062548B1
Authority
KR
South Korea
Prior art keywords
liquid crystal
layer
passivation layer
protective film
electrode
Prior art date
Application number
KR1020100062041A
Other languages
English (en)
Inventor
최대림
서동해
이대규
황현기
Original Assignee
하이디스 테크놀로지 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 하이디스 테크놀로지 주식회사 filed Critical 하이디스 테크놀로지 주식회사
Priority to KR1020100062041A priority Critical patent/KR101062548B1/ko
Application granted granted Critical
Publication of KR101062548B1 publication Critical patent/KR101062548B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1337—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • G02F1/133711—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers by organic films, e.g. polymeric films
    • G02F1/133723—Polyimide, polyamide-imide
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Spectroscopy & Molecular Physics (AREA)

Abstract

본 발명은 액정표시장치 및 그 제조방법에 관한 것으로, 상부기판, 하부기판, 및 상기 기판들 사이에 개재된 액정층을 포함하고, 상기 하부기판에는 상호 교차하는 방향으로 형성되는 게이트 라인들과 데이터 라인들에 의해 각 단위 화소영역이 규정되며, 상기 게이트 라인 및 데이터 라인들의 교차부에는 스위칭 소자가 배치되어 있는 액정표시장치에 있어서, 상기 액정층에 전계를 인가하여 액정을 구동하기 위하여, 상기 화소영역 내에 배치되는 제1 전극과, 실리콘질화막으로 이루어진 보호막을 사이에 두고 상기 제1 전극과 소정영역 중첩되게 이격 배치되며 상기 보호막을 일부 노출시키는 개구부를 가지는 제2 전극을 구비하고, 상기 액정층과 상기 제2 전극 및 노출된 보호막 사이에는 액정을 배향하기 위한 배향막을 형성하며, 상기 배향막과 상기 노출된 보호막 간의 결합력을 향상시키기 위하여, 상기 보호막의 상부를 친수성에서 소수성으로 개질화시킴으로써, 액정 배향을 위한 배향막과의 결합력을 개선시킬 뿐만 아니라 화면 품질 중 잔상 현상을 효과적으로 감소시킬 수 있다.

Description

액정표시장치 및 그 제조방법{LIQUID CRYSTAL DISPLAY DEVICE AND MANUFACTURING METHOD THEREOF}
본 발명은 액정표시장치 및 그 제조방법에 관한 것으로, 보다 상세하게는 액정표시장치의 구동을 위한 스위칭 소자(TFT) 및 전극들을 형성함에 있어, 스위칭 소자를 보호하기 위한 보호막의 상부를 친수성에서 소수성으로 개질화시킴으로써, 액정 배향을 위한 배향막과의 결합력을 개선시킬 뿐만 아니라 화면 품질 중 잔상 현상을 효과적으로 감소시킬 수 있도록 한 액정표시장치 및 그 제조방법에 관한 것이다.
일반적으로, 액정표시장치(Liquid Crystal Display; LCD)는 액정 패널에 매트릭스 형태로 배열된 액정 셀 각각이 비디오 신호에 따라 광투과율을 조절하게 함으로써 화상을 표시하게 된다.
이러한 액정표시장치는 통상적으로 액정층을 사이에 두고 서로 대향하는 박막트랜지스터 어레이 기판 및 컬러필터 어레이 기판을 구비한다.
상기 컬러필터 어레이 기판은 빛샘 방지를 위한 블랙매트릭스와, 컬러 구현을 위한 컬러필터, 그들 위에 액정 배향을 위해 도포된 상부 배향막을 포함한다.
상기 박막트랜지스터 어레이 기판은 서로 교차되게 형성된 게이트 라인 및 데이터 라인과, 그들의 교차부에 형성된 스위칭 소자인 박막트랜지스터(Thin Film Transistor; TFT)와, 상기 박막트랜지스터(TFT)와 접속된 제1 전극(예컨대, 화소전극 또는 공통전극)과, 절연층인 보호막(Passivation Layer)을 사이에 두고 상기 화소전극과 수직 전계를 이루는 제2 전극(예컨대, 공통전극 또는 화소전극)과, 그들 위에 액정 배향을 위해 도포된 하부 배향막을 포함한다.
상기와 같이 구성된 액정표시장치는 정지화면뿐 아니라 동화상 구현 능력이 주요하며, 이때 액정표시장치에 유도되는 미세한 잔류 전압은 화면 끌림 현상 및 잔상 현상을 일으키며, 이를 해결하기 위한 방법으로, 배향막 특성, 보호막 특성, LC 특성을 최적화하는 방법, 배향막 형성 전/후에 잔류 DC를 야기하는 전하(Charge) 및 이온(Ion) 흡착을 줄이기 위한 세정 공정 적용 또는 어레이(Array) 구조를 최적화하는 방법 등 다양한 시도가 있다.
특히, 배향막과 보호막 사이의 계면에 흡착되는 이동 이온 전하(Mobile Ion Charge)는 V-T(Voltage- Transmittance) 곡선(Curve) 이력을 유발할 수 있으며, 공정 중에서 흡착될 수 있는 전하 트랩 사이트(Charge Trap Site)를 제거해야하는 번거로움이 있다.
본 발명은 전술한 문제점을 해결하기 위하여 안출된 것으로서, 본 발명의 목적은 액정표시장치의 구동을 위한 스위칭 소자(TFT) 및 전극들을 형성함에 있어, 스위칭 소자를 보호하기 위한 보호막의 상부를 친수성에서 소수성으로 개질화시킴으로써, 액정 배향을 위한 배향막과의 결합력을 개선시킬 뿐만 아니라 화면 품질 중 잔상 현상을 효과적으로 감소시킬 수 있도록 한 액정표시장치 및 그 제조방법을 제공하는데 있다.
전술한 목적을 달성하기 위하여 본 발명의 제1 측면은, 상부기판, 하부기판, 및 상기 기판들 사이에 개재된 액정층을 포함하고, 상기 하부기판에는 상호 교차하는 방향으로 형성되는 게이트 라인들과 데이터 라인들에 의해 각 단위 화소영역이 규정되며, 상기 게이트 라인 및 데이터 라인들의 교차부에는 스위칭 소자가 배치되어 있는 액정표시장치에 있어서, 상기 액정층에 전계를 인가하여 액정을 구동하기 위하여, 상기 화소영역 내에 배치되는 제1 전극과, 실리콘질화막으로 이루어진 보호막을 사이에 두고 상기 제1 전극과 소정영역 중첩되게 이격 배치되며 상기 보호막을 일부 노출시키는 개구부를 가지는 제2 전극을 구비하고, 상기 액정층과 상기 제2 전극 및 노출된 보호막 사이에는 액정을 배향하기 위한 배향막을 형성하며, 상기 배향막과 상기 노출된 보호막 간의 결합력을 향상시키기 위하여, 상기 보호막의 상부를 친수성에서 소수성으로 개질화시키는 것을 특징으로 하는 액정표시장치를 제공하는 것이다.
여기서, 상기 보호막 상부의 개질은 상기 보호막의 표면으로부터 30Å 내지 150Å 정도의 깊이까지 개질함이 바람직하다.
바람직하게, 상기 보호막 상부의 개질된 부분에서의 실리콘(Si), 산소(O) 및 질소(N)의 조성비는 각각 30at％, 30∼60at％ 및 10∼40at％으로 이루어질 수 있다.
바람직하게, 상기 보호막의 상부의 개질은 상기 보호막 형성 후 동일 챔버에서 연속적으로 진행될 수 있다.
바람직하게, 상기 보호막의 상부의 개질은 산소(O)가 함유된 가스를 이용하여 상기 보호막의 상부를 플라즈마 처리하여 수행될 수 있다.
바람직하게, 상기 산소(O)가 함유된 가스는 N2O 또는 O2로 이루질 수 있다.
본 발명의 제2 측면은, 상부기판, 하부기판, 및 상기 기판들 사이에 개재된 액정층을 포함하고, 상기 하부기판에는 상호 교차하는 방향으로 형성되는 게이트 라인들과 데이터 라인들에 의해 각 단위 화소영역이 규정되며, 상기 게이트 라인 및 데이터 라인들의 교차부에는 스위칭 소자가 배치되어 있는 액정표시장치의 제조방법에 있어서, 상기 액정층에 전계를 인가하여 액정을 구동하기 위하여, 상기 화소영역 내에 배치되는 제1 전극과, 실리콘질화막으로 이루어진 보호막을 사이에 두고 상기 제1 전극과 소정영역 중첩되게 이격 배치되며 상기 보호막을 일부 노출시키는 개구부를 가지는 제2 전극을 형성하는 단계; 및 상기 액정층과 상기 제2 전극 및 노출된 보호막 사이에는 액정을 배향하기 위한 배향막을 형성하는 단계를 포함하되, 상기 배향막과 상기 노출된 보호막 간의 결합력을 향상시키기 위하여, 상기 보호막의 상부를 친수성에서 소수성으로 개질화시키는 것을 특징으로 하는 액정표시장치의 제조방법을 제공하는 것이다.
여기서, 상기 보호막 상부의 개질은 상기 보호막의 표면으로부터 30Å 내지 150Å 정도의 깊이까지 개질함이 바람직하다.
바람직하게, 상기 보호막 상부의 개질된 부분에서의 실리콘(Si), 산소(O) 및 질소(N)의 조성비는 각각 30at％, 30∼60at％ 및 10∼40at％로 이루어질 수 있다.
바람직하게, 상기 보호막의 상부의 개질은 상기 보호막 형성 후 동일 챔버에서 연속적으로 진행할 수 있다.
바람직하게, 상기 보호막 상부의 개질은 산소(O)가 함유된 가스분위기에서 1분 내지 3분동안 0.02 내지 1 Watt/cm2의 전력밀도로 상기 보호막의 상부를 플라즈마 처리할 수 있다.
바람직하게, 상기 산소(O)가 함유된 가스는 N2O 또는 O2를 포함할 수 있다.
이상에서 설명한 바와 같은 본 발명의 액정표시장치 및 그 제조방법에 따르면, 액정표시장치의 구동을 위한 스위칭 소자(TFT) 및 전극들을 형성함에 있어, 스위칭 소자를 보호하기 위한 보호막의 상부를 친수성에서 소수성으로 개질화시킴으로써, 액정 배향을 위한 배향막과의 결합력을 개선시킬 뿐만 아니라 화면 품질 중 잔상 현상을 효과적으로 감소시킬 수 있는 이점이 있다.
또한, 본 발명에 따르면, 실리콘질화막(SiNx)으로 이루어진 보호막의 형성직 후에 동일 성막 챔버에서 연속적으로 플라즈마에 의한 공정을 수행함으로써, 부가적인 생산성 감소가 없는 이점이 있다.
또한, 본 발명에 따르면, 컨택홀(Contact Hole) 형성 시 실리콘나이트라이드 식각 가스를 사용하더라도 홀의 에칭 프로파일에 영향을 주지 않기 때문에, 실리콘나이트라이드 식각 공정을 그대로 적용할 수 있는 이점이 있다.
또한, 본 발명에 따르면, 실리콘질화막(SiNx)으로 이루어진 보호막의 상부에 노출되는 실리콘(Si), 질소(N) 댕글링 본드(Dangling Bond)를 대기중에 노출하기 전, 산소(O)에 의한 결합을 유도하여 표면의 계면 에너지를 균일화시킴으로써, 대기중에 노출 시 형성되는 실리콘질화막(SiNx)의 자연산화막에 비하여 균질하게 형성할 수 있으며, 시간에 따른 경시 현상이 없으므로, 안정적인 공정을 유지할 수 있는 이점이 있다.
또한, 본 발명에 따르면, 불균질한 실리콘질화막(SiNx)의 표면에 비하여 산화(Oxide)화 표면 개질을 통하여 표면 상태의 균질화를 유도하며, 이는 패널(Panel) 구동 시 패널에 국부적인 이온 충전(Ion Charging) 증가 현상을 감소하여, 패널에 형성되는 잔류 DC 또는 충전/방전(Carging/Discharging) 특성을 균질화시킴으로써, 잔상 현상을 감소시킬 수 있는 이점이 있다.
또한, 본 발명에 따르면, 실리콘질화막(SiNx)의 상부에 형성되는 산화층(Oxide Layer)은 실리콘질화막(SiNx)에 비하여 소수 특성을 갖음으로써, 유기 재료인 배향막과의 결합력이 개선될 수 있으며, 이는 액정표시장치의 화소 구조에서 배향막∼보호막(SiNx), 배향막∼투명전극 슬릿(Slit)간의 배향재료의 특성 차이를 감소시켜 충전/방전(Carging/Discharging) 시의 잔류 DC의 이력을 감소시킴으로써, 잔류 DC 형성을 억제할 수 있는 이점이 있다.
도 1은 본 발명의 일 실시예에 따른 액정표시장치를 개략적으로 설명하기 위한 단면도이다.
도 2 및 도 3은 본 발명의 일 실시예에 적용된 실리콘질화막(SiNx)으로 이루어진 보호막의 표면 개질 전/후 성분 분석을 설명하기 위한 그래프이다.
이하, 첨부 도면을 참조하여 본 발명의 실시예를 상세하게 설명한다. 그러나, 다음에 예시하는 본 발명의 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 다음에 상술하는 실시예에 한정되는 것은 아니다. 본 발명의 실시예는 당업계에서 통상의 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위하여 제공되어지는 것이다.
먼저, 본 발명의 일 실시예에 따른 액정표시장치는, 통상의 횡전계 방식(IPS : In-Plane Switching Mode)의 액정표시장치 또는 횡전계 방식의 낮은 개구율 및 투과율을 개선시키기 위하여 제안된 FFS 모드(Fringe Field Switching Mode; FFS Mode) 액정표시장치(대한민국 특허출원 제1998-0009243호, 미국특허번호 제6256081호, 제6226118호 참조) 등에 적용됨이 바람직하지만, 이에 국한하지 않으며, 본 출원인에 의하여 발표된 논문 High Performance mobile application with the High aperture ratio FFS(HFFS) Technology"(Dong hun Lim et al, IDW '06: December 6-8, 2006)에 개시되어 FFS 모드를 기반으로 고투과 고개구율을 갖도록 구현된 HFFS(High aperture ratio FFS) 모드 액정표시장치에 적용될 수 있으며, 스위칭 소자인 박막트랜지스터(TFT)를 보호하는 보호막과 배향막을 이용하는 모든 액정표시장치에도 적용 가능하다.
즉, 본 발명의 액정표시장치는, 상부기판, 하부기판, 및 기판들에 개재된 액정층을 포함하고, 상기 하부기판에는 상호 교차하는 방향으로 형성되는 게이트 라인들과 데이터 라인들에 의해 각 화소영역이 규정되고, 상기 게이트 라인 및 데이터 라인들의 교차부에는 스위칭 소자가 배치되어 있으며, 상기 액정층에 전계를 인가하여 액정을 구동하기 위하여, 화소영역 내에는 제1 전극(예컨대, 화소전극 또는 공통전극)과 상기 제1 전극과 보호막을 사이에 두고 소정 영역 중첩되게 이격 배치되는 제2 전극(예컨대, 공통전극 또는 화소전극)을 구비한다.
도 1은 본 발명의 일 실시예에 따른 액정표시장치를 개략적으로 설명하기 위한 단면도로서, 통상의 FFS 모드 액정표시장치의 하부기판에서 전극들과 보호막을 기준으로 화소영역 일부를 개략적으로 나타낸 단면도이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 액정표시장치는, 크게 서로 대향하여 합착된 상부기판(미도시) 및 하부기판(100)과, 두 기판과 스페이서(Spacer)(미도시)에 의해 마련된 액정공간에 채워진 액정층(200)을 포함한다.
여기서, 도면에 도시되진 않았지만, 상기 상부기판은 통상적으로 컬러 필터 어레이 기판이라고도 하며, 크게 절연성의 기판, 블랙매트릭스(Black Matrix, BM), 컬러필터(Color Filter) 및 상부 배향막 등으로 구성되어 있다.
그리고, 하부기판(100)은 통상적으로 박막트랜지스터 어레이 기판이라고도 하며, 도면에 도시되진 않았지만, 기본적으로 절연성의 기판 상에 스위칭 소자인 박막트랜지스터(TFT)가 매트릭스 형태(Matrix Type)로 위치하고, 이러한 다수의 박막트랜지스터(TFT)를 교차하여 지나가는 게이트 라인(Gate Line)과 데이터 라인(Data Line)이 형성되어 있다.
이를 구체적으로 설명하면, 하부기판(100)에는 불투명 금속으로 된 게이트 라인과 데이터 라인이 수직 교차하도록 배열되어 단위 화소를 형성하고, 이러한 단위 화소영역 내에는 제1 및 제2 전극(110 및 120)이 보호막(Passivation Layer)(130)의 개재 하에 배치되는데, 제1 전극(110)은 예컨대, 플레이트 형태로 데이터 라인(DL)과 동일 층에 배치되고, 제2 전극(120)은 보호막(130) 상에 증착된 투명 도전층의 패터닝에 의하여 보호막(130)을 일부 노출시키는 개구부를 갖도록 다수의 빗살들을 구비하는 형태로 마련되어 제1 전극(110)과 소정 영역 중첩된다. 이때, 제1 및 제2 전극(110 및 120)은 투명 공통전극 및 투명 화소전극, 또는 투명 화소전극 및 투명 공통전극으로 이루어질 수 있다.
또한, 제2 전극(120) 및 노출된 보호막(130)의 전체 상부면에 액정을 배향하기 위한 하부 배향막(140)이 형성되어 있다. 이러한 하부 배향막(140)은 통상적으로 폴리이미드(Polyimide) 계통의 고분자 물질로 이루어지며, 기판에 도포된 후에 러빙(Rubbing) 공정이 진행된다. 러빙 공정시 러빙포를 사용하여 일정한 방향으로 힘을 주게 되면 액정이 배향할 수 있는 방향이 배향막에 형성된다.
특히, 본 발명에 적용된 보호막(130)은 실리콘질화막(SiNx)으로 이루어져 있으며, 하부 배향막(140)과 노출된 보호막(130) 간의 결합력을 향상시키기 위하여 보호막(130)의 상부(S)를 친수성에서 소수성으로 개질화시킴으로써, 화면 품질 중 잔상 현상을 효과적으로 감소시킬 수 있다.
한편, 보호막(130) 상부(S)의 개질은 보호막(130)의 표면으로부터 약 30Å 내지 150Å 정도의 깊이까지 개질됨이 바람직하다. 만약, 소수성으로 개질화된 보호막(130)의 상부(S) 두께가 약 30Å 이하 일 경우, 자연산화막과 유사한 수준으로서, 실리콘질화막(SiNx)의 질소(N) 표면을 충분히 커버(Cover)하지 못하므로, 표면 개질 효과가 저감되며, 그렇지 않고 약 150Å 이상 일 경우, 실질적인 산화(Oxide) 막이 형성됨으로, 실리콘나이트라이드 식각 공정이외의 추가적인 산화(Oxide) 제거 공정이 필요하게 되어, 생산성을 저감하게 되는 단점이 있다.
이러한 보호막(130)의 상부(S)를 개질화시키는 공정은 실리콘질화막(SiNx)의 성막 후 동일 챔버에서 연속적으로 진행될 수 있으며, 산소(O)가 함유된 가스(예컨대, N2O 또는 O2 등) 분위기에서 약 1분 내지 3분(바람직하게는, 약 2분이내)동안 약 0.02 내지 1 Watt/cm2(바람직하게는, 약 0.5 Watt/cm2이하) 정도의 전력밀도로 플라즈마(Plasma) 처리하여 수행됨이 바람직하다.
또한, 실리콘질화막(SiNx)으로 이루어진 보호막(130) 상부(S)의 특성은 산소(O)의 비율이 약 50at％ 이상인 것이 바람직하다.
도 2 및 도 3은 본 발명의 일 실시예에 적용된 실리콘질화막(SiNx)으로 이루어진 보호막의 표면 개질 전/후 성분 분석을 설명하기 위한 그래프로서, 도 2는 XPS(X-ray Photoelectron Spectroscopy)를 이용하여 보호막을 약 250Å/min로 식각하면서 성분 분석 결과를 나타낸 XPS 스펙트럼이며, 도 3은 보호막에 대하여 스퍼터 시간(Sputter Time)에 따른 원자 성분들(Atomic Contents)의 변화를 나타낸 그래프이다.
도 2 및 도 3을 참조하면, 친수성에서 소수성으로 개질화된 보호막(130, 도 1 참조)의 상부(S)에 형성되는 박막의 조성은, 실리콘(Si)이 약 30at％ 정도의 조성비를 갖고, 산소(O)가 약 30∼60at％ 정도의 조성비를 갖으며, 질소(N)가 약 10∼40at％ 정도의 조성비를 갖도록 이루어짐이 바람직하다.
한편, 나머지 소수성으로 개질화되지 않은 보호막(130) 즉, 실리콘질화막(SiNx) 벌크(Bulk)의 조성은, 실리콘(Si)이 약 52at％ 정도의 조성비를 갖고, 질소(N)가 약 48at％ 정도의 조성비를 갖으며, 또한 실리콘(Si)과 질소(N)의 조성은 실리콘질화막(SiNx) 성막 조건에 따라 달라질 수 있다.
또한, N2O 플라즈마(Plasma) 처리 후 실리콘(Si)과 탄소(C)의 원자 성분들(atomic contents)은 큰 변화가 없으나, 질소(N)는 약 1.5배 감소하며, 산소(O)는 약 2배 정도 증가하는 것을 알 수 있다. 이는 플라즈마에 의해 형성된 산소(O)는 표면의 실리콘(Si) 또는 질소(N)와 결합하며, 질소(N)는 가스(Gas) 상태로 배기된다.
또한, 약 250Å/min 속도로 식각하며 분석한 결과를 보면, 보호막(130)의 상부(S)로부터 약 100Å 이후의 성분은 플라즈마 유/무에 따른 차이가 없으나, 플라즈마 처리한 샘플의 경우, 약 60∼70Å 수준의 산화 리치(Oxide Rich) 박막이 형성된 상태이다.
또한, N2O 플라즈마 처리 후 접촉 각(Contact Angle)은 약 15도 정도 감소하였으며, 이는 실리콘나이트라이드의 불안정한 계면이 N2O 플라즈마에 의하여 깨진 결합이 감소한 것이며, 이는 실리콘질화막(SiNx)의 상부에 형성된 산화 리치층(0xide Rich Layer)의 형성에 의한 것임을 간접 확인할 수 있다.
전술한 본 발명에 따른 액정표시장치 및 그 제조방법에 대한 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러 가지로 변형하여 실시하는 것이 가능하고 이 또한 본 발명에 속한다.
100 : 하부기판, 110 : 제1 전극,
120 : 제2 전극, 130 : 보호막,
140 : 하부 배향막, 200 : 액정층

Claims (12)

  1. 상부기판, 하부기판, 및 상기 기판들 사이에 개재된 액정층을 포함하고, 상기 하부기판에는 상호 교차하는 방향으로 형성되는 게이트 라인들과 데이터 라인들에 의해 각 단위 화소영역이 규정되며, 상기 게이트 라인 및 데이터 라인들의 교차부에는 스위칭 소자가 배치되어 있는 액정표시장치에 있어서,
    상기 액정층에 전계를 인가하여 액정을 구동하기 위하여, 상기 화소영역 내에 배치되는 제1 전극과, 실리콘질화막으로 이루어진 보호막을 사이에 두고 상기 제1 전극과 소정영역 중첩되게 이격 배치되며 상기 보호막을 일부 노출시키는 개구부를 가지는 제2 전극을 구비하고,
    상기 액정층과 상기 제2 전극 및 노출된 보호막 사이에는 액정을 배향하기 위한 배향막을 형성하며,
    상기 배향막과 상기 노출된 보호막 간의 결합력을 향상시키기 위하여, 상기 보호막의 상부를 친수성에서 소수성으로 개질화시키는 것을 특징으로 하는 액정표시장치.
  2. 제1 항에 있어서,
    상기 보호막 상부의 개질은 상기 보호막의 표면으로부터 30Å 내지 150Å 정도의 깊이까지 개질하는 것을 특징으로 하는 액정표시장치.
  3. 제1 항에 있어서,
    상기 보호막 상부의 개질된 부분에서의 실리콘(Si), 산소(O) 및 질소(N)의 조성비는 각각 30at％, 30∼60at％ 및 10∼40at％인 것을 특징으로 하는 액정표시장치.
  4. 제1 항에 있어서,
    상기 보호막의 상부의 개질은 상기 보호막 형성 후 동일 챔버에서 연속적으로 진행되는 것을 특징으로 하는 액정표시장치.
  5. 제1 항에 있어서,
    상기 보호막의 상부의 개질은 산소(O)가 함유된 가스를 이용하여 상기 보호막의 상부를 플라즈마 처리하여 수행되는 것을 특징으로 하는 액정표시장치.
  6. 제5 항에 있어서,
    상기 산소(O)가 함유된 가스는 N2O 또는 O2인 것을 특징으로 하는 액정표시장치.
  7. 상부기판, 하부기판, 및 상기 기판들 사이에 개재된 액정층을 포함하고, 상기 하부기판에는 상호 교차하는 방향으로 형성되는 게이트 라인들과 데이터 라인들에 의해 각 단위 화소영역이 규정되며, 상기 게이트 라인 및 데이터 라인들의 교차부에는 스위칭 소자가 배치되어 있는 액정표시장치의 제조방법에 있어서,
    상기 액정층에 전계를 인가하여 액정을 구동하기 위하여, 상기 화소영역 내에 배치되는 제1 전극과, 실리콘질화막으로 이루어진 보호막을 사이에 두고 상기 제1 전극과 소정영역 중첩되게 이격 배치되며 상기 보호막을 일부 노출시키는 개구부를 가지는 제2 전극을 형성하는 단계; 및
    상기 액정층과 상기 제2 전극 및 노출된 보호막 사이에는 액정을 배향하기 위한 배향막을 형성하는 단계를 포함하되,
    상기 배향막과 상기 노출된 보호막 간의 결합력을 향상시키기 위하여, 상기 보호막의 상부를 친수성에서 소수성으로 개질화시키는 것을 특징으로 하는 액정표시장치의 제조방법.
  8. 제7 항에 있어서,
    상기 보호막 상부의 개질은 상기 보호막의 표면으로부터 30Å 내지 150Å 정도의 깊이까지 개질하는 것을 특징으로 하는 액정표시장치의 제조방법.
  9. 제7 항에 있어서,
    상기 보호막 상부의 개질된 부분에서의 실리콘(Si), 산소(O) 및 질소(N)의 조성비는 각각 30at％, 30∼60at％ 및 10∼40at％인 것을 특징으로 하는 액정표시장치의 제조방법.
  10. 제7 항에 있어서,
    상기 보호막의 상부의 개질은 상기 보호막 형성 후 동일 챔버에서 연속적으로 진행하는 것을 특징으로 하는 액정표시장치의 제조방법.
  11. 제7 항에 있어서,
    상기 보호막 상부의 개질은 산소(O)가 함유된 가스분위기에서 1분 내지 3분동안 0.02 내지 1 Watt/cm2의 전력밀도로 상기 보호막의 상부를 플라즈마 처리하는 것을 특징으로 하는 액정표시장치의 제조방법.
  12. 제11 항에 있어서,
    상기 산소(O)가 함유된 가스는 N2O 또는 O2를 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.
KR1020100062041A 2010-06-29 2010-06-29 액정표시장치 및 그 제조방법 KR101062548B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100062041A KR101062548B1 (ko) 2010-06-29 2010-06-29 액정표시장치 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100062041A KR101062548B1 (ko) 2010-06-29 2010-06-29 액정표시장치 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR101062548B1 true KR101062548B1 (ko) 2011-09-06

Family

ID=44956971

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100062041A KR101062548B1 (ko) 2010-06-29 2010-06-29 액정표시장치 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR101062548B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104181729A (zh) * 2013-05-27 2014-12-03 株式会社日本显示器 液晶显示装置及其制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100312986B1 (ko) 1998-12-30 2002-01-12 박종섭 반도체소자의층간절연막평탄화방법
KR100699441B1 (ko) 2005-03-07 2007-03-28 주식회사 씨에스티 콘덴서 마이크로폰용 백 일렉트렛 및 그 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100312986B1 (ko) 1998-12-30 2002-01-12 박종섭 반도체소자의층간절연막평탄화방법
KR100699441B1 (ko) 2005-03-07 2007-03-28 주식회사 씨에스티 콘덴서 마이크로폰용 백 일렉트렛 및 그 제조방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104181729A (zh) * 2013-05-27 2014-12-03 株式会社日本显示器 液晶显示装置及其制造方法
KR20140139415A (ko) * 2013-05-27 2014-12-05 가부시키가이샤 재팬 디스프레이 액정 표시 장치 및 그 제조 방법
KR101593796B1 (ko) * 2013-05-27 2016-02-12 가부시키가이샤 재팬 디스프레이 액정 표시 장치 및 그 제조 방법

Similar Documents

Publication Publication Date Title
KR100257370B1 (ko) 횡전계방식액정표시장치
US7923309B2 (en) Thin film transistor array substrate and method for manufacturing the same
US8421985B2 (en) Liquid crystal display device and manufacturing method thereof
US20130215353A1 (en) Liquid crystal display device
US20150029432A1 (en) Liquid crystal display device
US20050062898A1 (en) Liquid crystal display device with a substrate having an opening on an organic film thereof to accommodate sealing material therethrough
JP2005196118A (ja) マルチドメイン横電界モード液晶表示装置
US20060262263A1 (en) IPS mode liquid crystal display device and method for fabricating thereof
KR100258063B1 (ko) 횡전계방식액정표시소자및그제조방법
KR100344844B1 (ko) 액정표시소자및그제조방법
US20100259469A1 (en) Liquid crystal display panel and liquid crystal display device
TW201327643A (zh) 一種液晶顯示面板陣列基板的製作方法
JP2007180511A (ja) 薄膜トランジスタ基板、その製造方法、及びこれを有する表示パネル
KR101062548B1 (ko) 액정표시장치 및 그 제조방법
JP2009015199A (ja) 液晶表示装置およびその製造方法
JPH1187717A (ja) 半導体装置とアクティブマトリックス基板および液晶表示装置
US7808593B1 (en) Multi-domain liquid crystal display
KR102654168B1 (ko) 액정표시장치 및 그 제조 방법
JP4489253B2 (ja) 液晶表示装置
KR100721304B1 (ko) 액정표시장치용 액정패널 및 그의 제조방법
KR100293432B1 (ko) 횡전계방식액정표시장치
KR19990012990A (ko) 횡전계방식 액정표시장치 및 그 제조방법
KR101245210B1 (ko) 액정 표시장치 및 그 제조 방법
JP4615358B2 (ja) 液晶表示装置およびその製造方法
JP2005331746A (ja) 液晶表示装置とその製造方法、並びに電子機器

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160718

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170719

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180724

Year of fee payment: 8