KR101060517B1 - 웨이퍼 표면의 잔류전하 제거 방법 - Google Patents

웨이퍼 표면의 잔류전하 제거 방법 Download PDF

Info

Publication number
KR101060517B1
KR101060517B1 KR1020090056070A KR20090056070A KR101060517B1 KR 101060517 B1 KR101060517 B1 KR 101060517B1 KR 1020090056070 A KR1020090056070 A KR 1020090056070A KR 20090056070 A KR20090056070 A KR 20090056070A KR 101060517 B1 KR101060517 B1 KR 101060517B1
Authority
KR
South Korea
Prior art keywords
plasma
wafer
power
wafer surface
residual charge
Prior art date
Application number
KR1020090056070A
Other languages
English (en)
Other versions
KR20100137840A (ko
Inventor
최영철
Original Assignee
주식회사 아토
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 아토 filed Critical 주식회사 아토
Priority to KR1020090056070A priority Critical patent/KR101060517B1/ko
Publication of KR20100137840A publication Critical patent/KR20100137840A/ko
Application granted granted Critical
Publication of KR101060517B1 publication Critical patent/KR101060517B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32174—Circuits specially adapted for controlling the RF discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은 플라즈마를 이용한 반도체 공정 후, 별도의 공정을 추가함 없이 짧은 시간 동안 웨이퍼 표면의 잔류전하를 제거하는 방법에 관한 것이다. 본 발명에 따른 웨이퍼 표면의 잔류전하 제거방법은 플라즈마 발생수단을 구비한 반도체 처리 장치의 척히터에 웨이퍼를 로딩하고 플라즈마를 이용하여 웨이퍼에 메인 공정을 수행한다. 그리고 플라즈마 발생수단에 RF 파워를 인가함으로써, 반도체 처리 장치 내에 플라즈마를 발생시켜, 웨이퍼 표면을 1차 플라즈마 처리한 후, 플라즈마 발생수단에 연속적이며 내림 구배를 갖는 RF 파워를 인가하여 웨이퍼 표면을 2차 플라즈마 처리한다. 그리고 웨이퍼를 척히터와 디처킹한다.

Description

웨이퍼 표면의 잔류전하 제거 방법{Method for removing residual charge on surface of wafer}
본 발명은 웨이퍼 표면의 잔류전하를 제거하는 방법에 관한 것으로, 보다 상세하게는 플라즈마를 이용하는 반도체 공정에서 웨이퍼 표면에 잔류하는 전하를 제거하는 방법에 관한 것이다.
일반적으로 반도체 장비 중 웨이퍼의 홀딩은 미케니컬 클램프(mechanical clamp) 방식이 많이 이용되나, 최근에는 파티클과 공정의 단일성이 우수한 척히터(chuck heater)의 사용이 급증하고 있다. 특히 플라즈마 식각 및 증착을 위한 장비에 척히터의 사용이 일반화되고 있다.
그러나 히터척 사용시 웨이퍼를 디처킹할 때 웨이퍼에 스트레스가 축적되거나 웨이퍼의 깨짐이 발생될 수 있다. 이는 메인 공정 완료 후, 웨이퍼 표면에 잔류하는 전하로 인한 스티킹(sticking) 현상에 의한 것으로, 최근에 메인 공정 완료 후 웨이퍼 표면에 잔류하는 전하를 제거하기 위한 방법이 연구되고 있다.
이를 위해, 종래에는 메인 공정 완료 후, 웨이퍼 표면을 플라즈마 처리하고, 퍼지가스를 공급하는 방법이 수행되고 있다. 예컨대, 플라즈마를 이용한 SiON 증착 공정에서는 SiON 증착 완료 후, N2O 플라즈마를 이용하여 플라즈마 처리를 하고, 퍼지가스를 공급하는 방식으로 웨이퍼 표면에 잔류하는 전하를 제거하고 있다. 그리고 PE-TEOS를 이용한 SiO2 증착공정에서는 SiO2 증착 완료 후, O2 플라즈마를 이용하여 플라즈마 처리를 한 후, 퍼지가스를 공급하는 방식으로 웨이퍼 표면에 잔류하는 전하를 제거하고 있다.
그러나 이러한 종래의 방법은 최소한 5초 이상의 많은 공정시간이 소요되며, 간헐적으로 팝핑(popping) 현상이 발생하는 문제점이 있다.
본 발명이 해결하고자 하는 기술적 과제는 플라즈마를 이용한 반도체 공정 후, 별도의 공정을 추가함 없이 짧은 시간 동안 웨이퍼 표면의 잔류전하를 제거하는 방법을 제공하는 데 있다.
상기의 기술적 과제를 해결하기 위한, 본 발명에 따른 웨이퍼 표면의 잔류전하 제거방법은 플라즈마 발생수단을 구비한 반도체 처리 장치의 척히터에 웨이퍼를 로딩하는 단계; 플라즈마를 이용하여 상기 웨이퍼에 메인 공정을 수행하는 단계; 상기 플라즈마 발생수단에 RF 파워를 인가함으로써, 상기 반도체 처리 장치 내에 플라즈마를 발생시켜, 상기 웨이퍼 표면을 1차 플라즈마 처리하는 단계; 상기 플라즈마 발생수단에 연속적이며 내림 구배를 갖는 RF 파워를 인가하여 상기 웨이퍼 표면을 2차 플라즈마 처리하는 단계; 및 상기 웨이퍼를 상기 척히터와 디처킹하는 단계;를 갖는다.
본 발명에 따르면, 플라즈마를 이용한 반도체 공정 후, 별도의 공정을 추가함 없이 플라즈마 처리시 인가되는 파워가 내림 구배를 갖도록 하여 짧은 공정 시간이 소요됨에도 웨이퍼 내의 잔류전하를 용이하게 제거할 수 있게 된다.
이하에서 첨부된 도면들을 참조하여 본 발명에 따른 웨이퍼 표면의 잔류전하 제거방법의 바람직한 실시예에 대해 상세하게 설명한다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 1은 본 발명에 이용되는 반도체 처리 장치의 일 예를 나타낸 도면이다.
도 1을 참조하면, 본 발명에 이용되는 반도체 처리 장치(100)는 내부공간을 가지는 반응기(110)와, 반응기(110)의 내부공간에 승강 가능하게 설치되며 웨이퍼(W)가 로딩되는 척히터(chuck heater)(120)와, 웨이퍼(W)와 척히터(120)를 디처킹시키기 위한 리프트 핀(125)과, 척히터(120)에 로딩된 기판(W)에 박막이 형성되도록 가스를 분사하는 샤워헤드(130)와, 반응기(110) 내부로 가스를 공급하기 위한 가스 공급장치(140)와, 반응기(110) 내부에 플라즈마를 발생시키기 위한 플라즈마 발생수단(150)을 구비한다.
본 발명에 이용되는 반도체 처리장치(100)는 웨이퍼(W) 상에 박막을 증착하거나 증착된 박막을 식각하는 용도로 이용될 수 있다. 예컨대, 반도체 처리장치(100)는 웨이퍼(W) 상에 SiON 박막을 증착하는 용도로 이용될 수 있으며, 이를 위해, 가스 공급장치(140)를 통해 사일렌(silane), N2O, NH3와 같은 가스가 반응기(110) 내부로 공급될 수 있다. 그리고 가스 공급장치(140)는 상기 가스를 퍼지하는 N2, Ar, He와 같은 퍼지 가스를 반응기(110) 내부로 공급하는 수단을 더 구비할 수 있다. 그리고 반도체 처리장치(100)는 웨이퍼(W) 상에 SiO2 박막을 증착하는 용 도로 이용될 수 있으며, 이를 위해, TEOS, O2와 같은 가스가 반응기(110) 내부로 공급될 수 있다. 그리고 가스 공급장치(140)는 상기 가스를 퍼지하는 N2, Ar, He와 같은 퍼지 가스를 반응기(110) 내부로 공급하는 수단을 더 구비할 수 있다.
플라즈마 발생수단(150)은 반응기(110) 내부, 보다 상세하게는 샤워헤드(130)와 척히터(120) 사이에 플라즈마를 발생시키기 위한 것으로서, 샤워헤드(130)에 RF(radio frequency) 파워, 바람직하게는 HF(high frequency) 파워를 인가할 수 있는 장치일 수 있다.
도 2는 본 발명에 따른 웨이퍼 표면의 잔류전하 제거방법에 대한 바람직한 수행과정의 일 실시예를 나타내는 흐름도이다.
도 2를 참조하면, 본 발명에 따른 웨이퍼 표면의 잔류전하 제거방법은 우선, 반도체 처리장치(100)의 척히터(120)에 웨이퍼(W)를 로딩한다(S210). 다음으로, 플라즈마를 이용하여 웨이퍼(W)에 메인 공정을 수행한다(S220). 플라즈마를 이용하기 위해, 반도체 처리장치(100)에 구비된 플라즈마 발생수단(150)에 RF 파워, 바람직하게는 HF 파워를 공급하여 반응기(110) 내에 플라즈마를 발생시킨다. 메인 공정은 웨이퍼(W) 상에 형성된 박막을 식각하는 공정일 수도 있고, 웨이퍼(W) 상에 박막을 증착하는 공정일 수도 있다. 웨이퍼(W) 상에 박막을 증착하는 공정의 예로서, SiON 박막 증착 또는 SiO2 박막 증착 공정이 있을 수 있다. SiON 박막은 사일렌(SiH4), N2O, NH3 가스를 이용하는 PECVD 법으로 증착할 수 있고, SiO2 박막은 TEOS와 O2 가스를 사용하는 PE-TEOS 법으로 증착할 수 있다.
메인 공정(S220) 완료 후, 플라즈마 발생수단(150)에 RF 파워, 바람직하게는 HF 파워를 인가함으로써, 반응기(110) 내에 플라즈마를 발생시켜 웨이퍼(W) 표면을 1차 플라즈마 처리한다(S230). 1차 플라즈마 처리 단계(S230)에 인가되는 RF 파워는 메인 공정(S220)에 인가된 RF 파워와 동일할 수 있다. 그리고 1차 플라즈마 처리 단계(S230)를 위해 공급되는 가스는 메인 공정(S220) 단계에 이용된 가스일 수 있다. 메인 공정(S220)이 SiON 박막 증착 공정인 경우는 N2O 가스이거나 사일렌, N2O, NH3 가스를 퍼지하는 N2, Ar, He와 같은 불활성 가스 또는 이들의 혼합 가스일 수 있다. 메인 공정(S220)이 SiO2 박막 증착 공정인 경우는 O2 가스이거나 TEOS, O2 가스를 퍼지하는 N2, Ar, He와 같은 불활성 가스 또는 이들의 혼합 가스일 수 있다.
1차 플라즈마 처리 단계(S230)에서는 메인 공정(S220)에 인가된 RF 파워와 동일한 RF 파워를 인가하므로, 샤워헤드(130)와 척히터(120) 사이에 하이 파워 플라즈마(high power plasma)가 발생하게 된다. 이 하이 파워 플라즈마를 이용하여 웨이퍼 표면을 플라즈마 처리하게 되면, 메인 공정(S220) 진행 후 잔존하는 파티클이 제거된다. 1차 플라즈마 처리 단계(S230)에서는 웨이퍼(W)의 전하가 척히터(120) 방향으로 이끌리게 된다. 이러한 결과로 웨이퍼(W)에는 음(-) 전하가 잔류하게 되고, 척히터(120)에는 양(+) 전하가 잔류하게 되어 웨이퍼(W)와 척히터(120)가 강하게 밀착된다. 따라서 웨이퍼(W)와 척히터(120) 사이의 잔류전하를 제거하여 주지 않으면, 디처킹시 웨이퍼(W)에 스트레스가 부가되거나 깨질 우려가 있다.
웨이퍼(W)와 척히터(120) 사이의 잔류전하를 제거하기 위해, 웨이퍼(W) 표면 을 2차 플라즈마 처리한다(S240). 2차 플라즈마 처리 단계(S240)는 플라즈마 발생수단(150)에 연속적이며 내림 구배를 갖는 RF 파워, 바람직하게는 HF 파워를 인가함으로써 수행된다. 이와 같이 1차 플라즈마 처리 단계(S230)에 비해 작은 RF 파워를 인가함으로써, 척히터(120) 방향으로 이끌리던 웨이퍼(W)의 전하가 접지되어 있는 반응기(110) 쪽으로 이끌리게 된다. 이러한 방법으로 웨이퍼(W) 표면의 잔류전하가 제거되어, 스티킹(sticking) 현상이 방지된다.
2차 플라즈마 처리 단계(S240)를 위해 공급되는 가스는 1차 방전단계(S230) 단계에 이용된 가스와 동일할 수 있다. 2차 플라즈마 처리 단계(S240)에서는 별도로 플라즈마를 발생시키는 것이 아니라, 1차 플라즈마 처리 단계(S230)에 발생된 플라즈마를 그대로 이용하는 것이고, 다만 플라즈마 유지를 위해 인가되는 파워의 크기만을 변경하는 것이다. 시간에 따라 인가되는 파워를 나타내는 여러 가지 유형의 그래프를 도 3 내지 도 6에 나타내었다.
도 3은 종래의 방법에 따른 시간에 대해 인가되는 파워를 나타내는 도면이고, 도 4는 본 발명의 비교예이다. 그리고 도 5 및 도 6은 본 발명의 시간에 대해 인가되는 파워의 예를 나타내는 도면들이다.
도 3에 도시된 바와 같이 종래에는 메인 공정과 동일한 파워를 인가하여 플라즈마 처리한 후, 퍼지가스를 공급하는 방식으로 웨이퍼 표면의 잔류전하를 제거하였다. 그러나 이와 같은 방법은 잔류전하를 제거하는 데에 긴 시간이 소요되고 팝핑(popping)이 문제가 된다.
도 4는 본 발명의 비교예로, 인가되는 파워를 불연속적으로 낮추어 두 단계 로 웨이퍼 표면을 플라즈마 처리하여 잔류전하를 제거하는 방법을 나타낸 도면이다. 도 4의 방법으로 잔류전하를 제거하면, 도 3의 방법에 비해 시간은 적게 소요되나, 2차 플라즈마 처리를 위해 파워 변경시, RF 리플렉트 파워(reflect power)가 크게 발생하거나 반응기의 임피던스(impedance) 변화를 초래하여 RF 매칭(matching) 불량 발생할 우려가 있다. 또한, 2차 플라즈마 처리를 위해 별도의 파워 유지 단계를 추가해야 하므로, 공정이 복잡해지고 양산 라인(line)에서 관리 포인트(point)가 증가하는 문제점이 있다.
이에 반해, 도 5 및 도 6에 도시된 본 발명에 따른 잔류전하 제거방법은 1차 플라즈마 처리(S230)는 메인 공정(S220)과 동일한 파워로 수행되고, 2차 플라즈마 처리(S240)는 연속적으로 파워를 낮추어가며 수행된다. 즉, 파워의 크기가 내림 구배를 갖되, 연속적으로 낮아지도록 파워를 조절하며 2차 플라즈마 처리를 하는 것이다. 이와 같은 방식으로 연속적으로 파워를 낮추게 되면, RF 리플렉트 파워가 발생하는 것을 최대한 억제할 수 있고, 반응기의 임피던스의 변화도 최대한 억제할 수 있게 되어 RF 매칭 불량의 우려가 현저히 감소하게 된다. 특히, 도 6에 도시된 바와 같이 내림 구배의 형태가 매끄러운 곡선 형태를 갖는다면, RF 매칭 불량의 우려가 더욱 감소하게 된다.
상술한 방법으로 2차 플라즈마 처리를 하게 되면, 1초 이내의 시간 동안 웨이퍼(W) 표면의 대부분의 잔류전하를 방전시킬 수 있다. 그리고 별도의 파워 유지 단계를 추가하지 않고 자연스럽게 파워를 감소시키는 것이므로, 추가 공정이 필요가 없게 되어 효율성이 증대되고, 양산 라인에서 관리 포인트가 감소하게 된다.
그리고 기울기가 다른 내림 구배를 갖는 형태의 파워를 인가하여 3차 플라즈마 처리, 4차 플라즈마 처리 등을 선택적으로 수행할 수 있다.
1차 방전단계(S230)와 2차 방전단계(S340)를 통해 웨이퍼(W) 표면에 잔류하는 전하를 제거한 후, 리프트 핀(125)을 들어올려, 웨이퍼(W)를 척히터(120)와 디처킹한다(S250).
이상에서 본 발명의 바람직한 실시예에 대해 도시하고 설명하였으나, 본 발명은 상술한 특정의 바람직한 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변형 실시가 가능한 것은 물론이고, 그와 같은 변경은 청구범위 기재의 범위 내에 있게 된다.
도 1은 본 발명에 이용되는 반도체 처리 장치의 일 예를 나타낸 도면이다.
도 2는 본 발명에 따른 웨이퍼 표면의 잔류전하 제거방법에 대한 바람직한 수행과정의 일 실시예를 나타내는 흐름도이다.
도 3은 종래의 웨이퍼 표면의 잔류전하 제거방법에 따른 시간에 대해 인가되는 파워를 나타내는 도면이다.
도 4는 본 발명의 비교예로서, 시간에 대해 인가되는 파워를 나타내는 도면이다.
도 5는 본 발명의 시간에 대해 인가되는 파워의 일 예를 나타내는 도면이다.
도 6은 본 발명의 시간에 대해 인가되는 파워의 다른 예를 나타내는 도면이다.

Claims (6)

  1. 플라즈마 발생수단을 구비한 반도체 처리 장치의 척히터에 웨이퍼를 로딩하는 단계;
    플라즈마를 이용하여 상기 웨이퍼에 메인 공정을 수행하는 단계;
    상기 플라즈마 발생수단에 RF 파워를 인가함으로써, 상기 반도체 처리 장치 내에 플라즈마를 발생시켜, 상기 웨이퍼 표면을 1차 플라즈마 처리하는 단계;
    상기 플라즈마 발생수단에 연속적이며 내림 구배를 갖는 RF 파워를 인가하여 상기 웨이퍼 표면을 2차 플라즈마 처리하는 단계; 및
    상기 웨이퍼를 상기 척히터와 디처킹하는 단계;를 포함하고,
    상기 메인 공정을 수행하는 단계에 이용되는 플라즈마와 1차 플라즈마 처리 단계에 이용되는 플라즈마는 동일한 RF 파워를 인가하여 발생시키는 것을 특징으로 하는 웨이퍼 표면의 잔류전하 제거방법.
  2. 제1항에 있어서,
    상기 2차 플라즈마 처리 단계는 1초 이내의 시간에서 수행하는 것을 특징으로 하는 웨이퍼 표면의 잔류전하 제거방법.
  3. 제1항에 있어서,
    상기 내림 구배는 매끄러운 곡선 형태를 갖는 것을 특징으로 하는 웨이퍼 표면의 잔류전하 제거방법.
  4. 삭제
  5. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 메인 공정은 SiON 박막 증착공정이고,
    상기 1차 플라즈마 처리 단계 및 2차 플라즈마 처리 단계에 이용되는 플라즈마 가스는 N2O, N2, Ar 및 He 중에서 선택된 1종 이상인 것을 특징으로 하는 웨이퍼 표면의 잔류전하 제거방법.
  6. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 메인 공정은 TEOS를 소스가스로 이용하는 SiO2 박막 증착공정이고,
    상기 1차 플라즈마 처리 단계 및 2차 플라즈마 처리 단계에 이용되는 플라즈마 가스는 O2, N2, Ar 및 He 중에서 선택된 1종 이상인 것을 특징으로 하는 웨이퍼 표면의 잔류전하 제거방법.
KR1020090056070A 2009-06-23 2009-06-23 웨이퍼 표면의 잔류전하 제거 방법 KR101060517B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090056070A KR101060517B1 (ko) 2009-06-23 2009-06-23 웨이퍼 표면의 잔류전하 제거 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090056070A KR101060517B1 (ko) 2009-06-23 2009-06-23 웨이퍼 표면의 잔류전하 제거 방법

Publications (2)

Publication Number Publication Date
KR20100137840A KR20100137840A (ko) 2010-12-31
KR101060517B1 true KR101060517B1 (ko) 2011-08-30

Family

ID=43511377

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090056070A KR101060517B1 (ko) 2009-06-23 2009-06-23 웨이퍼 표면의 잔류전하 제거 방법

Country Status (1)

Country Link
KR (1) KR101060517B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040104358A1 (en) * 2002-11-29 2004-06-03 Tokyo Electron Limited Method and apparatus for reducing substrate charging damage

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040104358A1 (en) * 2002-11-29 2004-06-03 Tokyo Electron Limited Method and apparatus for reducing substrate charging damage

Also Published As

Publication number Publication date
KR20100137840A (ko) 2010-12-31

Similar Documents

Publication Publication Date Title
CN110391122B (zh) 基底加工装置以及基底加工方法
EP0630990B1 (en) Method of limiting sticking of body to a susceptor in a deposition treatment
US20070193688A1 (en) Process tuning gas injection from the substrate edge
KR20100029041A (ko) 성막 방법 및 성막 장치
US20210340668A1 (en) Method for conditioning a plasma processing chamber
JP3657942B2 (ja) 半導体製造装置の洗浄方法、及び半導体装置の製造方法
US20150252479A1 (en) Film forming apparatus, and method of manufacturing semiconductor device
KR101493665B1 (ko) 적층체의 제조 방법
KR101060517B1 (ko) 웨이퍼 표면의 잔류전하 제거 방법
TWI746752B (zh) 沖淨方法
US20200080201A1 (en) Plasma treatment device and method for manufacturing semiconductor device
JP2021506126A (ja) チャンバ調整における耐酸化保護層
US7666480B2 (en) Method for forming PECVD silicon nitride film
JP2008235393A (ja) 成膜装置及び成膜方法
TWI839386B (zh) 電漿處理腔室的調節方法
KR101096133B1 (ko) 기판 처리방법
JP5896419B2 (ja) プラズマ処理装置およびそのクリーニング方法
JP2011199156A (ja) 真空チャンバのプラズマクリーニング方法およびプラズマｃｖｄ成膜装置
JPH11307521A (ja) プラズマｃｖｄ装置及びその使用方法
JP4597088B2 (ja) 半導体装置の製造方法
KR102179281B1 (ko) 박막 증착 장치, 이를 포함하는 기판 처리 시스템 및 박막 증착 방법
US9754781B2 (en) Semiconductor manufacturing method
KR200211256Y1 (ko) 반도체의 화학기상증착장치
KR20240014442A (ko) 에칭 방법 및 플라즈마 처리 장치
KR100639859B1 (ko) Ｔｅｏｓ 막 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140605

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150604

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160608

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170619

Year of fee payment: 7