KR101060465B1 - Polysilicon liquid crystal display device manufacturing method and amorphous silicon crystallization method - Google Patents

Polysilicon liquid crystal display device manufacturing method and amorphous silicon crystallization method Download PDF

Info

Publication number
KR101060465B1
KR101060465B1 KR1020040029658A KR20040029658A KR101060465B1 KR 101060465 B1 KR101060465 B1 KR 101060465B1 KR 1020040029658 A KR1020040029658 A KR 1020040029658A KR 20040029658 A KR20040029658 A KR 20040029658A KR 101060465 B1 KR101060465 B1 KR 101060465B1
Authority
KR
South Korea
Prior art keywords
crystallization
forming
amorphous silicon
silicon layer
layer
Prior art date
Application number
KR1020040029658A
Other languages
Korean (ko)
Other versions
KR20050104278A (en
Inventor
서현식
유재성
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020040029658A priority Critical patent/KR101060465B1/en
Publication of KR20050104278A publication Critical patent/KR20050104278A/en
Application granted granted Critical
Publication of KR101060465B1 publication Critical patent/KR101060465B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05BELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B6/00Heating by electric, magnetic or electromagnetic fields
    • H05B6/64Heating using microwaves
    • H05B6/74Mode transformers or mode stirrers
    • H05B6/745Rotatable stirrers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05BELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B6/00Heating by electric, magnetic or electromagnetic fields
    • H05B6/64Heating using microwaves
    • H05B6/6408Supports or covers specially adapted for use in microwave heating apparatus

Abstract

본 발명은 폴리실리콘 액정표시소자 제조방법에 관한 것으로, 특히, 두번의 결정화를 통해 양질의 액티브층을 형성하고 상기 액티브층을 포함하는 폴리실리콘 액정표시소자를 제조하는 것에 관한 것이다. 본 발명은 금속유도결정화(MIC) 방법 및 교번자기장 결정화(AMFC) 방법에 의해 비정질 실리콘을 1 차 결정화 하고, 상기 결정화된 비정질 실리콘층을 엑시머 레이저 결정화(ELC) 방법에 의해 2 차 결정화 함으로써 균질도가 향상된 양질의 결정질 실리콘을 형성한다. 또한, 상기 결정화된 실리콘층을 액티브층으로 사용하여 고속동작 특성을 가지는 폴리실리콘 액정표시소자를 제조한다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a polysilicon liquid crystal display device, and more particularly, to forming a high quality active layer through two crystallizations and manufacturing a polysilicon liquid crystal display device including the active layer. The present invention is a homogeneity by primary crystallization of amorphous silicon by the metal induced crystallization (MIC) method and alternating magnetic field crystallization (AMFC) method, and second crystallization of the crystallized amorphous silicon layer by excimer laser crystallization (ELC) method To form improved quality crystalline silicon. In addition, a polysilicon liquid crystal display device having high speed operation characteristics is manufactured using the crystallized silicon layer as an active layer.

MIC, AMFC, ELC, 폴리실리콘, 액정표시소자MIC, AMFC, ELC, Polysilicon, Liquid Crystal Display

Description

폴리실리콘 액정표시소자 제조방법 및 비정질 실리콘 결정화 방법{FABRICATION METHOD OF POLY SILICON LIQUID CRYSTAL DISPLAY DEVICE AND CRYSTALLIZATION METHOD OF AMORPHOUS SILICON}Manufacturing Method of Polysilicon Liquid Crystal Display and Amorphous Silicon Crystallization Method {FABRICATION METHOD OF POLY SILICON LIQUID CRYSTAL DISPLAY DEVICE AND CRYSTALLIZATION METHOD OF AMORPHOUS SILICON}

도 1은 레이저 강도와 결정화되는 입자의 크기와의 관계를 나타내는 그래프.1 is a graph showing the relationship between laser intensity and size of particles to be crystallized.

도 2는 일반적인 MIC결정화를 나타내는 수순도.2 is a flowchart showing general MIC crystallization.

도 3a~3j는 본 발명의 폴리실리콘 액정표시소자 제조방법을 나타내는 수순도.3A to 3J are flowcharts showing a method for manufacturing a polysilicon liquid crystal display device of the present invention.

***** 도면의 주요부분에 대한 부호의 설명 ********** Explanation of symbols for main parts of drawing *****

301;기판 302:버퍼층301; substrate 302: buffer layer

303:금속입자막 304:비정질 실리콘층303: metal particle film 304: amorphous silicon layer

304a:1차 결정화된 비정질 실리콘층 304b:2차 결정화된 비정질 실리콘층304a: Secondary Crystallized Amorphous Silicon Layer 304b: Secondary Crystallized Amorphous Silicon Layer

304c:액티브층 305:제 1 절연층304c: active layer 305: first insulating layer

306;게이트 전극 307:제 2 절연층306; gate electrode 307: second insulating layer

본 발명은 폴리실리콘 액정표시소자 제조방법에 관한 것으로, 특히 교번자기장 결정화(Alternating Magnetic Field Crystallization, AMFC)방법 및 엑시머 레이저 결정화(Eximer Laser Crystallization, ELC)방법을 적용한 폴리실리콘 액정표시소자 제조방법에 관한 것이다.The present invention relates to a method for manufacturing a polysilicon liquid crystal display device, and more particularly, to a method for manufacturing a polysilicon liquid crystal display device to which an alternating magnetic field crystallization (AMFC) method and an excimer laser crystallization (ELC) method are applied. will be.

최근에 AMLCD(active matrix liquid crystal display device) 및 ALOLED(active matrix organic light emiting diode)등의 디스플레이장치의 구동소자로서 저온 폴리실리콘 박막트랜지스터의 수요가 크지고 있다.Recently, the demand for low-temperature polysilicon thin film transistors as driving elements of display devices, such as active matrix liquid crystal display device (AMLCD) and active matrix organic light emitting diode (ALOLED), is increasing.

디스플레이 장치를 구동하는 스위칭 소자로 박막트랜지스터(Thin Filn Transistor, TFT)가 주로 사용되는데, 상기 박막트랜지스터의 액티브층으로 비정질 실리콘을 주로 사용한다. Thin film transistors (TFTs) are mainly used as switching elements for driving display devices, and amorphous silicon is mainly used as an active layer of the thin film transistors.

특히, 전계에 따라 일정한 방향으로 배열되는 액정을 디스플레이 장치의 구성요소로 사용하는 액정표시장치는 스위칭 소자로 박막트랜지스터가 채용되는데, 오늘날에는 고속의 응답속도 및 저 소비전력을 구현하기 위해 박막트랜지스터의 액티브층으로 폴리실리콘을 사용하는 연구가 활발히 진행되고 있다.In particular, a liquid crystal display device using liquid crystals arranged in a certain direction according to an electric field as a component of a display device is employed as a switching element. Today, thin film transistors are employed to realize high response speed and low power consumption. Research into using polysilicon as an active layer is being actively conducted.

폴리실리콘을 채널로 사용하는 액정표시소자를 제조하는 공정은 통상, 비정질의 실리콘을 유리등의 기판상에 플라즈마화학기상증착 방법(PECVD)방법에 의해 형성하고 증착된 상기 비정질 실리콘을 결정화하는 공정으로 진행된다.A process of manufacturing a liquid crystal display device using polysilicon as a channel is generally a process of forming amorphous silicon on a substrate such as glass by a plasma chemical vapor deposition method (PECVD) and crystallizing the deposited amorphous silicon. Proceed.

상기 비정질 실리콘을 결정화하는 방법으로는 고온의 퍼니스(funace)에서 장시간 비정질 실리콘을 가열 및 냉각하는 과정을 통해 결정화하는 고온 가열방법과, 고강도의 레이저 에너지를 순간적으로 조사하여 가열하고 냉각시켜 결정화하는 레 이저 어닐링 방법등이 사용된다.The method of crystallizing the amorphous silicon is a high temperature heating method for crystallization by heating and cooling the amorphous silicon for a long time in a high temperature furnace (funace), and a high-temperature laser energy is instantaneously irradiated and heated and cooled to crystallize An annealing method or the like is used.

상기 결정화 방법 중 고온 가열방법은 유리 전이 온도 이상의 고온에서 비정질 실리콘층이 가열되므로 유리등을 기판으로 사용하는 액정표시소자에 적용하기에 적합하지 않기 때문에 저온에서 비정질 실리콘을 결정화할 수 있는 다양한 방법들이 연구되었다.Since the high temperature heating method of the crystallization method is because the amorphous silicon layer is heated at a high temperature above the glass transition temperature, it is not suitable for applying to a liquid crystal display device using glass or the like, so that various methods for crystallizing the amorphous silicon at low temperature are provided. Researched.

그 중에서 고에너지의 레이저를 이용한 결정화 방법이 연구되었는데, 레이저 결정화 방법은 상대적으로 저온에서 결정화가 가능하여 유리를 기판으로 사용하는 액정표시소자의 제조에 적합하다.Among them, a crystallization method using a high energy laser has been studied. The laser crystallization method can be crystallized at a relatively low temperature and is suitable for the manufacture of a liquid crystal display device using glass as a substrate.

레이저를 결정화 방법에는 엑시머 레이저를 이용하는 엑시머 레이저 결정화(ELC) 방법, 수평으로 순차적으로 결정화가 이루어지는 순차적 수평 결정화 방법(sequential lateral solidification, SLS), 메탈 금속을 결정화의 촉매로 사용하는 금속유도결정화 방법(metal induced crystallization, MIC)등이 제안되었다.Laser crystallization methods include excimer laser crystallization (ELC) method using excimer laser, sequential lateral solidification method (SLS) where crystallization is sequentially performed horizontally, and metal induced crystallization method using metal metal as catalyst for crystallization ( metal induced crystallization (MIC) has been proposed.

레이저 결정화 방법은 유리가 용융되는 온도보다 낮은 저온에서 결정화가 가능한데, 상기 레이저 결정화 방법에 의해 비정질의 실리콘이 결정화되는 원리을 도 1를 참조하여 간단히 살펴본다.The laser crystallization method is capable of crystallization at a lower temperature than the temperature at which the glass is melted. The principle of amorphous silicon crystallization by the laser crystallization method will be briefly described with reference to FIG. 1.

도 1은 비정질 실리콘에 조사되는 레이저 에너지 밀도와 결정화되는 입자의 크기와의 관계를 나타내는 그래프이다.1 is a graph showing the relationship between the laser energy density irradiated to amorphous silicon and the size of particles to be crystallized.

도 1의 그래프와 같이, 비정질 실리콘의 결정화는 조사되는 레이저 에너지의 세기에 따라 제 1,2 3 영역으로 나눌 수 있다. As shown in the graph of FIG. 1, the crystallization of amorphous silicon may be divided into first and second regions according to the intensity of laser energy to be irradiated.                         

제 1영역은 부분 용융 영역(partial melting region)으로, 비정질 실리콘층의 표면만이 용융될 정도의 세기로 레이저 에너지가 비정질 실리콘층에 조사되는 영역이다. 상기 제 1 영역에서는 레이저 조사에 의해 비정질 실리콘의 표면만이 부분 용융되고 고상화(solidification)과정을 거쳐 상기 비정질 실리콘층 표면에 작은 결정 입자가 형성된다.The first region is a partial melting region, in which laser energy is irradiated to the amorphous silicon layer at an intensity such that only the surface of the amorphous silicon layer is melted. In the first region, only the surface of the amorphous silicon is partially melted by laser irradiation, and small crystal particles are formed on the surface of the amorphous silicon layer through a solidification process.

제 2 영역은 완전 용융 근접 영역(near-complete melting region)으로, 상기제 1 영역보다 강한 레이저 에너지를 비정질 실리콘에 조사하여 비정질 실리콘층이 거의 용융되게 한다. 그러나 완전히 용융되지는 않는데, 용융되지 않고 남는 작은 핵들이 씨드(seed)로 작용하여 결정 성장되며 제 1 영역에 비해 큰 결정 입자를 얻을 수 있다. 그러나 제 2 영역에서 성장하는 결정은 균일하지 못하며 또한 제 2 영역은 제 1 영역에 비해 그 폭이 상당히 작다.The second region is a near-complete melting region, which irradiates the amorphous silicon with stronger laser energy than the first region so that the amorphous silicon layer is almost melted. However, although not completely melted, small nuclei that remain unmelted act as seeds and grow crystals, thereby obtaining large crystal grains compared to the first region. However, crystals growing in the second region are not uniform and the second region is considerably smaller in width than the first region.

제 3 영역은 완전 용융 영역(complete melting region)으로, 조사되는 레이저 에너지의 강도를 제 2 영역보다 높여 비정질 실리콘층을 모두 용융시킨다. 완전히 용융된 실리콘층은 냉각 과정을 거치면서 고상화가 진행되는데 이때 형성되는 결정은 균일한 핵 형성(homogeneous nucleation)이 가능하나 형성하는 입자가 매우 미세하다.The third region is a complete melting region, in which the intensity of the irradiated laser energy is higher than that of the second region to melt all of the amorphous silicon layer. The fully molten silicon layer undergoes cooling and undergoes solidification. The crystals formed are homogeneous nucleation, but the particles are very fine.

다결정 실리콘을 제조하는 공정에서 사용하는 레이저 강도 범위는 상기 제 2 영역으로 균일하고 조대한 결정을 얻기 위하여 레이저빔의 조사 횟수 및 중첩 비를 조절하여 결정화를 이룬다.The laser intensity range used in the process of producing polycrystalline silicon is crystallized by adjusting the number of times of irradiation of the laser beam and the overlap ratio to obtain uniform and coarse crystals in the second region.

통상 상기의 엑시머 레이저를 레이저 광원으로 사용하면서 사용되는 레이저 의 강도가 제 2 영역의 레이저 강도인 결정화 방법을 엑시머 레이저 어닐링(Eximer Laser Annealing, ELA)라 부른다.Usually, the crystallization method in which the intensity of the laser used while using the excimer laser as the laser light source is the laser intensity of the second region is called an excimer laser annealing (ELA).

특히 상기 ELA방법에 의한 결정화 과정은 아래와 같다. 레이저빔에 직접 노출되는 비정질 실리콘막의 표면에는 강한 레이저 에너지가 조사되지만 비정질 실리콘막의 하부에는 상대적으로 약한 레이저 에너지가 조사되기 때문에 표면은 완전 용융 상태가 되지만 하부의 실리콘은 완전히 용융되지 않고 남는다. 상기 완전히 용융되지 않은 실리콘이 씨드(seed)로 작용하고 상기 씨드를 중심으로 결정화가 이루어져 결정이 성장하여 크고 작은 크기의 결정을 만든다. 결정화되는 실리콘은 동일한 결정 방향을 가진 그레인들 끼리 경계를 이루며 다결정의 실리콘층을 형성하게 된다.In particular, the crystallization process by the ELA method is as follows. Strong laser energy is irradiated on the surface of the amorphous silicon film directly exposed to the laser beam, but relatively weak laser energy is irradiated on the lower part of the amorphous silicon film, so that the surface is completely melted, but the silicon in the lower part is not completely melted. The silicon, which is not completely melted, acts as a seed and crystallizes around the seed to grow crystals to form large and small crystals. The silicon to be crystallized forms a polycrystalline silicon layer bordering grains having the same crystal direction.

한편, 순차적 수평 결정화 방법(SLS)은 상기 그래프 중 실리콘층이 완전히 용융되는 제 3 영역의 레이저 에너지를 사용한다. SLS 결정화 방법은 비정질 실리콘의 일부를 마스크에 의해 가려 용융시키지 않고 다른 일부는 레이저 광을 조사하여 완전 용융시킨 다음, 냉각 과정에서 비용융된 실리콘을 씨드(seed)로 하여 용융된 실리콘층이 결정성장하는 것으로 수평으로 크게 성장하는 그레인을 얻을 수 있는 장점이 있다. 그러나 상기 SLS결정화 방법은 마스크를 사용하여 결정화를 진행하여야 하며 수평으로 결정화되는 거리가 1㎛~2㎛로 극히 제한되는 단점이 있다.On the other hand, the sequential horizontal crystallization method (SLS) uses the laser energy of the third region in which the silicon layer is completely melted. In the SLS crystallization method, a part of the amorphous silicon is not covered by the mask and melted, and the other part is completely melted by irradiating with laser light, and then the molten silicon layer is grown by seeding the unmelted silicon during cooling. By doing this, there is an advantage that grains that grow large horizontally can be obtained. However, the SLS crystallization method has a disadvantage in that crystallization must be performed using a mask, and the distance of horizontal crystallization is extremely limited to 1 μm to 2 μm.

그러나 상기에서 설명한 ELC및 SLS결정화 방법은 고온 가열 결정화방법에 비해서는 저온에서 결정화가 진행되지만 상대적으로 고온인 700℃~800℃에서 결정화가 진행되므로 결정화되는 온도를 더욱 낮추는 연구가 진행되었다.However, in the above-described ELC and SLS crystallization method, the crystallization proceeds at a lower temperature than the high temperature heating crystallization method, but the crystallization proceeds at a relatively high temperature of 700 ° C. to 800 ° C., thereby further lowering the crystallization temperature.

그 결과, 500℃이하에서 결정화가 진행되는 MIC결정화 방법이 제안되었다.As a result, a MIC crystallization method is proposed in which crystallization proceeds below 500 ° C.

MIC결정화 방법은 니켈, 금, 알루미늄 등의 금속을 비정질 실리콘과 접촉시키거나 이들 금속을 실리콘에 주입시키고 상기 금속 입자를 결정화의 촉매로 사용하는 결정화 방법인데, 이 방법은 500℃ 정도의 저온에서도 금속 원소에 의해 비정질 실리콘이 결정질 실리콘으로 상변화가 유도되는 현상을 나타낸다.The MIC crystallization method is a crystallization method in which metals such as nickel, gold, aluminum, etc. are contacted with amorphous silicon, or these metals are injected into silicon, and the metal particles are used as catalysts for crystallization. It is a phenomenon that the phase change is induced to amorphous silicon by crystalline silicon by the element.

이와 같은 현상을 금속 유도 결정화(Metal Induced Crystallization; MIC)라고 부르는데, MIC 현상을 이용하여 박막트랜지스터를 제조한 경우에는 박막트랜지스터의 액티브층을 구성하는 결정질 실리콘 내에 금속이 잔류하기 때문에 특히, 이를 박막트랜지스터의 채널부에 적용할 경우에는 누설 전류가 발생하는 문제가 발생한다.This phenomenon is called metal induced crystallization (MIC). In the case where a thin film transistor is manufactured using the MIC phenomenon, a metal remains in the crystalline silicon constituting the active layer of the thin film transistor. When applied to the channel portion of the problem occurs that a leakage current occurs.

최근에는 MIC와 같이 금속이 직접 실리콘의 상변화를 유도하지 아니하고, 금속과 실리콘이 반응하여 생성된 실리사이드가 측면으로 계속하여 전파되면서 측면으로 실리콘의 결정화를 유도하는 금속유도측면결정화(Metal Induced Lateral Crystallization; MILC) 방법이 제안되었다. In recent years, metal induced side crystallization (Metal Induced Lateral Crystallization) does not directly induce a phase change of silicon, but the silicide generated by the reaction between metal and silicon continues to propagate to the side, leading to crystallization of silicon to the side. MILC) method has been proposed.

이러한 MILC 현상을 일으키는 금속으로는 특히 니켈(Ni)과 팔라듐(Pd) 등이 알려져 있는데, 상기 MILC 현상은 금속을 포함한 실리사이드 계면이 실리콘층의 상변화가 전파됨에 따라 측면으로 이동하는 것으로 MILC 현상을 이용하여 실리콘층을 결정화시키는 경우에는 결정화된 실리콘층에는 결정화를 유도하기 위하여 사용된 금속 성분이 거의 잔류하지 않아 전류 누설 및 기타 동작 특성이 개선된 박막트랜지스터를 형성할 수 있는 장점이 있다. Nickel (Ni) and palladium (Pd) are known as metals that cause the MILC phenomenon. The MILC phenomenon is a silicide interface including a metal that moves sideways as the phase change of the silicon layer propagates. In the case of crystallizing the silicon layer by using the crystallized silicon layer has almost no metal component used to induce crystallization has the advantage of forming a thin film transistor with improved current leakage and other operating characteristics.                         

또한, MILC 현상을 이용하는 경우에는 300℃ 내지 500℃의 비교적 저온에서 실리콘의 결정화를 유도할 수 있어 고로(furnace)를 이용하여 결정화하는 경우보다 기판 손상없이 여러 장의 기판을 동시에 결정화시킬 수 있는 장점이 있다. In addition, in the case of using the MILC phenomenon, the crystallization of silicon can be induced at relatively low temperatures of 300 ° C to 500 ° C, so that several substrates can be crystallized at the same time without damaging the substrate than crystallization using a blast furnace. have.

도 2a 내지 도 2d는 MIC 및 MILC 현상을 이용하여 TFT를 구성하는 실리콘층을 결정화시키는 종래 기술의 공정을 도시하는 단면도이다.2A to 2D are cross-sectional views showing a prior art process of crystallizing a silicon layer constituting a TFT using MIC and MILC phenomenon.

도 2a와 같이 비정질 실리콘층은 버퍼층(11)이 형성되어 있는 절연 기판(10) 상에 증착되고, 포토리소그래피에 의하여 비정질 실리콘을 패터닝하여 액티브(12)이 형성된다. 다음으로 게이트 절연층(13) 및 게이트 전극(14)은 통상의 방법을 사용하여 상기 액티브층(12) 위에 형성된다. As shown in FIG. 2A, an amorphous silicon layer is deposited on an insulating substrate 10 on which a buffer layer 11 is formed, and an active 12 is formed by patterning amorphous silicon by photolithography. Next, a gate insulating layer 13 and a gate electrode 14 are formed on the active layer 12 using a conventional method.

다음으로, 도 2b와 같이 상기 게이트 전극(14)을 마스크로 사용하여 절연 기판(10)의 전체를 도펀트로 도핑하여 상기 액티브층(12)에 소스 영역(15a), 채널 영역(15c) 및 드레인 영역(15b)을 형성한다. Next, as shown in FIG. 2B, the entire insulating substrate 10 is doped with a dopant using the gate electrode 14 as a mask to form a source region 15a, a channel region 15c, and a drain in the active layer 12. The area 15b is formed.

그런 다음, 도 2c에 도시 된 바와 같이 게이트 전극(14), 액티브층 및 기판 전체에 금속층(16)을 얇게 증착시킨다. Then, as illustrated in FIG. 2C, the metal layer 16 is deposited thinly on the gate electrode 14, the active layer, and the entire substrate.

다음으로 기판 전체를 300℃ 내지 700℃의 온도에서 어닐링하면 잔류된 금속층(16)의 바로 아래의 소스 및 드레인 영역(15a,15b)은 MIC 현상에 의하여 결정화 되고, 금속층(16)이 덮혀 있지 않은 게이트 전극 아래의 채널 영역(15c)은 잔류된 금속층(17)으로부터 유도되는 MILC 현상에 의하여 결정화가 유도된다.Next, when the entire substrate is annealed at a temperature of 300 ° C to 700 ° C, the source and drain regions 15a and 15b immediately below the remaining metal layer 16 are crystallized by MIC, and the metal layer 16 is not covered. The channel region 15c under the gate electrode is crystallized by a MILC phenomenon induced from the remaining metal layer 17.

도 2d는 액티브층(12) 중 소오스 및 드레인 영역(15a,15b)은 MIC에 의해, 채널영역(15c)은 MILC에 의해 결정화되는 모습을 도시하고 있다. 2D shows that the source and drain regions 15a and 15b of the active layer 12 are crystallized by MIC and the channel region 15c by MILC.                         

한편, MIC결정화 방법을 기본으로 하면서 결정화되는 온도를 더욱 낮추는 연구가 진행되어, 전기장을 인가하여 MIC 결정화를 촉진시키는 FEMIC(field enhanced metal induced cryatallization)방법과 AMFC(alternating magnetic field cryatallization)방법이 제안되었다.On the other hand, studies on lowering the crystallization temperature further based on the MIC crystallization method have been conducted, and a field enhanced metal induced cryatallization (FEMIC) method and an alternating magnetic field cryatallization (AMFC) method are proposed to promote MIC crystallization by applying an electric field. .

상기 FEMIC결정화 방법은 비정질 실리콘에 니켈등의 금속입자를 도포한 다음, 상기 비정질 실리콘에 전극을 형성하고 퍼니스에서 가열하면서 상기 전극을 통해 비정질 실리콘층 내에 전계를 형성함으로 결정화를 촉진하는 방법이다. The FEMIC crystallization method is a method of promoting crystallization by applying metal particles such as nickel to amorphous silicon, and then forming an electrode on the amorphous silicon and heating in a furnace to form an electric field in the amorphous silicon layer through the electrode.

한편, 상기 AMFC 결정화 방법은 비정질 실리콘에 교번자기장을 인가하여 실리콘층 내에 유도기전력을 형성하여 결정화를 촉진시킨다. 상기 FEMIC 및 AMFC결정화에 의해 실리콘층은 500℃이하, 약 430℃에서 결정화가 진행될 수 있다.In the AMFC crystallization method, an alternating magnetic field is applied to amorphous silicon to form an induced electromotive force in the silicon layer to promote crystallization. By FEMIC and AMFC crystallization, the silicon layer may be crystallized at 500 ° C. or less and about 430 ° C.

비정질 실리콘은 상온에서는 비저항이 106 Ω-㎝ ~ 1010 Ω-㎝정도로 매우 높은 비저항값을 가지지만 외부 가열에 이해 비정질 실리콘의 온도가 상승하면 비저항이 급속히 감속하게 되고 줄 히팅(joule heating)이 발생하게 되어 FEMIC 및 AMFC결정화시 결정화가 촉진되는 것으로 알려져 있다.Amorphous silicon has a very high resistivity value of 10 6 Ω-cm ~ 10 10 Ω-cm at room temperature. It is known to promote crystallization during FEMIC and AMFC crystallization.

본 발명은 상기에서 살핀 바와 같이, 폴리실리콘 액정표시소자를 제조함에 있어, 상기 AMFC 및 ELC결정화 방법을 적용하여 폴리실리콘 액정표시소자를 제조하는 새로운 방법을 제안한다. 또한 AMFC 및 ELC결정화 방법을 통해 향상된 속도로 저온에서 결정화를 진행하고 양질의 결정질 실리콘을 형성하는 것을 목적으로 한 다.As described above, the present invention proposes a new method for manufacturing a polysilicon liquid crystal display device by applying the AMFC and ELC crystallization method in manufacturing a polysilicon liquid crystal display device. In addition, through the AMFC and ELC crystallization method and to improve the crystallization at low temperature and to form a high-quality crystalline silicon.

특히, 본 발명은 종래의 폴리실리콘 액정표시소자 제조방법에서 필수적으로 사용되는 결정화 전 탈 수소화 공정에서 AMFC에 의한 결정화를 진행하여 별도의 공정 추가 없이 액정표시소자를 제조하는 것을 목적으로 한다.In particular, an object of the present invention is to manufacture a liquid crystal display without additional process by performing crystallization by AMFC in the dehydrogenation process before crystallization which is essentially used in the conventional polysilicon liquid crystal display device manufacturing method.

본 발명의 폴리실리콘 액정표시소자 제조방법은 기판 상에 금속 입자막을 형성하는 단계; 상기 금속입자막 상에 비정질 실리콘층을 형성하는 단계; 400℃ ~ 500℃ 의 온도에서 상기 비정질 실리콘층에 수직으로 교번자지장을 인가하여 제1차 결정화된 실리콘층을 형성하는 단계; 상기 제1차 결정화된 실리콘층을 엑시머 레이저의 조사를 통해 결정화하여 제2차 결정화된 실리콘층을 형성하는 단계; 상기 제2차 결정화된 실리콘층을 패터닝하여 액티브층을 형성하는 단계; 상기 액티브층 상에 제 1 절연층을 형성하는 단계; 상기 제 1 절연층 상에 상기 게이트 전극을 형성하는 단계; 상기 게이트 전극 상에 제 2 절연층을 개재한 채 소스 및 드레인 전극을 형성하는 단계 및 상기 소스 및 드레인 전극 상에 제 3 절연층을 개재한 채 화소전극을 형성하는 단계를 포함하는 것을 특징으로 한다.Polysilicon liquid crystal display device manufacturing method of the present invention comprises the steps of forming a metal particle film on the substrate; Forming an amorphous silicon layer on the metal particle film; Applying an alternating magnetic field perpendicular to the amorphous silicon layer at a temperature of 400 ° C. to 500 ° C. to form a first crystallized silicon layer; Crystallizing the first crystallized silicon layer through irradiation with an excimer laser to form a second crystallized silicon layer; Patterning the second crystallized silicon layer to form an active layer; Forming a first insulating layer on the active layer; Forming the gate electrode on the first insulating layer; And forming a source and a drain electrode on the gate electrode with a second insulating layer interposed therebetween, and forming a pixel electrode on the source and drain electrode with a third insulating layer interposed therebetween. .

이하 본 발명의 일실시 예에 의한 폴리실리콘 액정표시소자 제조방법에 관하여 도 3a~3j를 참조하여 설명한다. Hereinafter, a method of manufacturing a polysilicon liquid crystal display device according to an exemplary embodiment of the present invention will be described with reference to FIGS. 3A to 3J.

도 3a에 도시된 바와 같이, 유리등의 투명한 기판(301)상에 실리콘 산화막으로 구성되는 버퍼층(302)을 형성한다. 상기 버퍼층(302)은 향후, 기판(301)상에 증착되어 결정화되는 비정질 실리콘을 결정화 하는 과정에서 기판(301)에 포함되어 있는 불순물 이온들이 확산에 의해 결정화되는 실리콘층으로 침투하는 것을 방지하 기 위한 것으로 플라지마화학기상증착 방법(PECVD)방법에 의해 소정의 두께로 형성될 수 있다.As shown in Fig. 3A, a buffer layer 302 made of a silicon oxide film is formed on a transparent substrate 301 such as glass. The buffer layer 302 prevents impurity ions contained in the substrate 301 from penetrating into the silicon layer crystallized by diffusion in the process of crystallizing amorphous silicon that is deposited and crystallized on the substrate 301 in the future. It can be formed to a predetermined thickness by the plasma chemical vapor deposition method (PECVD) method.

이어서, 상기 버퍼층(302)상에 금속 입자막(303)을 형성한다. 상기 금속입자막은 니켈(Ni)등의 금속을 극 소량 상기 버퍼층(302)상에 산포하거나 증착하여 이루어 지는 것으로 비정질 실리콘의 결정화를 촉진하는 촉매로 작용한다.Subsequently, a metal particle film 303 is formed on the buffer layer 302. The metal particle film is formed by dispersing or depositing a very small amount of a metal such as nickel (Ni) on the buffer layer 302 and serves as a catalyst for promoting crystallization of amorphous silicon.

상기 도포되는 금속 입자막(303)의 농도는 1 ×1013 atoms/㎠ ~ 1 × 1015 atoms/㎠ 정도로 할 수 있다. 도포되는 금속 입자막으로는 상기 니켈 대신에 팔라듐(Pd), 티타늄(Ti), 은(Ag), 금(Au), 알루미늄(Al), 주석(Sn), 안티몬(Sb), 구리(Cu), 코발트(Co), 크롬(Cr), 몰리브덴(Mo), 루테늄(Ru), 로듐(Rh), 카드뮴(Cd), 백금(Pt) 등을 사용할 수도 있다. The concentration of the metal particle film 303 to be applied may be about 1 × 10 13 atoms / cm 2 to 1 × 10 15 atoms / cm 2. Instead of nickel, palladium (Pd), titanium (Ti), silver (Ag), gold (Au), aluminum (Al), tin (Sn), antimony (Sb), and copper (Cu) may be applied. , Cobalt (Co), chromium (Cr), molybdenum (Mo), ruthenium (Ru), rhodium (Rh), cadmium (Cd), platinum (Pt) and the like.

상기 금속 입자막(303)이 형성된 다음, 도 3b에 도시된 바와 같이, 상기 금속 입자막(303)상에 비정질의 실리콘층(304)을 PECVD방법에 의해 형성한다.After the metal particle film 303 is formed, as shown in FIG. 3B, an amorphous silicon layer 304 is formed on the metal particle film 303 by PECVD.

이어서, 도 3c에 도시된 바와 같이, 상기 기판(301)상에 형성된 비정질 실리콘의 결정화를 진행한다.Next, as shown in FIG. 3C, crystallization of amorphous silicon formed on the substrate 301 is performed.

상기 비정질 실리콘층(304)의 결정화는 금속유도결정화(MIC) 및 교번자기장결정화(AMFC)를 동시에 진행하여 형성한다.Crystallization of the amorphous silicon layer 304 is formed by simultaneously performing metal induced crystallization (MIC) and alternating magnetic field crystallization (AMFC).

먼저 상기 비정질 실리콘층(304)에 수직으로 작용하는 교번자기장을 인가한다. 상기 교번자기장의 인가는 약 400℃ ~ 500℃의 온도로 가온되는 챔버내에서 이루어 지며, 이때, 자기장에 의해 상기 비정질 실리콘에는 유도기전력이 발생하고 옴의 법칙에 의해 E= I2×R 의 줄(Joule)열이 발생하여 결정화를 촉진한다. First, an alternating magnetic field acting perpendicular to the amorphous silicon layer 304 is applied. The alternating magnetic field is applied in a chamber heated to a temperature of about 400 ° C to 500 ° C. In this case, an induced electromotive force is generated in the amorphous silicon by the magnetic field, and the value of E = I 2 × R is reduced by Ohm's law. Joule heat is generated to promote crystallization.

또한 상기에서 결정화는 금속입자막이 형성된 채 가열되어 결정화가 진행되므로 금속유도결정화도 동시에 이루어 진다. 즉, 상기 버퍼층(302)상에 형성된 금속 입자막(303)은 가열되면서 활성화되어 비정질 실리콘을 결정화하는 데, 촉매로 작용한다. In addition, the crystallization in the above is heated while the metal particle film is formed and crystallization proceeds, so that the metal induced crystallization is also performed at the same time. That is, the metal particle film 303 formed on the buffer layer 302 is activated while being heated to crystallize amorphous silicon, and serves as a catalyst.

상기 금속입자막 특히, 니켈 금속은 MIC결정화 과정에서 니켈 실리사이드를 형성하고 실리사이드를 형성한 후, 다시 다른 영역으로 이동하면서 실리사이드를 형성하면서 결정화가 촉진되는 것으로 알려져 있다. 특히, 상기 니켈 실리사이드는 실리콘 결정체와 같이 다이아몬드 구조를 형성하는 데, 상기 구조는 비정질 실리콘을 결정화하는 데 기여한다.It is known that the metal particle film, particularly nickel metal, forms nickel silicide and forms silicide during MIC crystallization, and then promotes crystallization while forming silicide while moving to another region. In particular, the nickel silicide forms a diamond structure like silicon crystals, which contribute to crystallization of amorphous silicon.

특히, 상기 MIC결정화 과정에서 상기 금속입자막(303)이 상기 비정질 실리콘층(304)의 바닥에 형성되므로 결정화는 비정질 실리콘의 바닥부터 진행된다.In particular, since the metal particle film 303 is formed on the bottom of the amorphous silicon layer 304 in the MIC crystallization process, crystallization proceeds from the bottom of the amorphous silicon.

상기 MIC결정화가 진행되는 동안, 교번자기장에 의한 AMFC결정화도 동시에 이루어 지므로 결정화 속도는 더욱 향상되면서도 결정화 온도는 낮게 유지한 채 결정화 할 수 있어 유리를 기판으로 사용하는 액정표시소자의 제조에 적합하다.While the MIC crystallization is in progress, AMFC crystallization by alternating magnetic field is performed at the same time, so that the crystallization rate can be further improved and crystallization can be carried out while keeping the crystallization temperature low.

한편, 상기 결정화 공정은 400℃ ~ 500℃로 가열상태로 이루어 지므로, 비정질 실리콘층(304)에 포함되어 있는 수소 이온을 제거하는 탈 수소 공정도 동시에 이루어 진다. 즉, 비정질 실리콘을 엑시머 레이저 결정화하기 위하는 통상 탈수소화 공정을 거치게 되는데, 이는 레이저 결정화 과정에서 고에너지의 레이저에 의해 비정질 실리콘에 포함되어 있는 소수이온들이 폭발적으로 방출되어 결정질 실리콘에 손상을 주고 결정질 실리콘의 품질을 떨어뜨린다.On the other hand, since the crystallization process is made in a heated state at 400 ℃ ~ 500 ℃, a dehydrogenation process for removing the hydrogen ions contained in the amorphous silicon layer 304 is also performed at the same time. In other words, a conventional dehydrogenation process is performed to excimer laser crystallization of amorphous silicon. In the laser crystallization process, hydrophobic ions contained in the amorphous silicon are exploded by the high energy laser to damage the crystalline silicon and damage the crystalline silicon. Degrades the quality.

그러므로 탈수소 공정은 필수적으로 수행되는 데, 본 발명은 MIC 결정화 및 AMFC결정화 과정에서 탈수소화 공정이 자동적으로 수행된다.Therefore, the dehydrogenation process is essentially performed. In the present invention, the dehydrogenation process is automatically performed in the MIC crystallization and AMFC crystallization process.

상기 공정을 통해 상기 비정질 실리콘층(304)은 결정질 실리콘층(304a)으로 변한다. 그러나 상기 결정화된 실리콘층(304a)은 결정화의 품질이 다소 떨어지는 문제가 있다.Through the process, the amorphous silicon layer 304 is changed into a crystalline silicon layer 304a. However, the crystallized silicon layer 304a has a problem that the quality of crystallization is somewhat deteriorated.

결정화를 통하여 얻고자 하는 것은 가능한 그레인 경계가 최소화된 큰 그레인을 얻는 것이다. 그레인 경계는 전자 또는 전공의 이동을 방해는 장벽으로 알려져 있는데, 비정질 실리콘의 결정화를 통하여 상기 그레인 경계를 최소화하는 것이다. 그러므로 완전한 단결정을 성장시키는 것이 가장 바람직하지만 단결정을 성장시키는 것은 기술적으로나 장비적으로 제한을 많이 받기 때문에 가능한 그레인이 큰 다결정의 실리콘을 얻는 방법들이 개발되는 것이다.What we want to get through crystallization is to get large grains with the smallest possible grain boundaries. Grain boundaries are known as barriers to the movement of electrons or holes, minimizing the grain boundaries through crystallization of amorphous silicon. Therefore, it is most desirable to grow complete single crystals, but growing single crystals is technically and equipment-limited, and methods for obtaining polycrystalline silicon with as large grains as possible are developed.

본 발명은 상기 MIC 및 AMFC 결정화를 통해 형성된 결정질 실리콘을 한번 더 결정화한다.The present invention crystallizes once again the crystalline silicon formed through the MIC and AMFC crystallization.

상기 두 번째 결정화 방법으로, 엑시머 레이저 결정화 방법을 진행하는 데, 엑시머 레이저 결정화 방법은 실리콘이 거의 완전히 용융되는(near complete melting)온도에서 결정화를 진행하는 것이다.As the second crystallization method, an excimer laser crystallization method is performed, and the excimer laser crystallization method is a crystallization at a temperature at which near complete melting of silicon is performed.

그러므로 엑시머 레이저 결정화 방법에 의해서는 실리콘이 완전히 용융되지는 않는 데, 특히, 레이저에 직접 조사되는 상부 표면의 실리콘층은 완전 용융되고 상대적으로 레이저 에너지를 직접 조사받지 않는 아래의 실리콘층에는 완전히 용융되지 않고 남는 실리콘 입자가 존재한다. 상기 용융되지 않는 실리콘 입자는 냉각과정에서 결정화의 씨드(seed)로 작용하여 결정화를 이룬다.Therefore, the excimer laser crystallization method does not completely melt the silicon, in particular, the silicon layer on the upper surface directly irradiated with the laser is completely melted and not completely melted on the silicon layer below which is not directly irradiated with laser energy. The remaining silicon particles are present. The silicon particles that do not melt act as seeds of crystallization during cooling to achieve crystallization.

본 발명에서는 MIC 및 AMFC결정화를 통해 이미 결정화된 실리콘층(304a)을 다시 결정화하므로 결정화가 상대적으로 쉽고, 특히, 비정질 실리콘층(304)의 바닥에 형성된 금속입자막(303)에 의해 결정화가 촉진되었으므로 상기 비정질 실리콘층(304)의 바닥부가 상부 보다 결정화가 잘 이루어져 있다.In the present invention, crystallization is relatively easy because the silicon layer 304a that has already been crystallized through MIC and AMFC crystallization is relatively easy, and in particular, crystallization is promoted by the metal particle film 303 formed at the bottom of the amorphous silicon layer 304. Therefore, the bottom of the amorphous silicon layer 304 is crystallized better than the top.

그러므로 상기 결정화된 실리콘층(304a)에 엑시머 레이저 결정화를 진행하면 상대적으로 결정화가 양호하게 진행된 입자가 비 용융상태로 남고 엑시머 레이저 결정화시 씨드로 작용할 수 있는 결정화 품질을 향상시킬 수 있다.Therefore, when the excimer laser crystallization proceeds to the crystallized silicon layer 304a, the crystallization quality which can act as a seed during the excimer laser crystallization may remain in the non-melt state where the crystallization proceeds relatively well.

즉, 결정화는 통상 씨드의 균일성에 의존하여 결정화되는데, 씨드가 단결정에 가까울 수록 고 품질의 결정을 성장시킬 수 있다.That is, crystallization is usually crystallized depending on the uniformity of the seed, and the closer the seed is to the single crystal, the higher quality crystals can be grown.

그러므로 본 발명은 미리 MIC 및 AMFC결정화를 통해 결정화 된 것을 한번 더 결정화하는 것으로 비정질 실리콘을 결정화하는 것보다 고품질의 결정질 실리콘(304b)을 형성할 수 있다.Therefore, the present invention can form crystalline silicon 304b of higher quality than crystallizing amorphous silicon by crystallizing once again crystallized through MIC and AMFC crystallization once more.

이어서 상기 엑시머 레이저 결정화 방법에 의해 결정화된 결정질 실리콘층(304b)을 액티브층으로 패터닝하는 공정을 진행한다.Subsequently, a process of patterning the crystalline silicon layer 304b crystallized by the excimer laser crystallization method into an active layer is performed.

먼저, 도 3f에 도시된 바와 같이, 상기 결정질 실리콘층(304b)을 포토리소그래피 공정을 이용하여 액티브층(304c)을 형성한다.First, as shown in FIG. 3F, the active layer 304c is formed of the crystalline silicon layer 304b using a photolithography process.

즉, 상기 결정질 실리콘층(304c)상에 감광막을 도포하는 단계, 상기 감광막 상에 액티브 패턴을 포함하는 마스크를 배열하고 노광하는 단계, 상기 감광막을 현현상하여 감광막 패턴을 형성하는 단계, 상기 감광막 패턴을 마스크로 적용하여 상기 결정질 실리콘층을 식각하는 단계, 상기 감광막 패턴을 스트립하는 단계 및 세정단계를 통해 액티브층(304c)을 형성한다.That is, applying a photoresist film on the crystalline silicon layer 304c, arranging and exposing a mask including an active pattern on the photoresist film, developing the photoresist film to form a photoresist pattern, the photoresist pattern Is applied as a mask to form the active layer 304c by etching the crystalline silicon layer, stripping the photoresist pattern, and cleaning.

다음으로, 도 3g에 도시된 바와 같이, 상기 액티브층(304c)이 형성된 기판(301) 전면에 차례대로 제 1 절연층(305)과 도전성 금속막(미도시)을 증착한다.Next, as illustrated in FIG. 3G, the first insulating layer 305 and the conductive metal film (not shown) are sequentially deposited on the entire surface of the substrate 301 on which the active layer 304c is formed.

상기 제 1 절연층(305)은 게이트 절연층으로 실리콘산화막 또는 실리콘질화막을 사용할 수 있고 상기 금속막은 게이트 전극을 형성하기 위한 것으로 도전성의 금속막을 사용할 수 있다.The first insulating layer 305 may be a silicon oxide film or a silicon nitride film as a gate insulating layer, and the metal film may be a gate electrode, and a conductive metal film may be used.

다음으로, 도 3h에 도시된 바와 같이, 포토리소그래피 공정을 이용하여 상기 도전성 금속막을 패터닝함으로써 상기 액티브층(304c) 위에 제 1 절연막(305)이 개재된 게이트전극(306)을 형성한다.Next, as shown in FIG. 3H, the conductive metal film is patterned using a photolithography process to form the gate electrode 306 with the first insulating film 305 interposed therebetween.

이후, 상기 게이트전극(306)을 마스크로 적용하여 상기 액티브층(304c)의 소정영역에 p+ 또는 n+의 고농도의 불순물 이온을 주입하여 소오스/드레인영역(330a,330b)을 형성한다. 상기 소오스/드레인영역(330a,330b)은 소오스/드레인 전극과의 오믹-콘택(ohmic contact)을 위해 형성한다.Subsequently, source / drain regions 330a and 330b are formed by implanting a high concentration of impurity ions of p + or n + into a predetermined region of the active layer 304c by applying the gate electrode 306 as a mask. The source / drain regions 330a and 330b are formed for ohmic contact with the source / drain electrodes.

다음으로, 도 3i에 도시된 바와 같이, 상기 게이트전극(306)이 형성된 기판(301) 전면에 층간 절연막으로써 제 2 절연막(307)을 증착한 후 포토리소그래피 공정을 통해 상기 제 1 절연막(305)과 제 2 절연막(307)을 일부 제거하여 소오 스/드레인영역(330a,330b)과 소오스/드레인 전극 간의 전기적 접속을 위한 제 1 콘택홀(320a) 및 제 2 컨택홀(320b)을 형성한다.Next, as shown in FIG. 3I, the second insulating film 307 is deposited as an interlayer insulating film on the entire surface of the substrate 301 on which the gate electrode 306 is formed, and then the first insulating film 305 is formed through a photolithography process. The second insulating layer 307 is partially removed to form the first contact hole 320a and the second contact hole 320b for electrical connection between the source / drain regions 330a and 330b and the source / drain electrode.

이 후, 도 3j에 도시된 바와 같이, 도전성 금속을 기판(301) 전면에 증착한 후 포토리소그래피 공정을 이용하여 상기 제 1 콘택홀(320a)을 통해 소오스영역(330a)과 연결되는 소오스 전극(308a)을 형성하고 상기 제 2 컨택홀(320b)를 통해 상기 드레인 영역(330b)와 연결되는 드레인 전극(308b)을 형성한다. 이 때, 상기 소오스 전극(308a)을 구성하는 도전성 금속의 일부는 연장되어 데이터 라인(미도시)을 구성하게 된다.Thereafter, as illustrated in FIG. 3J, a source electrode connected to the source region 330a through the first contact hole 320a using a photolithography process after depositing a conductive metal on the entire surface of the substrate 301. 308a is formed and a drain electrode 308b connected to the drain region 330b is formed through the second contact hole 320b. At this time, a portion of the conductive metal constituting the source electrode 308a is extended to form a data line (not shown).

다음으로, 상기 기판(301) 전면에 아크릴(Acryl)과 같은 유기절연막인 제 3 절연막(309)을 증착한 후 포토리소그래피 공정을 이용하여 드레인 전극(308b)의 일부를 노출시키는 제 3 콘택홀(320c)을 형성한다.Next, after depositing a third insulating film 309, which is an organic insulating film such as acrylic, on the entire surface of the substrate 301, a third contact hole exposing a part of the drain electrode 308b using a photolithography process ( 320c).

마지막으로, 상기 제 3 절연막(320c)이 형성된 기판(301) 전면에 인듐-틴-옥사이드(Indium Tin Oxide; ITO)와 같은 투명 도전성 물질을 증착한 후 포토리소그래피 공정을 이용하여 상기 제 3 콘택홀(320b)을 통해 드레인 전극(308c)과 연결되는 화소전극(310)을 형성한다.Lastly, a transparent conductive material such as indium tin oxide (ITO) is deposited on the entire surface of the substrate 301 on which the third insulating layer 320c is formed, and then the third contact hole is formed using a photolithography process. The pixel electrode 310 connected to the drain electrode 308c is formed through 320b.

상기 공정 결과, MIC 및 AMFC결정화에 의해 1차 결정화가 이루어지고 ELC결정화에 의해 2 차 결정화가 이루어진 액티브층을 포함하는 폴리실리콘 액정표시소자가 완성된다.As a result of this process, a polysilicon liquid crystal display device including an active layer in which primary crystallization is performed by MIC and AMFC crystallization and secondary crystallization is performed by ELC crystallization is completed.

그러나 본 발명은 상기 실시 예에 제한되지 않으며 MIC및 AMFC결정화에 의해 이루어지는 비정질 실리콘의 1차 결정화 단계와 상기 1차 결정화된 실리콘층을 엑시머 레이저 결정화 방법에 의해 결정화하는 2 차 결정화 단계를 포함하여 다양한 방법에 의해 폴리실리콘 액정표시소자를 제조할 수 있다.However, the present invention is not limited to the above embodiments and includes various primary crystallization steps of amorphous silicon formed by MIC and AMFC crystallization and secondary crystallization steps of crystallizing the primary crystallized silicon layer by an excimer laser crystallization method. A polysilicon liquid crystal display device can be manufactured by the method.

본 발명은 상기에서 설명한 바와 같이, MIC 및 AMFC결정화에 의해 1차 결정화를 진행하고 ELC결정화에 의해 2차 결정화를 진행하여 양질의 결정질 실리콘을 얻을 수 있다. 또한, MIC결정화 과정에서 결정화되는 비정질 실리콘의 바닥으로부터 결정화를 진행함으로서 ELC결정화시 성장되는 결정의 규칙성을 향상시킬 수 있다.As described above, the first crystallization may be performed by MIC and AMFC crystallization and the second crystallization may be obtained by ELC crystallization to obtain high quality crystalline silicon. In addition, by performing crystallization from the bottom of the amorphous silicon crystallized in the MIC crystallization process, it is possible to improve the regularity of crystals grown during ELC crystallization.

또한, 비정질 실리콘의 탈 수소화 공정을 별도로 진행할 필요없이 MIC 및 AMFC결정화 과정에서 동시에 이루어질 수 있어 공정 추가 없이 양질의 폴리실리콘 액정표시소자를 제조할 수 있다.In addition, since the dehydrogenation process of the amorphous silicon can be performed simultaneously in the MIC and AMFC crystallization process, it is possible to manufacture a high quality polysilicon liquid crystal display without additional process.

Claims (17)

기판 상에 금속 입자막을 형성하는 단계;Forming a metal particle film on the substrate; 상기 금속입자막 상에 비정질 실리콘층을 형성하는 단계;Forming an amorphous silicon layer on the metal particle film; 400℃ ~ 500℃ 의 온도에서 상기 비정질 실리콘층에 수직으로 교번자지장을 인가하여 제1차 결정화된 실리콘층을 형성하는 단계;Applying an alternating magnetic field perpendicular to the amorphous silicon layer at a temperature of 400 ° C. to 500 ° C. to form a first crystallized silicon layer; 상기 제1차 결정화된 실리콘층을 엑시머 레이저의 조사를 통해 결정화하여 제2차 결정화된 실리콘층을 형성하는 단계;Crystallizing the first crystallized silicon layer through irradiation with an excimer laser to form a second crystallized silicon layer; 상기 제2차 결정화된 실리콘층을 패터닝하여 액티브층을 형성하는 단계;Patterning the second crystallized silicon layer to form an active layer; 상기 액티브층 상에 제 1 절연층을 형성하는 단계;Forming a first insulating layer on the active layer; 상기 제 1 절연층 상에 상기 게이트 전극을 형성하는 단계;Forming the gate electrode on the first insulating layer; 상기 게이트 전극 상에 제 2 절연층을 개재한 채 소스 및 드레인 전극을 형성하는 단계 및Forming a source and a drain electrode on the gate electrode with a second insulating layer interposed therebetween; 상기 소스 및 드레인 전극 상에 제 3 절연층을 개재한 채 화소전극을 형성하는 단계를 포함하는 것을 특징으로 하는 폴리실리콘 액정표시소자 제조방법.And forming a pixel electrode on the source and drain electrodes with a third insulating layer interposed therebetween. 제 1 항에 있어서, 상기 금속입자막은 니켈 입자막인 것을 특징으로 하며 1 ×1013atoms/㎠ ~ 1 ×1015 atoms/㎠의 농도로 도핑되는 것을 특징으로 하는 폴리실리콘 액정표시소자 제조방법.The method of manufacturing a polysilicon liquid crystal display device according to claim 1, wherein the metal particle film is a nickel particle film and is doped at a concentration of 1 x 10 13 atoms / cm 2 to 1 x 10 15 atoms / cm 2. 삭제delete 제 1 항에 있어서, 상기 제1차 결정화된 실리콘층을 엑시머 레이저의 조사를 통해 결정화하여 제2차 결정화된 실리콘층을 형성하는 단계는 상기 제1차 결정화된 실리콘층의 바닥의 결정질을 씨드로 삼아 이루어지는 것을 특징으로 하는 폴리실리콘 액정표시소자 제조방법.The method of claim 1, wherein the forming of the second crystallized silicon layer by crystallizing the first crystallized silicon layer through irradiation with an excimer laser is performed by seeding the crystalline material of the bottom of the first crystallized silicon layer. Polysilicon liquid crystal display device manufacturing method characterized in that made. 제 1 항에 있어서, 상기 금속 입자막은 팔라듐(Pd), 티타늄(Ti), 은(Ag), 금(Au), 알루미늄(Al), 주석(Sn), 안티몬(Sb), 구리(Cu), 코발트(Co), 크롬(Cr), 몰리브덴(Mo), 루테늄(Ru), 로듐(Rh), 카드뮴(Cd), 백금(Pt)중에서 선택되는 것을 특징으로 하는 폴리실리콘 액정표시소자 제조방법.The method of claim 1, wherein the metal particle film is palladium (Pd), titanium (Ti), silver (Ag), gold (Au), aluminum (Al), tin (Sn), antimony (Sb), copper (Cu), A method for manufacturing a polysilicon liquid crystal display device, characterized in that selected from cobalt (Co), chromium (Cr), molybdenum (Mo), ruthenium (Ru), rhodium (Rh), cadmium (Cd), platinum (Pt). 제 1 항에 있어서, 400℃ ~ 500℃의 온도에서 상기 비정질 실리콘층에 수직으로 교번자기장을 인가하여 제1차 결정화된 실리콘층을 형성하는 단계에서 상기 비정질 실리콘층의 탈 수소화 공정이 동시에 이루어지는 것을 특징으로 하는 폴리실리콘 액정표시소자 제조방법.The method of claim 1, wherein the dehydrogenation of the amorphous silicon layer is performed simultaneously in the step of applying an alternating magnetic field perpendicular to the amorphous silicon layer at a temperature of 400 ° C to 500 ° C to form a first crystallized silicon layer. Polysilicon liquid crystal display device manufacturing method characterized in that. 제 1 항에 있어서, 상기 기판상에 실리콘산화막으로 구성되는 버퍼층을 더 형성하는 것을 특징으로 하는 폴리실리콘 액정표시소자 제조방법.The method of manufacturing a polysilicon liquid crystal display device according to claim 1, further comprising forming a buffer layer comprising a silicon oxide film on the substrate. 제 1 항에 있어서, 상기 소스 및 드레인 전극 형성단계는 The method of claim 1, wherein the source and drain electrode forming step 상기 게이트 전극 상에 제 2 절연층을 형성하는 단계;Forming a second insulating layer on the gate electrode; 상기 액티브층을 노출시키는 컨택홀을 형성하는 단계;Forming a contact hole exposing the active layer; 상기 액티브층에 소스 및 드레인 영역을 형성하는 단계 및Forming a source and a drain region in the active layer; and 상기 컨택홀을 통해 상기 상기 소스 및 드레인 영역과 연결되는 소스 및 드레인 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 폴리실리콘 액정표시소자 제조방법.And forming source and drain electrodes connected to the source and drain regions through the contact hole. 제 8항에 있어서, 상기 소스 및 드레인 영역 형성단계는 The method of claim 8, wherein the source and drain region forming step 상기 컨택홀을 통해 상기 액티브층에 고농도 불순물 이온을 주입하는 것을 특징으로 하는 폴리실리콘 액정표시소자 제조방법.And implanting high concentration impurity ions into the active layer through the contact hole. 제 8항에 있어서, 상기 컨택홀을 형성하는 단계는The method of claim 8, wherein the forming of the contact hole is performed. 상기 소스 및 드레인 영역 상부의 제 1 절연층 및 제 2 절연층을 제거하므로써 상기 액티브층을 노출시키는 것을 특징으로 하는 폴리실리콘 액정표시소자 제조방법.And removing the first insulating layer and the second insulating layer over the source and drain regions, thereby exposing the active layer. 제 1 항에 있어서, 상기 화소전극을 형성하는 단계는The method of claim 1, wherein the forming of the pixel electrode is performed. 상기 소스 및 드레인 전극 상에 제 3 절연층을 형성하는 단계;Forming a third insulating layer on the source and drain electrodes; 상기 드레인 전극을 노출시키는 컨택홀을 상기 제 3 절연층상에 형성하는 단 계 및 상기 컨택홀을 통해 상기 드레인 전극과 연결되는 화소전극을 형성하는 단계를 포함하는 것을 특징으로 하는 폴리실리콘 액정표시소자 제조방법.Forming a contact hole exposing the drain electrode on the third insulating layer, and forming a pixel electrode connected to the drain electrode through the contact hole. Way. 기판 상에 금속입자막을 형성하는 단계;Forming a metal particle film on the substrate; 상기 금속입자막 상에 비정질 실리콘층을 형성하는 단계;Forming an amorphous silicon layer on the metal particle film; 400℃ ~ 500℃ 의 온도에서 상기 비정질 실리콘층에 수직으로 교번자지장을 인가하여 제1차 결정화된 실리콘층을 형성하는 단계; 및,Applying an alternating magnetic field perpendicular to the amorphous silicon layer at a temperature of 400 ° C. to 500 ° C. to form a first crystallized silicon layer; And, 상기 제1 결정화된 실리콘층을 레이저 조사를 통해 제 2 결정화하는 단계를 포함하는 것을 특징으로 하는 비정질 실리콘 결정화 방법.And crystallizing the first crystallized silicon layer through laser irradiation. 삭제delete 삭제delete 제 12항에 있어서, 상기 제 2 결정화는 엑시머 레이저 결정화 방법에 의해 이루어지는 것을 특징으로 하는 비정질 실리콘 결정화 방법.The amorphous silicon crystallization method of claim 12, wherein the second crystallization is performed by an excimer laser crystallization method. 제 12 항에 있어서, 상기 금속입자막은 니켈로 구성되는 것을 특징으로 하며 1×1013 atoms/㎠ ~ 1 ×1015 atoms/㎠의 농도로 도핑되는 것을 특징으로 하는 비정질 실리콘 결정화 방법.13. The amorphous silicon crystallization method according to claim 12, wherein the metal particle film is made of nickel and is doped at a concentration of 1 x 10 13 atoms / cm 2 to 1 x 10 15 atoms / cm 2. 제 12항에 있어서, 상기 제 1 결정화 단계에서 상기 비정질 실리콘층의 탈수소화가 이루어지는 것을 특징으로 하는 비정질 실리콘 결정화 방법.13. The amorphous silicon crystallization method of claim 12, wherein dehydrogenation of the amorphous silicon layer occurs in the first crystallization step.
KR1020040029658A 2004-04-28 2004-04-28 Polysilicon liquid crystal display device manufacturing method and amorphous silicon crystallization method KR101060465B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040029658A KR101060465B1 (en) 2004-04-28 2004-04-28 Polysilicon liquid crystal display device manufacturing method and amorphous silicon crystallization method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040029658A KR101060465B1 (en) 2004-04-28 2004-04-28 Polysilicon liquid crystal display device manufacturing method and amorphous silicon crystallization method

Publications (2)

Publication Number Publication Date
KR20050104278A KR20050104278A (en) 2005-11-02
KR101060465B1 true KR101060465B1 (en) 2011-08-29

Family

ID=37281928

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040029658A KR101060465B1 (en) 2004-04-28 2004-04-28 Polysilicon liquid crystal display device manufacturing method and amorphous silicon crystallization method

Country Status (1)

Country Link
KR (1) KR101060465B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101227400B1 (en) * 2006-06-28 2013-01-29 엘지디스플레이 주식회사 Fabrication method of liquid crystal display device using alternating magnetic field crystallization(amfc)
KR101327850B1 (en) * 2007-03-07 2013-11-11 엘지디스플레이 주식회사 Apparatus for alternating magnetic field crystallization and method of fabricating liquid crystal display device using the same

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1168109A (en) * 1997-08-26 1999-03-09 Matsushita Electric Ind Co Ltd Production of polycrystalline thin film and production of thin-film transistor

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1168109A (en) * 1997-08-26 1999-03-09 Matsushita Electric Ind Co Ltd Production of polycrystalline thin film and production of thin-film transistor

Also Published As

Publication number Publication date
KR20050104278A (en) 2005-11-02

Similar Documents

Publication Publication Date Title
CN101315883B (en) Method of fabricating polycrystalline silicon layer, TFT fabricated using the same, method of fabricating TFT, and organic light emitting diode display device
JP3195157B2 (en) Semiconductor device manufacturing method and its manufacturing apparatus
JP4291539B2 (en) Semiconductor device and manufacturing method thereof
JP5497324B2 (en) Polycrystalline silicon manufacturing method, thin film transistor, manufacturing method thereof, and organic light emitting display device including the same
JP6081689B2 (en) Polycrystalline silicon layer, thin film transistor, and organic electroluminescent display device manufacturing method
JP2009060009A (en) Method of manufacturing crystalline semiconductor film and method of manufacturing active matrix substrate
JP4353352B2 (en) Semiconductor device and manufacturing method thereof
JP2010278116A (en) Method of manufacturing semiconductor element substrate, the semiconductor element substrate and display device
KR101060465B1 (en) Polysilicon liquid crystal display device manufacturing method and amorphous silicon crystallization method
WO2011078005A1 (en) Semiconductor device and process for production thereof, and display device
JP3927756B2 (en) Manufacturing method of semiconductor device
JP2003100629A (en) Semiconductor device and manufacturing method thereof
KR100742381B1 (en) Fabricating method of thin film transistor
US8125033B2 (en) Polycrystalline silicon layer, flat panel display using the same, and method of fabricating the same
JP4289816B2 (en) Semiconductor device and manufacturing method thereof
KR100504538B1 (en) Method For Crystallizing Amorphous Layer And Method For Fabricating Liquid Crystal Display Device By Using Said Method
JP3269734B2 (en) Semiconductor device and manufacturing method thereof
KR20090112116A (en) Polycrystalline silicon layer, thin film transistor comprising the same, and fabricating method of the same
JP3197431B2 (en) Semiconductor device manufacturing method, semiconductor device, method for manufacturing electro-optical device, electro-optical device, and liquid crystal display device
KR100689317B1 (en) Alternating magnetic field crystallization impurity ions injected
JP2002280560A (en) Manufacturing method for semiconductor element, semiconductor element manufactured by the same manufacturing method, and semiconductor device
JPH11214308A (en) Manufacture of semiconductor device
JP3859516B2 (en) Manufacturing method of semiconductor device
KR100722112B1 (en) Thin film transistor and method fabricating the same
JP3227392B2 (en) Semiconductor device and method of manufacturing the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140630

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150728

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160712

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170713

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190723

Year of fee payment: 9