JP4353352B2 - Semiconductor device and manufacturing method thereof - Google Patents

Semiconductor device and manufacturing method thereof Download PDF

Info

Publication number
JP4353352B2
JP4353352B2 JP2002139001A JP2002139001A JP4353352B2 JP 4353352 B2 JP4353352 B2 JP 4353352B2 JP 2002139001 A JP2002139001 A JP 2002139001A JP 2002139001 A JP2002139001 A JP 2002139001A JP 4353352 B2 JP4353352 B2 JP 4353352B2
Authority
JP
Japan
Prior art keywords
region
silicon film
semiconductor device
laser beam
crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002139001A
Other languages
Japanese (ja)
Other versions
JP2003037063A (en
Inventor
直樹 牧田
克己 野村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2002139001A priority Critical patent/JP4353352B2/en
Publication of JP2003037063A publication Critical patent/JP2003037063A/en
Application granted granted Critical
Publication of JP4353352B2 publication Critical patent/JP4353352B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Description

【0001】
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法に関し、さらに詳細には、非晶質ケイ素膜を結晶化した結晶性ケイ素膜を活性領域とする半導体装置及びその製造方法に関する。特に、本発明は、絶縁表面を有する基板上に設けられた薄膜トランジスタ(TFT)を設けた半導体装置に有効であり、アクティブマトリクス型の液晶表示装置、密着型イメージセンサー、三次元ICなどに適用することが可能である。
【0002】
【従来の技術】
近年、高解像度の液晶表示装置、高速で高解像度の密着型イメージセンサ、三次元IC等を実現するために、ガラス等の絶縁性基板、絶縁膜等上に高性能な半導体素子を形成する試みがなされている。このような半導体素子には、薄膜状のケイ素半導体を用いるのが一般的となっている。薄膜状のケイ素半導体としては、非晶質ケイ素半導体(a−Si)と結晶性を有するケイ素半導体との2つに大別される。
【0003】
非晶質ケイ素半導体は、製造温度が低く、気相法により比較的容易に作製することができるために、量産性に優れ、最も一般的に用いられている。しかしながら、非晶質ケイ素半導体は、結晶性を有するケイ素半導体と比較すると、誘電性等の物性が劣るため、今後、さらなる高速特性を得ることができる結晶性を有するケイ素半導体の簡便な製造方法の確立が強く求められている。
【0004】
結晶性を有するケイ素半導体を製造する方法としては、次の(1)及び(2)に示す方法が知られている。
(1)非晶質ケイ素半導体膜を成膜した後、非晶質ケイ素半導体膜にレーザ光等のエネルギービームを照射して、その光エネルギーによって、非晶質ケイ素半導体膜を結晶化して結晶性を有するケイ素半導体膜とする。
(2)非晶質ケイ素半導体膜を成膜した後、加熱して、その熱エネルギーによって、非晶質ケイ素半導体膜を結晶化して結晶性を有するケイ素半導体膜とする。
【0005】
一般的には、上記(1)の方法が用いられる。この方法では、溶融固化過程の結晶化現象を利用するため、結晶粒は小粒径となるが、結晶粒内の結晶欠陥が少なく、比較的高品質な結晶性のケイ素半導体膜が得られる。しかしながら、上記(1)の方法により作製された結晶性のケイ素半導体膜では、粒界部における欠陥密度が高くなるために、この粒界部における欠陥がキャリアに対して大きなトラップとして働き、半導体装置として十分な性能が得られない。また、例えば、レーザー光の光源として現在最も一般的に使用されているエキシマレーザーを使用する場合には、レーザー光の安定性が十分でないために、基板の全面にわたって均一な処理を施すことが容易でなく、同一基板上に均一な特性を有する複数の結晶性のケイ素半導体膜を成膜することができず、半導体素子間で特性のばらつきが生じるおそれがある。
【0006】
(2)の方法は、(1)の方法と比較すると基板内の均一性、安定性に優れているが、600℃以上の高温条件によって30時間程度の長時間にわたる加熱処理が必要になるため、処理時間が長くなり、スループットを向上させることができないという問題がある。さらに、(2)の方法においては、結晶化される結晶構造が双晶構造となるため、数μm程度の比較的大きな結晶粒が得られるが、結晶粒内に多数の双晶欠陥を含むために、その結晶性は、上記(1)の方法により製造されたケイ素半導体膜の結晶性よりも劣るという問題がある。
【0007】
これに対して、上記(1)及び(2)の方法をそれぞれ改善して、高品位な結晶性ケイ素膜を得る方法が開発されている。
【0008】
まず、(1)の方法の改善方法として、マスクによって形成された露光領域にパルスレーザー光を照射して、このパルスレーザー光が照射された露光領域のケイ素膜を溶融し、溶融されたケイ素膜が、周囲の非照射領域(非溶融領域)に近接した領域から順次固化されることによって、方向性をもって結晶化が進む現象を利用して、結晶の成長方向を制御した結晶化処理方法が、特表2000−505241号公報に開示されている。
【0009】
この結晶化処理方法では、非晶質ケイ素膜に対して、走査しながら照射するパルスレーザーの走査ピッチを小さくすることにより、走査方向に沿った方向に結晶が成長するように制御している。さらに、マスクの形状、レーザが照射されるケイ素膜のアイランド形状を調整することにより、比較的小面積ながら結晶粒界がない単結晶に近い結晶領域が製造される。
【0010】
また、(2)の方法の改善方法としては、非晶質ケイ素膜の結晶化を助長する触媒元素を導入することにより、加熱温度の低下、処理時間の短縮、結晶性の向上を図る方法が注目されている。
【0011】
具体的には、非晶質ケイ素膜の表面に微量のニッケル等の金属元素を導入した後に加熱処理することによって結晶性のケイ素膜とする。
【0012】
このような触媒元素を用いた方法では、非晶質ケイ素膜中において、導入された金属元素を核とした結晶核が早期に発生し、その後、この結晶核を中心として結晶化が急激に進行する。
【0013】
この方法は、触媒元素の導入による結晶核の早期発生によって、加熱温度の低下及び処理時間の短縮を図ることができると共に、結晶成長した結晶性のケイ素膜が、通常の固相成長法(上記(2)の方法)によって成長した結晶性ケイ素膜が、結晶欠陥が多くなる双晶構造を有する場合とは異なり、複数の柱状結晶(ネットワーク)が連なる構造を有し、それぞれの柱状結晶は、小さいながらも、その内部が単結晶に近い状態になっている。
【0014】
特開平11−2607823号公報には、非晶質ケイ素膜の一部の領域に触媒元素を導入して加熱処理を行うことにより、触媒元素が導入された導入領域からその周辺領域に横方向に結晶を成長させる結晶成長方法が開示されている。
【0015】
特にこの公報に記載された結晶成長方法では、触媒元素が導入される領域の導入パターンをストライプ(ライン・アンド・スペース)状とし、その導入パターンの幅と各導入パターン間の間隔とを規定することによって、横方向の結晶成長の安定化を図っている。
【0016】
また、上記(1)の方法と、上記(2)の方法とを組み合わせた結晶成長方法として、触媒元素を導入して熱処理することにより固相結晶化した結晶性ケイ素膜の結晶性をさらに向上させるために、加熱処理の後に、レーザー光等の強光を照射する工程をさらに追加する結晶成長方法が、特開平7−161634号公報に開示されている。このような光照射工程を追加して行うことにより、触媒元素存在下で加熱処理を行うことにより結晶化された結晶性ケイ素膜の結晶性がさらに高められ、半導体装置のさらなる高速化が図られている。
【0017】
【発明が解決しようとする課題】
上記の特表2000−505241号公報で得られる結晶性ケイ素膜は、レーザー光の照射により溶融した領域のケイ素膜が、周囲の非照射領域(非溶融領域)に近接した領域から順次固下されて、その方向性が制御されて結晶化されるため、成長方向が制御された柱状の結晶粒(グレイン)により構成される。図11は、この結晶粒の状態を概略的に示す断面図である。ここで、X01は結晶の成長方向、X02は結晶粒界を示している。
【0018】
しかし、この方法によって成長される結晶粒は、図11に示すように、ほぼ同一方向に成長されて成長方向が揃った複数の柱状結晶が形成されるが、各結晶粒間及び結晶の面方位のいずれについても関連性がない。したがって、各結晶粒界部には、結晶欠陥及び不対結合手が高頻度に発生した状態となっており、半導体素子のキャリアの移動に対するトラップ障壁が大きくなる。この結果、半導体素子の活性領域に対して、キャリアの移動方向と結晶の成長方向とが平行になっている場合と、平行になっていない場合とでは、キャリアが横切る結晶粒界の数が大きき異なることとなり、キャリアが横切る結晶粒界の数が大きくなると、その特性が著しく低下して、素子間の特性のばらつきが大きくなる。
【0019】
具体的には、上記の方法を用いることにより、その結晶成長方向に対してキャリアの移動方向が平行あるいは垂直になるようにTFTを作製した場合、キャリアの移動方向が平行あるいは垂直となったTFT間で、5倍程度の大きな特性の差異が生じ、素子設計レイアウトに与えられる制約が大きくなる。
【0020】
また、その成長方向が半導体素子のキャリアの移動方向に沿うように半導体素子を作製した場合であっても、図11に示されるように、結晶の成長方向に沿う結晶粒の長さに限界があり、半導体素子内で、複数の結晶粒が連結された状態となる。このため、それぞれの半導体素子の活性領域内の結晶状態及びその柱状結晶が連結された状態によって、半導体素子の特性が左右されて、大きなばらつきが生じるおそれがある。
【0021】
図12は、特表2000−505241号公報に記載された結晶化処理方法において、レーザ光が照射される露光領域を形成するためのマスクを、屈曲形状を含む形状としてケイ素膜を結晶化した結果を示す平面図である。X01は結晶の成長方向、X02は結晶粒界を示している。
【0022】
このようにマスク形状に屈曲形状を含ませることにより、特表2000−505241号公報に記載された結晶化処理方法でも、結晶粒界によって囲まれたX03にて示す領域のように、一部に単結晶に近い領域を形成することができる。しかしながら、この領域は、この領域のみによって半導体素子の活性領域を形成するほどには大きく成長させることはできない。また、この単結晶領域X03に対して半導体素子の活性領域を高精度にアライメント(位置合わせ)する必要があり、工程が複雑になるという問題もある。
【0023】
また、特開平11−260723号公報の方法で得られる結晶性のケイ素膜は、図13に示すように、マクロ的に見れば、結晶成長状態は均一であり、比較的大きな領域で結晶面方位が一様に揃っている。ここで、Y01は結晶の成長方向、Y02は結晶粒界、Y03は触媒元素の導入領域をそれぞれ示している。
【0024】
この方法により得られた結晶性のケイ素半導体膜の結晶粒界は、図12のY02で囲まれた領域により示されるように、図10に示した結晶粒界に比較して、大きくなっており、半導体素子の活性領域を一つの結晶粒内に形成することも可能である。
【0025】
しかし、この方法により得られた結晶性ケイ素膜では、結晶粒内に現れる結晶欠陥が多くなるという問題がある。触媒元素を導入し加熱することにより結晶化された結晶性ケイ素膜は、幅800〜1000Åの柱状結晶が相互に連結したネットワークを形成した状態で結晶粒を構成している。個々の柱状結晶の内部は単結晶状態になっているが、それぞれの柱状結晶の曲がり、分岐等により転移等の結晶欠陥が結晶粒内に多数生じることになる。したがって、この方法により得られた結晶性のケイ素半導体膜では、単一の面方位をもった一つの領域により半導体素子の活性領域を形成したとしても、結晶粒内に存在する結晶欠陥のために十分な性能を得ることができない。例えば、TFTの電界効果移動度で、高々100cm2/Vs程度となる。
【0026】
また、実際上は、単一の面方位をもった一つの領域に合わせて半導体素子の活性領域を形成することは非常に困難であり、結晶成長の方向をキャリア移動方向にあわせたとしても、活性領域内に結晶粒界Y02を必ず含むことになる。このため、この方法で得られた結晶性ケイ素半導体では、半導体装置の特性のばらつきを低減することができない。
【0027】
特開平7−161634号公報に記載された方法では、触媒元素により結晶化した結晶性ケイ素膜に現れる結晶粒内の多量の結晶欠陥を消滅させるために、レーザー光等の強光を照射する工程をさらに追加している。しかし、レーザー光のレーザパワーが低すぎると、レーザー光を照射する効果が表れず、元の結晶状態をほぼ維持するだけの状態となり、レーザー光のレーザーパワーが高すぎると、元の結晶状態がリセットされてレーザー光のみにより結晶化された場合と同じ結晶状態となるため、レーザー光等の強光を適正に照射することは容易ではなく、レーザーパワーのマージンはほとんどない。
【0028】
また、照射されるレーザー光のレーザーパワーが最適であった場合、触媒元素による結晶化工程における結晶性を維持しながら、結晶粒内の結晶欠陥を低減することができる一方で、レーザー光による再結晶化工程による結晶粒界が新たに生じることになる。このようなレーザー光照射によって発生する新たな結晶粒界は、触媒元素により固相結晶化された状態で見られる結晶粒界に比較して、半導体キャリアに対するトラップ密度が大きく、またそのエネルギーも高い。
【0029】
この方法により得られた結晶性ケイ素半導体膜を用いた半導体装置においては、触媒元素により固相結晶化した結晶性ケイ素膜の高い均一性を引き継いで再結晶化することから、従来の非晶質ケイ素膜を直接レーザーによる結晶化する方法に比べると、結晶の均一性は格段に高くなる。また、レーザー光の照射により生じる新たな結晶粒界が、触媒元素の導入により固相結晶成長させた際に生じた結晶粒界よりも影響が少ないため、レーザー光照射工程を追加することにより、トータル的には、半導体装置の特性の向上を図ることができる。
【0030】
しかしながら、レーザー光照射に伴う新たな結晶粒界の発生は、ランダムに起こるため、その影響により半導体装置の特性に、ばらつきが生じる。その結果、触媒元素による固相結晶化のみで作製された半導体装置に比べると、特性が不安定となり、特性上のばらつきが大きくなり、この方法により得られる結晶性のケイ素半導体膜では、高速の電流駆動能を有する高速性能の半導体装置を実現するために十分な特性を得るには至っていない。
【0031】
本発明は、上記課題を解決するためになされたものであり、高速の電流駆動能を有する高速性能を有し、且つ、性能のばらつきが低減された半導体装置及びその製造方法を提供することを目的とする。
【0032】
【課題を解決するための手段】
上記課題を解決するため、本発明の半導体装置は、絶縁表面を有する基板上に結晶性を有するケイ素膜によって活性領域が形成された半導体装置であって、該活性領域は、非晶質ケイ素膜の結晶化を促進する微量の触媒元素が導入された領域から一方向に沿って固相成長された領域を種結晶として、該固相成長された領域を溶融固化させることにより概略一方向に結晶成長された結晶性を有するケイ素膜によって形成されていることを特徴とするものである。
【0033】
上記本発明の半導体装置において、前記溶融固化させることにより結晶成長された結晶性を有するケイ素膜の結晶成長方向が、前記固相成長された領域の結晶成長方向に対して、概略直交する方向であることが好ましい。
【0034】
上記本発明の半導体装置において、前記活性領域は、前記溶融固化させることにより結晶成長された領域の結晶成長方向に沿って概略一方向に並んだライン状の結晶粒群により形成され、該各ライン状の結晶粒群間の面方位のずれが、5°以内になっていることが好ましい。
【0036】
上記本発明の半導体装置において、前記活性領域は、前記溶融固化させることにより結晶成長された領域の結晶成長方向に沿って概略一方向に並んだライン状の結晶粒群により形成され、該各ライン状の結晶粒群の結晶粒界は、少なくとも80%以上のケイ素原子が原子レベルで格子状につながっていることが好ましい。
【0037】
上記本発明の半導体装置において、前記活性領域は、前記溶融固化させることにより結晶成長された領域の結晶成長方向に沿って概略一方向に並んだライン状の結晶粒群により形成され、該各ライン状の結晶粒界間には、小傾角粒界が形成されていることが好ましい。
【0038】
上記本発明の半導体装置において、前記小傾角粒界は、各結晶粒間の平面的な方位の回転角が5°以内になっていることが好ましい。
【0039】
上記本発明の半導体装置において、前記結晶粒界は、セコエッチング法によるエッチングによりその位置が規定されることが好ましい。
【0040】
上記本発明の半導体装置において、前記結晶粒群の面方位及び結晶粒界での結晶方位の傾角は、EBSP法により測定される面であることが好ましい。
【0041】
上記本発明の半導体装置において、前記活性領域は、前記活性領域を移動するキャリアの移動方向が溶融固化されることにより結晶成長された領域の結晶成長方向及び前記各ライン状の結晶粒界に沿う方向に対して概略平行になるように形成されていることが好ましい。
【0042】
上記本発明の半導体装置において、前記活性領域に形成される能動領域は、触媒元素であるニッケル元素を1×1016〜5×1017atoms/cm3の濃度で含有していることが好ましい。
【0043】
また、本発明の半導体装置の製造方法は、絶縁表面を有する基板上に形成された非晶質ケイ素膜の一部に、非晶質ケイ素膜の結晶化を促進する触媒元素を選択的に導入する工程と、該非晶質ケイ素膜を加熱処理することにより、該触媒元素が選択的に導入された領域の近接部分から一定方向に沿って固相成長させて固相成長領域を形成する工程と、該非晶質ケイ素膜の該固相成長領域を種結晶として、該固相成長方向に対する一定の方向に走査しつつ加熱して、溶融固化により順次再結晶化する工程と、該非晶質ケイ素膜の、該再結晶化された結晶性を有する領域により、活性領域を形成する工程と、を包含することを特徴とするものである。
【0044】
上記本発明の半導体装置の製造方法において、前記触媒元素の導入によって結晶化された結晶性ケイ素膜は、レーザー光が該結晶化方向とは直交する方向に沿って走査されることにより加熱されることが好ましい。
【0045】
上記本発明の半導体装置の製造方法において、前記触媒元素は、前記絶縁表面を有する基板上に形成された非晶質ケイ素膜上にライン状またはストライプ状に形成された領域に導入され、前記レーザー光は、該ライン状またはストライプ状に形成された領域が延びる方向に沿って走査されることが好ましい。
【0046】
上記本発明の半導体装置の製造方法において、前記ライン状またはストライプ状に形成された領域のそれぞれの幅は、1〜15μmの範囲に形成されていることが好ましい。
【0047】
上記本発明の半導体装置の製造方法において、前記触媒元素の導入によって結晶化された結晶性ケイ素膜を、所定方向に走査しつつ加熱して、順次再結晶化する工程は、該結晶性ケイ素膜にパルスレーザー光を照射しながら、基板またはパルスレーザー光を一方向に走査することにより、前段のパルスレーザー光により再結晶化された領域の結晶性を反映して順次再結晶化させることにより行われることが好ましい。
【0048】
上記本発明の半導体装置の製造方法において、前記結晶性ケイ素膜に一定方向に走査されながら照射される前記パルスレーザー光のうち少なくとも第1段目のパルスレーザー光は、前記触媒元素の導入によって結晶化された領域に照射され、この領域へのパルスレーザー光の照射が行われた後の第2段目のパルスレーザー光は、触媒元素の導入による結晶成長が行われていない領域に照射されることが好ましい。
【0049】
上記本発明の半導体装置の製造方法において、前記パルスレーザー光の走査ピッチは、前記パルスレーザー光の照射時に溶融する結晶性ケイ素膜の領域が、隣接する非溶融領域の結晶性ケイ素膜の結晶性を反映して再結晶化できる長さ以下に設定されることが好ましい。
【0050】
上記本発明の半導体装置の製造方法において、前記パルスレーザー光の走査ピッチは、0.1μm〜1.5μmであることが好ましい。
【0051】
上記本発明の半導体装置の製造方法において、前記パルスレーザー光は、走査される方向に対して垂直な方向に沿って長くなっていることが好ましい。
【0052】
上記本発明の半導体装置の製造方法において、前記パルスレーザー光のビーム強度の強度プロファイルは、前記パルスレーザー光の少なくとも走査方向の反対側の強度プロファイルが、一定強度から急激に0強度まで低下することが好ましい。
【0053】
上記本発明の半導体装置の製造方法において、前記パルスレーザー光は、その走査方向とは反対側の一部を機械的にマスクする遮蔽手段を有するレーザー照射手段を用いて照射されることが好ましい。
【0054】
上記本発明の半導体装置の製造方法において、前記レーザー照射手段の遮蔽手段は、照射されるパルスレーザー光を、少なくとも前記結晶性ケイ素膜の溶融に必要な強度から連続的に強度が低下する範囲を遮蔽することが好ましい。
【0055】
上記本発明の半導体装置の製造方法において、前記パルスレーザー光は、前記結晶性ケイ素膜が膜の全体にわたって溶融する強度で照射されることが好ましい。
【0056】
上記本発明の半導体装置の製造方法において、前記パルスレーザー光は、波長400nm以下のエキシマレーザーが用いられ、前記結晶性ケイ素膜の表面に対するエネルギー密度が200〜600mJ/cm2となる範囲で照射されることが好ましい。
【0057】
上記本発明の半導体装置の製造方法において、前記触媒元素の導入によって結晶化された結晶性ケイ素膜を、所定方向に走査しつつ加熱して、順次再結晶化する工程は、該結晶ケイ素膜に連続発振レーザー光を照射しながら、基板または連続発振レーザー光を一方向に走査することにより、先に連続発振レーザー光により再結晶化された領域の結晶性を反映して順次再結晶化させることにより行われることが好ましい。
【0058】
上記本発明の半導体装置の製造方法において、前記結晶性ケイ素膜に連続発振レーザー光を照射する工程は、該連続発振レーザー光により照射領域のケイ素膜が溶融され、該連続発振レーザー光の走査に伴い、ケイ素膜における固体状態及び液体状態の界面を移動させながら、順次再結晶化が行われることが好ましい。
【0059】
上記本発明の半導体装置の製造方法において、前記連続発振レーザー光として、固体レーザーが用いられることが好ましい。
【0060】
上記本発明の半導体装置の製造方法において、前記活性領域は、前記レーザー光の走査方向に沿って形成されることが好ましい。
【0061】
上記本発明の半導体装置の製造方法において、前記非晶質ケイ素膜の結晶化を促進する触媒元素は、Ni、Co、Fe、Pd、Pt、Cu、Auから選ばれた少なくとも一つの元素であることが好ましい。
【0062】
上記本発明の半導体装置の製造方法において、前記レーザー光を走査することによって前記結晶性ケイ素膜を順次再結晶化する工程を行った後に、少なくとも、後の工程により能動領域となる以外の結晶性ケイ素膜の領域に、5族Bから選ばれた元素を導入する工程と、該結晶性ケイ素膜に対して第2の加熱処理を行うことにより、前記5族Bから選ばれた元素が導入された領域に、前記触媒元素を移動させ、後の工程により能動領域となる結晶性ケイ素膜の領域に含まれる前記触媒元素の量を低減する工程と、をさらに行うことが好ましい。
【0063】
上記本発明の半導体装置の製造方法において、前記第2の加熱処理により移動される前記触媒元素の移動方向は、前記レーザー光の走査方向と概略平行になっていることが好ましい。
【0064】
上記本発明の半導体装置の製造方法において、前記5族Bから選ばれる元素は、P、N、As、Sb、Biから選ばれた少なくとも一つの元素であることが好ましい。
【0065】
【発明の実施の形態】
以下、本発明の半導体装置の製造方法及び、この製造方法によって製造される半導体装置について、図面に基づいて説明する。
【0066】
図1(a)〜(d)は、それぞれ、本発明に係る半導体装置の製造方法の各工程における概略について説明する半導体装置の平面図である。
【0067】
図1(a)は、ストライプ状に形成された触媒元素の導入領域1に触媒元素を導入して熱処理することにより、ケイ素膜をストライプ状の導入領域1に対して一方向に結晶成長させた状態を示している。このように、触媒元素の導入領域1をストライプ状に形成することにより、ケイ素膜は、ストライプ状の導入領域1とは直行する矢印Aの方向に概略一次的に結晶化することとなり、その結果、矢印Aにほぼ平行なドメイン境界3に囲まれ、ほぼ単一の面方位を有する結晶ドメイン4が形成される。また、各触媒元素導入領域1から矢印A方向への結晶化の速度は略等しいため、各触媒元素導入領域1から結晶成長した各結晶ドメイン4は、各触媒元素導入領域1の中間部分でぶつかり合うため、各触媒元素導入領域1の略中間部分に、成長境界5が形成される。
【0068】
次に、触媒元素の導入によって結晶化されたケイ素膜に対して、パルスレーザー光を照射して、パルスレーザー光が照射された領域を溶融固化する。
【0069】
図1(b)は、図1(a)の状態になっている結晶性のケイ素膜上において、ストライプ状の触媒元素導入領域1に対して垂直な方向に沿って、一回のパルスレーザー光を照射した状態を示している。このように、パルスレーザー光を照射することにより、パルスレーザー光が照射された領域6内のケイ素膜が瞬間的に溶融し、その直後に再結晶化する。この場合、非照射領域の結晶性を反映して、領域6におけるパルスレーザー光が照射されない非照射領域に近接した両端部から矢印Bの方向に沿って結晶成長が順次進行して、この方向に沿って横方向に結晶化した領域8が形成される。また、領域6の中央部分では、溶融したケイ素膜が過冷却状態となってランダムに結晶核が発生するため、この部分では、方向性がない結晶化が進んだ領域9が形成される。
【0070】
次に、一回目のパルスレーザー光が照射される領域6とは、一部が重複するように、二回目のパルスレーザー光を領域6に沿って照射する。
【0071】
図1(c)は、二回目のパルスレーザー光を照射した後の状態を示している。このパルスレーザー光の照射によって、パルスレーザー光が照射された領域10のケイ素膜が溶融し、その後に溶融したケイ素膜の固化結晶化が進む。この場合、上記の一回目のパルスレーザー光の照射の場合と同様に、隣接する非照射領域の結晶性を反映して領域10の両側縁から結晶化が順次進む。したがって、二回目にレーザー光が照射された領域は、一回目のパルスレーザー光の照射によって結晶化された領域8の結晶成長を引き継ぐようにして結晶が成長する。この結果、新たに結晶成長される領域11は、一回目のパルスレーザー光の照射により結晶化された領域8から延長したほぼ単結晶状態となった領域12を形成する。
【0072】
このようなパルスレーザー光を、図1(d)に矢印Cで示す方向に順次走査することにより、単結晶状態領域を、図1(d)の領域14にて示す大きな面積にわたって形成することができる。このようにして、単結晶状態の領域14が形成されると、続けて、触媒元素導入領域1が形成されていた領域15及び成長境界部16を避けて、この単結晶状態の領域14に半導体装置の活性領域17を形成する。
【0073】
このように、触媒元素により横方向に結晶成長した結晶性ケイ素膜は、その成長方向に沿って比較的大きな面積で単一の面方位の領域(ドメイン)を有し、各ドメイン間の方位のずれが互いに小さく、キャリアに対するトラップ準位も低くなっている。このような特徴を有する領域を種結晶として、パルスレーザー光照射による溶融固化により再結晶化されたケイ素半導体膜は、触媒元素による横方向結晶化によるケイ素膜のミクロ的に良好な結晶成分性と、その面方位の均一性とを引き継いで成長されるため、結晶欠陥がほとんどなく、面方位が大きな領域にわたって揃った、ほぼ単結晶に近い状態の結晶性のケイ素膜を数10μm〜数100μmの大きさにわたって形成することができる。したがって、個々の半導体素子の活性領域をこのような結晶性に優れた領域で形成することにより、高性能で、かつ、特性のばらつきが小さい半導体装置を製造することができる。このことは、特に大電流が必要なチャネル幅の大きいTFTの活性領域等を形成する場合に有効である。
【0074】
また、本発明の半導体装置の製造方法としては、パルスレーザー光の他、連続発振レーザー光を適用することもできる。連続発振レーザー光を、触媒元素により結晶化された結晶性ケイ素膜に照射し、連続して走査することにより、触媒元素により結晶化された結晶性ケイ素膜の結晶性を反映して、走査方向に結晶成長が進み、一方向に結晶粒群が並び、且つ、その隣接結晶粒間の面方位がほぼ同一とすることができる。
【0075】
図14は、連続発振レーザー光とケイ素膜に照射した場合のケイ素膜の状態変化を概略的に示す断面図であり、ガラス基板300上にSiO2膜301を介して形成された結晶性のケイ素膜302に連続発振レーザー光を矢印303の方向に走査しながら照射した場合を示している。
【0076】
このように連続発振レーザー光を用いた場合には、パルスレーザー光と異なり、レーザー光が照射されている領域は、常に結晶性ケイ素膜が高温となって、溶融状態となる。また、連続発振レーザー光が照射された後の部分は、溶融後の再結晶化が行われる。したがって、連続発振レーザー光が照射されたケイ素膜302上には、レーザー光が照射されて液状状態となった液状領域302aと、レーザー光が照射された後に再結晶化された固体状態の個体領域302bとが存在している。
【0077】
連続発振レーザー光を図14に示す矢印305の方向に走査すると、図中304にて示す、この固体領域302bと液状領域302aとの界面部分が、連続発振レーザー光の走査方向に沿って矢印306にて示す方向に移動し、結晶性ケイ素膜の再結晶化がこの矢印305方向に沿って順次進む。
【0078】
連続発振レーザー光を用いた場合には、このようにパルスレーザー光を用いた場合とは異なり、常に、ケイ素膜に固体部分及び液状部分の界面が生じた状態であり、ケイ素膜に照射される連続発振レーザー光の強度と走査速度とにより、結晶性が制御される。したがって、連続発振レーザー光の走査速度が遅すぎると、結晶性のケイ素膜が必要以上に加熱されて、触媒元素の触媒作用により結晶化された元のケイ素膜の結晶性の情報がリセットされることになる。また、連続発振レーザー光の強度が強すぎた場合にも同様の問題が生じる。このため、連続発振レーザー光を用いる場合には、レーザー光の強度及び走査速度の最適値が存在する。
【0079】
このような連続発振レーザー光としては、固体レーザーが好ましく、安定性に優れている。また、照射されるレーザー光の波長としては、上記のパルスレーザー光を用いる場合と異なり、600nm以下であれば、十分に使用することができる。
【0080】
上記の半導体装置の製造方法においては、触媒元素の導入によって横方向に結晶成長した領域は、その成長方向に沿って面方位が揃った結晶ドメインが形成されており、この結晶成長が進んだ方向に対して垂直な方向にレーザー光(パルスレーザー光、連続発振レーザー光、以下単に、「レーザー光」と表現する場合は、パルスレーザー光及び連続発振レーザー光を示しているものとする。)を走査して、溶融固化による結晶化を進めている。このため、一つの結晶ドメインを種結晶として結晶成長できるため、結晶欠陥がほとんどなく、面方位が広範囲にわたって揃った非常に結晶性に優れ、ほぼ単結晶状態に近い結晶化領域を得ることができる。したがって、触媒元素の導入による結晶成長の方向と、レーザー照射による溶融固化による結晶成長の方向とは、概略垂直になっていることが望ましい。
【0081】
また、上記の方法により製造された半導体装置の活性領域は、レーザー光の照射による溶融固化結晶化での結晶成長方向に沿ってライン状に並んだ結晶粒群により構成されており、且つ、ライン状に並んだ結晶粒は、隣接するライン状の各結晶粒とほぼ同一な面方位を有している。このため、結晶粒界の影響を低減することができると共に、その結晶粒界における半導体キャリアに対するトラップ密度も低減され、トラップ準位のエネルギーも小さくすることができる。その結果、このような活性領域を有する半導体装置は、非常に高性能、且つ、高電流駆動能を有し、さらに、半導体素子間のばらつきが小さく、安定性に優れたものとすることができる。
【0082】
なお、図1において、結晶粒界は、セコエッチング法によりエッチングされる位置として示されており、また、結晶粒は、結晶粒界によって囲まれた領域として示している。さらに、結晶粒間の面方位及び結晶粒界での結晶方位の傾角は、EBSP法によって測定された値を示している。
【0083】
特表2000−505241号公報の方法によっても、見かけ上、同一方向に沿って並んだライン状の結晶粒群を得ることができる。しかし、この方法によって得られた半導体膜では、隣接する各結晶粒間の面方位に関連性がなく、それぞれが単独になっているため、キャリアに対する結晶粒界のトラップ密度が非常に大きくなり、ライン状の結晶粒を超えてキャリアが移動する半導体素子があると、その特性は著しく低下すると共に、素子間のばらつきが大きくなる。
【0084】
実際に、隣接するライン状結晶粒の面方位に相互の関連性がない場合には、そのライン方向に対してキャリアの移動方向が平行になるTFTと、垂直になるTFTとで、その電界効果移動度の差は、5倍程度の大きな差が生じる。これに対して、本発明の半導体装置では、同様に電界効果移動度に差異が見られるが、電界効果移動度の差は、1.5倍程度となり、上記のTFTよりもその差異が低減されている。また、本発明の半導体装置では、従来の半導体装置に比較して電界移動効果度が向上するため、従来の半導体装置に比較して、素子間の設計レイアウトに大きな制約を受けることがない。
【0085】
また、上記のようにして製造される本発明の半導体装置において、隣接する各ライン状の結晶粒間の面方位のずれが5°以内となっている。このため、結晶粒界部での連続性が保たれ、半導体キャリアに対する結晶粒界部におけるトラップ密度及びトラップ準位のエネルギーを、半導体素子の特性を大きく低下させることがない程度まで低減することができる。
【0086】
また、上記のようにして製造される本発明の半導体装置において、半導体装置の活性領域を構成するライン状の結晶粒群の結晶粒界は、原子レベルで連続的につながった状態となっている。このため、結晶粒界でのキャリアのトラップ密度及びエネルギー準位を最も小さいものとすることができる。本発明では、さらに、結晶粒界において、80%以上のケイ素原子が原子レベルで連続的につながっていることが分かっており、このことにより、特性のばらつき(電界効果移動度)を±5%以内に抑え、レーザー光の照射によるケイ素膜の溶融固化結晶化の方向と、半導体キャリアの移動方向とが90°異なっていても、電界効果移動度を2倍以下の差に抑えることができることが分かっている。
【0087】
さらに、各結晶粒間で原子レベルで格子が連続的につながるということは、隣接するライン状の結晶粒界が、小傾角粒界を構成していることを意味している。小傾角粒界では、平面的にみて結晶方位のずれが微小な回転角で生じている状態になっており、格子自体の並びは、結晶粒界では、小さな角度で回転している(屈折している)が、結晶粒界で隣接する結晶粒の格子同士はつながっている状態である。このような状態になっていれば、結晶粒界でのキャリアのトラップ密度及びエネルギー準位を最も小さくすることができ、その結果、半導体装置の高速特性を最大限に高めることができると共に、各素子間における特性のばらつきを最小にすることができる。さらに、このときの隣接するライン状の結晶粒間の小傾角結晶粒界は、その回転角が5°以内になっている。このため、半導体キャリアに対する結晶粒界部におけるトラップ密度及びトラップ準位のエネルギーを、半導体装置の特性を大きく低下させることがない程度まで低減することができる。
【0088】
また、本発明の半導体装置においては、活性領域でのキャリアの移動方向と、この活性領域を構成する結晶性ケイ素膜における概略一方向沿って並んだライン状の結晶粒のライン方向とが、概略平行となるように半導体装置を構成することが望ましい。このようにして半導体装置を製造すれば、特に高いキャリア移動度が求められる素子に対して、キャリアに対する結晶粒界の影響を極力排除することができる。ただし、本発明の半導体装置では、上記のようにライン方向とキャリアの移動方向とが平行とならない場合でも、従来の半導体装置と比較すれば、非常に高い移動度が得られる。したがって、本発明の半導体装置は、設計レイアウトの自由度を大きくすることができる。
【0089】
また、本発明の半導体装置は、隣接するライン状の結晶粒の面方位を制御するために、非晶質ケイ素膜に結晶化を促進する触媒元素を導入している。このような結晶化を促進する触媒元素としては、Ni、Co、Fe、Pd、Pt、Cu、Au等のうち一種、または複数種を用いることができ、いずれを用いても、微量により非晶質のケイ素膜の結晶化を促進することができる。
【0090】
ただし、触媒元素は、非晶質ケイ素膜中においてシリサイド化することにより結晶成長を促進するため、触媒元素のシリサイド化合物における格子定数が単結晶ケイ素の格子定数に近似していることが好ましい。Niは2原子のSiとシリサイド化合物であるNiSi2を形成する。NiSi2は、蛍石型の結晶構造を有し、その結晶構造は、単結晶ケイ素のダイヤモンド構造と非常に類似している。しかも、5.430Åの格子定数を有するダイヤモンド構造の結晶ケイ素に対して、NiSi2は、その格子定数が5.406Åであり、シリコンの格子定数に最も近くなっている。したがって、NiSi2は、非晶質ケイ素膜の結晶化に際して、最も優れた鋳型となり、非晶質ケイ素膜の結晶化が最も促進されるため、Niが触媒元素として好適である。
【0091】
本発明の半導体装置を製造する際には、まず、非晶質ケイ素膜を触媒元素により横方向に固相結晶化する工程を行うので、半導体装置の活性領域における能動(チャネル)領域には、触媒元素が含まれることとなる。半導体装置の活性領域に含まれるニッケルの濃度が、5×1017atom/cm3を超えると、ニッケルシリサイドとして能動領域中に存在する領域が多くなり、半導体装置の特性に悪影響を及ぼす。また、ニッケルの濃度が、1×1016atom/cm3より少なくなると、ニッケルの導入による触媒効果を十分に得ることができず、結晶粒の面方位に対して十分に制御することができない。したがって、ニッケルは、1×1016〜5×1017atom/cm3の濃度になるように導入することが望ましい。
【0092】
また、ライン状またはストライプ状に形成された触媒元素を導入するための触媒元素導入領域の幅は、1μmに満たない場合には、横方向の結晶成長に必要な濃度の触媒元素を導入することが容易ではなく、逆に、15μmを超えた場合には、導入された触媒元素が横方向の結晶成長に効率的に作用せず、導入領域に残留するものが発生し、高濃度領域からの後のレーザー走査でのオートドーピング、下地膜へのエッチングダメージ、TFT特性への影響等の様々な問題が生じる。したがって、触媒元素導入領域の幅は、1〜15μmに設定することが好ましい。
【0093】
本発明の半導体装置を製造する場合において、少なくとも第1段目のパルスレーザー光照射は、触媒元素により横方向に結晶成長させた結晶性ケイ素膜に対して照射されるが、後に半導体装置の活性領域となる領域は、触媒元素による結晶化領域からレーザー光を照射して結晶化された領域を用いて形成するような方法が有効である。
【0094】
触媒元素は、ニッケル等の遷移金属を主とする金属元素であり、このような触媒元素が半導体膜中に存在することは、半導体装置の信頼性や電気的安定性を阻害するものであり、好ましいことではない。特に、これらの触媒元素がシリサイドとして存在していると、TFTにおいてオフ動作時のリーク電流増大という大きな問題を引き起こす。そこで、上述のような方法により半導体装置を製造することによって、種結晶となる結晶を成長させる場合にのみ触媒元素を効率的に利用し、実際の半導体装置の活性領域には、触媒元素による結晶化領域に該当しない領域(パルスレーザー光により種結晶の結晶性を反映して成長された領域)を用いれば、半導体装置の活性領域に残留する触媒元素の量を極力低減することができ、半導体装置の信頼性を向上させることができる。
【0095】
また、本発明の半導体装置を製造する場合に、触媒元素を選択的に導入することにより横方向に固相成長させた結晶性のケイ素膜に、レーザー光をパルス的にまたは連続的に照射しながら、基板に対してレーザー光を一方向に走査させることにより、前段のパルス照射により結晶化された領域の結晶性を反映して順次再結晶化させることにより高性能な半導体素子を製造しており、この工程が最も重要なプロセスとなっている。特に、パルスレーザー光の走査ピッチを、パルスレーザー光を照射する際に溶融する領域が隣接している非溶融領域の結晶性を反映して再結晶化できる長さ以上になっている場合には、通常のレーザー光照射により見られるランダムな結晶核による領域が形成されて、通常のグレイン状の結晶粒が形成されるため、パルスレーザー光の走査ピッチは、パルスレーザー光を照射する際に溶融する領域が隣接する領域が隣接する非溶融領域の結晶性を反映して再結晶化できる長さ以下にする必要がある。このような長さにすることにより、結晶粒はその成長方向に沿ってライン状に形成される。
【0096】
図2は、本発明の半導体装置を製造する場合において、レーザー光の照射によるケイ素膜の溶融固化過程に使用されるレーザーアニール装置を示す概略図である。
【0097】
このレーザーアニール装置は、所定の強度のレーザー光Dを発振するレーザー発振器21を有している。このレーザー発振器21から側方に発振されたレーザー光Dは、ミラー22により反射されて、基板の上方に設置されたホモジナイザー23に導かれる。そして、このホモジナイザー23にて、一方向に沿った長尺形状のレーザー光Eが形成される。このホモジナイザー23と基板との間には、長尺形状のレーザー光Eを所望の強度プロファイルにする遮蔽マスク24が設けられている。この遮蔽マスク24は、レーザー光Eの強度プロファイルにおけるトップ付近の部分のみを透過させる開口24aを有しており、遮蔽マスク24の開口24aを透過するレーザー光Fが、基板上に照射される。
【0098】
本発明では、パルスレーザー光により再結晶化する場合、前段のパルス照射により再結晶化された領域の結晶性を反映してケイ素膜を順次再結晶化させるものであるため、レーザー光の強度プロファイルが一般的なガウシアン形状のようになだらかに低下しているプロファイルとなっていれば、前段のパルスレーザー照射から結晶化された領域から徐々にレーザーエネルギーが上昇する状態となるため、再結晶化に求められるエネルギーが、前段のパルスで結晶化された領域の結晶近傍で得られない。したがって、このような強度プロファイルでは、再結晶化に求められるよりも低いパワー領域が必ず存在するため、前段のパルス照射で結晶化された領域の結晶性を引き継ぐことができず、結晶性の悪い領域として残り、十分な特性を得ることができない。このため、結晶性ケイ素膜上に照射するパルスレーザー光のビーム強度は、パルスレーザー光が走査される方向に対して少なくとも反対側の強度ファイルが、一定の強度から0まで急激に低下するような短矩形的な形状になっていることが望ましい。
【0099】
上記のレーザーアニール装置では、このようなパルスレーザー光のビーム強度プロファイルを実現するために、パルスレーザー光の走査方向に対して、少なくとも反対側の一部を遮蔽マスク24によって機械的にマスク等して、反対側のパルスレーザー光の強度ファイルが一定の強度から0まで急激に低下するようにしている。このため、レーザーアニール装置の光学系を大幅に変更することなく、簡便に所望の強度プロファイルを実現することができる。また、上記の遮蔽マスクによって、パルスレーザー光の照射領域を調整することが容易となる。
【0100】
図3は、ホモジナイザー24から照射されるパルスレーザー光Eの強度プロファイルと、遮蔽マスク24の開口24aを透過して基板上に照射されるパルスレーザー光Fの強度プロファイルを示す説明図である。
【0101】
ホモジナイザー24により長尺形状に成形されたパルスレーザー光Eは、図3に示すように、その強度プロファイル31がガウシアン形状となっているが、遮蔽マスク24を透過したパルスレーザー光Fは、遮蔽マスク24によってそのトップ付近のエネルギーの高い部分のみが開口24aを透過し、エネルギーが低くなっている裾の部分は遮蔽マスク24によってカットされて、急激に強度が0からトップに立ち上がるトップハット状の強度プロファイル32となっている。なお、遮蔽マスク24は、他の位置に設置されていてもよく、その形状を変更して用いてもよい。図3では、強度プロファイルの両端部分が急激な強度勾配となるプロファイルとなっているが、走査方向に対して反対側が急激に立ち上がる強度プロファイルとなっていればよい。
【0102】
パルスレーザー光を照射する際のパルスレーザー光の走査ピッチは、1.5μm以下であれば、隣接している非溶融領域の結晶性を反映して再結晶化できることが分かっている。また、パルスレーザー光の照射幅が0.1μm以上であれば、レーザー照射条件に大きな制限が課されない。したがって、パルスレーザー光の走査ピッチは、0.1〜1.5μmの範囲であることが望ましい。ただし、パルスレーザー光を照射する工程におけるスループット(時間当たりの処理能力)を考慮すると、上記の範囲内において大きく設定するほど好ましい。
【0103】
また、この場合のパルスレーザー光の結晶性ケイ素膜表面に照射されるビーム形状としては、走査方法に、走査ピッチ以上の長さを有していれば十分であり、また、走査方向に対して垂直な方向の長さを長くとれば、一度のパルスレーザー光の走査により広範囲の領域にわたって結晶化を行うことができるため、図1(b)及び(c)に示すように、パルスレーザー光の走査方向に対して垂直な方向に長い概略長尺矩形形状に形成されることが望ましい。このようにすれば、パルスレーザーを照射するためのレーザー光のトータルパワーを低減することができ、一度のパルスレーザーの照射により広範囲の結晶化を行えるため、本工程における処理時間を大幅に短縮することができる。
【0104】
パルスレーザー光の強度は、小さければケイ素膜が十分に溶融されず、触媒元素による固相結晶化後に存在する結晶欠陥を十分に改善することができない。本発明では、隣接する非溶融領域の結晶状態を反映してケイ素膜を結晶化しているため、少なくともパルスレーザー光が照射された結晶性ケイ素膜の領域の全体にわたって溶融するような強度範囲にして照射する必要がある。具体的には、波長400nm以下のエキシマレーザー光が最も適している。このような波長400nm以下のパルスレーザーを照射するエキシマレーザーを用いれば、ケイ素膜に対する吸収係数が極めて高く、且つ、ガラス基板に対して熱的ダメージを与えることがなく、ケイ素膜のみを瞬時に加熱することができる。また、エキシマレーザー光は、発振出力が大きく、大面積基板を処理するのに適している。このようなエキシマレーザーのうち、特に、波長308nmのXeClエキシマレーザー光は、その出力が大きいため、基板への光照射時のビームサイズを大きくでき、大面積基板に対応しやすく、さらに、出力が比較的安定しているため、結晶性ケイ素膜の量産化を図る上で、最も望ましい。
【0105】
さらに、このレーザー光を用いる場合、ケイ素膜表面に対してレーザー光の表面エネルギー密度が200mJ/cm3より小さくなると、結晶性ケイ素膜が膜全体にわたって十分に溶融されず、触媒元素による固化結晶後に存在する結晶欠陥を十分に改善することができない。また、600mJ/cm3を超えると、ケイ素膜のアブレーション(気化)が生じ、ケイ素膜の膜飛びが発生するおそれがある。このため、ケイ素膜表面に対するレーザー光の表面エネルギー密度は、200〜600mJ/cm3となるようにして、パルスレーザー光を照射することが好ましい。
【0106】
図4は、基板に対してレーザー光を照射する他のレーザーアニール装置を示す概略図である。このレーザーアニール装置では、複数のライン状の開口41aを形成した遮蔽マスク41を基板101とホモジナイザー(図4において図示せず)との間に設け、パルスレーザー光を照射する場合、1回のパルスレーザー光の照射時に、同時に複数の領域を結晶化する。このような遮蔽マスク41に複数の開口41aを形成すれば、ホモジナイザー41から照射されるパルスレーザー光Gが、遮蔽マスク41を介して複数の長尺形状のパルスレーザー光Hに成形されて、基板の複数箇所にパルスレーザー光Iが照射される。
【0107】
半導体装置のキャリアの流れる方向(チャネル方向)とレーザー光の走査方向とが概略平行になるようにして半導体装置を製造すれば、半導体装置の活性領域でのキャリアの移動方向と、活性領域となる結晶性ケイ素膜のライン状の結晶粒のライン方向とが、概略平行になるため、キャリアに対する結晶粒界の影響を極力排除することができる。したがって、このように半導体装置に使用される活性領域を設計すれば、電流駆動能力に優れた半導体素子が得られる。
【0108】
また、本発明の半導体装置を製造する場合、触媒元素を導入して非晶質ケイ素膜を、横方向に結晶化する工程を含んでいる。結晶化を促進する触媒元素は、前述のように金属類を主としており、このような元素が半導体中に多量に残留していることは、半導体素子を用いた装置の信頼性や電気的安定性を阻害するため、好ましいことではない。そこで、触媒元素を非晶質ケイ素膜の結晶化に利用した後、このケイ素膜中に残存する触媒元素の大部分を、半導体素子領域以外の領域に移動させることにより、残存する触媒元素の低減が図られる。具体的には、少なくとも後に半導体装置の能動(チャネル)領域となる領域以外のケイ素膜の領域に、5族Bから選ばれた元素を導入し、加熱処理する工程を行う方法が有効である。これにより、結晶成長を促進した触媒元素は、5族Bから選ばれた元素が導入された領域に移動し、結果として半導体装置の能動(チャネル)領域中の触媒元素の残存量を大幅に低減することができる。この方法は、半導体特性に対して悪影響を及ぼすシリサイド状態の触媒元素に、特に有効である。そして、5族B元素が導入されて触媒元素が導入された領域を除去して、最終的な半導体素子領域を形成すれば、基板上には触媒元素の高濃度領域は残らない。
【0109】
この場合、本発明の半導体装置では、レーザー光の走査方向に沿って、概略一方向に沿って並んだライン状の結晶粒が形成されており、異なる結晶粒間にわたって触媒元素を移動させるよりも、同一の結晶粒内に触媒元素を移動させるほうが触媒元素の移動効率が良好になるため、触媒元素を、レーザー光の走査方向に沿って並んだライン状の結晶粒の方向に沿って移動させるために5族Bから選ばれた元素が導入された領域に触媒元素を移動させる移動方向は、レーザー光を照射する際の走査方向と概略平行になるようにすることが望ましい。このようにすれば、結果的に、半導体装置の能動(チャネル)領域における触媒元素の残留量を大きく低減することができる。
【0110】
ここで、5族Bから選ばれる元素としては、P、N、As、Sb、Biの少なくとも一種の元素を用いることができる。これらから選ばれた一種または複数種の元素を用いれば、半導体膜中に含まれた触媒元素を効率的に移動させることができる。このような触媒元素を移動させる際のメカニズムに関しては、未だ詳細な知見は得られていないが、上記元素の中でも、Pが最も効果が高いことが分かっている。
【0111】
図15は、上記本発明の半導体装置の微細構造を示す写真代用写真であり、矢印400は、レーザー光の走査方向を示している。このように、本発明の半導体装置では、結晶粒401がレーザー光の走査方向に長く、ライン状になっており、この間に形成される結晶粒界402が、レーザー走査方向に沿って形成されている。この結晶粒401間の結晶粒界402は、セコエッチングにより顕在化される粒界であり、結晶粒界402が見られるにもかかわらず、隣接する結晶粒401間の面方位は、ほぼ同一となっている。
【0112】
以下、本発明の半導体素子の製造方法を用いた具体的な実施例について説明する。
【0113】
(実施例1)
本実施例1では、アクティブマトリクス型の液晶表示装置の周辺駆動回路、一般の薄膜集積回路等に用いられる、Nチャネル型TFTとPチャネル型TFTを相補的に構成したCMOS構造を有する回路をガラス基板上に製造する工程について説明する。
【0114】
図5(a)〜(d)は、それぞれ、本実施例1のN型TFTとP型TFTとを相補的に構成したCMOS構造を製造する工程を工程毎に説明する半導体装置の平面図である。
【0115】
図6(a)〜(c)は、それぞれ、図5(a)の構造を製造する工程を工程毎に説明しており、図5(a)のA−A’線に沿う断面図を示している。図7(a)〜(g)は、それぞれ、図5(b)〜(d)に示す構造を製造する工程をその工程毎に説明しており、図5(b)〜(d)のB−B’線に沿う断面図を示している。
【0116】
本実施例1のCMOS構造を製造する場合には、まず、図6(a)に示すように、後の工程によりガラス基板から不純物が拡散することを防止するため、ガラス基板101上に、例えば、スパッタリング法あるいはプラズマCVD法によって300〜500nm程度の膜厚を有する酸化ケイ素からなる下地膜102を形成する。次に、プラズマCVD法を用いて、厚さ20〜80nm、例えば50nmの厚さに真性(I型)の非晶質ケイ素膜(a−Si膜)103を成膜する。本実施例1では、平行平板式のプラズマCVD装置を用い、材料ガスとして、SiH4ガス及びH2ガスを用いた。そして、RFパワーのパワー密度を10〜200mW/cm2、例えば、80mW・cm2としてプラズマを発生させた。このときの基板の加熱温度は、400℃以下であることが望ましく、本実施例では、300℃とした。
【0117】
次いで、a−Si膜103上の全面にわたって酸化ケイ素膜または窒化ケイ素膜等の絶縁性薄膜を堆積した後、パターニングすることによりマスク104を形成する。本実施例では、a−Si膜103上に、TEOS(Tetra Ethoxy Ortho Silicate)を原料として、酸素共存下でRFプラズマCVD法により分解・堆積することにより酸化ケイ素膜を堆積した。この場合の酸化ケイ素膜の膜厚は、100〜400nmの範囲であることが望ましく、本実施例では、酸化ケイ素膜の膜厚を150nmとした。このマスク104に形成されたスルーホールによって、図2(a)に示すように、a−Si膜103が露呈した領域100がスリット状に形成され、領域100以外の部分はマスク104によってa−Si膜103が露呈していない状態になっている。この場合、a−Si膜103が露呈している各領域100のライン幅Lは、1〜15μmの範囲に設定されていることが望ましく、本実施例1では、領域100のライン幅Lを10μmとした。
【0118】
次に、a−Si膜103及びマスク104の表面上に微量のニッケル105を添加する。添加されるニッケル105として、純ニッケル(99.0%以上)のターゲットを用い、DCスパッタリング法によりニッケルを添加した。具体的には、DCパワーを50W程度の極低パワーとして、基板を2000mm/minの高速回転した状態で、スパッタリング処理を行なった。本実施例では、このスパッタリング処理に用いられるガスとして、アルゴンを用い、スパッタリング時のガス圧力を10Pa以上の高圧条件として、極低濃度条件下でのニッケルのスパッタリングを行なった。スパッタリングされたニッケル105は、図6(a)では、図面を見やすくするため薄膜状として表示しているが、実際には、単原子層程度またはそれ以下の状態に形成されている。実際に、DCパワーを60W、アルゴンガス圧を18Paの条件としてスパッタリングを行なったところ、領域100で露呈しているa−Si膜103上のニッケル濃度は、6×1013atoms/cm2程度(TRIXRF測定値)となった。
【0119】
次に、図6(b)に示すように、ニッケルが低濃度にスパッタされた状態で、不活性ガス雰囲気下、例えば、窒素ガス雰囲気下で、加熱温度を530〜600℃、例えば、580℃として、11時間にわたってアニールする。
【0120】
この際、ニッケルがa−Si膜103の表面上に添加された領域100では、a−Si膜103表面に存在するニッケル105のシリサイド化が起こり、この領域100において、シリサイドを核として結晶成長した領域103aが形成される。そして、引き続いて、領域103aの周辺領域において、図5(a)及び図6(b)のそれぞれにおいて矢印Jで示すように、領域103aから横方向(基板に平行な方向)に結晶が成長して、横方向に結晶が成長した領域103bが形成される。
【0121】
このように横方向に結晶成長した結晶性ケイ素膜の領域103bは、隣接する他の領域103aより成長した結晶性ケイ素膜の領域103bとぶつかり合って結晶成長が終了し、両方向から結晶成長した結晶性ケイ素膜同士がぶつかり合った部分に結晶境界103cが形成される。
【0122】
横方向に結晶成長した領域103bには、図5(a)に示すように、結晶の成長方向に沿って面方位がそれぞれ揃ったドメイン103dが形成される。図5(a)中の点線103eは、各ドメイン103dを形成するドメイン境界を示しており、このドメイン境界103eで囲まれた領域が、一つのドメインとなっている。この場合、マスク104上にスパッタされたニッケル105は、マスク104によってマスクされるために下層のa−Si膜103には到達せず、a−Si膜103の結晶化には、領域100にて露呈されたa−Si膜103上に添加されたニッケル105のみが関与する。このような横方向に結晶成長した結晶性ケイ素膜中のニッケル濃度は、5×1017〜1×1018atom/cm3程度であり、直接ニッケルが添加されて結晶成長した領域103a中のニッケル濃度は、1×1019atoms/cm3程度であった。また、上記の結晶成長に際し、矢印Jで示される基板と平行な方向の結晶成長された長さは、最長の部分で130μm程度であった。
【0123】
次に、図6(c)に示すように、マスク104をエッチング除去する。本実施例1では、エッチャントとしては、下層のケイ素膜103とで十分なエッチングの選択性がある1:10バッファードフッ酸(BHF)を用いたウエットエッチングによりマスク104を除去した。
【0124】
次に、図5(b)及び図7(a)に示すライン状の領域107にパルスレーザー光Kを照射して、この領域107の結晶性ケイ素膜を溶融状態とする。溶融されたケイ素膜は、その直後に、再結晶化される。
【0125】
このときのレーザー光として、本実施例1では、XeClエキシマレーザー(波長308nm、パルス幅40nsec)を用い、照射時に基板を200〜459℃、例えば400℃に加熱し、エネルギー密度200〜600mJ/cm3、例えば400mJ/cm3で照射する照射条件とした。
【0126】
パルスレーザー光を照射すると照射された領域107のケイ素膜が瞬間的に溶融した後、パルスレーザー光が照射される領域107に対する周辺の非照射領域から、図5(b)で矢印Mで示す方向に再結晶化する。このとき、隣接する非照射領域103bのケイ素結晶が種結晶となり、その結晶性を反映して、矢印Mで示す横方向に結晶成長した結晶性ケイ素膜103f及び103hが領域107の両端側から形成される。中央部103gは、矢印M方向の結晶成長が始まる前に過冷却状態となってランダムに結晶核が発生して結晶化した領域となっている。本実施例では、矢印Mで示される横方向への結晶成長距離は、1.5μm程度であった。
【0127】
ここで、本実施例1では、図4に示すレーザーアニール装置を用いてパルスレーザー光を照射した。このときの遮蔽マスクに形成された開口は、10μm×5mmの大きさとした。したがって、ガラス基板101上の領域103b上に照射されるレーザー光Kの領域107も、10μm×5mmの長尺矩形状となる。
【0128】
図5及び図7では、遮蔽マスク41に複数形成された開口41aのうちの一つから照射されるパルスレーザー光によってケイ素膜が固化される場合について説明した。
【0129】
そして、図4に示すように、パルスレーザー光Kが照射された状態で、ガラス基板101をC’の方向に一定速度にて移動させることにより、ガラス基板101に対するパルスレーザー光Kの走査が行なわれる。このときのパルスレーザー光が照射されないパルス時間においてガラス基板101の移動距離が走査ピッチPとなる。本実施例では、ガラス基板101のC’方向への移動速度と、パルスレーザー光Kの発振周波数により、走査ピッチPが規定される。図4に示すレーザーアニール装置では、ガラス基板101を移動させるので、ガラス基板101から見た場合には、パルスレーザー光Kの走査方向とガラス基板101の移動方向Cとは逆方向になる。
【0130】
図5(c)は、2回目のパルスレーザー光を照射したときのガラス基板101の状態を示している。2回目のパルスレーザー光が照射される領域107’は、1回目のパルスレーザー光Kの照射から矢印Cの方向に走査ピッチPだけ走査されて、図5(c)に示すように、1回目の照射領域から走査ピッチPだけ下方にずれた領域107’にパルスレーザー光Kが照射される。
【0131】
そして、パルスレーザー光Kが照射された領域107’が溶融された後、隣接する非照射領域の結晶性を反映して矢印M’の方向に沿って再結晶化する。その結果、横方向に再結晶化した一対の領域103f’及び103h’と、その中央部においてランダムな核発生により結晶化した領域103g’が形成される。このとき、走査方向Cとは反対側の領域103f’は、1回目のパルスレーザー光の照射により結晶化された領域103fの結晶を引き継ぐように結晶化され、この領域103f’は、領域103fが走査方向Cに結晶成長が延長した状態となったほぼ単結晶の領域103iを形成する。
【0132】
このように、パルスレーザ光Kの照射を図中矢印Cで示す方向に走査ピッチPにて順次走査していけば、図5(d)及び図7(b)に示すように、ほぼ単結晶状態となった領域103iをさらに延長して、広範囲にわたって単結晶領域が形成される。
【0133】
本実施例1では、パルスレーザー光の発振周波数を200Hzとし、1回目のパルスレーザー光の照射と2回目のパルスレーザー光の照射との間の時間間隔を、5msecとした。また、パルスレーザー光の走査ピッチPとしては、0.1〜1.5μmの範囲において、例えば、0.5μmとした。このとき、パルスレーザー光の走査方向に対するレーザービームの幅を10μmとすると、領域103bの任意の一点においては、計20回のパルスレーザー照射が行われることになる。しかし、この場合、最終回のパルスレーザー光の照射時にて結晶化されたときの結晶状態を反映して領域103iの結晶状態が規定されるので、最終回のパルスレーザー光の照射が最も重要となる。
【0134】
このようにして形成された領域103iは、ミクロ的に見るとパルスレーザー光を照射する際の走査方向Cに沿った図5(d)及び図7(b)でNにて示すライン状の結晶粒を構成している。この結晶粒は、EBSP法を用いた2次元的な結晶面方位の観察によると、それぞれのライン状の結晶粒は独立ではなく、ほぼ同一の面方位で並列した、ほぼ単結晶状態となっており、ライン状結晶粒の粒界部では、5°以内の小傾角粒界を形成している。また、格子の連続性もほぼ保たれており、各粒界部において80%以上の原子がつながっている状態となっている。
【0135】
次に、図7(f)に示すように、ほぼ単結晶状態に結晶化された領域103iを用いて、不要な部分のケイ素膜を除去することにより素子間分離を行い、後にN型TFTの活性領域となる結晶性ケイ素膜111n及び後にP型TFTの活性領域となる、所望の島状の形状の結晶性ケイ素膜111pを形成する。本実施例1では、この結晶性ケイ素膜111n及び111pを、後のTFTのキャリアの移動方向と、レーザー光走査による結晶の成長方向とが概略平行になるように形成した。
【0136】
次に、図7(d)に示すように、活性領域となる結晶性ケイ素膜111n及び111p上をそれぞれ覆うように、20〜150nmの膜厚、例えば、100nmの膜厚にゲート絶縁膜である酸化ケイ素膜112を成膜する。この酸化ケイ素膜112の形成には、本実施例1では、TEOSを原料として、酸素共存下に基板温度を150〜600℃、好ましくは、300〜450℃に加温して、RFプラズマCVD法により堆積した。続いて、スパッタリング法によって、酸化ケイ素膜112上に高融点メタルを堆積し、これをパターニングして、結晶性ケイ素膜103上の所定部分に位置するゲート電極113を形成する。ゲート電極113を形成するために用いられる高融点メタルとしては、タンタル(Ta)、タングステン(W)が望ましい。本実施例1では、微量の窒素が添加されたTaと純Taとを積層した2層構造物を用い、2層合わせた厚さが300〜600nm、例えば450nmになるようにゲート電極113を形成した。
【0137】
続いて、イオンドーピング法を用いて、リン(P)115を注入する。この場合、ゲート電極113がマスクとなり、ゲート電極113の下の部分の結晶性ケイ素膜111n及び111p中には、リン115は注入されない。本実施例1では、リン115をドーピングするドーピングガスとしてフォスフィン(PH3)を用い、ドーピング条件としては、加速電圧を60〜90kV、例えば80kVとし、ドーズ量を2×1015〜8×1015cm-2、例えば、5×1015cm-2とした。
【0138】
この工程により、ゲート電極113にマスクされてリン115が注入されない結晶性ケイ素膜111n及び111pの領域は、後の工程を経てTFTのチャネル領域118n及び118pとなる。また、ゲート電極113にマスクされずにリン115が注入された結晶性ケイ素膜111n及び111pの領域は、後の工程を経てTFTのソース領域119n、119p及びドレイン領域120n、120pとなる。この工程では、リン115が注入されたことにより、Nチャネル型TFTにおけるN型の不純物領域となる。すなわち、この工程では、Nチャネル型TFTに相補的に設置されるPチャネル型TFTにおいても、ソース/ドレイン領域にリン115が注入されており、N型の不純物領域119n’、120n’となっている。
【0139】
次に、図7(e)に示すように、フォトリソグラフィ工程により、N型チャネルTFTとなる結晶性ケイ素膜111n上のゲート絶縁膜112及びゲート電極113n上を覆うフォトレジスト121を設け、P型の不純物が注入されないための選択ドーピング用のマスクとする。
【0140】
そして、この状態で、イオンドーピング法によって、ホウ素116を注入する。本実施例1では、ホウ素116を注入するためのドーピングガスとして、ジボラン(B26)を用い、1×1016〜5×1016cm-2、例えば2×1016cm-2の高ドーズ量にて、40〜80kV、例えば、65kVの加速電圧を印加することによりドーピングを行った。
【0141】
この工程において、ゲート電極113pの下の部分の結晶性ケイ素膜111p中には、ゲート電極113pがマスクとなるためホウ素116は注入されない。また、ゲート電極113pが形成されていない領域の結晶性ケイ素膜111p中には、ゲート絶縁膜112越しにホウ素116がドーピングされる。この結果、先の工程でN型の不純物であるリンが注入されてN型になっているソース領域119n’及びドレイン領域120n’は、過剰なホウ素116が注入されることにより、所謂カウンタードーピングがなされる結果、特性が反転し、P型不純物領域119p及び120pとなる。このようにして、Nチャネル型TFTとPチャネル型TFTを、それぞれ同一基板上に形成することができる。
【0142】
次に、図7(f)に示すように、選択ドーピングのためのマスクとして設けられたフォトレジスト121を除去した後、不活性雰囲気下、例えば、窒素雰囲気下にて、500〜600℃の温度条件として、数時間〜数十時間にわたる加熱処理を行うことにより、N型及びP型のそれぞれのTFTのソース/ドレイン領域に含まれるリンにより、この領域に含まれるニッケルをトラップする。そして、図7(f)に矢印122qに示すように、チャネル領域に存在しているニッケルを隣接するソース領域119n、119p及びドレイン領域120n、120pにそれぞれ移動させる。この結果、チャネル領域に存在するニッケルの濃度を大幅に低減することができる。
【0143】
ここで、各TFTは、図5(d)に示す方向になるように配置した。すなわち、パルスレーザー光を照射する際のパルスレーザー光の走査方向Cと、ニッケルを移動させる方向Qとが概略平行となるようする。このようにTFTを配置にすることにより、チャネル領域内のライン状結晶の結晶粒の方向Nと、ニッケルの移動方向Qとが同方向となり、ソース領域及びドレイン領域へのニッケルの移動が、異なる結晶粒界を超えることなく行なわれる。その結果、ニッケルの移動効率が向上し、チャネル領域内のニッケルの残存量を大幅に低減することができる。
【0144】
このときのチャネル領域中に残存するニッケルの濃度を二次イオン質量分析法(SIMS)により測定すると、この工程を行なう前に5×1017〜1×1018atoms/cm3程度であったチャネル領域内のニッケルの濃度は、5×1016atoms/cm3程度にまで低減された。
【0145】
一方、この加熱処理によって、ソース領域及びドレイン領域の活性化が同時に行なわれる。この工程により製造されたN型不純物領域のシート抵抗値は、0.5〜1kΩ/□、P型不純物領域119p、120pのシート抵抗値は、1〜2kΩ/□となった。さらには、この加熱処理工程により、ゲート絶縁膜の焼成処理が同時に行なわれ、ゲート絶縁膜自体のバルク特性及び結晶性ケイ素膜とゲート絶縁膜との間の界面特性の向上が図られる。
【0146】
次に、図7(g)に示すように、層間絶縁膜123として、900nmの膜厚の酸化ケイ素膜をプラズマCVD法を用いて形成する。そして、層間絶縁膜123のそれぞれのTFTの結晶性ケイ素膜上のソース領域119n、119p及びドレイン領域120n、120pに該当する部分に、それぞれコンタクトホール121を形成する。層間絶縁膜123に形成されたコンタクトホール121には、金属材料、例えば、窒化チタンとアルミニウムとの二層膜によって、TFTのソース/ドレイン領域に電気的に接続される電極・配線124を形成する。その後、1気圧の水素雰囲気下、350℃の温度条件として、1時間にわたるアニールを行うことにより、Nチャネル型TFT125とPチャネル型TFT126とが完成する。さらに、必要に応じて、N型及びP型のTFT125及び126を保護するために、この上に窒化ケイ素膜等からなる保護膜を設けてもよい。
【0147】
以上説明した工程を経て得られるCMOS構造回路において、それぞれのTFTの電界効果移動度は、N型TFT125で450〜500cm2/Vs、P型TFT126で150〜200cm2/Vsという高い値が得られ、また、閾値電圧は、N型TFT125で1.0V程度、P型TFT126で−1.5V程度と非常に良好な特性が得られた。しかも、従来の結晶化方法により得られる半導体装置で問題となっている特性のばらつきについても、電界効果移動度で±10%程度、閾値電圧で±0.2V程度に抑えることができた。なお、以上の特性は、400mm×320mmの大きさの基板において30点の測定を行なうことによって得られたものである。
【0148】
また、触媒元素の残存が特に問題となるTFTのオフ領域でのリーク電流の増大及びばらつきについても、異常点がみられず、触媒元素を用いない場合と同程度のレベルにまで低減することができた。このため、製造歩留まりを大きく向上することができる。さらに、繰り返し測定、バイアスや温度ストレスによる耐久性試験を行なっても、特性劣化はほとんど見られず、従来の結晶化方法により得られたTFTに比較して信頼性が高く、電気特性が安定した回路が得られた。
【0149】
(実施例2)
本実施例2では、アクティブマトリクス型の液晶表示装置のドライバー回路、画素部分、薄膜集積回路に用いられる、Nチャネル型TFTをガラス基板上に製造する工程について説明する。
【0150】
図8は、本実施例2のN型TFTを製造する工程を説明するための半導体装置の平面図である。
【0151】
図9(a)〜(c)は、それぞれ、本実施例2のN型TFTを製造する工程を工程毎に説明しており、図8のA−A’線に沿う断面図を示している。また、図10(a)〜(d)は、それぞれ、本実施例2のN型TFTを製造する工程を工程毎に説明しており、図8のB−B’線に沿う断面図を示している。
【0152】
本実施例2のN型TFTを製造するには、まず、図9(a)に示すように、後の工程によりガラス基板201から不純物が拡散することを防止するため、ガラス基板201上に、例えば、スパッタリング法、あるいはプラズマCVD法によって、300〜500nm程度の膜厚を有する酸化ケイ素からなる下地膜202を形成する。次に、プラズマCVD法を用いて、厚さ20〜80nm、例えば、40nmの真性(I型)の非晶質ケイ素膜(a−Si膜)203を成膜する。
【0153】
次いで、a−Si膜203上の全面にわたって酸化ケイ素膜または窒化ケイ素膜等の絶縁性薄膜を堆積したマスク204を形成する。本実施例2では、a−Si膜203上にTEOS(Tetra Ethoxy Ortho Silicate)を原料として、酸素共存下でRFプラズマCVD法を用いて堆積することにより酸化ケイ素膜を堆積した。この場合の酸化ケイ素膜の膜厚は、100〜400nmの範囲であることが望ましく、本実施例2では、酸化ケイ素膜の膜厚を150nmとした。このマスク204には、スリット状のスルーホールが形成され、スルーホールが形成された領域200において、a−Si膜203が露呈される。このマスク204に形成されたスルーホールによって、図8に示すように、a−Si膜203が露呈した領域200がスリット状となる。領域200以外の部分はマスク204によってa−Si膜203が露呈していない状態になっている。この場合、a−Si膜203が露呈している各領域のライン幅Lは、1〜15μmの範囲に設定されていることが望ましく、本実施例2では、8μmとした。
【0154】
次に、a−Si膜203及びマスク204の表面上に微量のニッケル205を添加する。ニッケル205の添加は、ニッケル205を溶解した溶液をa−Si膜203及びマスク204上に保持し、スピナーによりニッケル溶液を基板上に延ばし乾燥させることにより行った。本実施例2では、溶質として酢酸ニッケル、溶媒としてエタノールを用い、溶液中のニッケル濃度が10ppmとなるように調整した。添加されたニッケル205の濃度は、全反射蛍光X線分析(TRXRF)法を用いた測定により、5×1013atoms/cm2程度であった。
【0155】
次に、図9(b)に示すように、この状態で、不活性ガス雰囲気下、例えば、窒素雰囲気下で、加熱温度を530〜600℃、例えば、580℃として、11時間にわたってアニールする。
【0156】
この際、ニッケル205がa−Si膜203の表面上に添加された領域では、a−Si膜203の表面に存在するニッケル205のシリサイド化が起こり、このシリサイドを核として、a−Si膜203が結晶化し、この領域200において、結晶性ケイ素膜の領域203aが形成される。そして、引き続いて、領域200の周辺領域において、矢印Rで示すように、領域200から横方向(基板に平行な方向)に結晶が成長した結晶性ケイ素膜の領域203bが形成される。また、領域203bの外側には、非晶質ケイ素膜が残った領域203dとして残っている。
【0157】
各領域200から横方向に結晶化が進むことにより、各領域200の略中央部分には、各領域から横方向に成長した結晶がぶつかり合った境界部203cが形成される。
【0158】
マスク上に添付されたニッケル205は、マスク204によってマスクされるために下層のa−Si膜203には到達せず、a−Si膜203の結晶化には関与しない。このような横方向に結晶成長した結晶性ケイ素膜の領域203b中のニッケル濃度は、5×1017〜1×1018atoms/cm3程度であり、直接、ニッケル205が添加されて結晶成長した結晶性ケイ素膜の領域203a中のニッケル濃度は、1×1019atoms/cm3程度であった。また、上記の結晶成長に際し、矢印Rで示されるガラス基板201と平行な方向の結晶成長された長さは、最長の部分で130μm程度であった。
【0159】
次に、図9(c)に示すように、マスク204をエッチング除去する。本実施例2では、エッチャントとしては、下層のケイ素膜203との間で十分なエッチングの選択性がある1:10のバッファードフッ酸(BHF)を用いたウエットエッチングによりマスク204を除去した。
【0160】
次に、図10(d)に示すように、領域200に直交する方向にライン状にパルスレーザー光を照射して、パルスレーザー光が照射された領域を溶融状態として、その後、再結晶化することにより結晶性ケイ素膜を形成する。
【0161】
このときのパルスレーザー光として、本実施例2では、XeClエキシマレーザー(波長308nm、パルス幅40nsec)を用い、パルスレーザー光の照射時に基板を200〜450℃、例えば400℃に加熱し、エネルギー密度を200〜600mJ/cm2、例えば400mJ/cm2で照射する照射条件とした。
【0162】
実施例2でも、実施例1と同様に、長尺形状のパルスレーザー光Sを図4中の矢印Uの方向に順次走査することにより、前段のパルスレーザー光Sの照射によって結晶化された領域の結晶性を引き継いだ領域203jの成長が行われる。
【0163】
実施例1の場合と異なっているのは、ニッケル205により横方向に結晶成長した領域203bを越えて、その外側の非晶質ケイ素膜領域203dにもパルスレーザー光Sの照射による結晶化が行われる点である。この場合にも、最初のパルスレーザー光Sの照射によるケイ素膜の溶融固化は、領域203bに対して行われるため、その際の結晶性を引き継いでその後のパルスレーザー光Sの照射によるケイ素膜の溶融固化が進むため、非晶質ケイ素膜となっている領域203cにおいても、高品質な結晶性ケイ素膜203jが形成される。
【0164】
本実施例2では、パルスレーザー光Sの走査ピッチ幅Pは、0.1〜1.5μm、例えば、0.5μmとした。また、パルスレーザー光Sの走査方向に対するレーザービーム光Sの幅を10μmとした。この場合、ケイ素膜上の任意の一点について、計20回のパルスレーザー光Sの照射が行われることになる。しかし、実際には、ケイ素膜上の各位置に対して複数回照射されるパルスレーザー光Sの照射のうち、最終回のパルスレーザー光Sの照射により、その前段のパルスレーザー光Sの照射により結晶化された隣接領域の結晶性を反映して結晶化されることから、最終回のパルスレーザー光Sの照射が結晶性ケイ素膜の結晶性を規定する上で最も重要である。
【0165】
このようなパルスレーザー光Sを順次走査することにより形成された領域203jは、パルスレーザー光の走査方向に沿ったライン状の結晶粒により構成されている。この結晶粒は、EBSP法を用いた2次元的な結晶面方位の観察によると、それぞれのライン状の結晶粒は、結晶粒界を挟んでほぼ同一の面方位となった、ほぼ単結晶状態となっており、ライン状の結晶粒の粒界部では、5°以内の小傾角粒界を形成している。
【0166】
次に、図10(c)に示すように、ほぼ単結晶状態に結晶化された領域203jを用いて、ニッケル205により成長された領域203bから形成されたほぼ単結晶状態となった領域203jを用い、他の不要な部分のケイ素膜を除去することにより素子間分離を行い、所望の島状に形成された結晶性ケイ素膜211を形成する。
【0167】
次に、図10(c)に示すように、活性領域となる結晶性ケイ素膜211上を覆うように、20〜150nmの膜厚、例えば、100nmの膜厚にゲート絶縁膜である酸化ケイ素膜212を成膜する。この酸化ケイ素膜212の形成には、本実施例2では、TFOSを原料として、酸素共存下に基板温度を150〜600℃、好ましくは、300〜450℃に加温して、RFプラズマCVD法により分解・堆積した。あるいは、TEOSを原料として、オゾンガス共存下に基板温度を350〜600℃、好ましくは400〜550℃に加温して、減圧CVD法もしくは常圧CVD法により、酸化ケイ素膜212を形成してもよい。酸化ケイ素膜212の成膜後、酸化ケイ素膜212自体のバルク特性、結晶性ケイ素膜211と酸化ケイ素膜212との界面特性を向上するために、不活性ガス雰囲気下で、400〜600℃の温度条件で、1〜4時間にわたる熱処理を行った。続いて、スパッタリング法によって、400〜800nmの膜厚、例えば、600nmの膜厚にアルミニウムを成膜し、これをパターニングして、結晶性ケイ素膜212上となる所定の部分に位置するゲート電極213を形成する。次いで、このアルミニウムからなるゲート電極213の表面を陽極酸化することにより、表面上に酸化物層214を形成する。この陽極酸化は、酒石酸が1〜5%含まれたエチレングリコール溶液中で、最初に一定電流を流した後に220Vまで電圧を上げ、その状態で1時間保持することにより得られる。得られた酸化物層214の厚さは200nmであった。なお、この酸化物層214は、後のイオンドーピング工程において、オフセットゲート電極を形成する厚さとなるため、オフセットゲート領域の長さを上記の陽極酸化工程により決定することができる。
【0168】
続いて、イオンドーピング法を用いて、不純物であるリンを注入する。この場合、酸化ケイ素膜212上に形成されたゲート電極213及び酸化物層214がマスクとなり、ゲート電極213の下の部分に該当する結晶性ケイ素膜211中にはリンは注入されない。本実施例2では、リンをドーピングするドーピングガスとして、フォスフィン(PH3)を用い、ドーピング条件としては、加速電圧を60〜90kV、例えば、80kVとし、ドーズ量を1×1015〜8×1015cm-2、例えば2×1015cm-2とした。
【0169】
この工程により、ゲート電極213にマスクされてリンが注入されない結晶性ケイ素膜211の領域は、後にTFTのチャネル領域となる。また、ゲート電極213にマスクされずにリンが注入された結晶性ケイ素膜211の領域は、後にTFTのソース領域219及びドレイン領域220となる。この工程では、リンが注入されたことにより、Nチャネル型TFTにおけるN型の不純物領域が形成される。
【0170】
このとき、図8に示すようにTFTを配置することにより、TFTの動作に対して、キャリアが流れる方向(ソース領域219→ドレイン領域220の方向)と、チャネル領域218を構成するライン状の結晶粒のライン方向(成長方向T)とが、平行となっているため、より高い移動度を有するTFTが得られる。
【0171】
次に、図10(c)に示すように、レーザー光Vを照射してアニールを行うことにより、イオン注入した不純物を活性化すると同時に、上記の不純物の導入工程により結晶性が劣化した部分の結晶性を改善する。
【0172】
この際、レーザー光Vとしては、XeClエキシマレーザー(波長308nm、パルス幅40nsec)を用い、エネルギー密度を150〜400mJ/cm2、好ましくは200〜250mJ/cm2とした。このようにして形成されたN型不純物領域のシート抵抗は、200〜500Ω/□となった。
【0173】
次に、図10(d)に示すように、600nm程度の膜厚の酸化ケイ素膜あるいは窒化ケイ素膜を形成して層間絶縁膜223とする。層間絶縁膜223として酸化ケイ素膜を形成する場合は、TEOSを原料として、酸素共存下でのプラズマCVD法、もしくはオゾン共存下での減圧CVD法を用いることにより、段差被覆性に優れた良好な酸化ケイ素膜が形成される。また、層間絶縁膜223として窒化ケイ素膜を形成する場合は、SiH4及びNH3を原料ガスとしてプラズマCVD法を用いることにより窒化ケイ素膜が形成される。この窒化ケイ素膜は、活性領域とゲート絶縁膜との界面に水素原子を供給して、TFT特性を劣化させる不対結合手を低減することができる。
【0174】
次いで、層間絶縁膜223のTFTの結晶性ケイ素膜211上のソース領域219及びドレイン領域220に該当する部分に、これらの領域に到達するコンタクトホール223aを形成する。層間絶縁膜223に形成されたコンタクトホール223aには、金属材料、例えば、窒化チタンとアルミニウムとの二層膜によって、TFTのソース領域219及びドレイン領域220に電気的に接続される電極・配線224を形成する。窒化チタン膜は、アルミニウムが半導体層に拡散することを防止するためのバリア膜として設けられる。また、このTFTを液晶表示装置の画素スイッチング用等に用いる場合には、ドレイン電極220には、ITO等の透明導電膜からなる画素電極を用いればよい。さらに、このTFT225を薄膜集積回路等に用いる場合には、ゲート電極213上にもコンタクトホールを形成し、このコンタクトホールに必要とする配線を設ければよい。
【0175】
最後に、1気圧の水蒸気雰囲気下、350℃の温度条件として1時間にわたるアニールを行い、所望のTFT225を完成する。なお、TFT225を保護するために、さらに、窒化ケイ素膜等の保護膜を設けてもよい。
【0176】
以上説明した工程を経て製造されるTFT225は、電界効果移動度が450cm2/Vs程度、閾値電圧が1.0V程度となり、性能が著しく向上された。さらに、電界効果移動度で±10%程度、閾値電圧で±0.2V程度にそれぞれ抑えることができた。なお、以上の特性は、400mm×320mmの大きさの基板において、30点の測定を行うことによって得られたものである。
【0177】
また、上記特性は、TFTのキャリアの移動方向と、パルスレーザー光の照射の走査による結晶の成長方向とが、互いに平行になるように設計したTFTについて得られたものであるが、TFTのキャリアの移動方向と、結晶の成長方向とが互いに垂直方向になるように設計したTFTにおいても、電界効果移動度が350cm2/Vs程度、閾値電圧が1.2V程度となり、従来の方法により得られるTFTに比較して十分に高性能になり、また、基板内での特性のばらつきも同様に小さく抑えることができた。
【0178】
さらに、本実施例2のTFTは、繰り返し測定、バイアスや温度ストレスによる耐久性試験を行っても特性劣化はほとんどみられず、信頼性が高い。また、触媒元素の残留が特に問題となるTFTのオフ領域でのリーク電流の増大及びばらつきについても、異常点がなく、触媒元素を用いない場合と同程度の数pA程度のレベルまで低減することができた。このため、製造歩留まりを大きく向上することができる。
【0179】
さらに、本実施例2のTFTを用いて液晶パネルを製造すれば、従来の製造方法により製造されたTFTを用いた液晶パネルに比較して、表示ムラが小さく、TFTリークによる画素欠陥も極めて少なく、コントラスト比が高い、表示品位が高い液晶パネルを製造することができる。
【0180】
(実施例3)
本実施例3では、ケイ素膜に照射するレーザー光として、連続発振レーザー光を用いた場合について説明する。なお、本実施例3では、連続発振レーザー光を用いた他は、上記実施例1及び2と概略同様であるので、実施例1及び2に用いた図面を参照するとして、その図示は省略する。
【0181】
まず、実施例1及び2と同様に、ガラス基板上に、酸化ケイ素膜等からなる下地絶縁膜を形成し、その下地絶縁膜上に、非晶質ケイ素膜(a−Si膜)を成膜する。
【0182】
次に、この非晶質ケイ素膜上の全面にわたって酸化ケイ素幕または窒化ケイ素膜等の絶縁性薄膜を堆積した後、パターニングすることにより所定の部分に開口部を有するマスクを形成する。そして、このマスクが形成された非晶質ケイ素膜上に、マスクの開口部を利用して選択的に触媒元素を導入する(このときの非晶質ケイ素膜が形成されたガラス基板の状態は、図6(a)参照するものとし、触媒元素の導入方法については、実施例1中の説明を参照するものとする)。
【0183】
次に、この状態で、不活性ガス雰囲気下、例えば、窒素ガス雰囲気下で、加熱温度を530〜600ドとして、アニールして、触媒元素が導入された非晶質ケイ素膜の領域から横方向に結晶成長させる。このときの状態は、図6(c)及び図9(c)が参照される。また、平面的には、図1(a)及び図5(a)が参照される。
【0184】
次に、この状態の結晶性ケイ素膜に対して、連続発振レーザー光を連続的に照射しながら走査する。これにより、この結晶性ケイ素膜を、レーザー光の走査方向に沿って結晶化させる。このレーザー光の走査方向は、実施例1及び2のパルスレーザー光の走査方法と同様である。結晶性ケイ素膜に照射される連続発振レーザー光としては、ダイオード励起の連続発振YAGレーザー光を用いた。また、波長は、532nmであり、パワー変動は1%以下であった。さらに、連続発振YAGレーザーの出力は、10Wであり、走査速度は、基板に対して50〜200cm/sec、例えば、100cm/secとした。結晶性ケイ素膜において、連続発振レーザー光の照射により照射された部分は溶融し、レーザー光の照射領域と非照射領域との境界において、固体状態のケイ素と液状状態のケイ素との界面が生じ、その界面が、レーザー光の走査に伴って連続的に移動することにより、元の結晶性ケイ素膜の結晶性を反映して一方向に沿った結晶粒界が成長する。
【0185】
その後、結晶性ケイ素膜の不要な部分を除去して素子間分離を行い、後にTFTの活性領域(ソース及びドレイン領域、チャネル領域)となる島状にパターニングを行う。以下の工程は、前述の実施例1及び2と同様の工程を経て、TFTが完成される。
【0186】
本実施例3では、このように連続発振レーザー光を用いて結晶性ケイ素膜を横方向(レーザー光走査方向)に再結晶化を行っている。本実施例3では、パルスレーザー光を用いた実施例1及び2に比較して、より高いTFT特性が得られることが明らかとなった。具体的には、Nチャネル型TFで600cm2/Vs以上の電界効果移動度が得られた。
【0187】
以上、本発明に基づく半導体装置について、3つの実施例に基づいて具体的に説明したが、本発明は、上記3つの実施例に限定されるものではなく、本発明の技術的思想に基づく各種の変形が可能である。
【0188】
例えば、上記の3つの実施例においては、非晶質ケイ素膜の表面にニッケル塩の水溶液を塗布する方法、低パワーのDCスパッタリング法を採用しているが、非晶質ケイ素膜を形成する前に、下地膜の表面に選択的にニッケルを導入することにより、上層の非晶質ケイ素膜を結晶化することもできる。すなわち、非晶質ケイ素の結晶化を促進する触媒元素は、非晶質ケイ素膜の上側から導入して非晶質ケイ素膜の表面側から結晶成長させてもよく、下側に導入しておいて、非晶質ケイ素膜の裏面側から結晶成長させてもよい。
【0189】
また、ニッケルの導入方法として、上記実施例の方法のほか、種々の方法を用いることができる。例えば、ニッケル塩を溶解させる溶媒として、SOG(スピンオングラス)材料を用い、SiO2膜より拡散させる方法、イオンドーピング法により直接導入する方法、蒸着法、メッキ法により薄膜形成する方法等を利用することができる。
【0190】
さらに、触媒元素として、ニッケルのほか、コバルト、鉄、パラジウム、白金、銅、金を用いることができる。
【0191】
また、上記実施例1及び2において、触媒元素により結晶化された結晶性ケイ素膜を溶融固化させるパルスレーザー光としては、上記実施例1及び2に用いた波長308nmのXeClエキシマレーザーの他、波長248nmのKrFエキシマレーザー、波長198nmのArFエキシマレーザー等を使用してもよい。また、可視領域の波長となるが、YAGレーザーを使用することも可能である。また、照射されるパルスレーザー光の照射形状に関しても、上記の長尺矩形状以外の形状としても同様の効果が得られる。
【0192】
また、本発明の半導体装置が適用される装置としては、液晶表示用のアクティブマトリクス型基板のほか、例えば、密着型イメージセンサー、ドライバー内蔵型のサーマルヘッド、有機系EL等を発光素子としたドライバー内蔵型の光書き込み素子または表示素子、三次元IC等に適用しても、これらの素子を高速、高解像度化を実現することができる。
【0193】
さらに、本発明の半導体装置は、上記の実施例1で説明したMOS型トランジスタに限られず、結晶性半導体を素子材としたバイポーラトランジスタ、静電誘導トランジスタ等、幅広く半導体プロセスの全般に応用することができる。
【0194】
【発明の効果】
本発明の半導体装置及びその製造方法は、非晶質ケイ素膜の結晶化を促進する微量の触媒元素が導入されて基板に対して横方向に固相成長された領域を種結晶として、この固相成長された領域に対して光照射することによる溶融固化過程により概略一方向に結晶成長された領域を、活性領域とするため、高性能で、ばらつきの少ない安定した特性の半導体素子を実現することができ、集積度の高い高性能半導体装置を、簡便な製造プロセスにて製造することができる。
【0195】
さらに、本発明の製造方法を用いた製造工程において、良品率を大きく向上することができ、商品の低コスト化を図ることができる。特に、アクティブマトリクス基板の画素スイッチングTFTのスイッチング特性の向上、周辺駆動回路部を構成するTFTの高性能化・高集積化が要求される液晶表示装置においては、これらの特性の向上が同時に満足され、同一基板上にアクティブマトリクス部と周辺駆動回路部を構成するドライバモノリシック型アクティブマトリクス基板を実現することができ、モジュールのコンパクト化、高性能化、低コスト化を図ることができる。
【図面の簡単な説明】
【図1】(a)〜(d)は、それぞれ、本発明の半導体装置の製造方法を工程毎に説明する平面図である。
【図2】本発明の半導体装置を製造する場合において、パルスレーザー光の照射によるケイ素膜の溶融固化過程に使用されるレーザーアニール装置を示す概略図である。
【図3】遮蔽マスクを透過して基板上に照射されるパルスレーザー光の強度プロファイルを示す説明図である。
【図4】本発明の半導体装置を製造する場合において、パルスレーザー光の照射によるケイ素膜の溶融固化過程に使用される他のレーザーアニール装置を示す概略図である。
【図5】(a)〜(d)は、それぞれ、実施例1のN型TFTとP型TFTとを相補的に構成したCMOS構造を製造する工程を工程毎に説明する平面図である。
【図6】(a)〜(c)は、それぞれ、図5(a)の構造を製造する工程を工程毎に説明しており、図5(a)のA−A’線に沿う断面図を示している。
【図7】(a)〜(g)は、それぞれ、図5(b)〜(d)に示す構造を製造する工程をその工程毎に説明しており、図5(b)〜(d)のB−B’線に沿う断面図を示している。
【図8】実施例2のN型TFTを製造する工程を説明するための平面図である。
【図9】(a)〜(c)は、それぞれ、図8に示すN型TFTを製造する工程を工程毎に説明しており、図8のA−A’線に沿う断面図を示している。
【図10】(a)〜(d)は、それぞれ、実施例2のN型TFTを製造する工程を工程毎に説明しており、図8のB−B’線に沿う断面図を示している。
【図11】特表2000−505241号公報の方法により得られる結晶性ケイ素膜の結晶粒の状態を概略的に示す断面図である。
【図12】特表2000−505241号公報に記載された結晶化処理方法であって、レーザ光が照射される露光領域を形成するためのマスクの形状に屈曲形状を含む形状として結晶化した結果を示す平面図である。
【図13】特開平11−260723号公報の方法で得られる結晶性のケイ素膜を示す平面図である。
【図14】連続発振レーザー光とケイ素膜に照射した場合のケイ素膜の状態変化を概略的に示す断面図である。
【図15】本発明の半導体装置の微細構造を示す写真代用の概略図である。
【符号の説明】
1 各触媒元素導入領域
3 ドメイン境界
4 結晶ドメイン
6 領域
8 領域
9 領域
10 領域
11 領域
12 領域
14 領域
15 領域
16 成長境界部
17 活性領域
100 領域
101 ガラス基板
102 下地膜
103 非晶質ケイ素膜
104 マスク
105 ニッケル
107 領域
107’ 領域
111n、111p 結晶性ケイ素膜
118n、118p チャネル領域
119n、119p ソース領域
120n、120p ドレイン領域
125 Nチャネル型TFT
126 Pチャネル型TFT
200 領域
201 ガラス基板
202 下地膜
203 非晶質ケイ素膜
204 マスク
205 ニッケル
211 結晶性ケイ素膜
213 ゲート電極
214 酸化物層
218 チャネル領域
219 ソース領域
220 ドレイン領域
223 層間絶縁膜
224 電極・配線
225 TFT
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a semiconductor device and a manufacturing method thereof, and more particularly to a semiconductor device having a crystalline silicon film obtained by crystallizing an amorphous silicon film as an active region and a manufacturing method thereof. In particular, the present invention is effective for a semiconductor device provided with a thin film transistor (TFT) provided over a substrate having an insulating surface, and is applied to an active matrix liquid crystal display device, a contact image sensor, a three-dimensional IC, and the like. It is possible.
[0002]
[Prior art]
In recent years, in order to realize high-resolution liquid crystal display devices, high-speed, high-resolution contact image sensors, three-dimensional ICs, etc., attempts have been made to form high-performance semiconductor elements on insulating substrates such as glass and insulating films. Has been made. As such a semiconductor element, it is common to use a thin-film silicon semiconductor. Thin film silicon semiconductors are roughly classified into two types: amorphous silicon semiconductors (a-Si) and crystalline silicon semiconductors.
[0003]
Amorphous silicon semiconductors are most commonly used because they are low in manufacturing temperature and can be manufactured relatively easily by a vapor phase method, and thus are excellent in mass productivity. However, since amorphous silicon semiconductors are inferior in physical properties such as dielectric properties compared to crystalline silicon semiconductors, a simple method for producing crystalline silicon semiconductors that can achieve further high-speed characteristics in the future. Establishment is strongly demanded.
[0004]
As a method for producing a crystalline silicon semiconductor, the following methods (1) and (2) are known.
(1) After forming an amorphous silicon semiconductor film, the amorphous silicon semiconductor film is irradiated with an energy beam such as a laser beam, and the amorphous silicon semiconductor film is crystallized by the light energy to be crystalline. A silicon semiconductor film having
(2) After an amorphous silicon semiconductor film is formed, the amorphous silicon semiconductor film is crystallized by heating and crystallizing the amorphous silicon semiconductor film by the thermal energy.
[0005]
Generally, the above method (1) is used. In this method, since the crystallization phenomenon in the melting and solidifying process is used, the crystal grains are small, but there are few crystal defects in the crystal grains, and a relatively high quality crystalline silicon semiconductor film can be obtained. However, in the crystalline silicon semiconductor film manufactured by the method (1), the defect density at the grain boundary portion increases, so that the defect at the grain boundary portion functions as a large trap with respect to carriers, and the semiconductor device As a result, sufficient performance cannot be obtained. Also, for example, when using the excimer laser that is currently most commonly used as a laser light source, the stability of the laser light is not sufficient, so it is easy to perform uniform processing over the entire surface of the substrate. In addition, it is not possible to form a plurality of crystalline silicon semiconductor films having uniform characteristics on the same substrate, which may cause variations in characteristics between semiconductor elements.
[0006]
The method (2) is superior in uniformity and stability in the substrate as compared with the method (1), but it requires a heat treatment for about 30 hours under a high temperature condition of 600 ° C. or higher. There is a problem that the processing time becomes long and the throughput cannot be improved. Further, in the method (2), since the crystal structure to be crystallized is a twin crystal structure, relatively large crystal grains of about several μm can be obtained, but a large number of twin defects are included in the crystal grains. Furthermore, the crystallinity is inferior to the crystallinity of the silicon semiconductor film produced by the method (1).
[0007]
On the other hand, a method for improving the methods (1) and (2) and obtaining a high-quality crystalline silicon film has been developed.
[0008]
First, as an improvement method of the method (1), the exposed region formed by the mask is irradiated with a pulse laser beam, and the silicon film in the exposed region irradiated with the pulsed laser beam is melted, and the melted silicon film However, there is a crystallization treatment method in which the crystal growth direction is controlled by utilizing the phenomenon that crystallization proceeds with directionality by sequentially solidifying from a region close to the surrounding non-irradiation region (non-melting region), It is disclosed in Japanese translations of PCT publication No. 2000-505241.
[0009]
In this crystallization treatment method, the amorphous silicon film is controlled to grow in the direction along the scanning direction by reducing the scanning pitch of the pulse laser irradiated while scanning. Further, by adjusting the shape of the mask and the island shape of the silicon film irradiated with the laser, a crystal region close to a single crystal having a relatively small area but no crystal grain boundary is manufactured.
[0010]
As an improvement method of the method (2), there is a method for reducing the heating temperature, shortening the processing time, and improving the crystallinity by introducing a catalytic element that promotes crystallization of the amorphous silicon film. Attention has been paid.
[0011]
Specifically, a crystalline silicon film is obtained by introducing a trace amount of a metal element such as nickel into the surface of the amorphous silicon film and then performing heat treatment.
[0012]
In such a method using a catalytic element, a crystal nucleus with an introduced metal element as a nucleus is generated early in an amorphous silicon film, and then crystallization progresses rapidly around this crystal nucleus. To do.
[0013]
This method can reduce the heating temperature and the processing time by early generation of crystal nuclei by introduction of a catalytic element, and a crystalline silicon film that has been crystallized can be produced by a conventional solid phase growth method (described above). Unlike the case where the crystalline silicon film grown by the method (2) has a twin structure in which crystal defects are increased, a plurality of columnar crystals (networks) are connected. Although it is small, the inside is close to a single crystal.
[0014]
In Japanese Patent Laid-Open No. 11-2607823, a catalytic element is introduced into a partial region of an amorphous silicon film and heat treatment is performed, so that a lateral direction extends from the introduction region into which the catalytic element is introduced to its peripheral region. A crystal growth method for growing crystals is disclosed.
[0015]
In particular, in the crystal growth method described in this publication, the introduction pattern of the region into which the catalyst element is introduced is formed in a stripe (line and space) shape, and the width of the introduction pattern and the interval between the introduction patterns are defined. This stabilizes the lateral crystal growth.
[0016]
Further, as a crystal growth method combining the method (1) and the method (2), the crystallinity of the crystalline silicon film obtained by solid phase crystallization by introducing a catalytic element and heat-treating is further improved. For this purpose, Japanese Patent Application Laid-Open No. 7-161634 discloses a crystal growth method that further includes a step of irradiating intense light such as laser light after heat treatment. By performing such a light irradiation process in addition, the crystallinity of the crystalline silicon film crystallized by performing the heat treatment in the presence of the catalytic element can be further enhanced, and the speed of the semiconductor device can be further increased. ing.
[0017]
[Problems to be solved by the invention]
In the crystalline silicon film obtained in the above Japanese translation of PCT publication No. 2000-505241, the silicon film in the region melted by the laser light irradiation is successively settled from the region close to the surrounding non-irradiated region (non-melted region). Since the directionality is controlled and crystallization is performed, the crystal is formed of columnar crystal grains (grains) whose growth direction is controlled. FIG. 11 is a cross-sectional view schematically showing the state of the crystal grains. Here, X01 represents the crystal growth direction, and X02 represents the crystal grain boundary.
[0018]
However, as shown in FIG. 11, the crystal grains grown by this method are grown in substantially the same direction to form a plurality of columnar crystals having the same growth direction. None of these are relevant. Therefore, crystal defects and dangling bonds are frequently generated in each crystal grain boundary, and the trap barrier against carrier movement of the semiconductor element is increased. As a result, the number of crystal grain boundaries crossed by the carriers is large when the carrier movement direction and the crystal growth direction are parallel to the active region of the semiconductor element. When the number of crystal grain boundaries crossed by carriers increases, the characteristics are remarkably lowered, and the variation in characteristics between elements increases.
[0019]
Specifically, when a TFT is manufactured by using the above method so that the carrier moving direction is parallel or perpendicular to the crystal growth direction, the carrier moving direction is parallel or perpendicular to the TFT. Between these, a large characteristic difference of about 5 times occurs, and the restriction given to the element design layout becomes large.
[0020]
Even when the semiconductor element is manufactured so that the growth direction is along the carrier movement direction of the semiconductor element, as shown in FIG. 11, there is a limit to the length of crystal grains along the crystal growth direction. Yes, a plurality of crystal grains are connected in the semiconductor element. For this reason, depending on the crystal state in the active region of each semiconductor element and the state in which the columnar crystals are connected, the characteristics of the semiconductor element are influenced and there is a possibility that a large variation occurs.
[0021]
FIG. 12 shows the result of crystallization of a silicon film with a mask for forming an exposure region irradiated with a laser beam as a shape including a bent shape in the crystallization treatment method described in JP-T-2000-505241. FIG. X01 indicates the crystal growth direction, and X02 indicates the crystal grain boundary.
[0022]
By including a bent shape in the mask shape in this way, even in the crystallization treatment method described in JP-T-2000-505241, a part of the mask shape, such as the region indicated by X03 surrounded by the crystal grain boundary, is used. A region close to a single crystal can be formed. However, this region cannot be grown as large as forming the active region of the semiconductor element by this region alone. In addition, it is necessary to align the active region of the semiconductor element with high precision with respect to the single crystal region X03, and there is a problem that the process becomes complicated.
[0023]
Further, as shown in FIG. 13, the crystalline silicon film obtained by the method of Japanese Patent Laid-Open No. 11-260723 has a uniform crystal growth state when viewed macroscopically, and has a crystal plane orientation in a relatively large region. Are evenly aligned. Here, Y01 represents the crystal growth direction, Y02 represents the crystal grain boundary, and Y03 represents the catalyst element introduction region.
[0024]
The crystal grain boundary of the crystalline silicon semiconductor film obtained by this method is larger than the crystal grain boundary shown in FIG. 10, as shown by the region surrounded by Y02 in FIG. It is also possible to form the active region of the semiconductor element in one crystal grain.
[0025]
However, the crystalline silicon film obtained by this method has a problem that crystal defects appearing in crystal grains increase. A crystalline silicon film crystallized by introducing a catalyst element and heating it forms crystal grains in a state where a network in which columnar crystals having a width of 800 to 1000Å are connected to each other is formed. Although the inside of each columnar crystal is in a single crystal state, a large number of crystal defects such as transitions are generated in the crystal grains due to bending, branching, etc. of each columnar crystal. Therefore, in the crystalline silicon semiconductor film obtained by this method, even if the active region of the semiconductor element is formed by one region having a single plane orientation, due to crystal defects existing in the crystal grains. It is not possible to obtain sufficient performance. For example, TFT field effect mobility, at most 100 cm 2 / Vs.
[0026]
Moreover, in practice, it is very difficult to form an active region of a semiconductor element in accordance with one region having a single plane orientation, and even if the direction of crystal growth is adjusted to the carrier movement direction, The crystal grain boundary Y02 is necessarily included in the active region. For this reason, the crystalline silicon semiconductor obtained by this method cannot reduce variation in characteristics of the semiconductor device.
[0027]
In the method described in JP-A-7-161634, a step of irradiating intense light such as laser light in order to eliminate a large amount of crystal defects in crystal grains appearing in a crystalline silicon film crystallized by a catalytic element. Has been added. However, if the laser power of the laser beam is too low, the effect of irradiating the laser beam will not appear, and the original crystal state will be almost maintained. If the laser power of the laser beam is too high, the original crystal state will be lost. Since the crystal state is the same as when the crystal is reset and crystallized only by laser light, it is not easy to properly irradiate strong light such as laser light, and there is almost no margin of laser power.
[0028]
In addition, when the laser power of the irradiated laser beam is optimum, crystal defects in the crystal grains can be reduced while maintaining the crystallinity in the crystallization process by the catalytic element, while the laser beam is regenerated by the laser beam. A new crystal grain boundary is generated by the crystallization process. The new crystal grain boundaries generated by such laser light irradiation have a higher trap density and higher energy for semiconductor carriers than the crystal grain boundaries seen in the solid-phase crystallization state by the catalytic element. .
[0029]
In a semiconductor device using a crystalline silicon semiconductor film obtained by this method, since it recrystallizes taking over the high uniformity of the crystalline silicon film solid-phase crystallized by the catalytic element, Compared with the method in which the silicon film is directly crystallized by laser, the crystal uniformity is remarkably increased. In addition, since the new crystal grain boundary generated by laser light irradiation has less influence than the crystal grain boundary generated when solid-phase crystal growth is caused by introduction of the catalytic element, by adding a laser light irradiation process, In total, the characteristics of the semiconductor device can be improved.
[0030]
However, the generation of new crystal grain boundaries due to laser light irradiation occurs at random, and the influence causes variations in the characteristics of the semiconductor device. As a result, compared to a semiconductor device manufactured only by solid-phase crystallization using a catalytic element, the characteristics become unstable and the characteristics vary greatly. With a crystalline silicon semiconductor film obtained by this method, a high-speed In order to realize a high-speed performance semiconductor device having current drive capability, sufficient characteristics have not been obtained.
[0031]
The present invention has been made to solve the above problems, and provides a semiconductor device having a high-speed performance having a high-speed current drive capability and a reduced variation in performance, and a method for manufacturing the same. Objective.
[0032]
[Means for Solving the Problems]
In order to solve the above problems, a semiconductor device of the present invention is a semiconductor device in which an active region is formed of a crystalline silicon film on a substrate having an insulating surface, and the active region is an amorphous silicon film. A region that is solid-phase-grown along one direction from a region where a trace amount of the catalyst element that promotes crystallization is introduced as a seed crystal, and the solid-phase-grown region is crystallized in approximately one direction by melting and solidifying the region. It is characterized by being formed by a grown silicon film having crystallinity.
[0033]
In the semiconductor device of the present invention, the crystal growth direction of the silicon film having crystallinity grown by melting and solidifying is substantially perpendicular to the crystal growth direction of the solid phase grown region. Preferably there is.
[0034]
In the semiconductor device of the present invention, the active region is formed by a group of crystal grains arranged in a line along a crystal growth direction of a region that has been crystal-grown by melting and solidifying. The deviation of the plane orientation between the line-shaped crystal grain groups is within 5 °. It is preferable.
[0036]
In the semiconductor device of the present invention, the active region is formed by a group of crystal grains arranged in a line along a crystal growth direction of a region where the crystal is grown by melting and solidifying each line. It is preferable that at least 80% or more of silicon atoms are connected in a lattice form at an atomic level in the crystal grain boundary of the crystal group.
[0037]
In the semiconductor device of the present invention, the active region is formed by a group of crystal grains arranged in a line along a crystal growth direction of a region where the crystal is grown by melting and solidifying each line. It is preferable that a low-angle grain boundary is formed between the crystal grain boundaries.
[0038]
In the semiconductor device of the present invention, it is preferable that the low-inclination grain boundary has a planar orientation rotation angle between crystal grains within 5 °.
[0039]
In the semiconductor device of the present invention, it is preferable that the position of the crystal grain boundary is defined by etching by a seco etching method.
[0040]
In the semiconductor device of the present invention, the plane orientation of the crystal grain group and the tilt angle of the crystal orientation at the crystal grain boundary are preferably measured by an EBSP method.
[0041]
In the semiconductor device of the present invention, the active region extends along the crystal growth direction of the region grown by melting and solidifying the moving direction of carriers moving through the active region and the line-like crystal grain boundaries. It is preferably formed so as to be substantially parallel to the direction.
[0042]
In the semiconductor device of the present invention, the active region formed in the active region contains 1 × 10 5 of nickel element as a catalytic element. 16 ~ 5x10 17 atoms / cm Three It is preferable to contain in the density | concentration.
[0043]
In the method for manufacturing a semiconductor device of the present invention, a catalytic element that promotes crystallization of an amorphous silicon film is selectively introduced into a part of an amorphous silicon film formed on a substrate having an insulating surface. And heat-treating the amorphous silicon film, so that the catalyst element is selectively introduced from a portion adjacent to the region. Solid phase growth along a certain direction forms a solid phase growth region Steps, and Using the solid phase growth region of the amorphous silicon film as a seed crystal, Heating while scanning in the direction, By melting and solidifying Sequential recrystallization step, and The amorphous silicon film Recrystallized crystallinity Area with And a step of forming an active region.
[0044]
In the semiconductor device manufacturing method of the present invention, the crystalline silicon film crystallized by the introduction of the catalytic element is heated by scanning the laser beam along a direction orthogonal to the crystallization direction. It is preferable.
[0045]
In the method for manufacturing a semiconductor device according to the present invention, the catalyst element is introduced into a region formed in a line shape or a stripe shape on an amorphous silicon film formed on a substrate having the insulating surface, and the laser The light is preferably scanned along a direction in which the region formed in the line shape or stripe shape extends.
[0046]
In the method for manufacturing a semiconductor device of the present invention, it is preferable that the width of each of the regions formed in the line shape or the stripe shape is formed in a range of 1 to 15 μm.
[0047]
In the method of manufacturing a semiconductor device of the present invention, the step of heating the crystalline silicon film crystallized by introducing the catalytic element in a predetermined direction and sequentially recrystallizing the crystalline silicon film By scanning the substrate or pulsed laser beam in one direction while irradiating it with pulsed laser light, it is possible to recrystallize sequentially by reflecting the crystallinity of the region recrystallized by the pulsed laser light of the previous stage. Are preferred.
[0048]
In the method for manufacturing a semiconductor device according to the present invention, at least a first-stage pulse laser beam of the pulse laser beam irradiated while scanning the crystalline silicon film in a certain direction is crystallized by introducing the catalyst element. The second-stage pulse laser light after the irradiated region is irradiated with the pulse laser beam is irradiated to the region where the crystal growth due to the introduction of the catalytic element is not performed. It is preferable.
[0049]
In the semiconductor device manufacturing method of the present invention, the scanning pitch of the pulsed laser light is such that the crystalline silicon film region that melts when irradiated with the pulsed laser light is crystalline in the adjacent non-melted crystalline silicon film. It is preferable to set the length to be shorter than the length that can be recrystallized.
[0050]
In the method for manufacturing a semiconductor device of the present invention, it is preferable that a scanning pitch of the pulse laser beam is 0.1 μm to 1.5 μm.
[0051]
In the semiconductor device manufacturing method of the present invention, it is preferable that the pulse laser beam is elongated along a direction perpendicular to a scanning direction.
[0052]
In the method of manufacturing a semiconductor device according to the present invention, the intensity profile of the beam intensity of the pulse laser beam is such that the intensity profile on the opposite side of the pulse laser beam in the scanning direction suddenly decreases from a constant intensity to 0 intensity. Is preferred.
[0053]
In the semiconductor device manufacturing method of the present invention, the pulsed laser light is preferably irradiated using a laser irradiation means having a shielding means for mechanically masking a part on the opposite side to the scanning direction.
[0054]
In the method for manufacturing a semiconductor device of the present invention, the shielding means of the laser irradiation means has a range in which the intensity of the pulsed laser light continuously decreases from at least the intensity necessary for melting the crystalline silicon film. It is preferable to shield.
[0055]
In the semiconductor device manufacturing method of the present invention, it is preferable that the pulsed laser light is irradiated with an intensity at which the crystalline silicon film melts over the entire film.
[0056]
In the semiconductor device manufacturing method of the present invention, an excimer laser having a wavelength of 400 nm or less is used as the pulse laser beam, and an energy density with respect to the surface of the crystalline silicon film is 200 to 600 mJ / cm. 2 It is preferable to irradiate in the range which becomes.
[0057]
In the method of manufacturing a semiconductor device according to the present invention, the step of heating the crystalline silicon film crystallized by introducing the catalytic element while scanning in a predetermined direction and sequentially recrystallizing the crystalline silicon film is performed on the crystalline silicon film. By sequentially scanning the substrate or continuous wave laser beam in one direction while irradiating the continuous wave laser beam, the crystallized area is recrystallized in order to reflect the crystallinity of the region previously recrystallized by the continuous wave laser beam. Is preferably carried out by
[0058]
In the method of manufacturing a semiconductor device of the present invention, the step of irradiating the crystalline silicon film with a continuous wave laser beam is performed by scanning the continuous wave laser beam by melting the silicon film in the irradiated region by the continuous wave laser beam. Accordingly, it is preferable that recrystallization is sequentially performed while moving the interface between the solid state and the liquid state in the silicon film.
[0059]
In the semiconductor device manufacturing method of the present invention, it is preferable that a solid-state laser is used as the continuous wave laser beam.
[0060]
In the semiconductor device manufacturing method of the present invention, the active region is preferably formed along the scanning direction of the laser beam.
[0061]
In the method for manufacturing a semiconductor device of the present invention, the catalyst element that promotes crystallization of the amorphous silicon film is at least one element selected from Ni, Co, Fe, Pd, Pt, Cu, and Au. It is preferable.
[0062]
In the semiconductor device manufacturing method of the present invention, after performing the step of sequentially recrystallizing the crystalline silicon film by scanning the laser beam, the crystallinity other than at least becoming an active region by a subsequent step By introducing the element selected from Group 5 B into the region of the silicon film, and performing the second heat treatment on the crystalline silicon film, the element selected from Group 5 B is introduced. It is preferable to further perform a step of moving the catalyst element to the region, and reducing the amount of the catalyst element contained in the region of the crystalline silicon film that becomes an active region in a later step.
[0063]
In the semiconductor device manufacturing method of the present invention, it is preferable that the moving direction of the catalytic element moved by the second heat treatment is substantially parallel to the scanning direction of the laser beam.
[0064]
In the semiconductor device manufacturing method of the present invention, the element selected from Group 5 B is preferably at least one element selected from P, N, As, Sb, and Bi.
[0065]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, a semiconductor device manufacturing method of the present invention and a semiconductor device manufactured by the manufacturing method will be described with reference to the drawings.
[0066]
FIG. 1A to FIG. 1D are plan views of a semiconductor device for explaining the outline in each step of the semiconductor device manufacturing method according to the present invention.
[0067]
In FIG. 1A, a silicon film is grown in one direction with respect to the stripe-shaped introduction region 1 by introducing the catalyst element into the stripe-shaped introduction region 1 and performing heat treatment. Indicates the state. Thus, by forming the catalyst element introduction region 1 in a stripe shape, the silicon film is crystallized approximately linearly in the direction of the arrow A perpendicular to the stripe-like introduction region 1, and as a result. A crystal domain 4 having a substantially single plane orientation surrounded by a domain boundary 3 substantially parallel to the arrow A is formed. In addition, since the crystallization speed from each catalytic element introduction region 1 in the direction of arrow A is substantially equal, each crystal domain 4 grown from each catalytic element introduction region 1 collides with an intermediate portion of each catalytic element introduction region 1. Therefore, a growth boundary 5 is formed at a substantially middle portion of each catalytic element introduction region 1.
[0068]
Next, the silicon film crystallized by the introduction of the catalytic element is irradiated with pulsed laser light, and the region irradiated with the pulsed laser light is melted and solidified.
[0069]
FIG. 1B shows a single pulse laser beam along a direction perpendicular to the striped catalyst element introduction region 1 on the crystalline silicon film in the state of FIG. The state which irradiated is shown. Thus, by irradiating the pulse laser beam, the silicon film in the region 6 irradiated with the pulse laser beam is instantaneously melted and recrystallized immediately thereafter. In this case, reflecting the crystallinity of the non-irradiated region, crystal growth proceeds sequentially along the direction of the arrow B from both ends near the non-irradiated region that is not irradiated with the pulse laser beam in the region 6, and in this direction A region 8 that is crystallized in the lateral direction is formed. Further, in the central portion of the region 6, the melted silicon film is supercooled and crystal nuclei are randomly generated. Therefore, in this portion, the region 9 in which crystallization without directivity has progressed is formed.
[0070]
Next, the second pulse laser beam is irradiated along the region 6 so as to partially overlap the region 6 irradiated with the first pulse laser beam.
[0071]
FIG. 1C shows a state after irradiation with the second pulse laser beam. By irradiation with the pulse laser beam, the silicon film in the region 10 irradiated with the pulse laser beam is melted, and then the solidified crystallization of the melted silicon film proceeds. In this case, crystallization proceeds sequentially from both side edges of the region 10 reflecting the crystallinity of the adjacent non-irradiated region as in the case of the first pulse laser light irradiation. Accordingly, in the region irradiated with the laser beam for the second time, the crystal grows so as to take over the crystal growth of the region 8 crystallized by the first pulse laser beam irradiation. As a result, the newly grown region 11 forms a region 12 in a substantially single crystal state extending from the region 8 crystallized by the first pulse laser light irradiation.
[0072]
By sequentially scanning such pulse laser light in the direction indicated by arrow C in FIG. 1D, a single crystal state region can be formed over a large area indicated by the region 14 in FIG. it can. When the single crystal region 14 is formed in this manner, the semiconductor 15 is continuously formed in the single crystal region 14 while avoiding the region 15 and the growth boundary portion 16 where the catalytic element introduction region 1 was formed. The active region 17 of the device is formed.
[0073]
Thus, a crystalline silicon film that has been crystallized laterally by a catalytic element has a single plane orientation region (domain) with a relatively large area along the growth direction, and the orientation between each domain is The deviations are small and the trap level for carriers is also low. Using a region having such characteristics as a seed crystal, the silicon semiconductor film recrystallized by melting and solidifying by pulsed laser light irradiation has a good microscopic crystal component property of the silicon film by lateral crystallization by a catalytic element. Since the crystal is grown by taking over the uniformity of the plane orientation, a crystalline silicon film almost in the state of a single crystal having almost no crystal defects and having a large plane orientation is aligned in the range of several tens μm to several hundreds μm. Can be formed over size. Therefore, by forming the active region of each semiconductor element in such a region having excellent crystallinity, a semiconductor device having high performance and small variation in characteristics can be manufactured. This is particularly effective when forming an active region of a TFT having a large channel width that requires a large current.
[0074]
As a method for manufacturing a semiconductor device of the present invention, continuous wave laser light can be applied in addition to pulsed laser light. By irradiating a continuous-wave laser beam onto a crystalline silicon film crystallized with a catalytic element and continuously scanning it, the scanning direction reflects the crystallinity of the crystalline silicon film crystallized with the catalytic element. The crystal growth proceeds, the crystal grain group is arranged in one direction, and the plane orientation between the adjacent crystal grains can be made substantially the same.
[0075]
FIG. 14 is a cross-sectional view schematically showing a change in state of the silicon film when the continuous wave laser beam and the silicon film are irradiated. 2 The case where the crystalline silicon film 302 formed through the film 301 is irradiated with continuous wave laser light while scanning in the direction of an arrow 303 is shown.
[0076]
When the continuous wave laser beam is used in this way, unlike the pulse laser beam, the region irradiated with the laser beam is always in a molten state due to the high temperature of the crystalline silicon film. Further, the portion after being irradiated with the continuous wave laser beam is recrystallized after melting. Therefore, on the silicon film 302 irradiated with the continuous wave laser beam, the liquid region 302a which has been irradiated with the laser beam to be in a liquid state, and the solid region which has been recrystallized after being irradiated with the laser beam. 302b exists.
[0077]
When the continuous wave laser beam is scanned in the direction of the arrow 305 shown in FIG. 14, an interface portion between the solid region 302b and the liquid region 302a indicated by 304 in the drawing is shown by the arrow 306 along the scanning direction of the continuous wave laser beam. The recrystallization of the crystalline silicon film proceeds sequentially along the arrow 305 direction.
[0078]
When using continuous wave laser light, unlike the case of using pulsed laser light in this way, the silicon film always has an interface between a solid part and a liquid part and is irradiated to the silicon film. Crystallinity is controlled by the intensity and scanning speed of the continuous wave laser beam. Therefore, if the scanning speed of the continuous wave laser beam is too slow, the crystalline silicon film is heated more than necessary, and the crystallinity information of the original silicon film crystallized by the catalytic action of the catalytic element is reset. It will be. The same problem occurs when the intensity of the continuous wave laser beam is too strong. For this reason, when continuous wave laser light is used, there are optimum values of the intensity and scanning speed of the laser light.
[0079]
As such a continuous wave laser beam, a solid laser is preferable and excellent in stability. Further, unlike the case of using the above-described pulse laser beam, the wavelength of the laser beam to be irradiated can be sufficiently used if it is 600 nm or less.
[0080]
In the method for manufacturing a semiconductor device described above, in the region where the crystal is grown in the lateral direction by introduction of the catalytic element, a crystal domain having a uniform plane orientation is formed along the growth direction, and the direction in which the crystal growth proceeds A laser beam (pulse laser beam, continuous wave laser beam, hereinafter simply referred to as “laser beam” indicates pulse laser beam and continuous wave laser beam) in a direction perpendicular to the above. Scanning is proceeding with crystallization by melt-solidification. For this reason, since one crystal domain can be grown as a seed crystal, there are almost no crystal defects, and a crystallized region having almost a single crystal state with excellent crystallinity with a wide range of plane orientations can be obtained. . Therefore, it is desirable that the direction of crystal growth by introduction of the catalyst element and the direction of crystal growth by melt solidification by laser irradiation are substantially perpendicular.
[0081]
Further, the active region of the semiconductor device manufactured by the above method is constituted by a group of crystal grains arranged in a line along the crystal growth direction in melt-solidification crystallization by laser light irradiation, and the line The crystal grains arranged in a line have substantially the same plane orientation as the adjacent line-shaped crystal grains. Therefore, the influence of the crystal grain boundary can be reduced, the trap density with respect to the semiconductor carrier at the crystal grain boundary can be reduced, and the energy of the trap level can be reduced. As a result, a semiconductor device having such an active region has very high performance and high current drive capability, and further has small variations between semiconductor elements and excellent stability. .
[0082]
In FIG. 1, the crystal grain boundary is shown as a position etched by the secco etching method, and the crystal grain is shown as a region surrounded by the crystal grain boundary. Furthermore, the plane orientation between the crystal grains and the tilt angle of the crystal orientation at the crystal grain boundary show values measured by the EBSP method.
[0083]
Also by the method of Japanese translation of PCT publication No. 2000-505241, it is possible to obtain a group of crystal grains arranged in line along the same direction. However, in the semiconductor film obtained by this method, there is no relation to the plane orientation between adjacent crystal grains, and since each is independent, the trap density of the crystal grain boundary with respect to the carrier becomes very large, When there is a semiconductor element in which carriers move beyond the line-shaped crystal grains, the characteristics are remarkably deteriorated and the variation between elements becomes large.
[0084]
Actually, when there is no correlation between the plane orientations of adjacent line-shaped crystal grains, the field effect between the TFT in which the carrier movement direction is parallel to the line direction and the TFT in the vertical direction The difference in mobility is as large as about 5 times. On the other hand, in the semiconductor device of the present invention, a difference is similarly observed in the field effect mobility, but the difference in the field effect mobility is about 1.5 times, and the difference is reduced as compared with the above TFT. ing. Further, in the semiconductor device of the present invention, the electric field transfer effect is improved as compared with the conventional semiconductor device, so that the design layout between elements is not greatly restricted as compared with the conventional semiconductor device.
[0085]
Further, in the semiconductor device of the present invention manufactured as described above, the deviation of the plane orientation between adjacent line-shaped crystal grains is within 5 °. For this reason, the continuity at the crystal grain boundary is maintained, and the trap density and trap level energy at the crystal grain boundary with respect to the semiconductor carrier can be reduced to such an extent that the characteristics of the semiconductor element are not significantly deteriorated. it can.
[0086]
In the semiconductor device of the present invention manufactured as described above, the crystal grain boundaries of the line-shaped crystal grains constituting the active region of the semiconductor device are continuously connected at the atomic level. . For this reason, the trap density and energy level of carriers at the crystal grain boundary can be minimized. In the present invention, it is further known that 80% or more of silicon atoms are continuously connected at the atomic level in the crystal grain boundary, and as a result, variation in characteristics (field effect mobility) is ± 5%. The field-effect mobility can be suppressed to a difference of 2 times or less even when the direction of melt solidification and crystallization of the silicon film by laser irradiation is 90 ° different from the direction of movement of the semiconductor carrier. I know it.
[0087]
Further, the fact that the lattices are continuously connected at the atomic level between the crystal grains means that the adjacent line-like crystal grain boundaries constitute a small-angle tilt grain boundary. In a small-angle grain boundary, the crystal orientation shift occurs in a plane when viewed from a plane, and the alignment of the lattice itself rotates at a small angle (refracted). However, the lattices of adjacent crystal grains at the crystal grain boundary are connected to each other. In this state, the carrier trap density and energy level at the crystal grain boundary can be minimized, and as a result, the high-speed characteristics of the semiconductor device can be maximized, Variation in characteristics between elements can be minimized. Furthermore, the rotation angle of the small-angle crystal grain boundary between adjacent line-shaped crystal grains at this time is within 5 °. For this reason, the trap density and trap level energy at the crystal grain boundary portion with respect to the semiconductor carrier can be reduced to such an extent that the characteristics of the semiconductor device are not significantly deteriorated.
[0088]
Further, in the semiconductor device of the present invention, the carrier moving direction in the active region and the line direction of the line-shaped crystal grains arranged along approximately one direction in the crystalline silicon film constituting the active region are roughly It is desirable to configure the semiconductor device so as to be parallel. If a semiconductor device is manufactured in this way, the influence of crystal grain boundaries on carriers can be eliminated as much as possible for elements that require particularly high carrier mobility. However, in the semiconductor device of the present invention, even when the line direction and the carrier moving direction are not parallel as described above, a very high mobility can be obtained as compared with the conventional semiconductor device. Therefore, the semiconductor device of the present invention can increase the degree of freedom in design layout.
[0089]
Further, in the semiconductor device of the present invention, a catalytic element that promotes crystallization is introduced into the amorphous silicon film in order to control the plane orientation of adjacent line-shaped crystal grains. As a catalytic element for promoting such crystallization, one or more of Ni, Co, Fe, Pd, Pt, Cu, Au, etc. can be used. Crystallization of a high quality silicon film can be promoted.
[0090]
However, since the catalyst element promotes crystal growth by silicidation in the amorphous silicon film, it is preferable that the lattice constant of the silicide compound of the catalyst element approximates the lattice constant of single crystal silicon. Ni is diatomic Si and NiSi which is a silicide compound 2 Form. NiSi 2 Has a fluorite-type crystal structure, which is very similar to the diamond structure of single crystal silicon. Furthermore, NiSi has a crystal structure with a diamond structure having a lattice constant of 5.430Å. 2 Has a lattice constant of 5.406 Å, which is closest to the lattice constant of silicon. Therefore, NiSi 2 Is the most excellent template for crystallization of an amorphous silicon film, and crystallization of the amorphous silicon film is most promoted, so Ni is suitable as a catalyst element.
[0091]
When manufacturing the semiconductor device of the present invention, first, a step of solid-phase crystallization of the amorphous silicon film in the lateral direction with the catalytic element is performed, so that the active (channel) region in the active region of the semiconductor device includes: A catalytic element will be contained. The concentration of nickel contained in the active region of the semiconductor device is 5 × 10 17 atom / cm Three If it exceeds, the number of regions present in the active region as nickel silicide increases, which adversely affects the characteristics of the semiconductor device. The nickel concentration is 1 × 10 16 atom / cm Three If it is less, the catalytic effect due to the introduction of nickel cannot be sufficiently obtained, and the plane orientation of the crystal grains cannot be sufficiently controlled. Therefore, nickel is 1 × 10 16 ~ 5x10 17 atom / cm Three It is desirable to introduce so that it may become the density | concentration of.
[0092]
In addition, when the width of the catalyst element introduction region for introducing the catalyst element formed in a line shape or stripe shape is less than 1 μm, the catalyst element having a concentration necessary for lateral crystal growth should be introduced. On the contrary, when the thickness exceeds 15 μm, the introduced catalytic element does not act efficiently on the lateral crystal growth, and some remains in the introduction region. Various problems occur, such as auto-doping in later laser scanning, etching damage to the underlying film, and influence on TFT characteristics. Therefore, the width of the catalyst element introduction region is preferably set to 1 to 15 μm.
[0093]
In the case of manufacturing the semiconductor device of the present invention, at least the first-stage pulsed laser beam irradiation is applied to the crystalline silicon film laterally grown by the catalytic element. It is effective to form the region to be a region using a region crystallized by irradiating laser light from a crystallization region by a catalytic element.
[0094]
The catalytic element is a metal element mainly composed of a transition metal such as nickel, and the presence of such a catalytic element in the semiconductor film hinders the reliability and electrical stability of the semiconductor device, It is not preferable. In particular, when these catalytic elements are present as silicide, the TFT causes a serious problem of an increase in leakage current during off operation. Therefore, by manufacturing the semiconductor device by the above-described method, the catalytic element is efficiently used only when growing a crystal to be a seed crystal. In the active region of the actual semiconductor device, the crystal by the catalytic element is used. By using a region that does not correspond to the formation region (region grown by reflecting the crystallinity of the seed crystal with pulsed laser light), the amount of catalytic element remaining in the active region of the semiconductor device can be reduced as much as possible. The reliability of the apparatus can be improved.
[0095]
Further, when the semiconductor device of the present invention is manufactured, a laser beam is irradiated in a pulsed or continuous manner on a crystalline silicon film grown in a solid phase in the lateral direction by selectively introducing a catalytic element. However, by scanning the substrate in one direction with the laser beam, it is possible to manufacture high-performance semiconductor elements by sequentially recrystallizing the crystallized area of the region crystallized by the previous pulse irradiation. This process is the most important process. Especially when the scanning pitch of the pulse laser beam is longer than the length that can be recrystallized reflecting the crystallinity of the adjacent non-melting region when the pulse laser beam is irradiated. The region of random crystal nuclei seen by normal laser light irradiation is formed, and normal grain-like crystal grains are formed, so the scanning pitch of pulse laser light is melted when irradiated with pulse laser light It is necessary to make the length of the region adjacent to the region to be recrystallized to reflect the crystallinity of the adjacent non-melted region. With such a length, the crystal grains are formed in a line along the growth direction.
[0096]
FIG. 2 is a schematic view showing a laser annealing apparatus used in the process of melting and solidifying a silicon film by laser light irradiation when manufacturing the semiconductor device of the present invention.
[0097]
This laser annealing apparatus has a laser oscillator 21 that oscillates a laser beam D having a predetermined intensity. The laser beam D oscillated laterally from the laser oscillator 21 is reflected by a mirror 22 and guided to a homogenizer 23 installed above the substrate. Then, the homogenizer 23 forms a long laser beam E along one direction. A shielding mask 24 is provided between the homogenizer 23 and the substrate so that the long laser beam E has a desired intensity profile. The shielding mask 24 has an opening 24a that transmits only a portion near the top in the intensity profile of the laser light E, and the substrate is irradiated with laser light F that transmits the opening 24a of the shielding mask 24.
[0098]
In the present invention, when recrystallized with pulsed laser light, the silicon film is sequentially recrystallized to reflect the crystallinity of the region recrystallized by pulse irradiation in the previous stage. If it has a profile that gradually decreases like a general Gaussian shape, the laser energy gradually rises from the region crystallized from the previous pulse laser irradiation. The required energy cannot be obtained near the crystal in the region crystallized by the preceding pulse. Therefore, in such an intensity profile, there is always a power region lower than that required for recrystallization, so the crystallinity of the region crystallized by the previous pulse irradiation cannot be taken over, and the crystallinity is poor. It remains as a region, and sufficient characteristics cannot be obtained. For this reason, the beam intensity of the pulse laser beam irradiated onto the crystalline silicon film is such that the intensity file at least on the opposite side to the direction in which the pulse laser beam is scanned decreases rapidly from a certain intensity to zero. It is desirable to have a short rectangular shape.
[0099]
In the above laser annealing apparatus, in order to realize such a beam intensity profile of the pulsed laser beam, at least a part on the opposite side to the scanning direction of the pulsed laser beam is mechanically masked by the shielding mask 24. Thus, the intensity file of the pulse laser beam on the opposite side is suddenly lowered from a certain intensity to zero. For this reason, a desired intensity profile can be easily realized without significantly changing the optical system of the laser annealing apparatus. Moreover, it becomes easy to adjust the irradiation region of the pulse laser beam by the shielding mask.
[0100]
FIG. 3 is an explanatory diagram showing the intensity profile of the pulse laser beam E irradiated from the homogenizer 24 and the intensity profile of the pulse laser beam F transmitted through the opening 24a of the shielding mask 24 and irradiated onto the substrate.
[0101]
As shown in FIG. 3, the pulse laser beam E shaped into a long shape by the homogenizer 24 has a Gaussian shape as shown in FIG. 3, but the pulse laser beam F transmitted through the shielding mask 24 24, only the high energy portion near the top passes through the opening 24a, and the bottom portion where the energy is low is cut by the shielding mask 24, and the strength of the top hat shape where the strength suddenly rises from 0 to the top. A profile 32 is obtained. In addition, the shielding mask 24 may be installed in another position, and the shape may be changed and used. In FIG. 3, both end portions of the intensity profile are profiles with a steep intensity gradient, but it is sufficient that the intensity profile rises rapidly on the opposite side with respect to the scanning direction.
[0102]
It has been found that if the scanning pitch of the pulse laser beam when irradiating the pulse laser beam is 1.5 μm or less, it can be recrystallized reflecting the crystallinity of the adjacent non-molten region. In addition, if the irradiation width of the pulse laser beam is 0.1 μm or more, no major limitation is imposed on the laser irradiation conditions. Therefore, it is desirable that the scanning pitch of the pulse laser beam is in the range of 0.1 to 1.5 μm. However, considering the throughput (processing capacity per hour) in the step of irradiating the pulsed laser beam, it is more preferable to set a larger value within the above range.
[0103]
In this case, the beam shape of the pulsed laser light irradiated on the surface of the crystalline silicon film suffices if the scanning method has a length equal to or longer than the scanning pitch. If the length in the vertical direction is increased, crystallization can be performed over a wide area by scanning with the pulse laser beam once. Therefore, as shown in FIGS. It is desirable to form a substantially long rectangular shape that is long in a direction perpendicular to the scanning direction. In this way, the total power of the laser beam for irradiating the pulsed laser can be reduced, and a wide range of crystallization can be performed by irradiating the pulsed laser once, greatly reducing the processing time in this process. be able to.
[0104]
If the intensity of the pulse laser beam is small, the silicon film is not sufficiently melted, and crystal defects existing after solid-phase crystallization with a catalytic element cannot be sufficiently improved. In the present invention, since the silicon film is crystallized reflecting the crystalline state of the adjacent non-melting region, the strength range is set so that at least the entire region of the crystalline silicon film irradiated with the pulse laser beam is melted. Irradiation is necessary. Specifically, excimer laser light with a wavelength of 400 nm or less is most suitable. If an excimer laser that irradiates a pulsed laser with a wavelength of 400 nm or less is used, the absorption coefficient for the silicon film is extremely high, and the glass substrate is not thermally damaged, and only the silicon film is heated instantaneously. can do. Excimer laser light has a large oscillation output and is suitable for processing a large area substrate. Among such excimer lasers, in particular, XeCl excimer laser light with a wavelength of 308 nm has a large output, so that the beam size at the time of light irradiation to the substrate can be increased, it can be easily applied to a large area substrate, and the output is further increased. Since it is relatively stable, it is most desirable for mass production of crystalline silicon films.
[0105]
Furthermore, when this laser beam is used, the surface energy density of the laser beam is 200 mJ / cm with respect to the silicon film surface. Three When it becomes smaller, the crystalline silicon film is not sufficiently melted over the entire film, and crystal defects existing after solidification crystallization by the catalytic element cannot be sufficiently improved. 600mJ / cm Three If it exceeds, ablation (vaporization) of the silicon film occurs, and there is a possibility that the silicon film jumps. For this reason, the surface energy density of the laser beam with respect to the silicon film surface is 200 to 600 mJ / cm. Three It is preferable to irradiate with pulsed laser light.
[0106]
FIG. 4 is a schematic view showing another laser annealing apparatus for irradiating a substrate with laser light. In this laser annealing apparatus, when a shielding mask 41 having a plurality of line-shaped openings 41a is provided between the substrate 101 and a homogenizer (not shown in FIG. 4) and irradiated with pulsed laser light, one pulse is emitted. At the time of laser light irradiation, a plurality of regions are simultaneously crystallized. If a plurality of openings 41a are formed in such a shielding mask 41, the pulse laser light G irradiated from the homogenizer 41 is formed into a plurality of elongated pulse laser lights H through the shielding mask 41, and the substrate Are irradiated with a pulse laser beam I.
[0107]
If the semiconductor device is manufactured so that the carrier flow direction (channel direction) of the semiconductor device and the scanning direction of the laser beam are substantially parallel, the carrier moving direction and the active region in the active region of the semiconductor device are obtained. Since the line direction of the line-shaped crystal grains of the crystalline silicon film is substantially parallel, the influence of the crystal grain boundaries on the carriers can be eliminated as much as possible. Therefore, if an active region used in a semiconductor device is designed in this way, a semiconductor element having excellent current driving capability can be obtained.
[0108]
Moreover, when manufacturing the semiconductor device of this invention, the process which introduce | transduces a catalyst element and crystallizes an amorphous silicon film to a horizontal direction is included. As described above, the catalytic elements that promote crystallization mainly consist of metals, and the presence of such elements in a large amount in the semiconductor means that the reliability and electrical stability of the device using the semiconductor element are increased. Is not preferable. Therefore, after the catalytic element is used for crystallization of the amorphous silicon film, most of the catalytic element remaining in the silicon film is moved to a region other than the semiconductor element region, thereby reducing the remaining catalytic element. Is planned. Specifically, a method is effective in which an element selected from Group 5 B is introduced into a region of the silicon film other than a region which will later become an active (channel) region of the semiconductor device and a heat treatment is performed. As a result, the catalyst element that promotes crystal growth moves to a region where an element selected from Group 5 B is introduced, and as a result, the remaining amount of the catalyst element in the active (channel) region of the semiconductor device is greatly reduced. can do. This method is particularly effective for a catalyst element in a silicide state that adversely affects semiconductor characteristics. If the final semiconductor element region is formed by removing the region where the group 5 B element is introduced and the catalyst element is introduced, a high concentration region of the catalyst element does not remain on the substrate.
[0109]
In this case, in the semiconductor device of the present invention, the line-shaped crystal grains arranged in substantially one direction along the scanning direction of the laser light are formed, and the catalyst element is moved rather than moving between different crystal grains. Because the efficiency of moving the catalytic element is better when the catalytic element is moved into the same crystal grain, the catalytic element is moved along the direction of the line-shaped crystal grains aligned along the scanning direction of the laser beam. Therefore, it is desirable that the moving direction in which the catalytic element is moved to the region where the element selected from Group 5 B is introduced is approximately parallel to the scanning direction when irradiating the laser beam. In this way, as a result, the residual amount of the catalytic element in the active (channel) region of the semiconductor device can be greatly reduced.
[0110]
Here, as an element selected from Group 5 B, at least one element of P, N, As, Sb, and Bi can be used. If one or more elements selected from these are used, the catalyst elements contained in the semiconductor film can be efficiently moved. Although no detailed knowledge has been obtained yet regarding the mechanism for moving such a catalyst element, it has been found that P is the most effective among the above elements.
[0111]
FIG. 15 is a photograph-substituting photograph showing the fine structure of the semiconductor device of the present invention, and an arrow 400 indicates the scanning direction of the laser light. As described above, in the semiconductor device of the present invention, the crystal grains 401 are long and linear in the laser beam scanning direction, and the crystal grain boundaries 402 formed therebetween are formed along the laser scanning direction. Yes. The crystal grain boundaries 402 between the crystal grains 401 are grain boundaries that are manifested by Secco etching, and the plane orientations between adjacent crystal grains 401 are substantially the same despite the crystal grain boundaries 402 being seen. It has become.
[0112]
Hereinafter, specific examples using the method for manufacturing a semiconductor device of the present invention will be described.
[0113]
(Example 1)
In the first embodiment, a circuit having a CMOS structure in which an N-channel TFT and a P-channel TFT are complementarily configured, which is used in a peripheral drive circuit of an active matrix liquid crystal display device, a general thin film integrated circuit, or the like, is made of glass A process for manufacturing on a substrate will be described.
[0114]
FIGS. 5A to 5D are plan views of a semiconductor device for explaining, for each process, a process for manufacturing a CMOS structure in which the N-type TFT and the P-type TFT of Example 1 are complementarily configured. is there.
[0115]
6 (a) to 6 (c) respectively explain the process of manufacturing the structure of FIG. 5 (a) for each process, and show cross-sectional views along the line AA ′ of FIG. 5 (a). ing. FIGS. 7A to 7G illustrate the steps of manufacturing the structure shown in FIGS. 5B to 5D for each step, and B in FIGS. 5B to 5D. Sectional drawing which follows the -B 'line is shown.
[0116]
When manufacturing the CMOS structure of the first embodiment, first, as shown in FIG. 6A, in order to prevent impurities from diffusing from the glass substrate in a later step, on the glass substrate 101, for example, Then, a base film 102 made of silicon oxide having a film thickness of about 300 to 500 nm is formed by sputtering or plasma CVD. Next, an intrinsic (I-type) amorphous silicon film (a-Si film) 103 is formed to a thickness of 20 to 80 nm, for example, 50 nm by plasma CVD. In Example 1, a parallel plate type plasma CVD apparatus was used, and the material gas was SiH. Four Gas and H 2 Gas was used. And the power density of RF power is 10 to 200 mW / cm. 2 For example, 80 mW · cm 2 As a plasma was generated. At this time, the heating temperature of the substrate is desirably 400 ° C. or lower, and in this embodiment, it is set to 300 ° C.
[0117]
Next, after depositing an insulating thin film such as a silicon oxide film or a silicon nitride film over the entire surface of the a-Si film 103, a mask 104 is formed by patterning. In this example, a silicon oxide film was deposited on the a-Si film 103 by using TEOS (Tetra Ethoxy Ortho Silicate) as a raw material and decomposing and depositing by RF plasma CVD in the presence of oxygen. In this case, the film thickness of the silicon oxide film is desirably in the range of 100 to 400 nm. In this example, the film thickness of the silicon oxide film was 150 nm. As shown in FIG. 2A, the region 100 where the a-Si film 103 is exposed is formed in a slit shape by the through holes formed in the mask 104, and portions other than the region 100 are formed by the mask 104 in the a-Si region. The film 103 is not exposed. In this case, the line width L of each region 100 exposed by the a-Si film 103 is preferably set in a range of 1 to 15 μm. In the first embodiment, the line width L of the region 100 is set to 10 μm. It was.
[0118]
Next, a small amount of nickel 105 is added to the surfaces of the a-Si film 103 and the mask 104. As nickel 105 to be added, nickel was added by a DC sputtering method using a target of pure nickel (99.0% or more). Specifically, the sputtering process was performed with the DC power set to an extremely low power of about 50 W and the substrate rotated at a high speed of 2000 mm / min. In this example, argon was used as the gas used in this sputtering process, and nickel was sputtered under extremely low concentration conditions under a high pressure condition of 10 Pa or higher during sputtering. In FIG. 6A, the sputtered nickel 105 is shown as a thin film in order to make the drawing easy to see, but actually, it is formed in a state of about a monoatomic layer or less. When sputtering was actually performed under the conditions of DC power of 60 W and argon gas pressure of 18 Pa, the nickel concentration on the a-Si film 103 exposed in the region 100 was 6 × 10 6. 13 atoms / cm 2 It became a grade (TRIXRF measured value).
[0119]
Next, as shown in FIG. 6B, in a state where nickel is sputtered at a low concentration, the heating temperature is 530 to 600 ° C., for example, 580 ° C. in an inert gas atmosphere, for example, a nitrogen gas atmosphere. And anneal for 11 hours.
[0120]
At this time, in the region 100 in which nickel is added on the surface of the a-Si film 103, silicidation of the nickel 105 existing on the surface of the a-Si film 103 occurs, and in this region 100, the crystal grows using silicide as a nucleus. Region 103a is formed. Subsequently, in the peripheral region of the region 103a, as indicated by an arrow J in each of FIGS. 5A and 6B, crystals grow from the region 103a in the lateral direction (direction parallel to the substrate). Thus, a region 103b in which crystals are grown in the lateral direction is formed.
[0121]
Thus, the region 103b of the crystalline silicon film grown in the lateral direction collides with the region 103b of the crystalline silicon film grown from the other adjacent region 103a to finish the crystal growth, and the crystal grown from both directions A crystal boundary 103c is formed at a portion where the conductive silicon films collide with each other.
[0122]
In the region 103b in which the crystal is grown in the lateral direction, as shown in FIG. 5 (a), a domain 103d having a plane orientation aligned along the crystal growth direction is formed. A dotted line 103e in FIG. 5A shows a domain boundary forming each domain 103d, and a region surrounded by the domain boundary 103e is one domain. In this case, since the nickel 105 sputtered on the mask 104 is masked by the mask 104, it does not reach the lower a-Si film 103, and the a-Si film 103 is crystallized in the region 100. Only the nickel 105 added on the exposed a-Si film 103 is involved. The nickel concentration in the crystalline silicon film grown in the lateral direction is 5 × 10 5. 17 ~ 1x10 18 atom / cm Three The nickel concentration in the region 103a in which crystal is directly grown by adding nickel is 1 × 10 19 atoms / cm Three It was about. In the above crystal growth, the length of crystal growth in the direction parallel to the substrate indicated by the arrow J was about 130 μm at the longest portion.
[0123]
Next, as shown in FIG. 6C, the mask 104 is removed by etching. In Example 1, as the etchant, the mask 104 was removed by wet etching using 1:10 buffered hydrofluoric acid (BHF) which has sufficient etching selectivity with the underlying silicon film 103.
[0124]
Next, the line-shaped region 107 shown in FIGS. 5B and 7A is irradiated with the pulsed laser light K to bring the crystalline silicon film in the region 107 into a molten state. The molten silicon film is recrystallized immediately thereafter.
[0125]
In this example 1, a XeCl excimer laser (wavelength: 308 nm, pulse width: 40 nsec) is used as the laser light at this time, and the substrate is heated to 200 to 459 ° C., for example, 400 ° C. during irradiation, and the energy density is 200 to 600 mJ / cm. Three For example, 400 mJ / cm Three The irradiation conditions were as follows.
[0126]
After the silicon film in the irradiated region 107 is instantaneously melted when irradiated with the pulse laser beam, the direction indicated by the arrow M in FIG. Recrystallize. At this time, the silicon crystal in the adjacent non-irradiated region 103b becomes a seed crystal, and the crystalline silicon films 103f and 103h grown in the lateral direction indicated by the arrow M are formed from both ends of the region 107, reflecting the crystallinity. Is done. The central portion 103g is a region where the crystal nuclei are randomly generated and crystallized in a supercooled state before crystal growth in the arrow M direction starts. In this example, the crystal growth distance in the horizontal direction indicated by the arrow M was about 1.5 μm.
[0127]
Here, in Example 1, pulse laser light was irradiated using the laser annealing apparatus shown in FIG. The opening formed in the shielding mask at this time was 10 μm × 5 mm. Therefore, the region 107 of the laser beam K irradiated onto the region 103b on the glass substrate 101 also has a long rectangular shape of 10 μm × 5 mm.
[0128]
5 and 7, the case has been described where the silicon film is solidified by the pulsed laser light emitted from one of the openings 41 a formed in the shielding mask 41.
[0129]
Then, as shown in FIG. 4, the glass substrate 101 is moved at a constant speed in the direction of C ′ in a state where the pulse laser beam K is irradiated, thereby scanning the glass substrate 101 with the pulse laser beam K. It is. At this time, the moving distance of the glass substrate 101 becomes the scanning pitch P in the pulse time during which the pulse laser beam is not irradiated. In this embodiment, the scanning pitch P is defined by the moving speed of the glass substrate 101 in the C ′ direction and the oscillation frequency of the pulsed laser light K. In the laser annealing apparatus shown in FIG. 4, since the glass substrate 101 is moved, when viewed from the glass substrate 101, the scanning direction of the pulsed laser light K and the moving direction C of the glass substrate 101 are opposite.
[0130]
FIG. 5C shows the state of the glass substrate 101 when the second pulse laser beam is irradiated. The region 107 ′ irradiated with the second pulse laser beam is scanned by the scanning pitch P in the direction of arrow C from the first pulse laser beam K irradiation, as shown in FIG. The pulse laser beam K is irradiated to a region 107 ′ shifted downward from the irradiation region by a scanning pitch P.
[0131]
Then, after the region 107 ′ irradiated with the pulse laser beam K is melted, it is recrystallized along the direction of the arrow M ′ reflecting the crystallinity of the adjacent non-irradiated region. As a result, a pair of regions 103f ′ and 103h ′ recrystallized in the lateral direction and a region 103g ′ crystallized by random nucleation at the center are formed. At this time, the region 103f ′ on the side opposite to the scanning direction C is crystallized so as to take over the crystal of the region 103f crystallized by the first pulse laser beam irradiation. A substantially single-crystal region 103 i in which the crystal growth is extended in the scanning direction C is formed.
[0132]
In this way, if the irradiation of the pulse laser beam K is sequentially scanned at the scanning pitch P in the direction indicated by the arrow C in the figure, as shown in FIGS. 5 (d) and 7 (b), a substantially single crystal is obtained. The region 103i in the state is further extended to form a single crystal region over a wide range.
[0133]
In Example 1, the oscillation frequency of the pulse laser beam was 200 Hz, and the time interval between the first pulse laser beam irradiation and the second pulse laser beam irradiation was 5 msec. Further, the scanning pitch P of the pulse laser beam is set to 0.5 μm, for example, in the range of 0.1 to 1.5 μm. At this time, assuming that the width of the laser beam in the scanning direction of the pulse laser beam is 10 μm, a total of 20 pulse laser irradiations are performed at an arbitrary point in the region 103b. However, in this case, since the crystal state of the region 103i is defined reflecting the crystal state when crystallized at the time of the last pulse laser light irradiation, the last pulse laser light irradiation is the most important. Become.
[0134]
The region 103i formed in this way is a line-like crystal indicated by N in FIGS. 5D and 7B along the scanning direction C when the pulse laser beam is irradiated when viewed microscopically. Consists of grains. According to the observation of the two-dimensional crystal plane orientation using the EBSP method, the crystal grains are not independent of each other, but are in a substantially single crystal state in which they are arranged in parallel with substantially the same plane orientation. In addition, at the grain boundary portion of the line-shaped crystal grain, a small-angle tilt boundary within 5 ° is formed. Moreover, the continuity of the lattice is almost maintained, and 80% or more of atoms are connected in each grain boundary portion.
[0135]
Next, as shown in FIG. 7F, element isolation is performed by removing an unnecessary portion of the silicon film using a region 103i crystallized in a substantially single crystal state. A crystalline silicon film 111n to be an active region and a crystalline silicon film 111p having a desired island shape to be an active region of a P-type TFT later are formed. In this example 1, the crystalline silicon films 111n and 111p were formed so that the carrier moving direction of the later TFT and the crystal growth direction by laser light scanning were approximately parallel.
[0136]
Next, as shown in FIG. 7D, the gate insulating film has a thickness of 20 to 150 nm, for example, a thickness of 100 nm, so as to cover the crystalline silicon films 111n and 111p serving as the active regions. A silicon oxide film 112 is formed. In the first embodiment, the silicon oxide film 112 is formed by using TEOS as a raw material and heating the substrate at 150 to 600 ° C., preferably 300 to 450 ° C. in the presence of oxygen, by RF plasma CVD. Deposited by. Subsequently, a high melting point metal is deposited on the silicon oxide film 112 by sputtering, and this is patterned to form a gate electrode 113 located at a predetermined portion on the crystalline silicon film 103. As the refractory metal used for forming the gate electrode 113, tantalum (Ta) and tungsten (W) are desirable. In the first embodiment, a gate electrode 113 is formed using a two-layer structure in which a small amount of nitrogen added Ta and pure Ta are stacked, so that the combined thickness of the two layers is 300 to 600 nm, for example, 450 nm. did.
[0137]
Subsequently, phosphorus (P) 115 is implanted by ion doping. In this case, the gate electrode 113 serves as a mask, and phosphorus 115 is not implanted into the crystalline silicon films 111n and 111p below the gate electrode 113. In the first embodiment, phosphine (PH) is used as a doping gas for doping phosphorus 115. Three As the doping conditions, the acceleration voltage is 60 to 90 kV, for example 80 kV, and the dose is 2 × 10 15 ~ 8x10 15 cm -2 For example, 5 × 10 15 cm -2 It was.
[0138]
By this step, the regions of the crystalline silicon films 111n and 111p that are masked by the gate electrode 113 and are not implanted with phosphorus 115 become the channel regions 118n and 118p of the TFT through a subsequent step. The regions of the crystalline silicon films 111n and 111p into which phosphorus 115 is implanted without being masked by the gate electrode 113 become TFT source regions 119n and 119p and drain regions 120n and 120p through a subsequent process. In this step, phosphorus 115 is implanted to form an N-type impurity region in the N-channel TFT. That is, in this step, phosphorus 115 is implanted into the source / drain regions also in the P-channel TFTs that are complementarily installed in the N-channel TFTs to form N-type impurity regions 119n ′ and 120n ′. Yes.
[0139]
Next, as shown in FIG. 7E, a photoresist 121 covering the gate insulating film 112 and the gate electrode 113n on the crystalline silicon film 111n to be an N-type channel TFT is provided by a photolithography process to form P-type. As a mask for selective doping to prevent the impurities from being implanted.
[0140]
In this state, boron 116 is implanted by ion doping. In the first embodiment, diborane (B) is used as a doping gas for implanting boron 116. 2 H 6 1 × 10 16 ~ 5x10 16 cm -2 For example 2 × 10 16 cm -2 The doping was performed by applying an acceleration voltage of 40 to 80 kV, for example, 65 kV, at a high dose.
[0141]
In this step, boron 116 is not implanted into the crystalline silicon film 111p below the gate electrode 113p because the gate electrode 113p serves as a mask. Further, boron 116 is doped through the gate insulating film 112 into the crystalline silicon film 111p in the region where the gate electrode 113p is not formed. As a result, the source region 119n ′ and the drain region 120n ′ in which the N-type impurity phosphorus is implanted in the previous step is implanted into the source region 119n ′ and the drain region 120n ′ by so-called counter-doping. As a result, the characteristics are inverted and P-type impurity regions 119p and 120p are obtained. In this way, an N-channel TFT and a P-channel TFT can be formed on the same substrate.
[0142]
Next, as shown in FIG. 7F, after removing the photoresist 121 provided as a mask for selective doping, a temperature of 500 to 600 ° C. in an inert atmosphere, for example, in a nitrogen atmosphere. As a condition, by performing heat treatment for several hours to several tens of hours, nickel contained in this region is trapped by phosphorus contained in the source / drain regions of the N-type and P-type TFTs. Then, as shown by an arrow 122q in FIG. 7F, nickel existing in the channel region is moved to the adjacent source regions 119n and 119p and drain regions 120n and 120p, respectively. As a result, the concentration of nickel existing in the channel region can be greatly reduced.
[0143]
Here, each TFT was arranged in the direction shown in FIG. That is, the scanning direction C of the pulse laser beam when irradiating the pulse laser beam and the direction Q in which nickel is moved are made substantially parallel. By arranging the TFTs in this way, the direction N of the crystal grains of the line crystals in the channel region and the movement direction Q of nickel are the same, and the movement of nickel into the source region and the drain region is different. It is performed without exceeding the grain boundary. As a result, the nickel transfer efficiency is improved, and the remaining amount of nickel in the channel region can be greatly reduced.
[0144]
When the concentration of nickel remaining in the channel region at this time is measured by secondary ion mass spectrometry (SIMS), 5 × 10 5 before performing this step. 17 ~ 1x10 18 atoms / cm Three The concentration of nickel in the channel region was about 5 × 10 16 atoms / cm Three Reduced to a degree.
[0145]
On the other hand, activation of the source region and the drain region is simultaneously performed by this heat treatment. The sheet resistance value of the N-type impurity region manufactured by this process was 0.5 to 1 kΩ / □, and the sheet resistance values of the P-type impurity regions 119p and 120p were 1 to 2 kΩ / □. Furthermore, by this heat treatment process, the gate insulating film is fired at the same time, and the bulk characteristics of the gate insulating film itself and the interface characteristics between the crystalline silicon film and the gate insulating film are improved.
[0146]
Next, as shown in FIG. 7G, a 900 nm-thickness silicon oxide film is formed as the interlayer insulating film 123 by plasma CVD. Then, contact holes 121 are formed in portions corresponding to the source regions 119n and 119p and the drain regions 120n and 120p on the crystalline silicon film of each TFT of the interlayer insulating film 123, respectively. In the contact hole 121 formed in the interlayer insulating film 123, an electrode / wiring 124 that is electrically connected to the source / drain region of the TFT is formed by a metal film, for example, a two-layer film of titanium nitride and aluminum. . Thereafter, annealing is performed for 1 hour under a temperature condition of 350 ° C. in a hydrogen atmosphere of 1 atm. Thus, the N-channel TFT 125 and the P-channel TFT 126 are completed. Furthermore, in order to protect the N-type and P-type TFTs 125 and 126 as necessary, a protective film made of a silicon nitride film or the like may be provided thereon.
[0147]
In the CMOS structure circuit obtained through the steps described above, the field effect mobility of each TFT is 450 to 500 cm for the N-type TFT 125. 2 / Vs, 150-200cm with P-type TFT126 2 A high value of / Vs was obtained, and the threshold voltage was about 1.0 V for the N-type TFT 125 and about -1.5 V for the P-type TFT 126, and very good characteristics were obtained. In addition, the variation in characteristics, which is a problem in the semiconductor device obtained by the conventional crystallization method, can be suppressed to about ± 10% in field effect mobility and about ± 0.2 V in threshold voltage. Note that the above characteristics were obtained by measuring 30 points on a 400 mm × 320 mm substrate.
[0148]
In addition, the increase and variation in leakage current in the TFT off region, where the remaining catalytic element is particularly problematic, can be reduced to the same level as when no catalytic element is used without any abnormal point. did it. For this reason, the manufacturing yield can be greatly improved. Furthermore, even after repeated measurements and durability tests due to bias and temperature stress, there was almost no deterioration in characteristics, and the reliability was high and the electrical characteristics were stable compared to TFTs obtained by conventional crystallization methods. A circuit was obtained.
[0149]
(Example 2)
In Embodiment 2, a process of manufacturing an N-channel TFT used for a driver circuit, a pixel portion, and a thin film integrated circuit of an active matrix liquid crystal display device over a glass substrate will be described.
[0150]
FIG. 8 is a plan view of the semiconductor device for explaining a process for manufacturing the N-type TFT according to the second embodiment.
[0151]
FIGS. 9A to 9C each illustrate a process of manufacturing the N-type TFT according to the second embodiment for each process, and show cross-sectional views taken along the line AA ′ of FIG. . FIGS. 10A to 10D each illustrate a process of manufacturing the N-type TFT of the second embodiment for each process, and show cross-sectional views taken along the line BB ′ of FIG. ing.
[0152]
To manufacture the N-type TFT of Example 2, first, as shown in FIG. 9A, in order to prevent impurities from diffusing from the glass substrate 201 in a later step, For example, the base film 202 made of silicon oxide having a thickness of about 300 to 500 nm is formed by sputtering or plasma CVD. Next, an intrinsic (I-type) amorphous silicon film (a-Si film) 203 having a thickness of 20 to 80 nm, for example, 40 nm is formed by plasma CVD.
[0153]
Next, a mask 204 in which an insulating thin film such as a silicon oxide film or a silicon nitride film is deposited over the entire surface of the a-Si film 203 is formed. In Example 2, a silicon oxide film was deposited on the a-Si film 203 by using TEOS (Tetra Ethoxy Ortho Silicate) as a raw material and using an RF plasma CVD method in the presence of oxygen. In this case, the film thickness of the silicon oxide film is preferably in the range of 100 to 400 nm. In Example 2, the film thickness of the silicon oxide film was 150 nm. The mask 204 has slit-like through holes, and the a-Si film 203 is exposed in the region 200 where the through holes are formed. Due to the through holes formed in the mask 204, as shown in FIG. 8, the region 200 where the a-Si film 203 is exposed has a slit shape. The portion other than the region 200 is in a state where the a-Si film 203 is not exposed by the mask 204. In this case, the line width L of each region where the a-Si film 203 is exposed is desirably set in a range of 1 to 15 μm, and in this example 2, it is set to 8 μm.
[0154]
Next, a small amount of nickel 205 is added on the surfaces of the a-Si film 203 and the mask 204. The nickel 205 was added by holding the solution in which the nickel 205 was dissolved on the a-Si film 203 and the mask 204, extending the nickel solution onto the substrate with a spinner, and drying it. In Example 2, nickel acetate was used as the solute, ethanol was used as the solvent, and the nickel concentration in the solution was adjusted to 10 ppm. The concentration of the added nickel 205 is 5 × 10 5 by measurement using a total reflection X-ray fluorescence analysis (TRXRF) method. 13 atoms / cm 2 It was about.
[0155]
Next, as shown in FIG. 9B, in this state, annealing is performed for 11 hours under an inert gas atmosphere, for example, in a nitrogen atmosphere, at a heating temperature of 530 to 600 ° C., for example, 580 ° C.
[0156]
At this time, in a region where nickel 205 is added on the surface of the a-Si film 203, silicidation of the nickel 205 existing on the surface of the a-Si film 203 occurs, and the a-Si film 203 is formed using this silicide as a nucleus. Crystallizes, and in this region 200, a region 203a of a crystalline silicon film is formed. Subsequently, in the peripheral region of the region 200, as indicated by an arrow R, a crystalline silicon film region 203b in which crystals grow laterally (in a direction parallel to the substrate) from the region 200 is formed. Further, the region 203d is left outside the region 203b where the amorphous silicon film remains.
[0157]
As the crystallization proceeds from each region 200 in the lateral direction, a boundary 203c where crystals grown in the lateral direction from each region collide with each other is formed at a substantially central portion of each region 200.
[0158]
Nickel 205 attached to the mask does not reach the underlying a-Si film 203 because it is masked by the mask 204 and does not participate in the crystallization of the a-Si film 203. The nickel concentration in the region 203b of the crystalline silicon film grown in the lateral direction is 5 × 10 17 ~ 1x10 18 atoms / cm Three The nickel concentration in the region 203a of the crystalline silicon film directly grown by adding nickel 205 is 1 × 10 19 atoms / cm Three It was about. In the above crystal growth, the length of crystal growth in the direction parallel to the glass substrate 201 indicated by the arrow R was about 130 μm at the longest portion.
[0159]
Next, as shown in FIG. 9C, the mask 204 is removed by etching. In Example 2, as the etchant, the mask 204 was removed by wet etching using 1:10 buffered hydrofluoric acid (BHF) which has sufficient etching selectivity with the underlying silicon film 203.
[0160]
Next, as shown in FIG. 10D, pulse laser light is irradiated in a line shape in a direction orthogonal to the region 200, the region irradiated with the pulse laser light is melted, and then recrystallized. Thus, a crystalline silicon film is formed.
[0161]
In this example 2, a XeCl excimer laser (wavelength: 308 nm, pulse width: 40 nsec) is used as the pulse laser beam at this time, and the substrate is heated to 200 to 450 ° C., for example, 400 ° C. during the irradiation with the pulse laser beam. 200 to 600 mJ / cm 2 For example, 400 mJ / cm 2 The irradiation conditions were as follows.
[0162]
In the second embodiment, similarly to the first embodiment, the long-shaped pulse laser beam S is sequentially scanned in the direction of the arrow U in FIG. The region 203j that inherits the crystallinity is grown.
[0163]
The difference from Example 1 is that crystallization by irradiation with the pulsed laser light S is performed on the amorphous silicon film region 203d outside the region 203b laterally grown by the nickel 205 and also on the outer side. It is a point. Also in this case, since the silicon film is melted and solidified by the first irradiation with the pulsed laser light S to the region 203b, the crystallinity at that time is taken over and the silicon film is irradiated by the subsequent irradiation with the pulsed laser light S. Since melting and solidification proceeds, a high-quality crystalline silicon film 203j is formed also in the region 203c that is an amorphous silicon film.
[0164]
In the second embodiment, the scanning pitch width P of the pulse laser beam S is set to 0.1 to 1.5 μm, for example, 0.5 μm. Further, the width of the laser beam S with respect to the scanning direction of the pulse laser beam S was set to 10 μm. In this case, a total of 20 irradiations of the pulsed laser beam S are performed at any one point on the silicon film. However, in actuality, among the irradiations of the pulsed laser light S irradiated a plurality of times to each position on the silicon film, by the final irradiation of the pulsed laser light S, the irradiation of the preceding pulsed laser light S Since it is crystallized reflecting the crystallinity of the crystallized adjacent region, the last irradiation with the pulsed laser beam S is most important in defining the crystallinity of the crystalline silicon film.
[0165]
The region 203j formed by sequentially scanning such pulsed laser light S is composed of line-shaped crystal grains along the scanning direction of the pulsed laser light. According to the observation of the two-dimensional crystal plane orientation using the EBSP method, each crystal grain has almost the same plane orientation across the crystal grain boundary. In the grain boundary portion of the line-shaped crystal grain, a small-angle grain boundary within 5 ° is formed.
[0166]
Next, as shown in FIG. 10 (c), a region 203j formed from a region 203b grown by nickel 205 is used to form a region 203j in a substantially single crystal state. In addition, by removing other unnecessary portions of the silicon film, element isolation is performed, and a crystalline silicon film 211 formed in a desired island shape is formed.
[0167]
Next, as shown in FIG. 10C, a silicon oxide film which is a gate insulating film having a thickness of 20 to 150 nm, for example, a thickness of 100 nm so as to cover the crystalline silicon film 211 serving as an active region. 212 is formed. In the second embodiment, the silicon oxide film 212 is formed by using TFOS as a raw material and heating the substrate at 150 to 600 ° C., preferably 300 to 450 ° C. in the presence of oxygen, by an RF plasma CVD method. Decomposed and deposited by Alternatively, the silicon oxide film 212 may be formed by a low pressure CVD method or an atmospheric pressure CVD method using TEOS as a raw material and heating the substrate temperature to 350 to 600 ° C., preferably 400 to 550 ° C. in the presence of ozone gas. Good. After the formation of the silicon oxide film 212, in order to improve the bulk characteristics of the silicon oxide film 212 itself and the interface characteristics between the crystalline silicon film 211 and the silicon oxide film 212, the temperature is set to 400 to 600 ° C. in an inert gas atmosphere. Heat treatment was performed for 1 to 4 hours under temperature conditions. Subsequently, aluminum is formed to a thickness of 400 to 800 nm, for example, 600 nm by sputtering, and this is patterned to form a gate electrode 213 located at a predetermined portion on the crystalline silicon film 212. Form. Next, the surface of the gate electrode 213 made of aluminum is anodized to form an oxide layer 214 on the surface. This anodic oxidation is obtained by first raising a voltage up to 220 V and holding it in that state for 1 hour in an ethylene glycol solution containing 1 to 5% tartaric acid. The thickness of the obtained oxide layer 214 was 200 nm. Note that since the oxide layer 214 has a thickness for forming an offset gate electrode in a subsequent ion doping step, the length of the offset gate region can be determined by the anodic oxidation step.
[0168]
Subsequently, phosphorus, which is an impurity, is implanted using an ion doping method. In this case, the gate electrode 213 and the oxide layer 214 formed on the silicon oxide film 212 serve as a mask, and phosphorus is not implanted into the crystalline silicon film 211 corresponding to a portion under the gate electrode 213. In Example 2, phosphine (PH) is used as a doping gas for doping phosphorus. Three As the doping conditions, the acceleration voltage is 60 to 90 kV, for example, 80 kV, and the dose is 1 × 10 15 ~ 8x10 15 cm -2 For example 2 × 10 15 cm -2 It was.
[0169]
By this step, the region of the crystalline silicon film 211 that is masked by the gate electrode 213 and is not implanted with phosphorus becomes a channel region of the TFT later. In addition, regions of the crystalline silicon film 211 into which phosphorus is implanted without being masked by the gate electrode 213 later become a source region 219 and a drain region 220 of the TFT. In this step, phosphorus is implanted to form an N-type impurity region in the N-channel TFT.
[0170]
At this time, by arranging the TFTs as shown in FIG. 8, the carrier flow direction (the direction of the source region 219 → the drain region 220) and the line-shaped crystal constituting the channel region 218 with respect to the operation of the TFT. Since the grain line direction (growth direction T) is parallel, a TFT having higher mobility can be obtained.
[0171]
Next, as shown in FIG. 10C, annealing is performed by irradiating laser light V, thereby activating the ion-implanted impurity and at the same time, the portion of the crystallinity deteriorated by the impurity introduction step. Improve crystallinity.
[0172]
At this time, as the laser light V, a XeCl excimer laser (wavelength 308 nm, pulse width 40 nsec) is used, and the energy density is 150 to 400 mJ / cm. 2 , Preferably 200 to 250 mJ / cm 2 It was. The sheet resistance of the N-type impurity region thus formed was 200 to 500Ω / □.
[0173]
Next, as shown in FIG. 10D, a silicon oxide film or a silicon nitride film having a thickness of about 600 nm is formed to form an interlayer insulating film 223. In the case where a silicon oxide film is formed as the interlayer insulating film 223, TEOS is used as a raw material, and a plasma CVD method in the presence of oxygen or a low pressure CVD method in the presence of ozone is used. A silicon oxide film is formed. When a silicon nitride film is formed as the interlayer insulating film 223, SiH Four And NH Three A silicon nitride film is formed by using a plasma CVD method using as a source gas. This silicon nitride film can reduce unpaired bonds that degrade TFT characteristics by supplying hydrogen atoms to the interface between the active region and the gate insulating film.
[0174]
Next, contact holes 223 a reaching these regions are formed in portions corresponding to the source region 219 and the drain region 220 on the crystalline silicon film 211 of the TFT of the interlayer insulating film 223. In the contact hole 223a formed in the interlayer insulating film 223, an electrode / wiring 224 that is electrically connected to the source region 219 and the drain region 220 of the TFT by a metal material, for example, a two-layer film of titanium nitride and aluminum. Form. The titanium nitride film is provided as a barrier film for preventing aluminum from diffusing into the semiconductor layer. When this TFT is used for pixel switching of a liquid crystal display device or the like, the drain electrode 220 may be a pixel electrode made of a transparent conductive film such as ITO. Further, when this TFT 225 is used for a thin film integrated circuit or the like, a contact hole may be formed also on the gate electrode 213 and wiring necessary for this contact hole may be provided.
[0175]
Finally, annealing is performed for 1 hour under a temperature condition of 350 ° C. in a water vapor atmosphere of 1 atm to complete a desired TFT 225. In order to protect the TFT 225, a protective film such as a silicon nitride film may be further provided.
[0176]
The TFT 225 manufactured through the processes described above has a field effect mobility of 450 cm. 2 / Vs and the threshold voltage were about 1.0 V, and the performance was remarkably improved. Furthermore, the field effect mobility could be suppressed to about ± 10% and the threshold voltage to about ± 0.2V. Note that the above characteristics were obtained by measuring 30 points on a 400 mm × 320 mm substrate.
[0177]
The above characteristics were obtained for a TFT designed so that the carrier movement direction of the TFT and the crystal growth direction by the scanning of the pulse laser beam irradiation are parallel to each other. Even in a TFT designed so that the direction of movement of crystal and the direction of crystal growth are perpendicular to each other, the field effect mobility is 350 cm. 2 / Vs and a threshold voltage of about 1.2 V, sufficiently high performance compared with a TFT obtained by a conventional method, and variation in characteristics within the substrate could be suppressed to a small level.
[0178]
In addition, the TFT of Example 2 has high reliability with little deterioration in characteristics even after repeated measurement, durability test by bias or temperature stress. In addition, the increase and variation in the leakage current in the TFT off region, where the remaining catalytic element is particularly problematic, should be reduced to a level of about several pA, which is equivalent to the case where no catalytic element is used, with no abnormal point. I was able to. For this reason, the manufacturing yield can be greatly improved.
[0179]
Furthermore, if a liquid crystal panel is manufactured using the TFT of the second embodiment, display unevenness is small and pixel defects due to TFT leakage are extremely small as compared with a liquid crystal panel using a TFT manufactured by a conventional manufacturing method. A liquid crystal panel having a high contrast ratio and a high display quality can be manufactured.
[0180]
(Example 3)
In the third embodiment, a case where continuous wave laser light is used as laser light applied to the silicon film will be described. The third embodiment is substantially the same as the first and second embodiments except that a continuous wave laser beam is used. Therefore, the illustration is omitted with reference to the drawings used in the first and second embodiments. .
[0181]
First, as in Examples 1 and 2, a base insulating film made of a silicon oxide film or the like is formed on a glass substrate, and an amorphous silicon film (a-Si film) is formed on the base insulating film. To do.
[0182]
Next, after depositing an insulating thin film such as a silicon oxide film or a silicon nitride film over the entire surface of the amorphous silicon film, patterning is performed to form a mask having openings at predetermined portions. Then, a catalytic element is selectively introduced onto the amorphous silicon film on which the mask is formed using the opening of the mask (the state of the glass substrate on which the amorphous silicon film is formed at this time) FIG. 6 (a) is referred to, and the description in Example 1 is referred to for the method of introducing the catalyst element).
[0183]
Next, in this state, in an inert gas atmosphere, for example, in a nitrogen gas atmosphere, the heating temperature is set to 530 to 600 deg. Crystal growth. 6C and 9C are referred to for the state at this time. In addition, FIG. 1 (a) and FIG. 5 (a) are referred to in plan view.
[0184]
Next, the crystalline silicon film in this state is scanned while continuously irradiating continuous wave laser light. Thereby, this crystalline silicon film is crystallized along the scanning direction of the laser beam. The scanning direction of this laser beam is the same as that of the pulse laser beam scanning method of the first and second embodiments. As a continuous wave laser beam irradiated to the crystalline silicon film, a diode-pumped continuous wave YAG laser beam was used. The wavelength was 532 nm and the power fluctuation was 1% or less. Furthermore, the output of the continuous wave YAG laser was 10 W, and the scanning speed was 50 to 200 cm / sec, for example, 100 cm / sec with respect to the substrate. In the crystalline silicon film, the part irradiated by the continuous wave laser light irradiation melts, and an interface between the silicon in the solid state and the silicon in the liquid state occurs at the boundary between the laser light irradiation region and the non-irradiation region, The interface continuously moves as the laser beam scans, so that a crystal grain boundary along one direction grows reflecting the crystallinity of the original crystalline silicon film.
[0185]
Thereafter, unnecessary portions of the crystalline silicon film are removed, element isolation is performed, and patterning is performed in an island shape that later becomes an active region (source and drain regions, channel region) of the TFT. In the following steps, the TFT is completed through the same steps as in the first and second embodiments.
[0186]
In Example 3, the crystalline silicon film is recrystallized in the lateral direction (laser beam scanning direction) using the continuous wave laser beam as described above. In this Example 3, it became clear that higher TFT characteristics can be obtained as compared with Examples 1 and 2 using pulsed laser light. Specifically, N channel type TF is 600 cm. 2 A field effect mobility of more than / Vs was obtained.
[0187]
The semiconductor device according to the present invention has been specifically described above based on the three embodiments. However, the present invention is not limited to the above three embodiments, and various types based on the technical idea of the present invention. Can be modified.
[0188]
For example, in the above three embodiments, a method of applying an aqueous solution of nickel salt to the surface of the amorphous silicon film and a low-power DC sputtering method are adopted, but before the amorphous silicon film is formed, In addition, by selectively introducing nickel into the surface of the base film, the upper amorphous silicon film can be crystallized. That is, the catalytic element that promotes crystallization of amorphous silicon may be introduced from the upper side of the amorphous silicon film and grown from the surface side of the amorphous silicon film, or may be introduced to the lower side. The crystal may be grown from the back side of the amorphous silicon film.
[0189]
As a method for introducing nickel, various methods can be used in addition to the method of the above embodiment. For example, as a solvent for dissolving nickel salt, SOG (spin on glass) material is used, and SiO 2 A method of diffusing from a film, a method of directly introducing by an ion doping method, a method of forming a thin film by a plating method, or the like can be used.
[0190]
In addition to nickel, cobalt, iron, palladium, platinum, copper, and gold can be used as the catalyst element.
[0191]
In Examples 1 and 2, the pulsed laser light for melting and solidifying the crystalline silicon film crystallized by the catalytic element is not limited to the XeCl excimer laser having the wavelength of 308 nm used in Examples 1 and 2, but the wavelength. A 248 nm KrF excimer laser, an ArF excimer laser with a wavelength of 198 nm, or the like may be used. Moreover, although it becomes a wavelength of a visible region, it is also possible to use a YAG laser. Further, the same effect can be obtained with respect to the irradiation shape of the pulsed laser light to be irradiated even if the shape is other than the above-described long rectangular shape.
[0192]
In addition to the active matrix substrate for liquid crystal display, the device to which the semiconductor device of the present invention is applied includes, for example, a contact image sensor, a driver built-in thermal head, a driver using an organic EL or the like as a light emitting element. Even when applied to a built-in optical writing element or display element, a three-dimensional IC, etc., these elements can achieve high speed and high resolution.
[0193]
Furthermore, the semiconductor device of the present invention is not limited to the MOS transistor described in the first embodiment, but can be applied to a wide range of semiconductor processes such as a bipolar transistor and an electrostatic induction transistor using a crystalline semiconductor as an element material. Can do.
[0194]
【The invention's effect】
The semiconductor device and the manufacturing method thereof according to the present invention are obtained by using, as a seed crystal, a region in which a small amount of a catalytic element that promotes crystallization of an amorphous silicon film is introduced and solid-phase grown in a direction transverse to the substrate. The active region is the region that has been crystal-grown in approximately one direction by the melt-solidification process by irradiating light to the phase-grown region, so that a semiconductor device with high performance and stable characteristics can be realized. Therefore, a high-performance semiconductor device with a high degree of integration can be manufactured by a simple manufacturing process.
[0195]
Furthermore, in the manufacturing process using the manufacturing method of the present invention, the yield rate can be greatly improved, and the cost of the product can be reduced. In particular, liquid crystal display devices that require improved switching characteristics of the pixel switching TFTs on the active matrix substrate and higher performance and higher integration of the TFTs constituting the peripheral drive circuit section satisfy these improvements at the same time. A driver monolithic active matrix substrate that constitutes the active matrix portion and the peripheral drive circuit portion on the same substrate can be realized, and the module can be made compact, high-performance, and low in cost.
[Brief description of the drawings]
FIGS. 1A to 1D are plan views for explaining a method of manufacturing a semiconductor device according to the present invention for each step.
FIG. 2 is a schematic view showing a laser annealing apparatus used in the process of melting and solidifying a silicon film by irradiation with pulsed laser light when manufacturing a semiconductor device of the present invention.
FIG. 3 is an explanatory diagram showing an intensity profile of pulsed laser light that passes through a shielding mask and is irradiated onto a substrate.
FIG. 4 is a schematic view showing another laser annealing apparatus used in the process of melting and solidifying a silicon film by irradiation with pulsed laser light when manufacturing the semiconductor device of the present invention.
FIGS. 5A to 5D are plan views for explaining a process for manufacturing a CMOS structure in which an N-type TFT and a P-type TFT of Example 1 are complementarily configured;
FIGS. 6A to 6C each illustrate a process for manufacturing the structure of FIG. 5A for each process, and are cross-sectional views taken along line AA ′ of FIG. Is shown.
FIGS. 7A to 7G illustrate the steps of manufacturing the structure shown in FIGS. 5B to 5D for each step, and FIGS. Sectional drawing which follows the BB 'line of is shown.
8 is a plan view for explaining a process for manufacturing the N-type TFT according to Embodiment 2. FIG.
FIGS. 9A to 9C each illustrate a process of manufacturing the N-type TFT shown in FIG. 8 for each process, and show cross-sectional views along the line AA ′ of FIG. Yes.
FIGS. 10A to 10D each illustrate a process of manufacturing the N-type TFT of Example 2, and show a cross-sectional view along the line BB ′ in FIG. Yes.
FIG. 11 is a cross-sectional view schematically showing the state of crystal grains of a crystalline silicon film obtained by the method of JP-T-2000-505241.
FIG. 12 shows a crystallization treatment method described in JP 2000-505241 A, and results of crystallization as a shape including a bent shape in the shape of a mask for forming an exposure region irradiated with laser light. FIG.
FIG. 13 is a plan view showing a crystalline silicon film obtained by the method of Japanese Patent Application Laid-Open No. 11-260723.
FIG. 14 is a cross-sectional view schematically showing a change in state of a silicon film when the silicon film is irradiated with a continuous wave laser beam.
FIG. 15 is a schematic view for substituting a photograph showing a fine structure of a semiconductor device of the present invention.
[Explanation of symbols]
1 Catalyst element introduction area
3 Domain boundary
4 Crystal domain
6 areas
8 areas
9 areas
10 areas
11 areas
12 areas
14 areas
15 areas
16 Growth boundary
17 Active region
100 areas
101 glass substrate
102 Base film
103 Amorphous silicon film
104 mask
105 nickel
107 areas
107 'area
111n, 111p crystalline silicon film
118n, 118p channel region
119n, 119p source region
120n, 120p drain region
125 N-channel TFT
126 P-channel TFT
200 areas
201 glass substrate
202 Base film
203 Amorphous silicon film
204 mask
205 nickel
211 crystalline silicon film
213 Gate electrode
214 Oxide layer
218 channel region
219 Source region
220 Drain region
223 interlayer insulation film
224 Electrodes and wiring
225 TFT

Claims (32)

絶縁表面を有する基板上に結晶性を有するケイ素膜によって活性領域が形成された半導体装置であって、
該活性領域は、非晶質ケイ素膜の結晶化を促進する微量の触媒元素が導入された領域から一方向に沿って固相成長された領域を種結晶として、該固相成長された領域を溶融固化させることにより概略一方向に結晶成長された結晶性を有するケイ素膜によって形成されていることを特徴とする半導体装置。
A semiconductor device in which an active region is formed of a crystalline silicon film on a substrate having an insulating surface,
The active region is a region that is solid-phase-grown using a region that is solid-phase-grown along one direction from a region where a small amount of catalytic element that promotes crystallization of an amorphous silicon film is introduced as a seed crystal. A semiconductor device characterized by being formed of a silicon film having crystallinity that has been crystallized in approximately one direction by melting and solidifying.
前記溶融固化させることにより結晶成長された結晶性を有するケイ素膜の結晶成長方向が、前記固相成長された領域の結晶成長方向に対して、概略直交する方向である、請求項1に記載の半導体装置。  The crystal growth direction of the silicon film having crystallinity grown by melting and solidifying is a direction substantially orthogonal to the crystal growth direction of the solid phase grown region. Semiconductor device. 前記活性領域は、前記溶融固化させることにより結晶成長された領域の結晶成長方向に沿って概略一方向に並んだライン状の結晶粒群により形成され、
該各ライン状の結晶粒群間の面方位のずれが、5°以内になっている、請求項1に記載の半導体装置。
The active region is formed by a group of line-shaped crystal grains arranged in approximately one direction along a crystal growth direction of a region grown by melting and solidifying.
The semiconductor device according to claim 1, wherein a deviation of a plane orientation between the line-shaped crystal grain groups is within 5 ° .
前記活性領域は、前記溶融固化させることにより結晶成長された領域の結晶成長方向に沿って概略一方向に並んだライン状の結晶粒群により形成され、
該各ライン状の結晶粒群の結晶粒界は、少なくとも80%以上のケイ素原子が原子レベルで格子状につながっている、請求項1に記載の半導体装置。
The active region is formed by a group of line-shaped crystal grains arranged in approximately one direction along a crystal growth direction of a region grown by melting and solidifying.
2. The semiconductor device according to claim 1, wherein at least 80% or more of silicon atoms are connected in a lattice form at an atomic level in a crystal grain boundary of each line-shaped crystal grain group.
前記活性領域は、前記溶融固化させることにより結晶成長された領域の結晶成長方向に沿って概略一方向に並んだライン状の結晶粒群により形成され、
該各ライン状の結晶粒界間には、小傾角粒界が形成されている、請求項1に記載の半導体装置。
The active region is formed by a group of line-shaped crystal grains arranged in approximately one direction along a crystal growth direction of a region grown by melting and solidifying.
2. The semiconductor device according to claim 1, wherein a small-angle grain boundary is formed between the line-like crystal grain boundaries.
前記小傾角粒界は、各結晶粒間の平面的な方位の回転角が5°以内になっている、請求項に記載の半導体装置。6. The semiconductor device according to claim 5 , wherein a rotation angle of a planar orientation between crystal grains is within 5 ° in the small-angle grain boundary. 前記結晶粒界は、セコエッチング法によるエッチングによりその位置が規定される、請求項3〜のいずれかに記載の半導体装置。The grain boundary, the position is defined by etching with Secco etching method, a semiconductor device according to any one of claims 3-6. 前記結晶粒群の面方位及び結晶粒界での結晶方位の傾角は、EBSP法により測定される面である、請求項3〜のいずれかに記載の半導体装置。The inclination of crystal orientation at the grain group of plane orientation and crystal grain boundary is a surface measured by EBSP method, the semiconductor device according to any one of claims 3-6. 前記活性領域は、前記活性領域を移動するキャリアの移動方向が溶融固化されることにより結晶成長された領域の結晶成長方向及び前記各ライン状の結晶粒界に沿う方向に対して概略平行になるように形成されている、請求項1〜のいずれかに記載の半導体装置。The active region is substantially parallel to the crystal growth direction of the region grown by melting and solidifying the moving direction of carriers moving through the active region and the direction along each of the line-shaped crystal grain boundaries. It is formed to the semiconductor device according to any one of claims 1-6. 前記活性領域に形成される能動領域は、触媒元素であるニッケル元素を1×1016〜5×1017atoms/cm3の濃度で含有している、請求項1〜のいずれかに記載の半導体装置。Active regions formed in the active region, the nickel element is a catalytic element is contained in a concentration of 1 × 10 16 ~5 × 10 17 atoms / cm 3, according to any one of claims 1-9 Semiconductor device. 絶縁表面を有する基板上に形成された非晶質ケイ素膜の一部に、非晶質ケイ素膜の結晶化を促進する触媒元素を選択的に導入する工程と、
該非晶質ケイ素膜を加熱処理することにより、該触媒元素が選択的に導入された領域の近接部分から一定方向に沿って固相成長させて固相成長領域を形成する工程と、
非晶質ケイ素膜の該固相成長領域を種結晶として、該固相成長方向に対する一定の方向に走査しつつ加熱して、溶融固化により順次再結晶化する工程と、
非晶質ケイ素膜の、該再結晶化された結晶性を有する領域により、活性領域を形成する工程と、
を包含することを特徴とする半導体装置の製造方法。
Selectively introducing a catalytic element for promoting crystallization of the amorphous silicon film into a part of the amorphous silicon film formed on the substrate having an insulating surface;
Heat-treating the amorphous silicon film to form a solid-phase growth region by solid-phase growth along a certain direction from a portion adjacent to the region where the catalytic element is selectively introduced;
The solid phase growth region of the amorphous silicon film as a seed crystal, a step of heating while scanning in a predetermined direction with respect to solid phase growth direction, sequentially recrystallized from melting and solidification,
Of the amorphous silicon film, the region having the recrystallized crystalline, forming an active region,
A method for manufacturing a semiconductor device, comprising:
前記触媒元素の導入によって結晶化された結晶性ケイ素膜は、レーザー光が該結晶化方向とは直交する方向に沿って走査されることにより加熱される、請求項11に記載の半導体装置の製造方法。The semiconductor device according to claim 11 , wherein the crystalline silicon film crystallized by the introduction of the catalytic element is heated by scanning a laser beam along a direction orthogonal to the crystallization direction. Method. 前記触媒元素は、前記絶縁表面を有する基板上に形成された非晶質ケイ素膜上にライン状またはストライプ状に形成された領域に導入され、
前記レーザー光は、該ライン状またはストライプ状に形成された領域が延びる方向に沿って走査される、請求項12に記載の半導体装置の製造方法。
The catalytic element is introduced into a region formed in a line shape or a stripe shape on the amorphous silicon film formed on the substrate having the insulating surface,
The method of manufacturing a semiconductor device according to claim 12 , wherein the laser light is scanned along a direction in which the region formed in the line shape or the stripe shape extends.
前記ライン状またはストライプ状に形成された領域のそれぞれの幅は、1〜15μmの範囲に形成されている、請求項13に記載の半導体装置の製造方法。14. The method of manufacturing a semiconductor device according to claim 13 , wherein each of the regions formed in the line shape or the stripe shape has a width in a range of 1 to 15 μm. 前記触媒元素の導入によって結晶化された結晶性ケイ素膜を、所定方向に走査しつつ加熱して、順次再結晶化する工程は、該結晶性ケイ素膜にパルスレーザー光を照射しながら、基板またはパルスレーザー光を一方向に走査することにより、前段のパルスレーザー光により再結晶化された領域の結晶性を反映して順次再結晶化させることにより行われる、請求項11〜14のいずれかに記載の半導体装置の製造方法。The step of heating the crystalline silicon film crystallized by the introduction of the catalytic element while scanning in a predetermined direction and sequentially recrystallizing is performed by irradiating the crystalline silicon film with a pulse laser beam, by scanning the pulsed laser beam in one direction, is carried out by sequentially recrystallized reflecting the crystallinity of the recrystallized region by preceding pulse laser beam, to any one of claims 11 to 14 The manufacturing method of the semiconductor device of description. 前記結晶性ケイ素膜に一定方向に走査されながら照射される前記パルスレーザー光のうち少なくとも第1段目のパルスレーザー光は、前記触媒元素の導入によって結晶化された領域に照射され、この領域へのパルスレーザー光の照射が行われた後の第2段目のパルスレーザー光は、触媒元素の導入による結晶成長が行われていない領域に照射される、請求項15に記載の半導体装置の製造方法。Of the pulsed laser light that is irradiated while scanning the crystalline silicon film in a certain direction, at least the first-stage pulsed laser light is irradiated to a region crystallized by introduction of the catalytic element, and this region is irradiated with this laser beam. The semiconductor laser device manufacturing method according to claim 15 , wherein the second-stage pulse laser beam after the pulse laser beam irradiation is applied to a region where crystal growth by introduction of the catalytic element is not performed. Method. 前記パルスレーザー光の走査ピッチは、前記パルスレーザー光の照射時に溶融する結晶性ケイ素膜の領域が、隣接する非溶融領域の結晶性ケイ素膜の結晶性を反映して再結晶化できる長さ以下に設定される、請求項15または16に記載の半導体装置の製造方法。The scanning pitch of the pulse laser beam is not longer than a length that allows the region of the crystalline silicon film that melts when irradiated with the pulse laser beam to be recrystallized reflecting the crystallinity of the crystalline silicon film in the adjacent non-melting region. The method of manufacturing a semiconductor device according to claim 15 or 16 , wherein 前記パルスレーザー光の走査ピッチは、0.1μm〜1.5μmである、請求項17に記載の半導体装置の製造方法。The method for manufacturing a semiconductor device according to claim 17 , wherein a scanning pitch of the pulsed laser light is 0.1 μm to 1.5 μm. 前記パルスレーザー光は、走査される方向に対して垂直な方向に沿って長くなっている、請求項15〜18のいずれかに記載の半導体装置の製造方法。The method of manufacturing a semiconductor device according to claim 15 , wherein the pulsed laser light is elongated along a direction perpendicular to a scanning direction. 前記パルスレーザー光のビーム強度の強度プロファイルは、前記パルスレーザー光の少なくとも走査方向の反対側の強度プロファイルが、一定強度から急激に0強度まで低下する、請求項15〜19のいずれかに記載の半導体装置の製造方法。Intensity profile of the beam intensity of the pulsed laser beam is opposite intensity profile of at least the scanning direction of said pulsed laser light, it decreases to rapidly 0 intensity from a constant intensity, according to any one of claims 15 to 19 A method for manufacturing a semiconductor device. 前記パルスレーザー光は、その走査方向とは反対側の一部を機械的にマスクする遮蔽手段を有するレーザー照射手段を用いて照射される、請求項20に記載の半導体装置の製造方法。21. The method of manufacturing a semiconductor device according to claim 20 , wherein the pulsed laser light is irradiated using a laser irradiation unit having a shielding unit that mechanically masks a part of the side opposite to the scanning direction. 前記レーザー照射手段の遮蔽手段は、照射されるパルスレーザー光を、少なくとも前記結晶性ケイ素膜の溶融に必要な強度から連続的に強度が低下する範囲を遮蔽する、請求項21に記載の半導体装置の製造方法。The semiconductor device according to claim 21 , wherein the shielding means of the laser irradiation means shields the irradiated pulsed laser light at least in a range where the intensity continuously decreases from the intensity required for melting the crystalline silicon film. Manufacturing method. 前記パルスレーザー光は、前記結晶性ケイ素膜が膜の全体にわたって溶融する強度で照射される、請求項15〜22のいずれかに記載の半導体装置の製造方法。 23. The method of manufacturing a semiconductor device according to claim 15 , wherein the pulsed laser light is irradiated with an intensity at which the crystalline silicon film melts over the entire film. 前記パルスレーザー光は、波長400nm以下のエキシマレーザーが用いられ、前記結晶性ケイ素膜の表面に対するエネルギー密度が200〜600mJ/cm2となる範囲で照射される、請求項23に記載の半導体装置の製造方法。24. The semiconductor device according to claim 23 , wherein an excimer laser having a wavelength of 400 nm or less is used as the pulsed laser light, and irradiation is performed in an energy density range of 200 to 600 mJ / cm 2 with respect to the surface of the crystalline silicon film. Production method. 前記触媒元素の導入によって結晶化された結晶性ケイ素膜を、所定方向に走査しつつ加熱して、順次再結晶化する工程は、該結晶ケイ素膜に連続発振レーザー光を照射しながら、基板または連続発振レーザー光を一方向に走査することにより、先に連続発振レーザー光により再結晶化された領域の結晶性を反映して順次再結晶化させることにより行われる、請求項11〜14のいずれかに記載の半導体装置の製造方法。The step of heating the crystalline silicon film crystallized by the introduction of the catalytic element while scanning in a predetermined direction and sequentially recrystallizing is performed by irradiating the crystalline silicon film with a continuous wave laser beam, by scanning the continuous wave laser beam in one direction, is carried out by sequentially recrystallized reflecting the crystallinity of previously recrystallized by the continuous wave laser beam area, more of claims 11 to 14 A method for manufacturing the semiconductor device according to claim 1. 前記結晶性ケイ素膜に連続発振レーザー光を照射する工程は、該連続発振レーザー光により照射領域のケイ素膜が溶融され、該連続発振レーザー光の走査に伴い、ケイ素膜における固体状態及び液体状態の界面を移動させながら、順次再結晶化が行われる、請求項25に記載の半導体装置の製造方法。The step of irradiating the crystalline silicon film with the continuous wave laser light is performed by melting the silicon film in the irradiated region by the continuous wave laser light, and the solid state and the liquid state of the silicon film in accordance with the scanning of the continuous wave laser light. 26. The method of manufacturing a semiconductor device according to claim 25 , wherein recrystallization is sequentially performed while moving the interface. 前記連続発振レーザー光として、固体レーザーが用いられる、請求項25に記載の半導体装置の製造方法。26. The method of manufacturing a semiconductor device according to claim 25 , wherein a solid-state laser is used as the continuous wave laser beam. 前記活性領域は、前記レーザー光の走査方向に沿って形成される、請求項12〜27のいずれかに記載の半導体装置の製造方法。28. The method of manufacturing a semiconductor device according to claim 12 , wherein the active region is formed along a scanning direction of the laser beam. 前記非晶質ケイ素膜の結晶化を促進する触媒元素は、Ni、Co、Fe、Pd、Pt、Cu、Auから選ばれた少なくとも一つの元素である、請求項11〜28のいずれかに記載の半導体装置の製造方法。Catalytic element which promotes crystallization of the amorphous silicon film, Ni, Co, at least one element selected Fe, Pd, Pt, Cu, from Au, according to any one of claims 11 to 28 Semiconductor device manufacturing method. 前記レーザー光を走査することによって前記結晶性ケイ素膜を順次再結晶化する工程を行った後に、
少なくとも、後の工程により能動領域となる以外の結晶性ケイ素膜の領域に、5族Bから選ばれた元素を導入する工程と、
該結晶性ケイ素膜に対して第2の加熱処理を行うことにより、前記5族Bから選ばれた元素が導入された領域に、前記触媒元素を移動させ、後の工程により能動領域となる結晶性ケイ素膜の領域に含まれる前記触媒元素の量を低減する工程と、
をさらに行う、請求項12〜29のいずれかに記載の半導体装置の製造方法。
After performing the step of sequentially recrystallizing the crystalline silicon film by scanning the laser beam,
At least a step of introducing an element selected from Group 5 B into a region of the crystalline silicon film other than an active region by a later step;
By performing a second heat treatment on the crystalline silicon film, the catalyst element is moved to a region where an element selected from Group 5 B is introduced, and a crystal that becomes an active region in a later step Reducing the amount of the catalytic element contained in the region of the porous silicon film;
The method for manufacturing a semiconductor device according to claim 12 , further comprising:
前記第2の加熱処理により移動される前記触媒元素の移動方向は、前記レーザー光の走査方向と概略平行になっている、請求項30に記載の半導体装置の製造方法。31. The method of manufacturing a semiconductor device according to claim 30 , wherein a moving direction of the catalytic element moved by the second heat treatment is substantially parallel to a scanning direction of the laser light. 前記5族Bから選ばれる元素は、P、N、As、Sb、Biから選ばれた少なくとも一つの元素である、請求項30または31に記載の半導体装置の製造方法。32. The method of manufacturing a semiconductor device according to claim 30 , wherein the element selected from Group 5 B is at least one element selected from P, N, As, Sb, and Bi.
JP2002139001A 2001-05-15 2002-05-14 Semiconductor device and manufacturing method thereof Expired - Fee Related JP4353352B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002139001A JP4353352B2 (en) 2001-05-15 2002-05-14 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2001-145567 2001-05-15
JP2001145567 2001-05-15
JP2002139001A JP4353352B2 (en) 2001-05-15 2002-05-14 Semiconductor device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2003037063A JP2003037063A (en) 2003-02-07
JP4353352B2 true JP4353352B2 (en) 2009-10-28

Family

ID=26615143

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002139001A Expired - Fee Related JP4353352B2 (en) 2001-05-15 2002-05-14 Semiconductor device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP4353352B2 (en)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4539041B2 (en) * 2003-08-04 2010-09-08 セイコーエプソン株式会社 Method for manufacturing thin film semiconductor device
JP4534585B2 (en) * 2004-05-11 2010-09-01 日立電線株式会社 Thin film semiconductor substrate and manufacturing method thereof
JP2007116136A (en) * 2005-09-22 2007-05-10 Advanced Lcd Technologies Development Center Co Ltd Phase modulation element and manufacturing method thereof, and crystallizing device and crystallizing method
JP5034332B2 (en) * 2006-06-14 2012-09-26 富士通セミコンダクター株式会社 Manufacturing method of semiconductor device
JP5227552B2 (en) * 2006-08-31 2013-07-03 株式会社半導体エネルギー研究所 Thin film transistor, manufacturing method thereof, and semiconductor device
EP2333840A4 (en) * 2008-10-02 2013-04-03 Sharp Kk Display panel and display device using the same
US9087696B2 (en) 2009-11-03 2015-07-21 The Trustees Of Columbia University In The City Of New York Systems and methods for non-periodic pulse partial melt film processing
JP2013510443A (en) * 2009-11-03 2013-03-21 ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク System and method for partial dissolution membrane treatment with non-periodic pulses
US9646831B2 (en) 2009-11-03 2017-05-09 The Trustees Of Columbia University In The City Of New York Advanced excimer laser annealing for thin films
US8440581B2 (en) 2009-11-24 2013-05-14 The Trustees Of Columbia University In The City Of New York Systems and methods for non-periodic pulse sequential lateral solidification
JP5907530B2 (en) * 2012-11-20 2016-04-26 株式会社日本製鋼所 Laser annealing method and laser annealing apparatus

Also Published As

Publication number Publication date
JP2003037063A (en) 2003-02-07

Similar Documents

Publication Publication Date Title
JP4291539B2 (en) Semiconductor device and manufacturing method thereof
KR100290270B1 (en) Semiconductor device and method for fabricating the same
JP5068171B2 (en) System and method for producing a crystallographically controlled polysilicon film
JP2004363130A (en) Method and device for manufacturing semiconductor thin film, and thin film transistor
KR100440602B1 (en) Semiconductor device and method for fabricating the device
JP4353352B2 (en) Semiconductor device and manufacturing method thereof
JP3715848B2 (en) Manufacturing method of semiconductor device
JP3317482B2 (en) Semiconductor device and manufacturing method thereof
KR101360302B1 (en) Thin film semiconductor device and method for manufacturing same
JP3377160B2 (en) Semiconductor device and manufacturing method thereof
EP1860699A1 (en) Display having thin fim transistors with channel region of varying crystal state
WO2011078005A1 (en) Semiconductor device and process for production thereof, and display device
JP4289816B2 (en) Semiconductor device and manufacturing method thereof
JP3927756B2 (en) Manufacturing method of semiconductor device
JP3981532B2 (en) Manufacturing method of semiconductor device
WO2013030885A1 (en) Thin-film-formation-substrate manufacturing method and thin-film substrate
JPH07297125A (en) Semiconductor device and fabrication thereof
JP3357798B2 (en) Semiconductor device and method of manufacturing the same
KR101060465B1 (en) Polysilicon liquid crystal display device manufacturing method and amorphous silicon crystallization method
JP4268326B2 (en) Semiconductor device and manufacturing method thereof
KR100700179B1 (en) Method for crystallizing silicon using ramp type laser beam
JP2004140175A (en) Method of manufacturing crystalline semiconductor film and method of manufacturing semiconductor device using the same
JP3227392B2 (en) Semiconductor device and method of manufacturing the same
KR100689317B1 (en) Alternating magnetic field crystallization impurity ions injected
JP3981517B2 (en) Manufacturing method of semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081008

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081127

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090722

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090722

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120807

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120807

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130807

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees