KR101042225B1 - 스핀 조절 장치 - Google Patents
스핀 조절 장치 Download PDFInfo
- Publication number
- KR101042225B1 KR101042225B1 KR1020090037757A KR20090037757A KR101042225B1 KR 101042225 B1 KR101042225 B1 KR 101042225B1 KR 1020090037757 A KR1020090037757 A KR 1020090037757A KR 20090037757 A KR20090037757 A KR 20090037757A KR 101042225 B1 KR101042225 B1 KR 101042225B1
- Authority
- KR
- South Korea
- Prior art keywords
- control device
- spin
- material layer
- spin control
- ferroelectric material
- Prior art date
Links
- 230000001105 regulatory effect Effects 0.000 title 1
- 239000000463 material Substances 0.000 claims abstract description 74
- 230000005684 electric field Effects 0.000 claims abstract description 41
- 230000010287 polarization Effects 0.000 claims abstract description 30
- 239000000696 magnetic material Substances 0.000 claims abstract description 21
- 230000005641 tunneling Effects 0.000 claims abstract description 18
- 238000000034 method Methods 0.000 claims description 17
- 150000001875 compounds Chemical class 0.000 claims description 8
- 230000003247 decreasing effect Effects 0.000 claims description 8
- 229910021478 group 5 element Inorganic materials 0.000 claims description 3
- 229910021476 group 6 element Inorganic materials 0.000 claims description 3
- 239000004065 semiconductor Substances 0.000 abstract description 21
- 230000001276 controlling effect Effects 0.000 description 19
- 238000005036 potential barrier Methods 0.000 description 9
- 230000005540 biological transmission Effects 0.000 description 8
- 238000004613 tight binding model Methods 0.000 description 2
- 229910003363 ZnMgO Inorganic materials 0.000 description 1
- -1 ZnO Chemical class 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/10—Magnetoresistive devices
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Hall/Mr Elements (AREA)
- Non-Volatile Memory (AREA)
Abstract
본 기술은 반도체 소자에 공급되는 전하의 스핀 방향을 조절하는 스핀 조절 장치에 관한 것으로서, 전기장의 방향에 따라 전기쌍극자 모멘트의 방향이 바뀌는 복수의 강유전성 물질층; 및 상기 복수의 강유전성 물질층 사이에 형성된 희박자성 물질층를 포함하고, 상기 강유전성 물질층에 인가되는 전기장의 방향을 제어하여 전하의 스핀 분극 상태를 조절하는 것을 특징으로 한다. 본 기술에 따르면, 스핀 조절 장치의 강유전성 물질층에 인가되는 전기장 방향을 제어함으로써, 스핀 조절 장치를 통과하는 전하의 스핀 분극도를 제어할 수 있다. 또한, 스핀 조절 장치에 인가되는 바이어스 전압 및 강유전성 물질층에 인가되는 전기장 방향을 제어함으로써, 스핀 조절 장치를 통과하는 전하의 스핀 분극도를 제어할 수 있다. 특히, 삼중벽의 강유전성 물질층을 포함하는 강유전 삼중벽 공명 터널링 다이오드(ferroelectric triple barrier-resonant tunneling diode)를 이용함으로써, 스핀 조절 장치를 통과하는 전하의 스핀 분극도를 더욱 용이하게 제어할 수 있다.
RTD, 스핀 조절 장치
Description
본 발명은 스핀 조절 장치에 관한 것으로, 보다 상세히는 반도체 소자에 공급되는 전하의 스핀 방향을 조절하는 스핀 조절 장치에 관한 것이다.
최근 반도체 소자의 집적도 향상에 따라, 좁은 면적에 더 많은 소자를 집적시키기 위하여 디자인 룰(design rule)이 급격하게 감소하고 있다. 그러나, 공정 상의 한계로 인하여 워드 라인, 비트라인 등과 같은 라인 패턴의 라인/스페이스 폭을 감소시키는데에 한계가 있을 뿐만 아니라, 라인/스페이스 폭을 지나치게 감소시키는 경우 터널링, 간섭현상 또는 누설 전류 등에 의해 반도체 소자의 오작동을 유발하게 된다.
따라서, 종래기술은 이와 같은 문제점을 해결하기 위하여, 저장되는 비트(bit)의 경우의 수를 증가시키기는 방안을 고려하고 있으며, 이를 위해 스핀트로닉스(spintronics) 연구가 세계적으로 활발히 진행되고 있다. 스핀트로닉스는 스핀(spin)과 전자공학(electronics)의 합성어로서, 전하의 스핀 방향을 고려함으로 써, 저장되는 비트의 경우의 수를 증가시키게 된다.
즉, 스핀트로닉스에 따르면, 바이너리 비트(binary bit)를 이용하여 데이터를 저장하는 것에서 나아가, 전자의 스핀 방향을 고려함으로써 다진수 비트(multinary bit)를 이용하여 데이터를 저장할 수 있다. 따라서, 스핀트로닉스를 적용함으로써, 동일한 디자인 룰을 갖는 반도체 소자의 저장 용량을 획기적으로 증가시킬 수 있다.
따라서, 최근에는 스핀트로닉스가 적용된 반도체 소자 및 스핀트로닉스 반도체 소자에 공급되는 전하의 스핀 방향을 제어하기 위한 장치에 대한 연구가 활발히 진행되고 있다. 특히, 종래기술은 자기장을 이용하여 전하의 스핀 방향을 제어하는 자성-RTD(magnetic-Resonant Tunneling diode) 또는 스핀 LED(spin Light Emitting Diode)를 이용하여 스핀트로닉스 반도체 소자에 공급되는 전하의 스핀 방향을 제어하고자 한다.
그러나, 전술한 바와 같은 종래기술에 따르면, 전하의 스핀 방향을 선택하기 위해 자성-RTD에 인가되는 자기장(external magnetic field)의 방향을 제어하여야 하는데, 이와 같은 자기장의 변화는 소자의 동작에 영향을 끼칠 뿐만 아니라, 제어가 용이하지 않다는 문제점이 있다.
본 발명은 상기 문제점을 해결하기 위해 제안된 것으로서, 전기장을 이용하여 본 구조물을 통과하는 전하의 스핀 분극 상태를 조절하는 스핀 조절 장치를 제공하는 것을 제1목적으로 한다.
또한, 본 발명은 장치에 인가되는 바이어스 전압 및 강유전 물질층에 인가되는 전기장 방향을 제어하여 전하의 스핀 분극 상태를 조절하는 스핀 조절 장치를 제공하는 것을 제2목적으로 한다.
이러한 목적을 달성하기 위해 제안된 본 발명은 스핀 조절 장치에 있어서, 전기장의 방향에 따라 전기쌍극자 모멘트의 방향이 바뀌는 복수의 강유전성 물질층; 및 상기 복수의 강유전성 물질층 사이에 형성된 희박자성 물질층를 포함하고, 상기 강유전성 물질층에 인가되는 전기장의 방향을 제어하여 전하의 스핀 분극 상태를 조절하는 것을 일 특징으로 한다.
또한, 본 발명은 스핀 조절 장치에 있어서, 전기장 변화에 따라 전기쌍극자 모멘트의 방향이 바뀌는 복수의 강유전성 물질층; 및 상기 복수의 강유전성 물질층 사이에 형성된 희박자성 물질층을 포함하고, 스핀 조절 장치에 인가되는 바이어스 전압의 레벨 및 상기 강유전성 물질층에 인가되는 전기장 방향을 제어하여 전하의 스핀 분극 상태를 조절하는 것을 다른 특징으로 한다.
본 발명에 따르면, 스핀 조절 장치의 강유전성 물질층에 인가되는 전기장 방향을 제어함으로써, 스핀 조절 장치를 통과하는 전하의 스핀 분극도를 제어할 수 있다. 특히, 삼중벽의 강유전성 물질층을 포함하는 강유전 삼중벽 공명 터널링 다이오드(ferroelectric triple barrier-resonant tunneling diode)를 이용함으로써, 스핀 조절 장치를 통과하는 전하의 스핀 분극도를 더욱 용이하게 제어할 수 있다.
즉, 본 발명에 따른 스핀 조절 장치는 제어가 용이한 전기장을 이용해 전하의 스핀 방향을 조절함으로써, 소자의 동작에 대한 영향을 최소화하면서 반도체 소자의 원하는 방향의 스핀을 갖는 전하를 용이하게 공급할 수 있다.
뿐만 아니라, 본 발명에 따르면, 스핀 조절 장치에 인가되는 바이어스 전압 및 강유전성 물질층에 인가되는 전기장 방향을 함께 제어함으로써, 스핀 조절 장치를 통과하는 전하의 스핀 분극도를 제어할 수 있다. 이와 같이, 두 가지의 조절 인자를 이용함으로써 더욱 다양한 조건에서 전하의 스핀 분극 상태를 용이하게 조절할 수 있다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있도록 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 1은 본 발명의 일 실시예에 따른 스핀 조절 장치의 구조를 나타내는 도면이다.
도시된 바와 같이, 본 발명의 일 실시예에 따른 스핀 조절 장치(10)는 전기장의 방향에 따라 전기쌍극자 모멘트(electric dipole moment)의 방향이 바뀌는 복수의 강유전성 물질층(11) 및 복수의 강유전성 물질층(11) 사이에 형성된 희박자성 물질층(12)를 포함한다.
이와 같은 구조에 따르면, 강유전 물질층(11)에서의 터널링 현상 및 희박자성 물질층(12)의 매우 큰 제만 스플리팅(Giant Zeeman splitting) 성질에 의해, 스핀 조절 장치(10)를 통과하는 전하의 스핀 분극 상태를 용이하게 조절할 수 있다.
여기서, 강유전 물질층(11)은 일종의 배리어(barrier)로서 작용하는 일종의 강유전성 물질벽으로 볼 수 있는데, 특히, 스핀 조절 장치(10)는 삼중벽의 강유전성 물질층(11)을 포함하는 강유전 삼중벽-공명 터널링 다이오드(ferroelectric triple barrier-resonant tunneling diode;FTB-RTD)인 것이 더욱 바람직하다. 이와 같이, 삼중벽의 강유전성 물질층(11)과 희박자성 물질층(12)을 하이브리드함으로써, 전기장만으로 스핀 조절 장치(10)를 통과하는 전하의 스핀 방향을 조절할 수 있다.
또한, 강유전성 물질층(11)은 강유전화합물 반도체(ferroelectric semiconductor;FES)로 이루어지는 것이 바람직하며, 희박자성 물질층(12)은 희박 자성 반도체(diluted magnetic semiconductor;DMS)로 이루어지는 것이 바람직하다.
특히, 강유전성 물질층(11) 및 희박자성 물질층(12)은 II족 원소 및 VI족 원소의 화합물(II-VI compound) 또는 III족 원소 및 V족 원소의 화합물(III-V compound)을 이용하여 형성되는 것이 바람직하다. 예를 들어, ZnO와 같은 화합물을 이용하여 형성될 수 있는데, 이와 같은 화합물은 도핑되는 물질에 따라 강유전성 또는 희박자성을 띄게 된다.
일 실시예로서, 도 1에 도시된 바와 같이, ZnO막에 Li를 도핑하여 Li-ZnMgO로 이루어지는 강유전성 물질층(11)을 형성할 수 있으며, ZnO막에 Mn을 도핑하여 ZnMnO로 이루어지는 희박자성 물질층(12)을 형성할 수 있다. 이때, 강유전성 물질층(11)의 두께는 희박자성 물질층(12)의 두께보다 얇은 것이 바람직한데, 예를 들어, 강유전성 물질층(11)의 두께는 3 내지 6nm이고, 희박자성 물질층(12)의 두께는 5 내지 10nm인 것이 더욱 바람직하다. 또한, 강유전성 물질층(11)의 포텐셜 베리어 높이는 100 내지 300meV인 것이 바람직하다.
또한, 강유전성 물질층(11) 및 희박자성 물질층(12)은 P타입 또는 N타입으로 형성될 수 있다. 즉, 주 캐리어(major carrier)가 전하(electron)인지 정공(hole)인지 여부에 관계없이 본 발명의 적용이 가능하다.
전술한 바와 같은 본 발명에 따르면, 전기장의 방향에 따라 전기쌍극자 모멘트 방향이 전환되는 복수의 강유전성 물질층(11)을 포함하는 스핀 조절 장치(10)를 제공함으로써, 스핀트로닉스 반도체에 원하는 방향의 스핀을 갖는 전하를 용이하게 공급할 수 있다.
특히, 삼중벽의 강유전성 물질층(11)을 포함하는 강유전 삼중벽-공명 터널링 다이오드로 이루어지는 스핀 조절 장치를 통해, 전기장만으로 스핀 조절 장치(10)를 통과하는 전하의 스핀 방향을 조절할 수 있다. 즉, 본 발명에 따른 스핀 조절 장치는 제어가 용이한 전기장을 이용해 전하의 스핀 방향을 조절함으로써, 소자의 동작에 대한 영향을 최소화하면서 반도체 소자의 원하는 방향의 스핀을 갖는 전하를 용이하게 공급할 수 있다.
이하, 그래프를 참조하여 본 발명의 원리를 보다 구체적으로 살펴보도록 한다.
도 2a 및 도 2b는 본 발명의 일 실시예에 따른 스핀 조절 장치인 강유전 삼중벽-공명 터널링 다이오드의 전기쌍극자 모멘트의 방향에 따른 z-축 방향으로의 포텐셜 베리어를 나타내는 그래프이다. 그래프에는 스핀 방향에 따른 에너지 준위가 함께 도시되었으며, 고정된 바이어스 전압(fixed bias voltage)가 인가되는 경우를 나타낸다. 특히, 본 도면에서는 스핀 업(spin up) 상태와 스핀 다운(spin down) 상태의 에너지 준위 차가 10meV인 경우에 대해 도시하고 있다.
강유전성 물질층(11)은 인가되는 전기장의 방향에 따라, 전기 쌍극자 모멘트(electric dipole moment)의 방향이 달라지며, 그에 따라, 강유전성 물질층(11)의 포텐셜 베리어(potential barrier) 형상이 달라지게 된다.
도 2a는 강유전성 물질층(11)의 전기 쌍극자 모멘트의 방향이 좌측인 경우를 나타내며, 도 2b는 강유전성 물질층(11)의 전기 쌍극자 모멘트의 방향이 우측인 경우를 나타낸다. 도시된 바와 같이 강유전성 물질층(11)의 전기 쌍극자 모멘트의 방향이 바뀌더라도, 포텐셜 베리어는 대칭성을 가짐을 알 수 있다.
여기서, 스핀 조절 장치를 통과하는 전하는 공명 터널링(resonant tunneling)에 의해 강유전성 물질층(11)의 포텐셜 베리어를 통과하게 되며, 희박자성 물질층(12) 양자 우물의 매우 큰 제만 스플리팅(Giant Zeeman splitting)에 의해 스핀이 스플리팅 된다.
즉, 본 발명의 일 실시예에 따른 스핀 조절 장치로서 제시된 강유전 삼중벽-공명 터널링 다이오드의 경우, 도 2a 및 도 2b에 도시된 바와 같이 3중의 포텐셜 베리어를 갖게 되므로, 스핀 조절 장치를 통과하는 전하의 주 전송 피크(main transmission peak)는 복수의 서브 피크(sub peak)로 갈라지게 됨을 알 수 있다.
도 3a 및 도 3b는 고정된 바이어스 전압이 인가되는 상태에서, 스핀 조절 장치를 통과하는 전하의 전송 커브(transmission curve)를 나타내는 그래프로서, 특히, 본 발명의 일 실시예에 따른 스핀 조절 장치인 강유전 삼중벽-공명 터널링 다이오드의 전송 커브를 나타낸다. 여기서, 전하의 전송 커브 피크(transmission curve peak)는 "non-equilibrium Green function method"를 이용하여 산출하였다.
도 3a는 강유전성 물질층(11)의 전기 쌍극자 모멘트의 방향이 좌측인 경우를 나타내며, 도 3b는 강유전성 물질층(11)의 전기 쌍극자 모멘트의 방향이 우측인 경 우를 나타낸다.
도시된 바와 같이, 본 발명의 일 실시예에 따른 스핀 조절 장치인 강유전 삼중벽-공명 터널링 다이오드에 전하를 통과시키면, 삼중벽의 강유전성 물질층(11)에 의해 전하의 주 전송 피크(main transmission peak)가 두 개로 스플리팅되는데, 이때, 스핀 업 상태와 스핀 다운 상태가 각각 상이한 에너지 준위를 가지므로, 최종적으로 4개의 서브 피크(sub peak)로 갈라짐을 알 수 있다.
앞서, 도 2a 및 도 2b에서 설명한 바와 같이, 고정된 바이어스 전압이 인가되는 상태에서 강유전성 물질층(11)은 대칭형의 포텐셜 베리어를 갖는다. 따라서, 전기쌍극자 모멘트의 방향이 좌측인 경우(도 3a 참조)와 전기쌍극자 모멘트의 방향이 우측인 경우(도 3b 참조)에 유사한 형태의 전송 커브를 갖게 된다.
도 4a 및 도 4b는 스핀 조절 장치에 인가되는 바이어스 전압의 레벨에 따른 전류 밀도(current density)를 나타내는 그래프로서, 특히, 본 발명의 일 실시예에 따른 스핀 조절 장치인 강유전 삼중벽-공명 터널링 다이오드의 전류 밀도를 나타낸다. 여기서, 전류 밀도 피크(current density peak)는 "non-equilibrium Green function method"를 이용하여 산출하였다.
도 4a는 강유전성 물질층(11)의 전기 쌍극자 모멘트의 방향이 좌측인 경우를 나타내며, 도 4b는 강유전성 물질층(11)의 전기 쌍극자 모멘트의 방향이 우측인 경우를 나타낸다.
도시된 바와 같이, 스핀 조절 장치에 인가되는 바이어스 전압의 레벨을 증가 또는 감소시키는 경우, 포텐셜 베리어의 대칭성이 깨어지게 되므로, 전기쌍극자 모멘트의 방향이 좌측인 경우(도 4a 참조)와 전기쌍극자 모멘트의 방향이 우측인 경우(도 4b 참조)에 전류 밀도 피크의 위치와 세기가 달라지게 된다.
그러나, 전기쌍극자 모멘트의 방향에 관계없이, 스핀 조절 장치에 인가되는 바이어스 전압 레벨의 증가 또는 감소시킴으로써, 전하의 스핀 상태를 업/다운으로 진동(oscillating)시킬 수 있음을 알 수 있다. 즉, 스핀 업 상태의 전하와 스핀 다운 상태의 전하를 번갈아 반도체 소자에 공급할 수 있다.
도 5는 본 발명의 일 실시예에 따른 스핀 조절 장치에 따른 전하의 스핀 분극 상태를 나타내는 그래프로서, 특히, 강유전 삼중벽-공명 터널링 다이오드에 인가되는 바이어스 전압 레벨의 증감에 따른 전하의 진동 특성을 이용하여 산출된 전하의 분극 상태를 나타낸다.
본 그래프의 스핀의 분극 상태는 아래의 수학식 1을 통해 산출되었으며, n(up)은 스핀 업 상태의 전하의 갯수를 의미하며, n(down)은 스핀 다운 상태의 전하의 갯수를 의미한다. 즉, 스핀 분극 상태가 양의 값을 가지면 대부분의 전하가 스핀 업 상태임을 나타내고, 스핀 분극 상태가 음의 값을 가지면 대부분의 전하가 스핀 다운 상태임을 나타낸다.
이하, 그래프를 참조하여, 본 발명의 일 실시예에 따른 스핀 조절 장치를 이용하여 전하의 스핀 분극 상태를 조절하는 방법에 대해 살펴보도록 한다.
본 발명의 제1 실시예에 따르면, 강유전성 물질층(11)에 인가되는 전기장의 방향을 제어하여 전하의 스핀 분극 상태를 조절할 수 있다. 특히, 강유전성 물질층(11)에 고정된 바이어스 전압이 인가되는 상태에서, 강유전성 물질층(11)에 인가되는 전기장의 방향을 제어하여 전기 쌍극자 모멘트의 방향을 전환시킴으로써, 스핀 조절 장치를 통과하는 전하의 스핀 방향을 선택할 수 있다.
예를 들어, 스핀 조절 장치에 50mV의 고정된 바이어스 전압을 인가하는 경우를 가정하자. 이때, 강유전성 물질층(11)의 전기 쌍극자 모멘트가 죄측 방향을 갖도록 전기장의 방향을 제어함으로써, 전하의 분극 상태가 양의 값을 갖도록 할 수 있으며, 이를 통해, 스핀 업 상태의 전하를 반도체 소자에 공급할 수 있다. 또는, 강유전성 물질층(11)의 전기 쌍극자 모멘트가 우측 방향을 갖도록 전기장의 방향을 제어함으로써, 전하의 분극 상태가 음의 값을 갖도록 할 수 있으며, 이를 통해, 스핀 다운 상태의 전하를 반도체 소자에 공급할 수 있다.
본 발명의 제2 실시예에 따르면, 스핀 조절 장치에 인가되는 바이어스 전압의 레벨 및 강유전성 물질층(11)에 인가되는 전기장 방향을 제어함으로써 전하의 스핀 분극 상태를 조절할 수 있다. 즉, 스핀 조절 장치에 인가되는 바이어스 전압의 레벨을 증감시키거나 강유전성 물질층(11)에 인가되는 전기장의 방향을 전환시 킴으로써, 스핀 조절 장치를 통과하는 전하의 스핀 방향을 선택할 수 있다. 이와 같이, 두 가지의 조절 인자를 이용함으로써 다양한 조건에서 전하의 스핀 분극 상태를 조절할 수 있다.
보다 구체적으로는, 강유전성 물질층(11)에 고정된 방향의 전기장이 인가되는 상태에서 스핀 조절 장치에 인가되는 바이어스 전압의 레벨을 제어함으로써, 스핀 조절 장치를 통과하는 전하의 스핀 방향을 선택할 수 있다.
예를 들어, 강유전성 물질층(11)의 전기쌍극자 모멘트가 좌측 방향을 갖도록 전기장을 인가하는 경우를 가정하자. 이러한 경우, 스핀 조절 장치에 인가되는 바이어스 전압의 레벨에 따라 전하의 분극 상태가 양의 값 또는 음의 값을 갖게 된다. 따라서, 반도체 소자에 스핀 업 상태의 전하를 공급하고자 하는 경우에는 스핀 조절 장치에 50mV 내지 75mV 또는 100mV 내지 125mV의 바이어스 전압을 인가하고, 반도체 소자에 스핀 다운 상태의 전하를 공급하고자 하는 경우에는 스핀 조절 장치에 80 내지 90mV 또는 140 내지 160mV의 바이어스 전압을 인가한다.
이 밖에도, 강유전성 물질층(11)에 고정된 방향의 전기장이 인가되는 상태에서 스핀 조절 장치에 인가되는 바이어스 전압의 레벨을 증가 또는 감소시킴으로써, 스핀 조절 장치를 통과하는 전하의 스핀 방향을 진동(oscillating) 시킬 수 있다.
예를 들어, 강유전성 물질층(11)의 전기쌍극자 모멘트가 우측 방향을 갖도록 전기장을 인가하는 경우를 가정하자. 이러한 경우, 스핀 조절 장치에 인가되는 바이어스 전압의 레벨을 증가시키면, 전하의 분극 상태가 양의 값, 음의 값을 반복적으로 나타냄을 알 수 있다. 따라서, 스핀 조절 장치에 인가되는 바이어스 전압의 레벨을 증가시키거나 감소시킴으로써, 스핀 방향이 진동하는 전하를 반도체 소자에 공급할 수 있다.
전술한 바와 같은 본 발명에 따르면, 전기장을 이용하여 스핀 조절 장치에 포함된 강유전성 물질층(11)의 전기쌍극자 모멘트 방향을 전환시킴으로써, 용이하게 스핀 조절 장치를 통과하는 전하의 분극 상태를 조절할 수 있을 뿐만 아니라, 강유전성 물질층(11)에 인가되는 전기장의 방향 및 스핀 조절 장치에 인가되는 바이어스 전압의 레벨을 함께 제어함으로써 다양한 조건을 이용하여 더욱 용이하게 전하의 분극 상태를 조절할 수 있다.
특히, 본 발명에 따른 스핀 조절 장치의 일 실시예로서 제시된 강유전 삼중벽 공명 터널링 다이오드의 경우, 해당 장치를 통과하는 전하의 전송 피크를 4개의 서브 피크로 쪼개주므로, 전기장의 방향 또는 바이어스 전압의 레벨을 제어하여 전하의 스핀 방향을 용이하게 조절할 수 있다.
이와 같이, 자기장에 비해 제어가 용이한 전기장을 이용함으로써, 전하의 분극 상태를 용이하게 조절할 수 있으며, 그에 따라, 스핀트로닉스 반도체 소자에 원하는 스핀 방향의 전하를 용이하게 공급할 수 있다. 뿐만 아니라, 자기장의 방향 및 바이어스 전압 레벨을 함께 제어함으로써, 반도체 소자에 스핀 업 상태와 스핀 다운 상태를 진동하는 전하를 용이하게 공급할 수 있다. 즉, 스핀트로닉스 반도체 소자의 특성을 향상시킬 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예들에 따라 구체적으로 기록되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 스핀 조절 장치의 구조를 나타내는 도면.
도 2a 및 도 2b는 본 발명의 일 실시예에 따른 스핀 조절 장치인 강유전 삼중벽-공명 터널링 다이오드의 전기쌍극자 모멘트의 방향에 따른 z-축 방향으로의 포텐셜 베리어를 나타내는 그래프.
도 3a 및 도 3b는 고정된 바이어스 전압이 인가되는 상태에서, 스핀 조절 장치를 통과하는 전하의 전송 커브(transmission curve)를 나타내는 그래프.
도 4a 및 도 4b는 스핀 조절 장치에 인가되는 바이어스 전압의 레벨에 따른 전류 밀도(current density)를 나타내는 그래프.
도 5는 본 발명의 일 실시예에 따른 스핀 조절 장치에 따른 전하의 스핀 분극 상태를 나타내는 그래프.
Claims (14)
- 전기장의 방향에 따라 전기쌍극자 모멘트의 방향이 바뀌는 복수의 강유전성 물질층; 및상기 복수의 강유전성 물질층 사이에 형성된 희박자성 물질층를 포함하고,상기 강유전성 물질층에 인가되는 전기장의 방향을 제어하여 전하의 스핀 분극 상태를 조절하는스핀 조절 장치.
- 제 1 항에 있어서,상기 스핀 조절 장치는,상기 스핀 조절 장치에 고정된 바이어스 전압이 인가되는 상태에서, 상기 강유전성 물질층에 인가되는 전기장의 방향을 제어하여 전기쌍극자 모멘트의 방향을 전환시킴으로써, 상기 스핀 조절 장치를 통과하는 전하의 스핀 방향을 선택하는스핀 조절 장치.
- 제 1 항에 있어서,상기 스핀 조절 장치는,삼중벽의 강유전성 물질층을 포함하는 강유전 삼중벽-공명 터널링 다이오드(ferroelectric triple barrier-resonant tunneling diode)인스핀 조절 장치.
- 제 1 항에 있어서,강유전성 물질층 및 희박자성 물질층은,II족 원소 및 VI족 원소의 화합물 또는 III족 원소 및 V족 원소의 화합물을 이용하여 형성된스핀 조절 장치.
- 제 1 항에 있어서,상기 강유전성 물질층 및 희박자성 물질층은,P타입 또는 N타입인스핀 조절 장치.
- 제 1 항에 있어서,상기 강유전성 물질층은,ZnO막에 Li을 도핑하여 형성되고,상기 희박자성 물질층은,ZnO막에 Mn을 도핑하여 형성된스핀 조절 장치.
- 전기장 변화에 따라 전기쌍극자 모멘트의 방향이 바뀌는 복수의 강유전성 물질층; 및상기 복수의 강유전성 물질층 사이에 형성된 희박자성 물질층을 포함하고,스핀 조절 장치에 인가되는 바이어스 전압의 레벨 및 상기 강유전성 물질층에 인가되는 전기장 방향을 제어하여 전하의 스핀 분극 상태를 조절하는스핀 조절 장치.
- 제 7 항에 있어서,상기 스핀 조절 장치는,상기 스핀 조절 장치에 인가되는 바이어스 전압의 레벨을 증감시키거나 상기 강유전성 물질층에 인가되는 전기장의 방향을 전환시킴으로써, 상기 스핀 조절 장 치를 통과하는 전하의 스핀 방향을 선택하는스핀 조절 장치.
- 제 7 항에 있어서,상기 스핀 조절 장치는,상기 강유전성 물질층에 고정된 방향의 전기장이 인가되는 상태에서, 상기 스핀 조절 장치에 인가되는 바이어스 전압의 레벨을 제어하여 상기 스핀 조절 장치를 통과하는 전하의 스핀 방향을 선택하는스핀 조절 장치.
- 제 7 항에 있어서,상기 스핀 조절 장치는,상기 강유전성 물질층에 고정된 방향의 전기장이 인가되는 상태에서, 상기 스핀 조절 장치에 인가되는 바이어스 전압의 레벨을 증감시킴으로써, 상기 스핀 조절 장치를 통과하는 전하의 스핀 방향을 진동(oscillating)시키는스핀 조절 장치.
- 제 7 항에 있어서,상기 스핀 조절 장치는,삼중벽의 강유전성 물질층을 포함하는 강유전 삼중벽 공명 터널링 다이오드(ferroelectric triple barrier-resonant tunneling diode)인스핀 조절 장치.
- 제 7 항에 있어서,상기 강유전성 물질층 및 희박자성 물질층은,II족 원소 및 VI족 원소의 화합물 또는 III족 원소 및 V족 원소의 화합물을 이용하여 형성된스핀 조절 장치.
- 제 7 항에 있어서,상기 강유전성 물질층 및 희박자성 물질층은,P타입 또는 N타입인스핀 조절 장치.
- 제 7 항에 있어서,상기 강유전성 물질층은,ZnO막에 Li을 도핑하여 형성되고,상기 희박자성 물질층은,ZnO막에 Mn을 도핑하여 형성된스핀 조절 장치.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020090037757A KR101042225B1 (ko) | 2009-04-29 | 2009-04-29 | 스핀 조절 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020090037757A KR101042225B1 (ko) | 2009-04-29 | 2009-04-29 | 스핀 조절 장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20100118846A KR20100118846A (ko) | 2010-11-08 |
| KR101042225B1 true KR101042225B1 (ko) | 2011-06-20 |
Family
ID=43405030
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020090037757A KR101042225B1 (ko) | 2009-04-29 | 2009-04-29 | 스핀 조절 장치 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101042225B1 (ko) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005303302A (ja) | 2004-04-08 | 2005-10-27 | Headway Technologies Inc | 磁気トンネル接合素子およびその形成方法 |
| KR20070048657A (ko) * | 2004-05-25 | 2007-05-09 | 엔엠 스핀트로닉스 에이비 | 스핀 민감성을 갖는 묽은 반도체를 포함하는 터널 접합배리어층 |
| KR20070106701A (ko) * | 2004-12-29 | 2007-11-05 | 그랜디스, 인코포레이티드 | 스핀-전달 스위칭을 위해 구성된 고 스핀 분극 층들을 갖는 ｍｔｊ 소자 및 자기 소자를 이용한 스핀트로닉 장치 |
-
2009
- 2009-04-29 KR KR1020090037757A patent/KR101042225B1/ko not_active IP Right Cessation
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005303302A (ja) | 2004-04-08 | 2005-10-27 | Headway Technologies Inc | 磁気トンネル接合素子およびその形成方法 |
| KR20070048657A (ko) * | 2004-05-25 | 2007-05-09 | 엔엠 스핀트로닉스 에이비 | 스핀 민감성을 갖는 묽은 반도체를 포함하는 터널 접합배리어층 |
| KR20070106701A (ko) * | 2004-12-29 | 2007-11-05 | 그랜디스, 인코포레이티드 | 스핀-전달 스위칭을 위해 구성된 고 스핀 분극 층들을 갖는 ｍｔｊ 소자 및 자기 소자를 이용한 스핀트로닉 장치 |
Non-Patent Citations (1)
| Title |
|---|
| 전지전자재료 간행물 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20100118846A (ko) | 2010-11-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3745015B2 (ja) | 電子デバイス | |
| US9882112B2 (en) | Multi-qubit device and quantum computer including the same | |
| US10121854B2 (en) | Electronic device including side gate and two-dimensional material channel and method of manufacturing the electronic device | |
| US7608883B2 (en) | Transistor for non volatile memory devices having a carbon nanotube channel and electrically floating quantum dots in its gate dielectric | |
| KR101196052B1 (ko) | 메모리 디바이스, 메모리 디바이스 구조물, 구조물, 메모리 디바이스 형성법, 전류 전도 장치 및 메모리 셀 프로그램 방법 | |
| US20160056301A1 (en) | Reconfigurable electronic devices and operation method thereof | |
| US9024373B2 (en) | Semiconductor devices having transistors capable of adjusting threshold voltage through body bias effect | |
| WO2009128777A1 (en) | Nanowire wrap gate devices | |
| US12027610B2 (en) | Qubit device and a method for operating a qubit device | |
| KR102103630B1 (ko) | 저메늄 기반 수직형 게이트리스 및 커패시터리스 디램 셀 및 그 제조 방법 | |
| JP6510980B2 (ja) | 電荷トラップスプリットゲート埋め込みフラッシュメモリ及び関連する方法 | |
| JPH10173181A (ja) | 電子素子 | |
| EP0674798B1 (en) | Memory device | |
| KR101042225B1 (ko) | 스핀 조절 장치 | |
| JP2007188977A (ja) | 共鳴トンネル素子及びその製造方法並びに記憶素子 | |
| US11930719B2 (en) | Magnetic memory device using doped semiconductor layer | |
| JP5438052B2 (ja) | 半導体発光素子 | |
| JP3378386B2 (ja) | 半導体記憶装置 | |
| JP2017005040A (ja) | 半導体装置 | |
| JP2007194378A (ja) | 量子ドットのエネルギー準位を制御した半導体素子およびそのための半導体素子の製造方法 | |
| Zhao et al. | Simulation of a Ge-Si hetero-nanocrystal memory | |
| KR101408526B1 (ko) | 쌍극자 분극 방향 변화에 의한 스핀 양자상태 조절구조 및그 방법 | |
| US6993056B2 (en) | Hetero laser and light-emitting source of polarized radiation | |
| US20210175234A1 (en) | Capacitorless dram cell | |
| EP1501134A1 (en) | LED with a lateral pn-junction and a structure to control the emission of photons |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20140318 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |