KR101041457B1 - Semiconductor manufacturing system and method of manufacturing semiconductor using the same - Google Patents

Semiconductor manufacturing system and method of manufacturing semiconductor using the same Download PDF

Info

Publication number
KR101041457B1
KR101041457B1 KR1020080114521A KR20080114521A KR101041457B1 KR 101041457 B1 KR101041457 B1 KR 101041457B1 KR 1020080114521 A KR1020080114521 A KR 1020080114521A KR 20080114521 A KR20080114521 A KR 20080114521A KR 101041457 B1 KR101041457 B1 KR 101041457B1
Authority
KR
South Korea
Prior art keywords
lots
processing units
semiconductor manufacturing
axis
cell
Prior art date
Application number
KR1020080114521A
Other languages
Korean (ko)
Other versions
KR20100055679A (en
Inventor
김형석
이종완
오두영
Original Assignee
세메스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=42279973&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=KR101041457(B1) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 세메스 주식회사 filed Critical 세메스 주식회사
Priority to KR1020080114521A priority Critical patent/KR101041457B1/en
Publication of KR20100055679A publication Critical patent/KR20100055679A/en
Application granted granted Critical
Publication of KR101041457B1 publication Critical patent/KR101041457B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67259—Position monitoring, e.g. misposition detection or presence detection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps

Abstract

반도체 제조 설비 및 이를 이용한 반도체 제조 방법에서, 반도체 제조 유닛은 다수의 롯에 저장된 웨이퍼들을 순차적으로 가공하는 다수의 처리유닛을 포함한다. 제어 유닛은 다수의 처리유닛의 동작을 제어하고, 처리유닛들의 동작 상태를 나타내는 데이터를 출력한다. 표시유닛 데이터에 근거하여 연속하는 2개 이상의 롯의 프로세스를 도표 형태로 표시한다. 따라서, 연속하는 2개 이상의 롯의 프로세스의 진행 상황을 효율적으로 파악할 수 있다.In a semiconductor manufacturing facility and a semiconductor manufacturing method using the same, the semiconductor manufacturing unit includes a plurality of processing units for sequentially processing wafers stored in a plurality of lots. The control unit controls the operations of the plurality of processing units and outputs data indicative of the operating states of the processing units. Based on the display unit data, the processes of two or more consecutive lots are displayed in a chart form. Therefore, the progress of the process of two or more consecutive lots can be grasped efficiently.

Description

반도체 제조 설비 및 이를 이용한 반도체 제조 방법{SEMICONDUCTOR MANUFACTURING SYSTEM AND METHOD OF MANUFACTURING SEMICONDUCTOR USING THE SAME}Semiconductor manufacturing equipment and semiconductor manufacturing method using the same {SEMICONDUCTOR MANUFACTURING SYSTEM AND METHOD OF MANUFACTURING SEMICONDUCTOR USING THE SAME}

본 발명은 반도체 제조 설비 및 이를 이용한 반도체 제조 방법에 관한 것으로, 더욱 상세하게는 프로세스의 진행 상황을 효율적으로 파악할 수 있는 반도체 제조 설비 및 이를 이용한 반도체 제조 방법에 관한 것이다.The present invention relates to a semiconductor manufacturing apparatus and a semiconductor manufacturing method using the same, and more particularly, to a semiconductor manufacturing apparatus and a semiconductor manufacturing method using the same that can efficiently grasp the progress of the process.

일반적으로, 반도체 제조의 핵심적인 공정인 사진(Photo-Lithigraphy) 공정은 웨이퍼의 감광액 도포, 베이크(Bake) 및 현상 공정 등으로 이루어진다. 이러한 공정을 수행하기 위한 반도체 제조 설비 중 스피너 시스템은 웨이퍼를 수납하는 수납부, 수납된 웨이퍼를 이송시키는 이송 유닛 및 웨이퍼를 가공하는 공정 처리부로 이루어진다.In general, a photo-lithigraphy process, which is a core process of semiconductor manufacturing, consists of a photoresist coating, a bake and a developing process of a wafer. The spinner system of the semiconductor manufacturing equipment for performing such a process is comprised of the accommodating part which accommodates a wafer, the transfer unit which conveys the received wafer, and the process process part which processes a wafer.

공정 처리부는 웨이퍼의 표면에 감광액을 도포하는 스핀 코터(Spin Coater), 노광된 웨이퍼를 현상해 주는 스핀 디밸로퍼(Spin Developer), 감광액의 도포 또는 현상 전후에 웨이퍼를 가열 및 냉각되게 핫 플레이트(Hot Plate)와 쿨 플레이트(Cool Plate)를 갖춘 베이커 등과 같은 다수의 처리 유닛을 포함한다.The process processor includes a spin coater for applying a photoresist to the surface of the wafer, a spin developer for developing the exposed wafer, a hot plate for heating and cooling the wafer before and after application or development of the photoresist. Plates and a number of processing units such as bakers with cool plates.

반도체 제조 설비는 작업 순서가 설정되어있는 공정 레시피에 근거하여 웨이퍼를 처리한다. 종래의 반도체 제조 설비는 사용자가 웨이퍼들의 플로우를 육안으로 확인할 수 있도록 하나의 도표로 제공하였다.The semiconductor manufacturing equipment processes wafers based on process recipes in which work orders are established. Conventional semiconductor manufacturing facilities have provided a single diagram for the user to visually check the flow of wafers.

그러나, 종래의 도표에는 하나의 롯(Lot)에 저장된 웨이퍼들(예를 들어, 25장)의 플로우를 나타내기 때문에 롯과 롯 사이의 시간 차 및 롯과 롯 사이의 지연 원인 등을 파악하기에는 어려움이 있다.However, the conventional chart shows the flow of wafers stored in one lot (for example, 25 sheets), so it is difficult to determine the time difference between the lots and the lot and the cause of the delay between the lots and the lot. There is this.

따라서, 본 발명의 목적은 연속하는 두 개 이상의 롯의 진행 상황을 효율적으로 파악할 수 있는 반도체 제조 설비를 제공하는 것이다.It is therefore an object of the present invention to provide a semiconductor manufacturing facility capable of efficiently grasping the progress of two or more consecutive lots.

본 발명의 다른 목적은 상기한 반도체 제조 설비를 이용한 반도체 제조 방법을 제공하는 것이다.Another object of the present invention is to provide a semiconductor manufacturing method using the semiconductor manufacturing equipment described above.

본 발명에 따른 반도체 제조 설비는 웨이퍼들을 저장하는 다수의 롯(lot), 상기 다수의 롯에 저장된 웨이퍼들을 순차적으로 가공하는 다수의 처리유닛을 포함하는 반도체 제조 유닛, 상기 다수의 처리유닛의 동작을 제어하고, 상기 처리유닛들의 동작 상태를 나타내는 데이터를 출력하는 제어유닛, 및 상기 데이터에 근거하여 연속하는 2개 이상의 롯(이하, 상기 연속하는 2개 이상의 롯을 하나의 셀(cell)로 정의함)의 프로세스를 도표 형태로 표시하는 표시유닛을 포함한다.A semiconductor manufacturing apparatus according to the present invention includes a semiconductor manufacturing unit including a plurality of lots for storing wafers, a plurality of processing units for sequentially processing wafers stored in the plurality of lots, and an operation of the plurality of processing units. A control unit for controlling and outputting data indicative of operating states of the processing units, and defining two or more consecutive lots (hereinafter, the two or more consecutive lots as one cell) based on the data. And a display unit for displaying the process in the form of a table.

상기 제어유닛은 상기 갠트챠트에 상기 셀의 프로세스를 표시하도록 상기 표 시유닛을 제어하는 로직을 포함한다.The control unit includes logic to control the display unit to display the process of the cell on the gant chart.

상기 표시유닛은 x축에 시간을 나타내고, y축에 상기 웨이퍼들의 넘버를 나타내는 갠트챠트(Gantt Chart)를 통해 상기 셀의 프로세스를 표시할 수 있다. The display unit may display a process of the cell through a Gantt chart indicating time on the x-axis and the number of the wafers on the y-axis.

상기 표시유닛은 x축에 시간을 나타내고, y축에 상기 처리유닛들을 나타내는 갠트챠트(Gantt Chart)를 통해 상기 셀의 프로세스를 표시할 수 있다.The display unit may indicate a time on the x-axis and display the process of the cell through a Gantt Chart indicating the processing units on the y-axis.

본 발명에 따른 반도체 제조 방법은 다수의 처리 유닛을 통해 다수의 롯에 저장된 웨이퍼들을 순차적으로 가공하는 단계, 처리유닛들의 동작 상태를 나타내는 데이터를 출력하는 단계, 및 상기 데이터에 근거하여 연속하는 2개 이상의 롯(이하, 상기 연속하는 2개 이상의 롯을 하나의 셀(cell)로 정의함)의 프로세스를 도표 형태로 표시하는 단계를 포함한다.A semiconductor manufacturing method according to the present invention comprises the steps of sequentially processing wafers stored in a plurality of lots through a plurality of processing units, outputting data indicative of the operating states of the processing units, and two consecutive ones based on the data. And displaying the processes of the above lots (hereinafter, the two or more consecutive lots as one cell) in the form of a table.

상기 표시유닛은 x축에 시간을 나타내고, y축에 상기 웨이퍼들의 넘버를 나타내는 갠트챠트(Gantt Chart)를 통해 상기 셀의 프로세스를 표시할 수 있다.The display unit may display a process of the cell through a Gantt chart indicating time on the x-axis and the number of the wafers on the y-axis.

상기 표시유닛은 x축에 시간을 나타내고, y축에 상기 처리유닛들을 나타내는 갠트챠트(Gantt Chart)를 통해 상기 셀의 프로세스를 표시할 수 있다.The display unit may indicate a time on the x-axis and display the process of the cell through a Gantt Chart indicating the processing units on the y-axis.

이와 같은 본 발명에 따른 반도체 제조 설비 및 이를 이용한 반도체 제조 방법에 따르면, 연속하는 두 개 이상의 롯의 진행 상황을 갠트챠트에 동시에 표시함으로써, 롯과 롯 사이의 시간차 및 롯과 롯 사이의 지연 원인 등을 용이하게 파악할 수 있다.According to the semiconductor manufacturing equipment and the semiconductor manufacturing method using the same according to the present invention, by displaying the progress of two or more consecutive lot on the Gantt chart, the time difference between the lot and the lot and the cause of delay between the lot and the like Can be easily understood.

이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명에 따른 반도체 제조 설비를 나타낸 블럭도이다.1 is a block diagram showing a semiconductor manufacturing equipment according to the present invention.

도 1을 참조하면, 반도체 제조 설비(400)는 다수의 롯(Lot1~LotN), 반도체 제조 유닛(100), CTC(Cluster Tool Controller) 유닛(200) 및 표시유닛(300)을 포함한다.Referring to FIG. 1, a semiconductor manufacturing facility 400 includes a plurality of lots Lot-LotN, a semiconductor manufacturing unit 100, a cluster tool controller (CTC) unit 200, and a display unit 300.

상기 다수의 롯(Lot1~LotN) 각각에는 다수의 반도체 기판(이하, '웨이퍼')(예를 들어, 25장)가 저장되고, 공정 레시피에 따라서 웨이퍼들을 가공하기 위하여 저장된 웨이퍼들을 상기 반도체 제조 유닛(100)으로 제공한다.A plurality of semiconductor substrates (hereinafter referred to as “wafers”) (for example, 25 sheets) are stored in each of the plurality of lots Lot1 to LotN, and the semiconductor manufacturing unit includes wafers stored for processing wafers according to a process recipe. Provided by 100.

상기 반도체 제조 유닛(100)은 상기 웨이퍼 상에 사진 공정(photo-lithography process)을 수행하는 스피너 설비(spinner facility)일 수 있다. 상기 스피너 설비는 웨이퍼를 공급, 회수하는 카세트 모듈과, 공정을 처리하는 프로세스 모듈과, 웨이퍼 이송을 위한 트랜스퍼 모듈로 이루어진다. 프로세스 모듈은 도포 공정, 현상 공정 및 베이크 공정 등을 수행하는 다수의 처리 유닛으로 이루어지고, 트랜스퍼 모듈은 웨이퍼를 이송하는 다수의 이송 로봇으로 이루어진다.The semiconductor manufacturing unit 100 may be a spinner facility that performs a photo-lithography process on the wafer. The spinner facility comprises a cassette module for supplying and recovering wafers, a process module for processing a process, and a transfer module for wafer transfer. The process module consists of a plurality of processing units that perform an application process, a developing process and a baking process, and the transfer module consists of a plurality of transfer robots for transferring wafers.

상기 CTC 유닛(200)은 상기 반도체 제조 유닛과 네트워크를 통해 연결되고, 공정을 처리하기 위한 공정 레시피, 스케쥴링 등을 설정하여 상기 반도체 제조 유닛(100)의 제반 동작을 제어한다. 또한, 상기 CTC 유닛(200)은 상기 카세트 모듈, 프로세스 모듈 및 트랜스퍼 모듈에 네트워크를 통해 연결되며, 각 모듈의 동작을 제어한다. 그러기 위해, 상기 CTC 유닛(200)은 프로세스 모듈 컨트롤러(PMC)(210) 및 트랜스퍼 모듈 컨트롤러(TMC)(220)를 포함할 수 있다.The CTC unit 200 is connected to the semiconductor manufacturing unit through a network and controls overall operations of the semiconductor manufacturing unit 100 by setting process recipes, scheduling, and the like for processing a process. In addition, the CTC unit 200 is connected to the cassette module, the process module and the transfer module through a network, and controls the operation of each module. To this end, the CTC unit 200 may include a process module controller (PMC) 210 and a transfer module controller (TMC) 220.

상기 표시유닛(300)은 상기 CTC 유닛(200)으로부터 상기 반도체 제조 유닛(100)의 프로세스에 대한 데이터를 입력받아서 상기 반도체 제조 유닛(100)의 프로세스 상황을 작업자가 육안으로 확인할 수 있도록 도표 형태로 표시한다. 특히, 연속하여 진행하는 두 개 이상의 롯을 하나의 셀로 정의한다면, 상기 표시유닛(300)은 상기 셀의 진행 상황을 갠트 챠트(Gantt Chat)로 표시한다. The display unit 300 receives data on the process of the semiconductor manufacturing unit 100 from the CTC unit 200 and displays the process state of the semiconductor manufacturing unit 100 in a graphic form so that an operator can visually check the process status. Display. In particular, if two or more lots that proceed continuously are defined as one cell, the display unit 300 displays the progress of the cell in a Gantt Chat.

이 경우, 상기 CTC 유닛(200)은 상기 갠트챠트에 상기 셀의 프로세스를 표시하도록 상기 표시유닛(300)을 제어하는 로직을 포함할 수 있다. 따라서, 연속하여 진행하는 두 개의 롯 사이의 시간 차 및 연속하여 진행하는 두 개의 롯 사이의 지연 원인 등을 작업자가 용이하게 파악할 수 있다.In this case, the CTC unit 200 may include logic for controlling the display unit 300 to display the process of the cell on the gant chart. Therefore, the operator can easily grasp the time difference between the two proceeding lot and the cause of delay between the two proceeding lot.

도 2는 도 1에 도시된 반도체 제조 유닛을 개략적으로 나타낸 도면이다.FIG. 2 is a schematic view of the semiconductor manufacturing unit shown in FIG. 1.

도 2를 참조하면, 반도체 제조 유닛(100)는 수납부(110), 인덱스 유닛닛(120), 및 공정 처리부(130)를 포함한다.Referring to FIG. 2, the semiconductor manufacturing unit 100 includes an accommodating unit 110, an index unit net 120, and a process processor 130.

상기 수납부(110)는 다수의 로드 포트(110a, 110b, 110c, 110d)를 포함한다. 이 실시예에 있어서, 상기 수납부(110)는 네 개의 로드 포트(110a, 110b, 110c, 110d)를 구비하나, 상기 로드 포트들(110a, 110b, 110c, 110d)의 개수는 상기 기판 처리 시스템(100)의 공정 효율 및 풋 프린트(Foot print) 조건에 따라 증가하거나 감소할 수도 있다.The accommodating part 110 includes a plurality of load ports 110a, 110b, 110c, and 110d. In this embodiment, the housing 110 has four load ports 110a, 110b, 110c, and 110d, but the number of the load ports 110a, 110b, 110c, and 110d is the substrate processing system. It may increase or decrease depending on the process efficiency and the foot print condition of the 100.

상기 로드 포트들(110a, 110b, 110c, 110d)에는 웨이퍼들이 수납되는 롯(Lot1~LotN, 도 1에 도시됨)이 안착된다. 각 롯(Lot1~LotN)에는 웨이퍼들을 지면 에 대해 수평하게 배치한 상태로 수납하기 위한 다수의 슬롯이 형성된다. 상기 각 롯(Lot1~LotN)에는 공정 처리부(130)에 의해서 처리가 완료된 웨이퍼들 또는 상기 공정 처리부(130)로 로 투입되어 처리될 웨이퍼들을 수납한다.Lots (Lot1 to LotN, shown in FIG. 1) in which wafers are accommodated are mounted in the load ports 110a, 110b, 110c, and 110d. Each lot Lot1 to LotN is provided with a plurality of slots for accommodating the wafers in a state in which the wafers are arranged horizontally with respect to the ground. Each of the lots Lot1 to LotN receives wafers processed by the process processor 130 or wafers to be processed into the process processor 130.

상기 인덱스 유닛(120)은 인덱스 로봇(Index Robot)(121) 및 버퍼부(122)로 이루어진다. 상기 인덱스 로봇(121)은 상기 수납부(110)와 상기 버퍼부(122) 사이에 구비되고, 상기 인덱스 로봇(121)의 아래에는 상기 인덱스 로봇(121)을 상기 수납부(110)에 각 롯들(Lot1~LotN)이 배열된 방향으로 이동시키기 위한 제1 이송 레일(123)이 설치된다. 상기 인덱스 로봇(121)은 상기 제1 이송 레일(123)을 따라 이동하며 상기 버퍼부(122)와 상기 수납부(110) 사이에서 웨이퍼들을 이송한다.The index unit 120 includes an index robot 121 and a buffer unit 122. The index robot 121 is provided between the accommodating part 110 and the buffer part 122, and the index robot 121 is disposed at the accommodating part 110 under the index robot 121. The 1st conveyance rail 123 for moving in the direction in which Lot1-LotN is arrange | positioned is provided. The index robot 121 moves along the first transfer rail 123 and transfers wafers between the buffer unit 122 and the storage unit 110.

상기 버퍼부(122)에는 상기 인덱스 로봇(121)으로부터 이송된 웨이퍼가 로딩또는 언로딩되는 하나 이상의 버퍼 슬롯(122a)이 구비된다. 본 발명의 일 실시예에서는 상기 버퍼부(122)에 하나의 버퍼 슬롯(122a)이 구비된 구조를 제시하나 버퍼 슬롯의 개수는 여기에 한정되지 않는다.The buffer unit 122 includes one or more buffer slots 122a through which the wafer transferred from the index robot 121 is loaded or unloaded. In an exemplary embodiment of the present invention, a structure in which one buffer slot 122a is provided in the buffer unit 122 is provided, but the number of buffer slots is not limited thereto.

상기 공정 처리부(130)는 도포모듈(coat unit)(131), 현상모듈(develope unit)(132), 베이크 모듈(bake unit)(133) 및 반송모듈(134)을 포함한다. 도포모듈(131)은 웨이퍼 상에 감광액(photoresist)를 도포하여 감광막을 도포하는 공정을 수행하고, 현상모듈(132)은 웨이퍼 상에 현상액을 분사하여 웨이퍼 상의 감광막을 현상하는 공정을 수행한다. 베이크 모듈(133)은 웨이퍼를 기설정된 공정 온도로 가열 및 냉각하는 베이크 공정을 수행한다. 반송모듈(134)에는 반송로봇(134a) 및 제2 이송레일(134b)이 구비된다. 상기 반송로봇(134a)은 상기 버퍼 슬롯(122a)에 구 비된 웨이퍼를 도포모듈(131), 현상모듈(132) 및 베이크 모듈(133) 중 어느 하나로 이송한다. 상기 반송로봇(134a)은 상기 제2 이송레일(134b)을 따라서 좌우 방향으로 이동할 수 있다.The process processor 130 includes a coat module 131, a developer unit 132, a bake unit 133, and a transfer module 134. The coating module 131 applies a photoresist onto a wafer to apply a photoresist film, and the developing module 132 sprays a developer onto the wafer to develop a photoresist film on the wafer. The bake module 133 performs a bake process of heating and cooling the wafer to a predetermined process temperature. The conveying module 134 is provided with a conveying robot 134a and a second conveying rail 134b. The transfer robot 134a transfers the wafer provided in the buffer slot 122a to any one of the coating module 131, the developing module 132, and the baking module 133. The transport robot 134a may move in the left and right directions along the second transport rail 134b.

본 발명의 일 예로, 상기 도포모듈(131)과 상기 현상모듈(132)은 상기 반송로봇(123)을 기준으로 하측에 배치되고, 상기 베이크 모듈(133)은 상측에 배치된다. 도면에 도시하지는 않았지만, 상기 도포모듈(131)과 상기 현상모듈(132) 각각은 복층 구조로 배치된 다수의 처리유닛을 포함할 수 있다.As an example of the present invention, the coating module 131 and the developing module 132 are disposed on the lower side of the conveying robot 123, the baking module 133 is disposed on the upper side. Although not shown in the drawings, each of the coating module 131 and the developing module 132 may include a plurality of processing units arranged in a multilayer structure.

상기 도포모듈(131), 현상모듈(132) 및 베이크 모듈(133)이 복층 구조로 배치된 경우, 상기 반송로봇(134a)은 상하 방향으로 이동할 수 있도록 설치되어, 상기 웨이퍼를 복층으로 배치된 다수의 처리유닛으로 이송시킬 수 있다. 상기 다수의 처리유닛은 정해진 순서에 따라서 이송된 웨이퍼를 가공한다.When the coating module 131, the developing module 132, and the baking module 133 are arranged in a multi-layered structure, the transfer robot 134a is installed to be able to move in the vertical direction, and the plurality of wafers are arranged in multiple layers. Can be transferred to the processing unit. The plurality of processing units process the transferred wafers in a predetermined order.

도 3은 연속하는 세 개의 롯의 처리유닛별 진행 상황을 나타낸 갠트챠트이다.3 is a gant chart showing progress of processing units of three consecutive lots.

도 3을 참조하면, 갠트챠트에서 x축은 시간을 나타내며, y축은 처리유닛의 번호를 나타낸다. 도 3에는, 하나의 셀이 연속하여 진행하는 세 개의 롯으로 이루어진 경우를 일 예로 도시하였으나, 하나의 셀을 구성하는 롯의 개수는 여기에 한정되지 않는다.Referring to FIG. 3, in the Gantt chart, the x axis represents time and the y axis represents the number of the processing unit. 3 illustrates an example in which one cell consists of three lots that proceed in succession, but the number of lots constituting one cell is not limited thereto.

갠트챠트에 따르면, 본 발명의 일 예로 처리유닛은 인덱스 유닛(IDDNB), 베이크 유닛(WCP54, WCP55, CLPH71~CLPH75, CP51~CP53, CEHP81~CEHP85, WCP91~WCP95), 및 도포 유닛(SCW62, SCW72) 만을 도시하였다. 단, 갠트챠트의 y축 에는 진행 순서대로 처리유닛의 번호를 기재하였다.According to the Gantt chart, as an example of the present invention, the processing unit may include an index unit IDDNB, a baking unit WCP54, WCP55, CLPH71 to CLPH75, CP51 to CP53, CEHP81 to CEHP85, WCP91 to WCP95, and an application unit (SCW62, SCW72). ) Is shown. However, the numbers of the processing units are described on the y-axis of the gant chart in the order of progress.

도 3을 참조하면, 각 처리 유닛에서 순차적으로 처리되는 제1 내지 제3 롯(Lot1, Lot2, Lot3)의 웨이퍼들을 나타낸다. 이와 같이, 하나의 갠트챠트에 제1 내지 제3 롯(Lot1, Lot2, Lot3)의 진행 상황을 한번에 표시하면, 상기 제1 내지 제3 롯(Lot1, Lot2, Lot3) 각각의 런 타임(Run Time) 동안 처리유닛별 진행 상황을 용이하게 파악할 수 있다.Referring to FIG. 3, wafers of the first to third lots Lot1, Lot2, and Lot3 that are sequentially processed in each processing unit are shown. As such, when the progress status of the first to third lots Lot1, Lot2, and Lot3 is displayed on one gant chart at a time, a run time of each of the first to third lots Lot1, Lot2, Lot3 is displayed. It is easy to see the progress of each processing unit.

처리유닛들의 휴지 구간 등도 파악이 가능하여 상기 제1 내지 제3 롯(Lot1, Lot2, Lot3)의 런 타임을 줄일 수 있는 방안을 찾는데 용이할 수 있다.The idle periods of the processing units can also be grasped, so it may be easy to find a way to reduce the run times of the first to third lots Lot1, Lot2, Lot3.

도 4는 연속하는 세 개의 롯에 저장된 웨이퍼들의 진행 상황을 나타낸 갠트챠트이다. 도 4에서, x축은 시간을 나타내고, y축은 제1 내지 제3 롯(Lot1, Lot2, Lot3)에 저장된 웨이퍼들의 번호(Slot1~Slot25)를 나타낸다.4 is a gant chart showing the progress of wafers stored in three consecutive lots. In FIG. 4, the x axis represents time, and the y axis represents numbers of the slots Slot1 to Slot25 stored in the first to third lots Lot1, Lot2, and Lot3.

도 4를 참조하면, 연속하여 진행하는 제1 내지 제3 롯에 저장된 웨이퍼들의 진행 순서가 하나의 갠트챠트에 도시된다. 따라서, 연속하는 두 개의 롯 사이의 시간차(t1, t2)를 파악할 수 있다. 즉, 제1 롯(Lot1)의 마지막 웨이퍼(Slot25)의 처리 시작 시간이 2008년 10월 9일 오후 5시 23분 01초로 측정되고, 제2 롯(Lot2)의 첫번째 웨이퍼(Slot1)의 처리 시작 시간이 2008년 10월 9일 오후 5시 23분 55초로 측정되었다면, 상기 제1 및 제2 롯(Lot1, Lot2) 사이의 상기 시간차(t1)가 54초 임을 용이하게 파악할 수 있다.Referring to FIG. 4, the order of progress of the wafers stored in the first to third lots which proceed in succession is shown in one gant chart. Therefore, the time difference t1 and t2 between two consecutive lots can be grasped. That is, the processing start time of the last wafer Slot25 of the first lot Lot1 is measured at 5:23:01 PM on October 9, 2008, and the processing start of the first wafer Slot1 of the second lot Lot2 is started. If the time was measured at 5:23:55 pm on October 9, 2008, it can be easily understood that the time difference t1 between the first and second lots Lot1 and Lot2 is 54 seconds.

이처럼, 연속하는 두 개 이상의 롯을 하나의 셀로 묶어서 하나의 갠트챠트에 동시에 표시하면, 상기 두 개의 롯 사이의 시간차 및 두 개의 롯 사이의 지연 원인 등을 용이하게 파악할 수 있다.As such, when two or more consecutive lots are grouped into one cell and displayed on one gant chart at the same time, the time difference between the two lots and the cause of delay between the two lots can be easily determined.

이러한 구성을 갖는 반도체 제조 설비는 스피너 설비 예를 들어, NanoSpin12, K-Spin12, 또는 Lozix 설비 등에 적용할 수 있다.The semiconductor manufacturing equipment having such a configuration can be applied to spinner equipment, for example, NanoSpin12, K-Spin12, or Lozix equipment.

이상 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.Although described with reference to the embodiments above, those skilled in the art will understand that the present invention can be variously modified and changed without departing from the spirit and scope of the invention as set forth in the claims below. Could be.

도 1은 본 발명에 따른 반도체 제조 설비를 나타낸 블럭도이다.1 is a block diagram showing a semiconductor manufacturing equipment according to the present invention.

도 2는 도 1에 도시된 반도체 제조 유닛을 개략적으로 나타낸 도면이다.FIG. 2 is a schematic view of the semiconductor manufacturing unit shown in FIG. 1.

도 3은 연속하는 세 개의 롯의 처리유닛별 진행 상황을 나타낸 갠트챠트이다.3 is a gant chart showing progress of processing units of three consecutive lots.

도 4는 연속하는 세 개의 롯에 저장된 웨이퍼들의 진행 상황을 나타낸 갠트챠트이다.4 is a gant chart showing the progress of wafers stored in three consecutive lots.

*도면의 주요 부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *

100 : 반도체 제조 유닛 100: semiconductor manufacturing unit

200 : CTC 유닛200: CTC Unit

300 : 표시유닛 300: display unit

400 : 반도체 제조 설비 400: semiconductor manufacturing equipment

Claims (7)

웨이퍼들을 저장하는 다수의 롯(lot);A plurality of lots for storing wafers; 상기 다수의 롯에 저장된 웨이퍼들을 순차적으로 가공하는 다수의 처리유닛을 포함하는 반도체 제조 유닛;A semiconductor manufacturing unit including a plurality of processing units for sequentially processing wafers stored in the plurality of lots; 상기 다수의 처리유닛의 동작을 제어하고, 상기 처리유닛들의 동작 상태를 나타내는 데이터를 출력하는 제어유닛; 및A control unit for controlling operations of the plurality of processing units and outputting data indicative of operating states of the processing units; And 상기 데이터에 근거하여 연속하는 2개 이상의 롯(이하, 상기 연속하는 2개 이상의 롯을 하나의 셀(cell)로 정의함)의 프로세스를 도표 형태로 표시하는 표시유닛을 포함하는 것을 특징으로 하는 반도체 제조 설비.And a display unit for displaying a process of two or more consecutive lots (hereinafter, the two or more consecutive lots are defined as one cell) in a chart form based on the data. Manufacturing equipment. 제1항에 있어서, The method of claim 1, 상기 표시유닛은 x축에 시간을 나타내고, y축에 상기 웨이퍼들의 넘버를 나타내는 갠트챠트(Gantt Chart)를 통해 상기 셀의 프로세스를 표시하는 것을 특징으로 하는 반도체 제조 설비.And the display unit displays the time of the cell through a Gantt Chart indicating time on the x-axis and the number of the wafers on the y-axis. 제2항에 있어서, The method of claim 2, 상기 제어유닛은 상기 갠트챠트에 상기 셀의 프로세스를 표시하도록 상기 표시유닛을 제어하는 로직을 포함하는 것을 특징으로 하는 반도체 제조 설비.And the control unit includes logic to control the display unit to display the process of the cell on the gant chart. 제1항에 있어서, The method of claim 1, 상기 표시유닛은 x축에 시간을 나타내고, y축에 상기 처리유닛들을 나타내는 갠트챠트(Gantt Chart)를 통해 상기 셀의 프로세스를 표시하는 것을 특징으로 하는 반도체 제조 설비.And the display unit displays time on the x-axis and displays the process of the cell through a Gantt Chart that represents the processing units on the y-axis. 다수의 처리 유닛을 통해 다수의 롯에 저장된 웨이퍼들을 순차적으로 가공하는 단계;Sequentially processing the wafers stored in the plurality of lots through the plurality of processing units; 처리유닛들의 동작 상태를 나타내는 데이터를 출력하는 단계; 및Outputting data indicative of operating states of the processing units; And 상기 데이터에 근거하여 연속하는 2개 이상의 롯(이하, 상기 연속하는 2개 이상의 롯을 하나의 셀(cell)로 정의함)의 프로세스를 도표 형태로 표시하는 단계를 포함하는 것을 특징으로 하는 반도체 제조 방법.Semiconductor manufacturing, comprising: displaying, in a graphical form, a process of two or more consecutive lots (hereinafter, the two or more consecutive lots are defined as one cell) based on the data Way. 제5항에 있어서, The method of claim 5, 상기 표시하는 단계는 x축에 시간을 나타내고, y축에 상기 웨이퍼들의 넘버를 나타내는 갠트챠트(Gantt Chart)를 통해 상기 셀의 프로세스를 표시하는 것을 특징으로 하는 반도체 제조 방법.Wherein the displaying comprises displaying a process of the cell on a x-axis and a gant chart indicating a number of the wafers on a y-axis. 제5항에 있어서, The method of claim 5, 상기 표시하는 단계는 x축에 시간을 나타내고, y축에 상기 처리유닛들을 나타내는 갠트챠트(Gantt Chart)를 통해 상기 셀의 프로세스를 표시하는 것을 특징으로 하는 반도체 제조 방법.Wherein the displaying comprises displaying a process of the cell on a x-axis and a gant chart representing the processing units on a y-axis.
KR1020080114521A 2008-11-18 2008-11-18 Semiconductor manufacturing system and method of manufacturing semiconductor using the same KR101041457B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080114521A KR101041457B1 (en) 2008-11-18 2008-11-18 Semiconductor manufacturing system and method of manufacturing semiconductor using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080114521A KR101041457B1 (en) 2008-11-18 2008-11-18 Semiconductor manufacturing system and method of manufacturing semiconductor using the same

Publications (2)

Publication Number Publication Date
KR20100055679A KR20100055679A (en) 2010-05-27
KR101041457B1 true KR101041457B1 (en) 2011-06-16

Family

ID=42279973

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080114521A KR101041457B1 (en) 2008-11-18 2008-11-18 Semiconductor manufacturing system and method of manufacturing semiconductor using the same

Country Status (1)

Country Link
KR (1) KR101041457B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6773497B2 (en) * 2016-09-20 2020-10-21 株式会社Ｓｃｒｅｅｎホールディングス Board processing management device, board processing management method and board processing management program

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11190639A (en) 1997-12-26 1999-07-13 Kokusai Electric Co Ltd Production information display device
JP2000133559A (en) 1998-10-22 2000-05-12 Dainippon Screen Mfg Co Ltd Substrate processor and method for displaying data thereof
JP2002170756A (en) 2000-11-30 2002-06-14 Dainippon Screen Mfg Co Ltd Controller for substrate treating device, substrate treating system, and method of displaying substrate information therefor
JP2003241818A (en) 2002-02-19 2003-08-29 Dainippon Screen Mfg Co Ltd Schedule creation method for substrate treatment system and its program

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11190639A (en) 1997-12-26 1999-07-13 Kokusai Electric Co Ltd Production information display device
JP2000133559A (en) 1998-10-22 2000-05-12 Dainippon Screen Mfg Co Ltd Substrate processor and method for displaying data thereof
JP2002170756A (en) 2000-11-30 2002-06-14 Dainippon Screen Mfg Co Ltd Controller for substrate treating device, substrate treating system, and method of displaying substrate information therefor
JP2003241818A (en) 2002-02-19 2003-08-29 Dainippon Screen Mfg Co Ltd Schedule creation method for substrate treatment system and its program

Also Published As

Publication number Publication date
KR20100055679A (en) 2010-05-27

Similar Documents

Publication Publication Date Title
US9417529B2 (en) Coating and developing apparatus and method
US8702370B2 (en) Substrate transfer method for performing processes including photolithography sequence
US8377501B2 (en) Coating and developing system control method of controlling coating and developing system
KR101333881B1 (en) Substrate processing apparatus
US7210864B2 (en) Coating and developing apparatus
KR20100129211A (en) Substrate processing apparatus, substrate processing method, and storage medium
US7449349B2 (en) Processing schedule creating method, coating and developing apparatus, pattern forming apparatus and processing system
CN101473416B (en) Substrate processing system and substrate conveyance method
KR101041457B1 (en) Semiconductor manufacturing system and method of manufacturing semiconductor using the same
US10656524B2 (en) Substrate processing apparatus including transport device
TWI489576B (en) Substrate processing apparatus and substrate processing method
KR20060048322A (en) Small lot size lithography bays
JP4142702B2 (en) Substrate processing apparatus and substrate processing system
KR101021982B1 (en) Semiconductor manufacturing equipment and method of dirivng the same
JP3544262B2 (en) Substrate processing equipment
KR102181639B1 (en) Substrate treatment management device, substrate treatment management method, and substrate treatment management program
JP3512539B2 (en) Control method of substrate processing equipment
JPH0334441A (en) System for continuously processing semiconductor substrates
JP3835751B2 (en) Vertical diffusion / CVD apparatus and wafer transfer method
KR101570160B1 (en) Apparatus for Processing Substrate
JP5904294B2 (en) Substrate processing apparatus and substrate processing method
KR20120077880A (en) Substrate processing method for photolithography process
JP2007180238A (en) Substrate processing system
JPH09181144A (en) Substrate processor and substrate process system

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
J204 Request for invalidation trial [patent]
J301 Trial decision

Free format text: TRIAL DECISION FOR INVALIDATION REQUESTED 20110916

Effective date: 20130430

EXTG Extinguishment