KR101035920B1 - 반도체 소자의 제조장치 및 방법 - Google Patents

반도체 소자의 제조장치 및 방법 Download PDF

Info

Publication number
KR101035920B1
KR101035920B1 KR1020040108759A KR20040108759A KR101035920B1 KR 101035920 B1 KR101035920 B1 KR 101035920B1 KR 1020040108759 A KR1020040108759 A KR 1020040108759A KR 20040108759 A KR20040108759 A KR 20040108759A KR 101035920 B1 KR101035920 B1 KR 101035920B1
Authority
KR
South Korea
Prior art keywords
etching
cleaning
substrate
cleaning liquid
metal layer
Prior art date
Application number
KR1020040108759A
Other languages
English (en)
Other versions
KR20060070119A (ko
Inventor
이재현
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020040108759A priority Critical patent/KR101035920B1/ko
Publication of KR20060070119A publication Critical patent/KR20060070119A/ko
Application granted granted Critical
Publication of KR101035920B1 publication Critical patent/KR101035920B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67028—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
    • H01L21/6704—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing
    • H01L21/67051—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing using mainly spraying means, e.g. nozzles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67075—Apparatus for fluid treatment for etching for wet etching
    • H01L21/6708—Apparatus for fluid treatment for etching for wet etching using mainly spraying means, e.g. nozzles

Abstract

본 발명은 에칭공정의 진행상황에 따라 적어도 2종의 에칭액을 선택적으로 사용하여 에칭공정을 수행할 수 있도록 한 반도체 소자의 제조장치 및 방법에 관한 것이다. 본 발명에 따른 반도체 소자의 제조장치는 서로 다른 금속층을 에칭하기 위한 서로 다른 에칭액이 저장된 복수의 에칭액 탱크와, 세정액이 저장된 세정액 탱크와, 복수의 금속층 중 어느 하나의 금속층이 형성된 기판이 공급되며 상기 복수의 에칭액 탱크 중 어느 하나로부터 상기 에칭액을 공급받아 상기 금속층을 에칭하기 위한 복수의 에칭용 프로세스 베스와, 상기 서로 다른 에칭액 중 상기 기판에 형성된 금속층을 에칭하는 에칭액이 상기 각 에칭용 프로세스 베스로 공급되도록 제어하며, 상기 세정액이 상기 각 에칭용 프로세스 베스로 공급되도록 제어하는 제어부를 구비하는 것을 특징으로 한다.
이러한 구성에 의하여 본 발명은 적어도 2종의 에칭액을 선택적으로 이용하여 에칭공정의 생산 상황에 따라 기판 상의 각 금속층을 에칭하여 패터닝하게 된다. 이에 따라, 본 발명은 에칭공정의 지연으로 인한 손실을 방지하여 생산성을 향상시킬 수 있다.
에칭공정, 에칭액, 프로세스 베스, 밸브, 펌프

Description

반도체 소자의 제조장치 및 방법{APPARATUS AND METHOD FABRICATION OF SEMICONDUCTOR DEVICE}
도 1은 기판 상에 형성된 박막 트랜지스터의 단면을 나타내는 도면.
도 2는 일반적인 반도체 소자의 제조장치를 나타내는 도면.
도 3은 본 발명의 실시 예에 따른 반도체 소자의 제조장치를 나타내는 도면.
도 4는 본 발명의 실시 예에 따른 반도체 소자의 제조방법을 나타내는 순서도.
< 도면의 주요 부분에 대한 부호설명 >
10,20,110,120 : 에칭용 프로세스 베스 30,130 : 세정용 프로세스 베스
40, 140, 160 : 에칭용 탱크 42, 142, 162 : 에칭액
50, 150 : 세정용 탱크 52, 152 : 세정액
44, 144, 164 : 에칭용 펌프 54, 154 : 세정용 펌프
145, 165 : 에칭액 공급 파이프 146 : 공통 파이프
148, 168 : 에칭용 밸브 158, 159 : 세정용 밸브
155, 156 : 세정액 공급 파이프 170 : 제어부
본 발명은 반도체 소자의 제조장치 및 방법에 관한 것으로, 특히 에칭공정의 진행상황에 따라 적어도 2종의 에칭액을 선택적으로 사용하여 에칭공정을 수행할 수 있도록 한 반도체 소자의 제조장치 및 방법에 관한 것이다.
통상 반도체 소자를 제작을 위해서는 기판을 세척, 식각 등 많은 습식공정들이 있다. 습식공정은 화학물질을 사용하여 반도체 기판을 식각하거나 세정하기 위해 사용된다. 반도체 기판을 습식처리하기 위해 습식 처리장치가 사용되며, 습식 처리장치는 여러 가지 에칭액 이용한 여러 단계의 과정을 거쳐 반도체 기판을 식각하거나 세정하게 된다.
도 1은 기판(2) 상에 형성된 박막 트랜지스터를 나타내는 단면도이다.
도 1을 참조하여 박막 트랜지스터의 제조공정을 단계적으로 설명하면 다음과 같다.
먼저, 게이트 전극(20)과 게이트 라인이 Al, Mo, Cr 등의 금속으로 기판(2) 상에 증착된 후, 사진식각법에 의해 패터닝된다. 게이트 전극(20)이 형성된 기판(2) 상에는 SiNx 등의 무기막으로 된 게이트 절연막(22)이 형성된다. 게이트 절연막(22) 위에는 비정질 실리콘(amorphous-Si : 이하 "a-Si" 이라 함)으로 된 반도체층(24)과 n+ 이온이 도핑된 a-Si으로 된 오믹 접촉층(26)이 연속 증착된다. 오믹 접촉층(26)과 게이트 절연막(22) 위에는 Mo, Cr 등의 금속으로 된 소오스 전극(28)과 드레인 전극(30)이 형성된다. 이 소오스 전극(28)은 데이터라인과 일체로 패터닝된다. 소오스 전극(28)과 드레인 전극(30) 사이의 개구부를 통하여 노출된 오믹 접촉층(26)은 건식 에칭 또는 습식 에칭에 의해 제거된다. 그리고 기판(2) 상에 SiNx 또는 SiOx로 된 보호막(16)이 전면 증착되어 TFT를 덮게 된다. 이어서, 보호막(16) 위에는 콘택홀이 형성된다. 이 콘택홀을 통하여 드레인전극(30)에 접속되게끔 인듐-틴-옥사이드(Indium-Tin-Oxide : ITO)로 된 화소전극(18)이 증착된다.
이와 같은 TFT 공정은 전극층(20, 28, 30)의 패터닝이나 콘택홀 형성시 포토 레지스트(Photo Resist : 이하 "PR"이라 함) 패턴형성, 에칭공정, PR 패턴 제거(Strip)공정, 각 공정 사이마다 세정공정 등이 수행되고 있다. 이와 같은 PR 패턴 형성공정, 에칭공정, PR 패턴 제거공정 및 세정공정은 TFT의 제작공정뿐만 아니라 상부기판의 컬러필터 형성공정, 전극 패터닝 공정 등에서 이용되고 있다. 이러한, 습식 에칭공정과 PR 패턴 제거공정 및 세정공정은 도 2에 도시된 바와 같이 반도체 소자의 제조장치에 의해 실시된다.
도 2를 참조하면, 일반적인 반도체 소자의 제조장치는 기판(2) 상에 형성된 금속층을 에칭하기 위한 제 1 및 제 2 에칭용 프로세스 베스(Process Bath)(10, 20)와, 기판(2)을 세정하기 위한 세정용 프로세스 베스(30)와, 금속층을 에칭하기 위한 에칭액(42)이 저장되는 에칭액 탱크(40)와, 에칭액 탱크(40)에 저장된 에칭액(42)을 제 1 및 제 2 에칭용 프로세스 베스(10, 20)에 공급하기 위한 에칭용 펌프(44)와, 기판(2)을 세정하기 위한 세정액(52)이 저장된 세정액 탱크(50)와, 세정액 탱크(50)에 저장된 세정액(52)을 세정용 프로세스 베스(30)에 공급하기 위한 세정용 펌프(54)를 구비한다.
제 1 에칭용 프로세스 베스(10)는 외부로부터 공급된 기판(2)에 에칭액(42) 을 분사하기 위한 제 1 샤워 파이프(12)를 구비한다.
제 1 샤워 파이프(12)는 에칭액(42)을 기판(2) 상에 분사하기 위한 복수의 분사노즐들을 구비한다. 그리고, 제 1 샤워 파이프(12)는 에칭액 공급 파이프(46)를 통해 에칭용 펌프(44)에 연결된다. 이러한, 제 1 샤워 파이프(12)는 에칭액 공급 파이프(46)에 설치된 제 1 밸브(14)의 개방에 의해 에칭액(42)을 공급받아 기판(2) 상에 분사하게 된다. 이에 따라, 제 1 에칭용 프로세스 베스(10)에 공급된 기판(2) 상에 형성된 도시하지 않은 금속층은 에칭액(42)에 의해 에칭되어 패터닝된다.
제 2 에칭용 프로세스 베스(20)는 제 1 에칭용 프로세스 베스(10)를 통해 공급된 기판(2)에 에칭액(42)을 분사하기 위한 제 2 샤워 파이프(22)를 구비한다.
제 2 샤워 파이프(22)는 에칭액(42)을 기판(2) 상에 분사하기 위한 복수의 분사노즐들을 구비한다. 그리고, 제 2 샤워 파이프(22)는 에칭액 공급 파이프(46)를 통해 에칭용 펌프(44)에 연결된다. 이러한, 제 2 샤워 파이프(22)는 에칭액 공급 파이프(46)에 설치된 제 2 밸브(24)의 개방에 의해 에칭액(42)을 공급받아 기판(2) 상에 분사하게 된다. 이에 따라, 제 2 에칭용 프로세스 베스(20)에 공급된 기판(2) 상에 형성된 도시하지 않은 금속층은 에칭액(42)에 의해 에칭되어 패터닝된다.
세정용 프로세스 베스(30)는 제 1 및 제 2 에칭용 프로세스 베스(10, 20)에 의해 에칭공정이 완료된 기판(2) 상에 잔존하는 이물질 및 에칭액(42)을 세정하게 된다. 이를 위해, 세정용 프로세스 베스(30)는 제 2 에칭용 프로세스 베스(20)를 통해 공급된 기판(2)에 세정액(52)을 분사하기 위한 제 3 상부 및 하부 샤워 파이프(32, 34)를 구비한다.
제 3 상부 및 하부 샤워 파이프(32, 34) 각각은 세정액(52)을 기판(2) 상에 분사하기 위한 복수의 분사노즐들을 구비한다. 그리고, 제 3 상부 및 하부 샤워 파이프(32, 34)는 세정액 공급 파이프(56)를 통해 세정용 펌프(54)에 연결된다. 이러한, 제 3 상부 및 하부 샤워 파이프(32, 34)는 세정액 공급 파이프(56)에 설치된 제 3 밸브(58)의 개방에 의해 세정액(52)을 공급받아 기판(2) 상에 분사하게 된다. 이에 따라, 세정용 프로세스 베스(30)에 공급된 기판(2)의 전면 및 배면은 세정액(52)에 의해 세정된다.
이와 같은, 일반적인 반도체 소자의 제조장치 및 방법은 에칭액 탱크(40)에 저장된 1종의 에칭액(42)만을 이용하여 기판(2) 상에 형성된 금속층에 대하여 에칭공정을 수행하게 된다. 일반적으로, 에칭공정에서는 반도체 소자의 각종 금속층(예를 들어, 게이트 금속층, 소스/드레인 금속층, 투명전극층 등) 및 공정조건에 따라 대략 3종의 에칭액(42)이 사용된다. 그러나, 일반적인 반도체 소자의 제조장치 및 방법은 1종의 에칭액(42)을 사용하여 기판(2) 상의 금속층을 에칭하여 패터닝하게 된다. 따라서, 일반적인 반도체 소자의 제조장치 및 방법은 기판(2) 상의 각 금속층별 생산물량의 차이가 발생하거나 에칭공정 진행 상황에 따라 하나의 에칭장치에서 단기적 또는 장기적으로 에칭공정의 지연현상이 발생되어 에칭공정의 생산성이 감소하는 문제점이 있다.
따라서, 상기와 같은 문제점을 해결하기 위하여 본 발명은 에칭공정의 진행상황에 따라 적어도 2종의 에칭액을 선택적으로 사용하여 에칭공정을 수행할 수 있도록 한 반도체 소자의 제조장치 및 방법을 제공하는데 있다.
상기와 같은 목적을 달성하기 위한 본 발명의 실시 예에 따른 반도체 소자의 제조장치는 서로 다른 금속층을 에칭하기 위한 서로 다른 에칭액이 저장된 복수의 에칭액 탱크와, 세정액이 저장된 세정액 탱크와, 복수의 금속층 중 어느 하나의 금속층이 형성된 기판이 공급되며 상기 복수의 에칭액 탱크 중 어느 하나로부터 상기 에칭액을 공급받아 상기 금속층을 에칭하기 위한 복수의 에칭용 프로세스 베스와, 상기 서로 다른 에칭액 중 상기 기판에 형성된 금속층을 에칭하는 에칭액이 상기 각 에칭용 프로세스 베스로 공급되도록 제어하며, 상기 세정액이 상기 각 에칭용 프로세스 베스로 공급되도록 제어하는 제어부를 구비하는 것을 특징으로 한다.
본 발명의 실시 예에 따른 반도체 소자의 제조방법은 서로 다른 금속층을 에칭하기 위한 서로 다른 에칭액을 복수의 에칭액 탱크에 저장하는 단계와, 세정액을 세정액 탱크에 저장하는 단계와, 상기 서로 다른 금속층 중 제 1 금속층이 형성된 제 1 기판을 에칭용 프로세스 베스에 공급하는 단계와, 상기 복수의 에칭액 탱크 중 어느 하나에 저장된 제 1 에칭액을 상기 에칭용 프로세스 베스에 공급하여 상기 제 1 기판에 형성된 제 1 금속층을 에칭하는 단계와, 상기 세정액 탱크에 저장된 상기 세정액을 상기 에칭용 프로세스 베스에 공급하여 상기 에칭용 프로세스 베스의 내부를 세정하는 단계와, 상기 제 1 금속층을 제외한 다른 제 2 금속층이 형성 된 제 2 기판을 에칭용 프로세스 베스에 공급하는 단계와, 상기 복수의 에칭액 탱크 중 다른 하나에 저장된 제 2 에칭액을 상기 에칭용 프로세스 베스에 공급하여 상기 제 2 기판에 형성된 제 2 금속층을 에칭하는 단계를 포함하는 것을 특징으로 한다.
이하에서, 첨부된 도면 및 실시 예를 통해 본 발명의 실시 예를 구체적으로 살펴보면 다음과 같다.
도 3은 본 발명의 실시 예에 따른 반도체 소자의 제조장치를 나타내는 도면이다.
도 3을 참조하면, 본 발명의 실시 예에 따른 반도체 소자의 제조장치는 기판(102) 상의 제 1 금속층을 에칭하기 위한 제 1 에칭액(142)이 저장되는 제 1 에칭액 탱크(140)와, 기판(102) 상의 제 2 금속층을 에칭하기 위한 제 2 에칭액(162)이 저장되는 제 2 에칭액 탱크(160)와, 기판(102)을 세정하기 위한 세정액(152)이 저장된 세정액 탱크(150)와, 기판(102) 상에 형성된 금속층을 에칭하기 위한 제 1 및 제 2 에칭용 프로세스 베스(Process Bath)(110, 120)와, 기판(102)을 세정하기 위한 세정용 프로세스 베스(130)와, 제 1 및 제 2 에칭액(142, 162) 중 어느 하나가 제 1 및 제 2 에칭용 프로세스 베스(110, 120)에 공급되도록 제어하며 세정액(152)이 제 1 및 제 2 에칭용 프로세스 베스(110, 120)와 세정용 프로세스 베스(130) 중 적어도 하나에 공급되도록 제어하는 제어부(170)를 구비한다.
또한, 본 발명의 실시 예에 따른 반도체 소자의 제조장치는 제 1 에칭액 탱크(140)에 저장된 제 1 에칭액(142)을 제 1 및 제 2 에칭용 프로세스 베스(110, 120)에 공급하기 위한 제 1 에칭용 펌프(144)와, 제 2 에칭액 탱크(160)에 저장된 제 2 에칭액(162)을 제 1 및 제 2 에칭용 프로세스 베스(110, 120)에 공급하기 위한 제 2 에칭용 펌프(164)와, 세정액 탱크(150)에 저장된 세정액(152)을 제 1 및 제 2 에칭용 프로세스 베스(110, 120)와 세정용 프로세스 베스(130)에 공급하기 위한 세정용 펌프(154)와, 제 1 및 제 2 에칭용 프로세스 베스(110, 120) 각각에 연결된 공통 파이프(146)와, 제 1 에칭용 펌프(144)와 공통 파이프(146)를 연결하는 제 1 에칭액 공급 파이프(145)와, 제 2 에칭용 펌프(164)와 공통 파이프(146)를 연결하는 제 2 에칭액 공급 파이프(165)와, 세정용 펌프(154)와 세정용 프로세스 베스(130)에 연결된 제 1 세정액 공급 파이프(156)와, 제 1 세정액 공급 파이프(155)와 공통 파이프(146)를 연결하는 제 2 세정액 공급 파이프(156)를 더 구비한다.
또한, 본 발명의 실시 예에 따른 반도체 소자의 제조장치는 제 1 에칭액 공급 파이프(145)에 설치되는 제 1 에칭용 밸브(148)와, 제 2 에칭액 공급 파이프(165)에 설치되는 제 2 에칭용 밸브(168)와, 제 1 세정액 공급 파이프(155)에 설치되는 제 1 세정용 밸브(158)와, 제 2 세정액 공급 파이프(156)에 설치되는 제 2 세정용 밸브(159)를 더 구비한다.
제어부(170)는 제 1 및 제 2 에칭용 프로세스 베스(110, 120)와 세정용 프로세스 베스(130)의 공정진행 상황에 따라 펌프 제어신호(PCS)를 발생하여 제 1 및 제 2 에칭용 펌프(144, 164)와 세정용 펌프(154) 각각을 구동시킨다. 또한, 제어부(170)는 제 1 및 제 2 에칭용 프로세스 베스(110, 120)와 세정용 프로세스 베스(130)의 공정진행 상황에 따라 밸브 제어신호(VCS)를 발생하여 각 밸브(114, 124, 148, 168, 158, 159) 각각을 구동시킨다.
제 1 에칭액 탱크(140)에는 기판(102) 상에 형성된 제 1 금속층을 에칭하기 위한 제 1 에칭액(142)이 공급되어 저장된다. 이때, 제 1 금속층은 아래의 표 1에 나타낸 금속층 중 어느 하나가 된다. 이에 따라, 제 1 에칭액 탱크(140)에는 아래의 표 1에서와 같이 제 1 금속층에 대응되는 제 1 에칭액(142)이 저장된다.
제 2 에칭액 탱크(160)에는 기판(102) 상에 형성된 제 2 금속층을 에칭하기 위한 제 2 에칭액(162)이 공급되어 저장된다. 이때, 제 2 금속층은 아래의 표 1에 나타낸 금속층 중 제 1 금속층을 제외한 어느 하나가 된다. 이에 따라, 제 2 에칭액 탱크(160)에는 아래의 표 1에서와 같이 제 2 금속층에 대응되는 제 2 에칭액(162)이 저장된다.

금속층
에칭액

AlNd
혼산(인산+질산+초산)

Cr
CAN(Ceric Ammonium Nitrate) + 질산

Mo
혼산(인산+질산+초산), 과산화수소

Cu
Cu 에칭액

ITO
OZ산((COOH)2), 염산+질산, 혼산
세정액 탱크(150)는 기판(102)의 전면 및 배면을 세정하기 위한 세정액(152)이 공급되어 저장된다. 이러한, 세정액(152)은 초순수(Deionize Water)가 될 수 있다.
제 1 에칭용 펌프(144)는 제어부(170)의 펌프 제어신호(PCS)에 응답하여 제 1 에칭액 탱크(140)에 저장된 제 1 에칭액(142)을 제 1 에칭액 공급 파이프(145)를 통해 공통 파이프(146)로 펌핑한다. 이때, 제 1 에칭액(142)은 제어부(170)의 밸브 제어신호(VCS)에 의한 제 1 에칭용 밸브(148)의 개방에 의해 제 1 에칭액 공급 파이프(145)로부터 공통 파이프(146)로 공급된다.
제 2 에칭용 펌프(164)는 제어부(170)의 펌프 제어신호(PCS)에 응답하여 제 2 에칭액 탱크(160)에 저장된 제 2 에칭액(162)을 제 2 에칭액 공급 파이프(165)를 통해 공통 파이프(146)로 펌핑한다. 이때, 제 2 에칭액(162)은 제어부(170)의 밸브 제어신호(VCS)에 의한 제 2 에칭용 밸브(168)의 개방에 의해 제 2 에칭액 공급 파이프(165)로부터 공통 파이프(146)로 공급된다.
세정용 펌프(154)는 제어부(170)의 펌프 제어신호(PCS)에 응답하여 세정액 탱크(150)에 저장된 세정액(152)을 제 1 및 제 2 세정액 공급 파이프(155, 156)로 펌핑한다. 이때, 세정액(152)은 제어부(170)의 밸브 제어신호(VCS)에 의한 제 1 세정용 밸브(158)의 개방에 의해 제 1 세정액 공급 파이프(155)로부터 세정용 프로세스 베스(130)로 공급된다. 아울러, 세정액(152)은 제어부(170)의 밸브 제어신호(VCS)에 의한 제 2 세정용 밸브(159)의 개방에 의해 제 2 세정액 공급 파이프(156)로부터 공통 파이프(146)로 공급된다.
공통 파이프(146)는 제 1 및 제 2 에칭액 공급 파이프(145, 165)와 제 2 세정액 공급 파이프(156)에 공통으로 연결된다. 이러한 공통 파이프(146)에는 제 1 및 제 2 에칭용 밸브(148, 168)와 제 2 세정용 밸브(159)의 개폐에 의해 제 1 및 제 2 에칭액(142, 162)과 세정액(152) 중 어느 하나가 공급된다. 즉, 공통 파이프 (146)에는 제 1 및 제 2 에칭용 밸브(148, 168)와 제 2 세정용 밸브(159) 중 제 1 에칭용 밸브(148)만이 개방 상태일 때 제 1 에칭액(142)이 공급되고; 제 1 및 제 2 에칭용 밸브(148, 168)와 제 2 세정용 밸브(159) 중 제 2 에칭용 밸브(168)만이 개방 상태일 때 제 2 에칭액(162)이 공급된다. 그리고, 공통 파이프(146)에는 제 1 및 제 2 에칭용 밸브(148, 168)와 제 2 세정용 밸브(159) 중 제 2 세정용 밸브(159)만이 개방 상태일 때 세정액(152)이 공급된다.
제 1 에칭용 프로세스 베스(110)는 공통 파이프(146)로부터 공급되는 제 1 및 제 2 에칭액(142, 162)과 세정액(152) 중 어느 하나를 외부로부터 공급된 기판(102)에 분사하기 위한 제 1 샤워 파이프(112)를 구비한다.
제 1 샤워 파이프(112)는 공통 파이프(146)로부터 공급되는 제 1 및 제 2 에칭액(142, 162)과 세정액(152) 중 어느 하나를 기판(102) 상에 분사하기 위한 복수의 분사노즐들을 구비한다. 이때, 제 1 샤워 파이프(112)는 제 1 밸브(114)의 개폐에 따라 공통 파이프(146)로부터 제 1 및 제 2 에칭액(142, 162)과 세정액(152) 중 어느 하나를 공급받는다. 이러한, 제 1 샤워 파이프(112)는 제어부(170)로부터의 밸브 제어신호(VCS)에 의한 제 1 밸브(114)의 개방에 의해 공통 파이프(146)로부터 공급되는 제 1 및 제 2 에칭액(142, 162)과 세정액(152) 중 어느 하나를 공급받아 기판(102) 상에 분사한다.
제 2 에칭용 프로세스 베스(120)는 공통 파이프(146)로부터 공급되는 제 1 및 제 2 에칭액(142, 162)과 세정액(152) 중 어느 하나를 외부로부터 공급된 기판(102)에 분사하기 위한 제 2 샤워 파이프(122)를 구비한다.
제 2 샤워 파이프(122)는 공통 파이프(146)로부터 공급되는 제 1 및 제 2 에칭액(142, 162)과 세정액(152) 중 어느 하나를 기판(102) 상에 분사하기 위한 복수의 분사노즐들을 구비한다. 그리고, 제 2 샤워 파이프(122)는 제 2 밸브(124)의 개폐에 따라 공통 파이프(146)로부터 제 1 및 제 2 에칭액(142, 162)과 세정액(152) 중 어느 하나를 공급받는다. 이러한, 제 2 샤워 파이프(122)는 제어부(170)로부터의 밸브 제어신호(VCS)에 의한 제 2 밸브(124)의 개방에 의해 공통 파이프(146)로부터 공급되는 제 1 및 제 2 에칭액(142, 162)과 세정액(152) 중 어느 하나를 공급받아 기판(102) 상에 분사한다.
세정용 프로세스 베스(130)는 제 1 및 제 2 에칭용 프로세스 베스(110, 120)를 통과하면서 에칭공정이 완료된 기판(102) 상에 제 1 세정액 공급 파이프(155)로부터 공급되는 세정액(152)을 분사하여 기판(102) 상에 잔존하는 이물질 및 에칭액(142)을 세정하게 된다.
이를 위해, 세정용 프로세스 베스(130)는 제 2 에칭용 프로세스 베스(120)를 통해 공급된 기판(102)에 세정액(152)을 분사하기 위한 제 3 상부 샤워 파이프(132)와 제 3 하부 샤워 파이프(134)를 구비한다.
제 3 상부 및 하부 샤워 파이프(132, 134) 각각은 세정액(152)을 기판(102) 상에 분사하기 위한 복수의 분사노즐들을 구비한다. 그리고, 제 3 상부 및 하부 샤워 파이프(132, 134)는 제 1 세정용 밸브(158)의 개폐에 따라 제 1 세정액 공급 파이프(155)로부터 세정액(152)을 공급받는다. 이러한, 제 3 상부 및 하부 샤워 파이프(132, 134)는 제어부(170)로부터의 밸브 제어신호(VCS)에 의한 제 1 세정용 밸브(158)의 개방에 의해 제 1 세정액 공급 파이프(155)로부터 세정액(152)을 공급받아 기판(102)의 전면 및 배면에 분사한다.
이와 같은, 본 발명의 실시 예에 따른 반도체 소자의 제조장치는 우선 제 1 금속층이 형성된 기판(102)을 에칭함과 아울러 세정할 경우를 예를 들어 설명하기로 한다.
먼저, 제어부(170)는 제 1 및 제 2 에칭용 프로세스 베스(110, 120)에 공급된 제 1 기판(102) 상의 제 1 금속층을 에칭하기 위하여 제 1 에칭용 펌프(144)만을 구동시킴과 동시에 제 1 및 제 2 밸브(114, 124)와 제 1 에칭용 밸브(148)만을 개방시키게 된다. 이로 인하여, 제 1 에칭액 탱크(140)에 저장된 제 1 에칭액(142)은 제 1 에칭용 펌프(144)의 펌핑에 의해 제 1 에칭액 공급 파이프(145), 제 1 에칭용 밸브(148) 및 공통 파이프(146)에 공급된 후, 제 1 밸브(114)를 통해 제 1 프로세스 베스(110)의 제 1 샤워 파이프(112)에 공급됨과 동시에 제 2 밸브(124)를 통해 제 2 프로세스 베스(120)의 제 2 샤워 파이프(122)에 공급된다. 이때, 제 2 에칭용 펌프(164)와 세정용 펌프(154)와 제 2 에칭용 밸브(168)과 제 1 및 제 2 세정용 밸브(158, 159) 각각은 제어부(170)에 의해 닫힘 상태가 된다.
이에 따라, 제 1 에칭용 프로세스 베스(110)는 제 1 샤워 파이프(112)에 공급되는 제 1 에칭액(142)을 분사하여 제 1 기판(102) 상에 형성된 제 1 금속층을 에칭하여 패터닝하게 된다. 또한, 제 2 에칭용 프로세스 베스(120)는 제 2 샤워 파이프(122)에 공급되는 제 1 에칭액(142)을 분사하여 제 1 기판(102) 상에 형성된 제 1 금속층을 에칭하여 패터닝하게 된다.
그런 다음, 제어부(170)는 제 1 및 제 2 에칭용 프로세스 베스(110, 120)에서 제 1 기판(102)에 형성된 제 1 금속층의 에칭공정이 완료되면 세정용 펌프(154)만을 구동시킴과 동시에 제 1 세정용 밸브(158)만을 개방시키게 된다. 이로 인하여, 세정액 탱크(150)에 저장된 세정액(152)은 세정용 펌프(154)의 펌핑에 의해 제 1 세정액 공급 파이프(155) 및 제 1 세정용 밸브(158)를 통해 제 3 상부 및 하부 샤워 파이프(132, 134) 각각에 공급된다. 이에 따라, 세정용 프로세스 베스(130)의 제 3 상부 및 하부 샤워 파이프(132, 134)는 제 1 및 제 2 에칭용 프로세스 베스(110, 120)를 통해 공급되는 제 1 기판(102)의 전면 및 배면에 세정액(152)을 분사여 제 1 기판(102)에 잔존하는 이물질 및 제 1 에칭액(142)을 세정하게 된다.
이와 같은 과정을 반복하면서 제 1 기판(102) 상에 형성된 제 1 금속층을 에칭한 후 제 1 기판(102)을 세정하게 된다. 그리고, 제 1 기판(102) 상에 제 1 금속층이 형성된 제 1 기판(102)은 제 2 금속층을 형성하기 위한 다른 반도체 소자의 제조장치로 반송된다. 이때, 제 1 기판(102) 상에 형성된 제 2 금속층을 형성하는 다른 반도체 소자의 제조장치에서 에칭공정 및 세정공정의 진행속도가 감소되어 제 2 금속층이 형성된 제 2 기판(102)의 에칭공정이 지연될 경우, 본 발명의 실시 예에 따른 반도체 소자의 제조장치는 제 2 금속층이 형성된 제 2 기판(102)에 대한 에칭공정 및 세정공정으로 전환되게 된다.
이를 위해, 본 발명의 실시 예에 따른 반도체 소자의 제조장치는 먼저 제 1 기판(102) 상에 형성된 제 1 금속층의 에칭공정에 의해 제 1 및 제 2 에칭용 프로세스 베스(110, 120)의 내부에 잔존하는 제 1 에칭액(142)을 제거하게 된다.
이에 따라, 제어부(170)는 세정용 펌프(154)만을 구동시킴과 동시에 제 1 및 제 2 밸브(114, 124)와 제 1 및 제 2 세정용 밸브(158, 159)만을 개방시키게 된다. 이로 인하여, 세정액 탱크(150)에 저장된 세정액(152)은 제 1 세정액 공급 파이프(155) 및 제 1 세정용 밸브(158)를 통해 세정용 프로세스 베스(130)의 제 3 상부 및 하부 샤워 파이프(132, 134)에 공급된다. 그리고, 세정액 탱크(150)에 저장된 세정액(152)은 세정용 펌프(154)의 펌핑에 의해 제 1 및 제 2 세정액 공급 파이프(155, 156)와 제 2 세정용 밸브(159)를 통해 공통 파이프(146)에 공급된 후, 제 1 밸브(114)를 통해 제 1 에칭용 프로세스 베스(110)의 제 1 샤워 파이프(112)에 공급됨과 동시에 제 2 밸브(124)를 통해 제 2 에칭용 프로세스 베스(120)의 제 2 샤워 파이프(122)에 공급된다. 이에 따라, 제 1 금속층의 에칭공정 및 세정공정에 의해 제 1 및 제 2 에칭용 프로세스 베스(110, 120)와 세정용 프로세스 베스(130)의 내부에 잔존하는 이물질 및 제 1 에칭액(142)은 세정액(152)에 의해 제거된다.
이와 같이, 제 1 및 제 2 에칭용 프로세스 베스(110, 120)와 세정용 프로세스 베스(130)의 내부의 세정이 완료되면 제 1 및 제 2 에칭용 프로세스 베스(110, 120)에는 제 2 금속층이 형성된 제 2 기판(102)이 공급된다. 이에 따라, 제어부(170)는 제 1 및 제 2 에칭용 프로세스 베스(110, 120)에 공급된 제 2 기판(102) 상의 제 2 금속층을 에칭하기 위하여 제 2 에칭용 펌프(164)만을 구동시킴과 동시에 제 1 및 제 2 밸브(114, 124)와 제 2 에칭용 밸브(168)만을 개방시키게 된다. 이로 인하여, 제 2 에칭액 탱크(160)에 저장된 제 2 에칭액(162)은 제 2 에칭용 펌프(164)의 펌핑에 의해 제 2 에칭액 공급 파이프(165), 제 2 에칭용 밸브(168) 및 공통 파이프(146)에 공급된 후, 제 1 밸브(114)를 통해 제 1 에칭용 프로세스 베스(110)의 제 1 샤워 파이프(112)에 공급됨과 동시에 제 2 밸브(124)를 통해 제 2 에칭용 프로세스 베스(120)의 제 2 샤워 파이프(122)에 공급된다. 이때, 제 1 에칭용 펌프(144)와 세정용 펌프(154)와 제 1 에칭용 밸브(148)와 제 1 및 제 2 세정용 밸브(158, 159) 각각은 제어부(170)에 의해 닫힌 상태가 된다.
이에 따라, 제 1 에칭용 프로세스 베스(110)는 제 1 샤워 파이프(112)에 공급되는 제 2 에칭액(162)을 분사하여 제 2 기판(102) 상에 형성된 제 2 금속층을 에칭하여 패터닝하게 된다. 또한, 제 2 에칭용 프로세스 베스(120)는 제 2 샤워 파이프(122)에 공급되는 제 2 에칭액(162)을 분사하여 제 2 기판(102) 상에 형성된 제 2 금속층을 에칭하여 패터닝하게 된다.
그런 다음, 제어부(170)는 제 1 및 제 2 에칭용 프로세스 베스(110, 120)에서 제 2 기판(102)에 형성된 제 2 금속층의 에칭공정이 완료되면 세정용 펌프(154)만을 구동시킴과 동시에 제 1 세정용 밸브(158)만을 개방시키게 된다. 이로 인하여, 세정액 탱크(150)에 저장된 세정액(152)은 세정용 펌프(154)의 펌핑에 의해 제 1 세정액 공급 파이프(155) 및 제 1 세정용 밸브(158)를 통해 제 3 상부 및 하부 샤워 파이프(132, 134) 각각에 공급된다. 이에 따라, 세정용 프로세스 베스(130)의 제 3 상부 및 하부 샤워 파이프(132, 134)는 제 1 및 제 2 에칭용 프로세스 베스(110, 120)를 통해 공급되는 제 2 기판(102)의 전면 및 배면에 세정액(152)을 분사여 제 2 기판(102)에 잔존하는 이물질 및 제 2 에칭액(162)을 세정하게 된다.
이와 같은 과정을 반복하면서 제 2 기판(102) 상에 형성된 제 2 금속층을 에 칭한 후 제 2 기판(102)을 세정한다. 그리고, 제 2 기판(102) 상에 제 2 금속층이 형성된 제 2 기판(102)은 제 3 금속층을 형성하기 위한 다른 반도체 소자의 제조장치로 반송된다.
이와 같은, 본 발명의 실시 예에 따른 반도체 소자의 제조장치는 기판(102)의 공정진행 상황에 따라 2종의 에칭액(142, 162)을 선택적으로 사용하여 에칭공정 및 세정공정을 진행함으로써 생산성을 향상시킬 수 있다.
도 4는 본 발명의 실시 예에 따른 반도체 소자의 제조방법에서 선택적인 에칭공정만을 나타내는 순서도이다.
도 4를 도 3과 결부하여 실시 예에 따른 반도체 소자의 제조장치 및 방법에서 2종의 에칭액(142, 162)을 선택적으로 이용한 에칭공정만을 설명하면 다음과 같다.
먼저, 제 1 금속층이 형성된 제 1 기판(102)을 제 1 및 제 2 에칭용 프로세스 베스(110, 120)에 공급한다. 제 1 단계(S1)
제어부(170)의 제어하에 제 1 에칭액 탱크(140)에 저장된 제 1 에칭액(142)을 제 1 및 제 2 에칭용 프로세스 베스(110, 120)에 공급한다. 제 2 단계(S2)
제 1 및 제 2 에칭용 프로세스 베스(110, 120)에 공급된 제 1 에칭액(142)을 제 1 기판(102) 상에 분사함으로써 기판(102) 상에 형성된 제 1 금속층을 에칭하여 패터닝하게 된다. 제 3 단계(S3)
그런 다음, 제 2 금속층이 형성된 제 2 기판(102)을 에칭하는 다른 프로세스 베스에서 제 2 금속층에 대한 에칭공정 진행 상황을 판단하게 된다. 제 4 단계 (S4)
이러한, 제 4 단계(S4)에서 제 2 금속층이 형성된 제 2 기판(102)을 에칭하는 다른 프로세스 베스에서 제 2 금속층에 대한 에칭공정이 원활하게 수행될 경우 상기 제 1 내지 제 3 단계(S1, S2, S3)를 반복적으로 수행하게 된다.
반면에, 제 2 금속층이 형성된 제 2 기판(102)을 에칭하는 다른 에칭용 프로세스 베스에서 제 2 금속층에 대한 에칭공정이 지연될 경우, 제어부(170)의 제어하에 세정액 탱크(150)에 저장된 세정액(152)을 제 1 및 제 2 에칭용 프로세스 베스(110, 120) 각각에 공급하게 된다. 제 5 단계(S5)
이어서, 제 1 및 제 2 에칭용 프로세스 베스(110, 120)에 공급된 세정액(152)을 이용하여 제 1 금속층의 에칭공정에 의해 제 1 및 제 2 에칭용 프로세스 베스(110, 120)에 잔존하는 이물질 및 제 1 에칭액(142)을 제거하게 된다. 제 6 단계(S6)
그런 다음, 제 2 금속층이 형성된 제 2 기판(102)을 제 1 및 제 2 에칭용 프로세스 베스(110, 120)에 공급한다. 제 7 단계(S7)
제어부(170)의 제어하에 제 2 에칭액 탱크(160)에 저장된 제 2 에칭액(162)을 제 1 및 제 2 에칭용 프로세스 베스(110, 120)에 공급한다. 제 8 단계(S8)
제 1 및 제 2 에칭용 프로세스 베스(110, 120)에 공급된 제 2 에칭액(162)을 제 2 기판(102) 상에 분사함으로써 제 2 기판(102) 상에 형성된 제 2 금속층을 에칭하여 패터닝하게 된다. 제 9 단계(S9)
그런 다음, 제 1 금속층이 형성된 제 1 기판(102)을 에칭하는 다른 에칭용 프로세스 베스에서 제 1 금속층에 대한 에칭공정 진행 상황을 판단하게 된다. 제 10 단계(S10)
이러한, 제 10 단계(S10)에서 제 1 금속층이 형성된 제 1 기판(102)을 에칭하는 다른 에칭용 프로세스 베스에서 제 1 금속층에 대한 에칭공정이 원활하게 수행될 경우 상기 제 7 내지 제 9 단계(S7, S8, S9)를 반복적으로 수행하게 된다.
반면에, 제 1 금속층이 형성된 제 1 기판(102)을 에칭하는 다른 에칭용 프로세스 베스에서 제 1 금속층에 대한 에칭공정이 지연될 경우, 제어부(170)의 제어하에 세정액 탱크(150)에 저장된 세정액(152)을 제 1 및 제 2 에칭용 프로세스 베스(110, 120) 각각에 공급하게 된다. 제 11 단계(S11)
이어서, 제 1 및 제 2 에칭용 프로세스 베스(110, 120)에 공급된 세정액(152)을 이용하여 제 2 금속층의 에칭공정에 의해 제 1 및 제 2 에칭용 프로세스 베스(110, 120)에 잔존하는 이물질 및 제 2 에칭액(162)을 제거하게 된다. 제 12 단계(S12)
그런 다음, 본 발명의 실시 예에 따른 반도체 소자의 제조장치 및 방법의 에칭공정은 상기 제 1 내지 제 12 단계(S1 내지 S12)를 반복적으로 수행하면서 2종의 에칭액(142, 162)을 선택적으로 이용한 제 1 및 제 2 금속층을 에칭하여 패터닝하게 된다.
한편, 본 발명의 본 발명의 실시 예에 따른 반도체 소자의 제조장치는 상술한 바와 같이 2종의 에칭액을 선택적으로 이용하여 제 1 및 제 2 금속층을 에칭하는 것으로 설명되었으나 이에 한정되지 않고 2종 이상의 에칭액을 선택적으로 이용 하여 2 이상의 금속층을 에칭할 수 있다. 그리고, 본 발명의 본 발명의 실시 예에 따른 반도체 소자의 제조장치에서 에칭공정을 위한 프로세스 베스는 2개 이상, 세정공정을 위한 프로세스 베스는 1개 이상 구비될 수 있으며, 제 1 내지 세정액 탱크(140, 160, 150)에 각각 연결되는 보조 탱크들을 더 구비될 수 있다.
다른 한편, 이상에서 설명한 본 발명은 상술한 실시 예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 종래의 지식을 가진 자에게 있어 명백할 것이다.
상기와 같은 본 발명의 실시 예에 따른 반도체 소자의 제조장치 및 방법은 적어도 2종의 에칭액을 선택적으로 이용하여 에칭공정의 생산 상황에 따라 기판 상의 각 금속층을 에칭하여 패터닝하게 된다. 이에 따라, 본 발명은 에칭공정의 지연으로 인한 손실을 방지하여 생산성을 향상시킬 수 있다.

Claims (7)

  1. 서로 다른 금속층을 에칭하기 위한 서로 다른 에칭액이 저장된 복수의 에칭액 탱크와,
    세정액이 저장된 세정액 탱크와,
    복수의 금속층 중 어느 하나의 금속층이 형성된 기판이 공급되며 상기 복수의 에칭액 탱크 중 어느 하나로부터 상기 에칭액을 공급받아 상기 금속층을 에칭하기 위한 복수의 에칭용 프로세스 베스와,
    상기 서로 다른 에칭액 중 상기 기판에 형성된 금속층을 에칭하는 에칭액이 상기 각 에칭용 프로세스 베스로 공급되도록 제어하며, 상기 세정액이 상기 각 에칭용 프로세스 베스로 공급되도록 제어하는 제어부를 구비하는 것을 특징으로 하는 반도체 소자의 제조장치.
  2. 제 1 항에 있어서,
    상기 제어부의 제어에 따라 상기 세정액을 공급받아 상기 기판을 세정하기 위한 세정용 프로세스 베스를 더 구비하는 것을 특징으로 하는 반도체 소자의 제조장치.
  3. 제 2 항에 있어서,
    상기 제어부의 제어하에 상기 각 에칭액 탱크에 저장된 상기 에칭액을 상기 각 에칭용 프로세스 베스로 공급하기 위한 복수의 에칭용 펌프와,
    상기 제어부의 제어하에 상기 세정액 탱크에 저장된 상기 세정액을 상기 각 에칭용 프로세스 베스와 상기 세정용 프로세스 베스로 공급하기 위한 세정용 펌프를 더 구비하는 것을 특징으로 하는 반도체 소자의 제조장치.
  4. 제 3 항에 있어서,
    상기 각 에칭용 프로세스 베스에 공통으로 연결되며 상기 제어부의 제어에 따라 상기 에칭액과 상기 세정액 중 어느 하나가 공급되는 공통 파이프와,
    상기 각 에칭액 탱크와 상기 공통 파이프를 연결하는 복수의 에칭액 공급 파이프와,
    상기 각 에칭액 공급 파이프에 설치되어 상기 제어부의 제어에 따라 상기 에칭액을 상기 공통 파이프에 공급하는 복수의 에칭용 밸브와,
    상기 세정용 펌프로부터의 상기 세정액을 상기 세정용 프로세스 베스로 공급하는 제 1 세정액 공급 파이프와,
    상기 제 1 세정액 공급 파이프와 상기 공통 파이프를 연결하는 제 2 세정액 공급 파이프와,
    상기 제 1 세정액 공급 파이프에 설치되어 상기 제어부의 제어에 따라 상기 세정액을 상기 세정용 프로세스 베스에 공급하는 제 1 세정용 밸브와,
    상기 제 2 세정액 공급 파이프에 설치되어 상기 제어부의 제어에 따라 상기 세정액을 상기 공통 파이프에 공급하는 제 2 세정용 밸브를 더 구비하는 것을 특징 으로 하는 반도체 소자의 제조장치.
  5. 제 4 항에 있어서,
    상기 제어부는 서로 다른 금속층 각각의 에칭공정 사이마다 상기 제 1 및 제 2 에칭용 프로세스 베스의 내부를 세정하도록 상기 각 펌프 및 상기 각 밸브를 제어하는 것을 특징으로 하는 반도체 소자의 제조장치.
  6. 서로 다른 금속층을 에칭하기 위한 서로 다른 에칭액을 복수의 에칭액 탱크에 저장하는 단계와,
    세정액을 세정액 탱크에 저장하는 단계와,
    상기 서로 다른 금속층 중 제 1 금속층이 형성된 제 1 기판을 에칭용 프로세스 베스에 공급하는 단계와,
    상기 복수의 에칭액 탱크 중 어느 하나에 저장된 제 1 에칭액을 상기 에칭용 프로세스 베스에 공급하여 상기 제 1 기판에 형성된 제 1 금속층을 에칭하는 단계와,
    상기 세정액 탱크에 저장된 상기 세정액을 상기 에칭용 프로세스 베스에 공급하여 상기 에칭용 프로세스 베스의 내부를 세정하는 단계와,
    상기 제 1 금속층을 제외한 다른 제 2 금속층이 형성된 제 2 기판을 에칭용 프로세스 베스에 공급하는 단계와,
    상기 복수의 에칭액 탱크 중 다른 하나에 저장된 제 2 에칭액을 상기 에칭용 프로세스 베스에 공급하여 상기 제 2 기판에 형성된 제 2 금속층을 에칭하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
  7. 제 6 항에 있어서,
    상기 세정액을 이용하여 상기 제 1 기판을 세정하는 단계와,
    상기 세정액을 이용하여 상기 제 2 기판을 세정하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
KR1020040108759A 2004-12-20 2004-12-20 반도체 소자의 제조장치 및 방법 KR101035920B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040108759A KR101035920B1 (ko) 2004-12-20 2004-12-20 반도체 소자의 제조장치 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040108759A KR101035920B1 (ko) 2004-12-20 2004-12-20 반도체 소자의 제조장치 및 방법

Publications (2)

Publication Number Publication Date
KR20060070119A KR20060070119A (ko) 2006-06-23
KR101035920B1 true KR101035920B1 (ko) 2011-05-23

Family

ID=37163939

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040108759A KR101035920B1 (ko) 2004-12-20 2004-12-20 반도체 소자의 제조장치 및 방법

Country Status (1)

Country Link
KR (1) KR101035920B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102343633B1 (ko) * 2014-12-30 2021-12-29 세메스 주식회사 기판 처리 장치 및 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004058578A (ja) * 2002-07-31 2004-02-26 Hitachi Metals Ltd キャリア付き積層金属箔及びそれを用いたパッケージの製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004058578A (ja) * 2002-07-31 2004-02-26 Hitachi Metals Ltd キャリア付き積層金属箔及びそれを用いたパッケージの製造方法

Also Published As

Publication number Publication date
KR20060070119A (ko) 2006-06-23

Similar Documents

Publication Publication Date Title
KR101191402B1 (ko) 포토레지스트 스트리퍼 조성물, 이를 이용하는 배선 형성방법 및 박막 트랜지스터 기판의 제조 방법
US6210748B1 (en) Method for producing liquid crystal display and method for cleaning substrate
WO2016141675A1 (zh) 湿法刻蚀设备
KR20060063834A (ko) 적층막의 복합 웨트에칭 방법
JP2016207882A (ja) ウエットエッチング装置、ウエットエッチング方法、およびこれらを用いた半導体装置の製造方法
KR101035920B1 (ko) 반도체 소자의 제조장치 및 방법
KR102343674B1 (ko) 은 함유 박막의 식각액 조성물 및 이를 이용한 화상표시장치용 어레이 기판의 제조방법
CN109087871A (zh) 一种湿法刻蚀机
KR100879038B1 (ko) 기판의 제조 방법 및 기판 처리장치
KR100272255B1 (ko) 박막트랜지스터제조방법
KR100710278B1 (ko) 세정장비 일체형 에치/스트립 장치
JPH083002Y2 (ja) ウエットエッチング装置
JP3194245B2 (ja) 非晶質シリコン層を形成された基板の処理方法
US8652964B2 (en) Method and apparatus for the formation of an electronic device
JP3644770B2 (ja) 水斑点の防止のための半導体装置の洗浄方法およびその装置
KR20030004511A (ko) 엘시디 제조용 포토레지스트 제거장비의 에어커튼 발생장치
JP2000357797A (ja) 薄膜トランジスタの製造方法
US20080280379A1 (en) Method of manufacturing thin film transistor substrate and manufacturing system using the same
KR100640990B1 (ko) 식각 장비의 약액 교환 장치 및 교환 방법
JP4399217B2 (ja) Ｔｆｔアレイ基板の製造方法
KR101255281B1 (ko) 박막 패터닝 방법 및 그를 이용한 박막 트랜지스터 기판의제조 방법
KR100468529B1 (ko) 에천트 도포장비 및 이를 이용한 습식식각 방법
JPH0525660A (ja) エツチング装置
KR100508078B1 (ko) 습식 식각 설비
JP4528415B2 (ja) エッチング処理基板の剥離液除去方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee