KR101035588B1 - 집적화된 박막 인덕터와 실리콘벌크의 격리 구조 및 그의제조 방법 - Google Patents

집적화된 박막 인덕터와 실리콘벌크의 격리 구조 및 그의제조 방법 Download PDF

Info

Publication number
KR101035588B1
KR101035588B1 KR1020040115856A KR20040115856A KR101035588B1 KR 101035588 B1 KR101035588 B1 KR 101035588B1 KR 1020040115856 A KR1020040115856 A KR 1020040115856A KR 20040115856 A KR20040115856 A KR 20040115856A KR 101035588 B1 KR101035588 B1 KR 101035588B1
Authority
KR
South Korea
Prior art keywords
film
inductor
silicon bulk
isolation
trench
Prior art date
Application number
KR1020040115856A
Other languages
English (en)
Other versions
KR20060077067A (ko
Inventor
고광식
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020040115856A priority Critical patent/KR101035588B1/ko
Publication of KR20060077067A publication Critical patent/KR20060077067A/ko
Application granted granted Critical
Publication of KR101035588B1 publication Critical patent/KR101035588B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Element Separation (AREA)

Abstract

본 발명은 인덕터의 코일부에서 유도된 자기장으로 인한 전기장 손실 및 셀지역으로의 누설전류를 방지할 수 있는 집적화된 박막인덕터와 실리콘벌크의 격리 구조 및 그의 제조 방법을 제공하기 위한 것으로, 본 발명의 집적화된 박막인덕터와 실리콘벌크의 격리구조는 셀지역과 인덕터지역이 정의된 실리콘벌크, 상기 인덕터지역의 실리콘벌크에 형성된 트렌치, 상기 트렌치의 바닥 및 측벽 상에 형성된 격리막(질화막), 상기 트렌치 내부의 격리막 상에 형성되며 상기 격리막에 의해 상기 실리콘벌크와 전기적으로 격리되는 자기장쉴드막(폴리실리콘막과 살리사이드막의 적층구조), 및 상기 자기장쉴드막 상부에 형성된 박막인덕터를 포함한다.
인덕터, 실리콘벌크, 격리구조, 트렌치, 자기장쉴드막, 자기장

Description

집적화된 박막 인덕터와 실리콘벌크의 격리 구조 및 그의 제조 방법{STRUCTURE FOR SEPERATING THIN FILM INDUCTOR FROM SILICON BULK AND METHOD FOR MANUFACTURING THE SAME}
도 1은 종래기술에 따른 집적화된 박막 인덕터와 실리콘벌크의 구조를 도시한 도면,
도 2는 본 발명의 실시예에 따른 집적화된 박막 인덕터와 실리콘벌크의 격리구조를 도시한 도면,
도 3a 내지 도 3h는 본 발명의 실시예에 따른 박막 인덕터와 실리콘벌크의 격리 방법을 도시한 도면.
* 도면의 주요 부분에 대한 부호의 설명
21 : 실리콘벌크 24a, 24b : 트렌치
25 : 격리막 26 : 트렌치매립산화막
28 : 게이트절연막 29a : 게이트전극
29b : 자기장쉴드폴리실리콘막 31a : 게이트스페이서
31b : 쉴드스페이서 32a : 살리사이드막
32b : 자기장쉴드살리사이드막
본 발명은 반도체 제조 기술에 관한 것으로, 특히 박막 인덕터와 실리콘벌크의 격리구조 및 그의 제조 방법에 관한 것이다.
개인용 휴대통신의 발전으로 인하여 RF 아날로그 IC의 개발이 필요함에 따라 수동소자인 인덕터(Inductor)의 집적화가 요구되고 있다. 현재 인덕터의 집적화는 코일부의 저항을 줄이기 위하여 두꺼운 탑 메탈부를 코일부로 이용하는 평면형 인덕터 형태로 이루어지고 있다.
박막 인덕터는 메탈을 코일로 사용하여 등각나선이나 사각형 등의 형태로 코아가 없는 코일부만 가지는 형태가 주로 사용되고 있다.
도 1은 종래기술에 따른 집적화된 박막 인덕터와 실리콘벌크의 구조를 도시한 도면이다.
도 1에 도시된 바와 같이, 셀지역과 인덕터지역이 정의된 실리콘벌크(11)에 각 소자간 분리를 위한 소자분리막(12)이 형성되고, 실리콘벌크(11)의 셀지역 상부에는 트랜지스터가 형성된다. 여기서, 실리콘벌크(11) 상에 게이트전극(13)이 형성되고 있다.
그리고, 게이트전극(13)을 포함한 실리콘벌크(11)의 전면에 층간절연막(14) 이 형성된다.
그리고, 셀지역 상부에는 층간절연막(14)을 관통하는 메탈콘택(15)을 통해 실리콘벌크(11)의 소정영역(주로 트랜지스터의 소스/드레인)에 연결되는 제1메탈배선층(M1)이 셀지역 상부에 형성된다. 그리고, 셀지역 상부에는 제1메탈배선층(M1) 상부에 제1금속간절연막(IMD, 16)이 형성되고, 제1금속간절연막(16)을 관통하는 비아콘택(17)을 통해 제2메탈배선층(M2)이 제1메탈배선층(M1)과 연결되고 있다. 그리고, 셀지역 상부에는 제2메탈배선층(M2) 상부에 제2금속간절연막(18)이 형성된다.
그리고, 인덕터 지역 상부에는 층간절연막(14) 상부에 제1메탈배선층(M1)이 형성되고, 제1메탈배선층(M1) 상에 제1금속간절연막(16)이 형성되며, 제1금속간절연막(16)을 관통하는 비아콘택(17)을 통해 제1메탈배선층(M1)과 연결되는 제2메탈배선층(M2)이 형성된다. 그리고, 제2메탈배선층(M2) 상에 제2금속간절연막(18)이 형성되며 제2금속간절연막(18)을 관통하는 비아콘택(17)을 통해 제2메탈배선층(M2)과 연결되는 제3메탈배선층(M3)이 형성된다.
전술한 바와 같이 인덕터지역에 형성되는 인덕터는 제1메탈배선층(M1), 제2메탈배선층(M2) 및 제3메탈배선층(M2)의 멀티 메탈배선층 구조가 형성하고 있고, 이러한 제3메탈배선층(M3)을 코일부로 이용한다.
그러나, 종래기술의 인덕터는 실리콘벌크(Silicon bulk, 11)에 인덕터에서 발생한 자기장에서 유도된 전기장이 형성되며, 인덕터의 코일부(M3)에서 실리콘벌크(11)로 전기장 손실이 발생하여 인덕터의 효율을 감소시킨다.
또한, 실리콘벌크(11)로 향한 자기장은 실리콘벌크(11)내에서 전류를 유도하 여 이웃한 셀지역으로 누설전류를 발생시켜 셀동작에 손상을 입히기도 한다.
위와 같은 전기장 형성을 억제하기 위하여 실리콘벌크와 인덕터 사이에 실리콘보다 큰 전기전도도를 가지고, 실리콘벌크와 전기적으로 완벽히 분리된 쉴딩용 박막 및 물질이 필요한 실정이다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위해 제안된 것으로, 인덕터의 코일부에서 유도된 자기장으로 인한 전기장 손실 및 셀지역으로의 누설전류를 방지할 수 있는 집적화된 박막인덕터와 실리콘벌크의 격리 구조 및 그의 제조 방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 집적화된 박막인덕터와 실리콘벌크의 격리구조는 셀지역과 인덕터지역이 정의된 실리콘벌크, 상기 인덕터지역의 실리콘벌크에 형성된 트렌치, 상기 트렌치의 바닥 및 측벽 상에 형성된 격리막, 상기 트렌치 내부의 격리막 상에 형성되며 상기 격리막에 의해 상기 실리콘벌크와 전기적으로 격리되는 자기장쉴드막, 및 상기 자기장쉴드막 상부에 형성된 박막인덕터를 포함하는 것을 특징으로 하고, 상기 자기장쉴드막은 폴리실리콘막과 살리사이드막의 적층구조인 것을 특징으로 하며, 상기 격리막은 질화막인 것을 특징으로 한다.
그리고, 본 발명의 집적화된 박막인덕터와 실리콘벌크의 격리 방법은 셀지역 과 인덕터지역이 정의된 실리콘벌크를 준비하는 단계, 상기 인덕터지역과 상기 셀지역의 실리콘벌크를 소정 깊이로 식각하여 트렌치를 형성하는 단계, 상기 인덕터지역의 트렌치의 바닥 및 측벽 상에 격리막을 형성하는 단계, 상기 인덕터지역의 트렌치 내부의 격리막 상에 상기 격리막에 의해 상기 실리콘벌크와 전기적으로 격리되는 자기장쉴드막을 형성하는 단계, 상기 자기장쉴드막 상부에 절연막을 형성하는 단계, 및 상기 절연막 상에 박막인덕터를 형성하는 단계를 포함하는 것을 특징으로 하고, 상기 자기장쉴드막을 형성하는 단계는 상기 격리막을 포함한 전면에 폴리실리콘막을 증착하는 단계, 상기 폴리실리콘막을 선택적으로 패터닝하여 상기 트렌치 내부의 격리막 상에 자기장쉴드폴리실리콘막을 형성하는 단계, 상기 자기장쉴드폴리실리콘막의 양측벽에 쉴드스페이서를 형성하는 단계, 및 상기 자기장쉴드폴리실리콘막의 상면에 자기장쉴드살리사이드막을 형성하는 단계를 포함하는 것을 특징으로 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 2는 본 발명의 실시예에 따른 집적화된 박막 인덕터와 실리콘벌크의 격리구조를 도시한 도면이다.
도 2에 도시된 바와 같이, 본 발명의 실시예에 따른 집적화된 박막인덕터와 실리콘벌크의 구조는 인덕터지역이 정의된 실리콘벌크(21), 실리콘벌크(21)의 인덕 터지역에 형성된 트렌치(24b), 트렌치(24b)의 바닥 및 측벽 상에 형성된 격리막(25), 트렌치(24b) 내부의 격리막(25) 상에 형성되며 격리막(25)에 의해 실리콘벌크(21)와 전기적으로 격리되는 자기장쉴드막(100), 자기장쉴드막(100) 상부에 형성된 박막인덕터를 포함한다. 여기서, 자기장쉴드막(100)은 자기장쉴드폴리실리콘막(29b)과 자기장쉴드살리사이드막(32b)의 적층구조를 가지면서 박막인덕터보다 상대적으로 넓은 면적을 갖고, 자기장쉴드막(100)의 양측에는 쉴드스페이서(31b)가 형성되며, 자기장쉴드폴리실리콘막(29b)과 격리막(25) 사이에는 게이트절연막(28)이 위치한다.
그리고, 실리콘벌크(21)는 셀지역을 포함하는데, 셀지역에도 소자간 분리를 위한 트렌치(24a)가 형성되며, 트렌치(24a)의 바닥 및 측벽 상에 격리막(25)이 형성되고, 격리막(25) 상에 트렌치(24a)를 완전히 매립하는 트렌치매립산화막(26)이 형성되어 있다. 그리고, 실리콘벌크(21)의 표면 상에 게이트절연막(28)과 게이트전극(29a)이 적층되고, 게이트전극(29a)의 양측벽에는 게이트스페이서(31a)가 형성되며, 게이트전극(29a)의 상면에는 살리사이드막(32a)이 형성된다.
위와 같이, 실리콘벌크(21)의 셀지역에 트랜지스터가 구비되고, 인덕터지역에 자기장쉴드막(100)이 구비된 구조 상부에는 셀지역에서는 메탈배선층(M1, M2)이 형성되고, 인덕터지역 상부에는 메탈배선층(M1, M2, M3)과 비아콘택(36, 38)들로 이루어진 박막인덕터가 형성된다. 도면부호 '33'은 층간절연막, '34'는 메탈콘택, '36, 38'은 제1,2비아콘택, '35와 37'은 제1,2금속간절연막을 나타낸다.
도 2와 같은 구조에서, 격리막(25)은 자기장쉴드막(100)과 실리콘벌크(21)를 전기적으로 격리시켜 자기장에 의해 유도된 전류의 실리콘벌크(21)로의 유입을 완전히 차단시키기 위한 것으로서, 질화막을 1000Å∼2000Å 두께로 형성한 것이다. 여기서, 셀지역의 트렌치(24a) 내부에 형성된 격리막(25)은 트렌치(24a)의 탑코너에서 발생하는 에지 모트(Edge moat) 발생을 억제하여 험프(Hump) 발생을 차단하는 역할도 한다.
그리고, 자기장쉴드막(100)은 자기장폴리실리콘막(29b)와 자기장쉴드살리사이드막(32b)의 적층을 가지므로써 박막인덕터로부터 자기장의 유입을 근본적으로 차단하는 효과가 크다.
도 3a 내지 도 3h는 본 발명의 실시예에 따른 박막 인덕터와 실리콘벌크의 격리 방법을 도시한 도면이다.
도 3a에 도시된 바와 같이, 셀지역과 인덕터지역이 정의된 실리콘벌크(21) 상에 패드산화막(22)과 패드질화막(23)을 적층한 후, 패드질화막(23)을 패터닝한다.
이어서, 패터닝된 패드질화막(23)을 식각마스크로 하여 패드산화막(22)을 식각하고 연속해서 실리콘벌크(21)를 소정 깊이로 식각하여 트렌치(24a, 24b)를 형성한다.
이때, 트렌치(24a, 24b) 중 하나(24a)는 셀지역에서 형성되고, 다른 하나(24b)는 인덕터지역에 형성되는데, 인덕터지역에 형성되는 트렌치(24b)의 폭이 셀지역에서 형성되는 트렌치(24a)에 비해 더 크다.
도 3b에 도시된 바와 같이, 트렌치(24)를 포함한 전면에 격리막(25)을 증착 한다. 이때, 격리막(25)은 인덕터 지역의 실리콘벌크와 자기장쉴드막을 전기적으로 격리시키기 위한 것으로 질화막을 1000Å∼2000Å 두께로 형성한다.
도 3c에 도시된 바와 같이, 격리막(25) 상에 트렌치(24a, 24b)를 채울때까지 전면에 트렌치매립산화막(26)을 증착하고, 패드산화막(22)을 스톱핑레이어로 하여 평탄화를 위한 CMP(Chemical Mechanical Polishing)를 진행한다.
이와 같은 CMP 공정후에 트렌치(24)에는 트렌치매립산화막(26)이 매립되어 소자분리막 구조가 형성되며, 소자분리막 구조는 셀지역에서 이웃한 트랜지스터간 분리를 위한 것과 인덕터지역과 셀지역을 분리시키기 위한 것이다.
그리고, 각 트렌치(24a, 24b)의 바닥 및 측벽에는 격리막(25)이 잔류하는데, 특히 셀지역의 트렌치(24a) 내부에 잔류하는 격리막(25)은 트렌치(24a)의 탑코너에서 발생하는 에지 모트(Edge moat) 발생을 억제하여 험프(Hump) 발생을 차단하는 역할도 한다.
도 3d에 도시된 바와 같이, 트렌치매립산화막(26)이 형성된 실리콘벌크(21)의 전면에 감광막을 도포하고 노광 및 현상으로 패터닝하여 인덕터 지역은 오픈시키고 셀지역을 덮는 마스크패턴(27)을 형성한다.
이어서, 마스크패턴(27)을 식각마스크로 하여 오픈된 인덕터지역의 트렌치매립산화막(26)을 선택적으로 식각하여 제거한다. 이때, 트렌치매립산화막(26)의 식각은 습식식각으로 진행하며, 불산(HF) 용액을 이용한다.
따라서, 인덕터지역의 트렌치(24b)에는 격리막(25)만 잔류한다. 잘 알려진 바와 같이, 질화막으로 형성한 격리막(25)은 불산용액을 이용한 습식식각시 선택비 를 가져 식각되지 않는다.
도 3e에 도시된 바와 같이, 마스크패턴(27)을 제거한 후, 전면에 게이트절연막(28)을 형성한 후, 게이트절연막(28) 상에 게이트폴리실리콘막(29)을 증착한다.
이때, 게이트폴리실리콘막(28)은 인덕터지역에서 트렌치(24b)를 모두 채우는 형태로 증착된다.
도 3f에 도시된 바와 같이, 게이트폴리실리콘막(29) 상에 감광막을 도포하고 노광 및 현상으로 패터닝하여 게이트마스크패턴(30a, 30b)을 형성한다. 이때, 게이트마스크패턴(30a, 30b)은 셀지역에서 게이트전극을 형성하기 위한 부분(30a)과 인덕터지역에서 자기장쉴드폴리실리콘막을 형성하기 위한 부분(30b)이 동시에 존재한다.
다음으로, 게이트마스크패턴(30a, 30b)을 식각마스크로 하여 게이트폴리실리콘막(29)을 식각하여 셀지역 상부에 게이트전극(29a)을 형성함과 동시에 인덕터지역에 자기장쉴드폴리실리콘막(29b)을 형성한다.
도 3g에 도시된 바와 같이, 게이트마스크패턴(30a, 30b)을 제거한 후에, 스페이서용 절연막을 증착한 후 에치백하여 게이트전극(29a)의 양측벽에 접하는 게이트스페이서(31a)를 형성한다. 이때, 자기장쉴드폴리실리콘막(29b)의 양측벽에도 쉴드스페이서(31b)를 형성해준다. 여기서, 게이트스페이서(31a)와 쉴드스페이서(31b)는 질화막으로 형성하며, 게이트스페이서(31a)는 통상적으로 LDD 스페이서라고 일컫는다.
다음으로, 메탈막(티타늄, 탄탈륨, 몰리브덴) 증착 및 어닐링, 미반응 메탈 막 제거의 순서로 이루어지는 살리사이드(Salicide) 공정을 진행하여 게이트전극(29a)의 상면에 살리사이드(32a)를 형성함과 동시에 자기장쉴드폴리실리콘막(29b)의 상면에 살리사이드(32b)를 형성한다. 이하, 자기장쉴드폴리실리콘막(29b)의 상면에 형성된 살리사이드(32b)를 자기장쉴드살리사이드막(32b)이라고 하며, 자기장쉴드폴리실리콘막(29b)과 자기장쉴드살리사이드막(32b)의 적층을 자기장쉴드막(100)이라고 약칭한다.
위와 같이, 자기장쉴드막(100)은 자기장쉴드폴리실리콘막(29b)과 자기장쉴드살리사이드막(32b)의 적층구조로 형성하고, 이처럼 자기장쉴드막(100)이 자기장쉴드살리사이드막(32b)을 포함하는 경우에는 자기장쉴드막은 실리콘벌크(21)보다 더 큰 전도도를 가져 인덕터의 효율을 개선할 수 있고, 유도전류에 의한 셀의 오동작을 방지한다.
후속공정으로, 도 3h에 도시된 바와 같이, 셀지역 상부에 제1메탈배선층(M1)과 제2메탈배선층(M2)을 형성해주고, 인덕터 지역에 제1메탈배선층 내지 제3메탈배선층(M1∼M3)으로 이루어진 박막인덕터를 형성해준다.
자세히 살펴보면, 실리콘벌크(21)의 전면에 층간절연막(33)을 형성한 후, 셀지역 상부에 층간절연막(33)을 관통하는 메탈콘택(34)을 형성한다.
이어서, 메탈콘택(34)을 포함한 전면에 메탈을 증착한 후 선택적으로 패터닝하여 셀지역 상부에 제1메탈배선층(M1)을 형성한다. 이때, 인덕터지역 상부에도 제1메탈배선층(M1)이 라인 형태로 소정 간격을 갖고 여러개 형성된다.
다음으로, 제1메탈배선층(M1)을 포함한 전면에 제1금속간절연막(IMD, 35)을 형성한 후, 제1금속간절연막(35)을 관통하는 제1비아콘택(36)을 형성한다.
이어서, 제1비아콘택(36)을 포함한 전면에 메탈을 증착한 후 선택적으로 패터닝하여 셀지역 상부에 제2메탈배선층(M2)을 형성한다. 이때, 인덕터지역 상부에도 제2메탈배선층(M2)을 라인형태로 소정간격을 갖고 여러개 형성하여, 하부의 제1메탈배선층(M1)과 제1비아콘택(36)을 통해 서로 연결되도록 한다.
다음으로, 제2메탈배선층(M2)을 포함한 전면에 제2금속간절연막(37)을 형성한 후, 제2금속간절연막(37)을 관통하는 제2비아콘택(38)을 형성한다.
이어서, 제2비아콘택(38)을 포함한 전면에 메탈을 증착한 후 선택적으로 패터닝하여 인덕터지역 상부에 제3메탈배선층(M3)을 라인형태로 소정간격을 갖고 여러개 형성하여, 하부의 제2메탈배선층(M2)과 제2비아콘택(38)을 통해 서로 연결되도록 한다.
전술한 실시예에 따르면 본 발명은 인덕터지역의 박막 인덕터 아래에 실리콘벌크(21)와 전기적으로 분리된 자기장쉴드막(100)을 형성하여 박막 인덕터에서 실리콘벌크(21)로 향하는 자기장의 흐름을 차단할 수 있다. 이때, 자기장쉴드막(100)은 박막인덕터보다 상대적으로 넓은 면적을 가져 자기장 차단 효과를 극대화한다.
그리고, 자기장쉴드막(100)과 실리콘벌크(21)의 완전한 차단을 위해 격리막(25)을 형성하여 자기장에 의해 유도된 전류의 실리콘벌크(21)로의 유입을 근본적으로 차단할 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여 야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 본 발명은 박막 인덕터 아래에 자기장쉴드막을 형성해주므로써 박막인덕터로부터 실리콘벌크로 유입되는 자기장을 근본적으로 차단할 수 있는 효과가 있다.
또한, 본 발명은 자기장쉴드막과 실리콘벌크를 격리막을 이용하여 완전히 차단하므로써 자기장에 의해 유도된 전류의 실리콘벌크로의 유입을 근본적으로 차단하여 셀지역에서의 소프트에러발생율을 감소시킬 수 있는 효과가 있다.
또한, 본 발명은 셀지역의 소자분리용 트렌치에 질화막으로 된 격리막을 형성해주므로써 트렌치 탑모트 발생을 방지하여 셀의 동작특성을 향상시킬 수 있는 효과가 있다.

Claims (14)

  1. 셀지역과 인덕터지역이 정의된 실리콘벌크;
    상기 인덕터지역의 실리콘벌크에 형성된 트렌치;
    상기 트렌치의 바닥 및 측벽 상에 형성된 격리막;
    상기 트렌치 내부의 격리막 상에 형성되며 상기 격리막에 의해 상기 실리콘벌크와 전기적으로 격리되는 자기장쉴드막; 및
    상기 자기장쉴드막 상부에 형성된 박막인덕터
    를 포함하는 집적화된 박막인덕터와 실리콘벌크의 격리구조.
  2. 제1항에 있어서,
    상기 자기장쉴드막은,
    폴리실리콘막과 살리사이드막의 적층구조인 것을 특징으로 하는 집적화된 박막인덕터와 실리콘벌크의 격리구조.
  3. 제1항에 있어서,
    상기 격리막은,
    질화막인 것을 특징으로 하는 집적화된 박막인덕터와 실리콘벌크의 격리구 조.
  4. 제3항에 있어서,
    상기 질화막은,
    1000Å∼2000Å 두께인 것을 특징으로 하는 집적화된 박막인덕터와 실리콘벌크의 격리구조.
  5. 제1항에 있어서,
    상기 셀지역의 실리콘벌크에 형성된 소자분리용 트렌치;
    상기 소자분리용 트렌치의 바닥 및 측벽 상에 형성된 탑모트방지용 격리막;
    상기 탑모트방지용 격리막 상에서 상기 트렌치 내부를 매립하는 트렌치매립산화막
    을 더 포함하는 것을 특징으로 하는 집적화된 박막인덕터와 실리콘벌크의 격리구조.
  6. 제5항에 있어서,
    상기 탑모트방지용 격리막은,
    질화막인 것을 특징으로 하는 집적화된 박막인덕터와 실리콘벌크의 격리구조.
  7. 제6항에 있어서,
    상기 질화막은,
    1000Å∼2000Å 두께인 것을 특징으로 하는 집적화된 박막인덕터와 실리콘벌크의 격리구조.
  8. 셀지역과 인덕터지역이 정의된 실리콘벌크를 준비하는 단계;
    상기 인덕터지역과 상기 셀지역의 실리콘벌크를 소정 깊이로 식각하여 트렌치를 형성하는 단계;
    상기 인덕터지역의 트렌치의 바닥 및 측벽 상에 격리막을 형성하는 단계;
    상기 인덕터지역의 트렌치 내부의 격리막 상에 상기 격리막에 의해 상기 실리콘벌크와 전기적으로 격리되는 자기장쉴드막을 형성하는 단계;
    상기 자기장쉴드막 상부에 절연막을 형성하는 단계; 및
    상기 절연막 상에 박막인덕터를 형성하는 단계
    를 포함하는 집적화된 박막인덕터와 실리콘벌크의 격리 방법.
  9. 제8항에 있어서,
    상기 격리막은,
    질화막으로 형성하는 것을 특징으로 하는 집적화된 박막인덕터와 실리콘벌크의 격리 방법.
  10. 제9항에 있어서,
    상기 질화막은,
    1000Å∼2000Å 두께로 형성하는 것을 특징으로 하는 집적화된 박막인덕터와 실리콘벌크의 격리 방법.
  11. 제8항에 있어서,
    상기 자기장쉴드막을 형성하는 단계는,
    상기 격리막을 포함한 전면에 폴리실리콘막을 증착하는 단계;
    상기 폴리실리콘막을 선택적으로 패터닝하여 상기 트렌치 내부의 격리막 상에 자기장쉴드폴리실리콘막을 형성하는 단계;
    상기 자기장쉴드폴리실리콘막의 양측벽에 쉴드스페이서를 형성하는 단계; 및
    상기 자기장쉴드폴리실리콘막의 상면에 자기장쉴드살리사이드막을 형성하는 단계
    를 포함하는 것을 특징으로 하는 집적화된 박막인덕터와 실리콘벌크의 격리 방법.
  12. 제11항에 있어서,
    상기 쉴드스페이서는, 질화막을 증착한 후 에치백하여 형성하는 것을 특징으로 하는 집적화된 박막인덕터와 실리콘벌크의 격리 방법.
  13. 제8항에 있어서,
    상기 셀지역의 트렌치의 바닥 및 측벽 상에 탑모트방지용 격리막이 형성되고, 상기 탑모트방지용 격리막 상에 상기 셀지역의 트렌치를 매립하는 트렌치매립산화막을 형성하는 것을 특징으로 하는 집적화된 박막인덕터와 실리콘벌크의 격리 방법.
  14. 제13항에 있어서,
    상기 탑모트방지용 격리막은, 질화막으로 형성하는 것을 특징으로 하는 집적화된 박막인덕터와 실리콘벌크의 격리 방법.
KR1020040115856A 2004-12-30 2004-12-30 집적화된 박막 인덕터와 실리콘벌크의 격리 구조 및 그의제조 방법 KR101035588B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040115856A KR101035588B1 (ko) 2004-12-30 2004-12-30 집적화된 박막 인덕터와 실리콘벌크의 격리 구조 및 그의제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040115856A KR101035588B1 (ko) 2004-12-30 2004-12-30 집적화된 박막 인덕터와 실리콘벌크의 격리 구조 및 그의제조 방법

Publications (2)

Publication Number Publication Date
KR20060077067A KR20060077067A (ko) 2006-07-05
KR101035588B1 true KR101035588B1 (ko) 2011-05-19

Family

ID=37169188

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040115856A KR101035588B1 (ko) 2004-12-30 2004-12-30 집적화된 박막 인덕터와 실리콘벌크의 격리 구조 및 그의제조 방법

Country Status (1)

Country Link
KR (1) KR101035588B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000022085A (ja) 1998-06-29 2000-01-21 Toshiba Corp 半導体装置及びその製造方法
JP3488164B2 (ja) 2000-02-14 2004-01-19 Ｎｅｃエレクトロニクス株式会社 半導体装置
JP2004031922A (ja) 2002-05-10 2004-01-29 Mitsubishi Electric Corp 半導体装置
KR20050011091A (ko) * 2003-07-21 2005-01-29 매그나칩 반도체 유한회사 차폐층을 구비하는 인덕터 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000022085A (ja) 1998-06-29 2000-01-21 Toshiba Corp 半導体装置及びその製造方法
JP3488164B2 (ja) 2000-02-14 2004-01-19 Ｎｅｃエレクトロニクス株式会社 半導体装置
JP2004031922A (ja) 2002-05-10 2004-01-29 Mitsubishi Electric Corp 半導体装置
KR20050011091A (ko) * 2003-07-21 2005-01-29 매그나칩 반도체 유한회사 차폐층을 구비하는 인덕터 제조방법

Also Published As

Publication number Publication date
KR20060077067A (ko) 2006-07-05

Similar Documents

Publication Publication Date Title
KR101471858B1 (ko) 바 타입의 액티브 패턴을 구비하는 반도체 장치 및 그 제조방법
KR101166268B1 (ko) Ｄｕａｌ-ＳＴＩ(Ｓｈａｌｌｏｗ ＴｒｅｎｃｈＩｓｏｌａｔｉｏｎ)의 반도체 장치 및 그 제조 방법
US6649490B1 (en) Methods for forming integrated circuit devices through selective etching of an insulation layer to increase the self-aligned contact area adjacent a semiconductor region and integrated circuit devices formed thereby
CN104064554B (zh) 半导体器件
US20120153384A1 (en) Semiconductor Power Device Having A Top-side Drain Using A Sinker Trench
KR100688552B1 (ko) 두꺼운 에지 게이트절연막 패턴을 갖는 모스 전계효과트랜지스터 및 그 제조방법
JP4121356B2 (ja) 半導体装置
US7374999B2 (en) Semiconductor device
KR20130023993A (ko) 반도체 소자 및 그 제조 방법
JP2012028805A (ja) 半導体装置の製造方法
KR20120126433A (ko) 반도체 소자 및 그 제조 방법
KR100680429B1 (ko) 반도체 소자의 제조 방법
KR101035393B1 (ko) 반도체 소자 및 그의 제조 방법
JP4161195B2 (ja) 半導体素子の製造方法および半導体素子
KR101035588B1 (ko) 집적화된 박막 인덕터와 실리콘벌크의 격리 구조 및 그의제조 방법
KR101024771B1 (ko) 매립 워드라인을 갖는 반도체 소자 및 그 제조 방법
KR100636919B1 (ko) 반도체 소자의 제조 방법
US7714382B2 (en) Trench gate semiconductor with NPN junctions beneath shallow trench isolation structures
KR20140137222A (ko) 반도체 장치 및 그 제조 방법
KR20100132197A (ko) 반도체 소자 및 그 제조방법
KR100900237B1 (ko) 반도체 소자 및 그의 제조방법
JP2003100890A (ja) 容量素子の製造方法
KR100636667B1 (ko) 반도체 소자의 제조 방법
KR101215976B1 (ko) 비휘발성 메모리 장치 및 그 제조 방법
KR101120170B1 (ko) 반도체 소자 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140421

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150416

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160418

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170418

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180418

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190417

Year of fee payment: 9