KR101032828B1 - 필터, 듀플렉서 및 통신 기기 - Google Patents

Abstract

필터는, 단자1 및 단자2를 포함하는 밸런스형 입력 단자와 단자3 및 단자4를 포함하는 밸런스형 출력 단자를 구비하고, 입력된 밸런스 신호 중 통과 대역의 신호를 통과시키는 필터부(6)와, 필터부(6)와 싱글형 단자 사이에 접속된 평형-불평형 변환기(5)를 구비한다. 필터부(6)에서, 단자1과 단자3 사이(K1)의 주파수 전달 특성과, 단자2와 단자4 사이(K2)의 주파수 전달 특성은 서로 다르다.

UI부, 기록부, 설계 데이터, 회로 구성, 회로 소자 특성값, 변경 조건 데이터, 초기 설정부, 시뮬레이터, 평가부, 최적화부, 설계 변경부

Description

필터, 듀플렉서 및 통신 기기{FILTER, DUPLEXER AND COMMUNICATION DEVICE}

본원에 개시하는 실시 형태는, 필터, 듀플렉서 및 통신 기기에 관한 것이다.

압전 재료에 교류 전압을 걸음으로써 발생하는 탄성 표면파(SAW:Surface Acoustic Wave)나 두께 진동파(BAW:Bulk Acoustic Wave)를 이용하는 공진기를 복수 조합함으로써, 고주파 통신용의 필터를 구성할 수 있다. 이와 같은 필터는, 특정한 주파수대의 전기 신호만을 통과시키는 특징을 갖는다. 이와 같은 필터는, 예를 들면, 휴대 전화 단말기, PHS(Personal Handy-phone System) 단말기, 무선 LAN 시스템 등의 이동체 통신(고주파 무선 통신) 기기에 탑재된다. 일본 특허 공개 제2001-24476호 공보(Japanese Laid-open Patent Publication No.2001-24476)에는, SAW 필터 등과 마찬가지의 기능을 갖는 FBAR(Film Bulk Acoustic Resonator)을 사다리 형상으로 접속하여 구성된 래더 필터가 개시되어 있다.

또한, 최근에는, 압전 기판과 그 위에 형성한 매체의 경계를 중심으로 전파하는 경계파 필터도 개발되어 있다. 이와 같은, SAW, BAW, 경계파 등을 이용한 필터는, 다른 유전체 필터나 세라믹 필터에 비해서 외형 사이즈가 작고, 또한 급준한 롤 오프 특성을 갖는다. 그 때문에, 이와 같은 필터는, 소형이고, 좁은 비대역폭 이 요구되는 휴대 전화 등의 이동체 통신 부품에 알맞다.

이와 같은 필터의 응용 부품으로서, 듀플렉서가 있다. 듀플렉서는, 송수신 기능을 갖고, 예를 들면, 송신 신호와 수신 신호의 주파수가 서로 다른 무선 장치에서 이용된다.

지금까지 듀플렉서의 입출력 단자는, 대부분의 케이스에서 싱글 엔드로 한정되어 있었다(예를 들면, 특허 문헌 1 참조). 그러나, 금후의 RF 아키텍처의 동향은, 수신 필터의 후단에 접속되는 LNA(Low Noise Amplifier)가 밸런스 입력에 대응하는 경향에 있다. 그에 수반하여, LNA의 입력 단자에 접속하는 듀플렉서의 수신 필터의 출력 단자는, 밸런스 출력에 대응할 필요성이 생기고 있다. 그 때문에, 밸런스 출력 또는 밸런스 입력에 대응할 수 있는 필터가 요구된다. 그리고, 그와 같은 필터에서도, 필터 특성을 개선하는 것이 요구된다.

본 발명의 목적은, 밸런스 입력 또는 밸런스 출력이 가능한 필터에서, 필터특성을 개선하는 것에 있다.

본원에 개시하는 필터는, 단자1 및 단자2를 포함하는 밸런스형 입력 단자와, 단자3 및 단자4를 포함하는 밸런스형 출력 단자를 구비하고, 상기 밸런스형 입력 단자로부터 입력된 밸런스 신호 중, 통과 대역의 신호를 통과시켜 상기 밸런스형 출력 단자로부터 출력하는 필터부와, 상기 필터부의 밸런스형 입력 단자와 싱글형 단자 사이에 접속되며, 상기 싱글형 단자로부터 입력된 신호를 서로 역위상의 2개의 신호로 나누어 상기 밸런스형 입력 단자의 단자1 및 단자2에 각각 입력하는 평형-불평형 변환기, 혹은, 상기 밸런스형 출력 단자와 싱글형 단자 사이에 접속되며, 상기 밸런스형 출력 단자의 단자3 및 단자4로부터 출력된 밸런스 신호를 합성하여 상기 싱글형 단자에 출력하는 평형-불평형 변환기를 구비하고, 상기 필터부에서, 상기 단자1과 상기 단자3 사이의 주파수 전달 특성과, 상기 단자2와 상기 단자4 사이의 주파수 전달 특성이 서로 다르다.

본 발명의 목적 및 장점은 첨부된 청구범위에 특히 나타난 구성요소들 및 조합들에 의해 실현되고 획득될 수 있을 것이다.

전술한 전체적인 설명 및 이하의 상세한 설명 모두는 예시적이며 설명적인 것이며, 본 발명을 제한하려는 것은 아니란 점을 이해해야 한다.

예를 들면, 본 실시 형태의 필터는, 싱글형 단자로부터 입력된 신호가, 평형-불평형 변환기, 단자(1, 2) 및 필터부를 거쳐서 단자3, 단자4로부터 밸런스 출력되는 형태로 할 수 있다. 이 필터에서는, 싱글형 단자-단자3 사이의 주파수 전달 특성과, 싱글형 단자-단자4 사이의 주파수 전달 특성이 일치하는 경우에, 밸런스 특성(예를 들면, 진폭 밸런스 특성과 위상 밸런스 특성)이 이상적으로 된다. 그 때문에, 통상은, 필터부에서의 단자1-단자3 사이의 주파수 전달 특성과 단자2-단자4 사이의 주파수 전달 특성이 동일해지도록 설계(대칭 설계)하는 것이 타당하다고 생각할 수 있다. 그러나, 본 실시 형태의 필터에서는, 상기 단자1과 상기 단자3 사이의 주파수 전달 특성과, 상기 단자2와 상기 단자4 사이의 주파수 전달 특성이 서로 다르도록 구성된다. 이에 의해, 밸런스 특성을, 대칭 설계 시보다도 이상 상태에 가깝게 하는 것이 가능하게 되는 것이, 본원 발명자에 의해 발견되어 있다. 또한, 단자(1, 2)로부터 입력된 밸런스 신호가, 필터부 및 평형-불평형 변환기를 거쳐 싱글형 단자로부터 출력되는 경우도, 마찬가지로, 밸런스 특성을 이상 상태에 가깝게 할 수 있다. 즉, 싱글형 단자와 밸런스형 단자를 구비하는 필터에서, 밸런스 특성의 개선이 가능하게 된다.

이와 같이, 본원 명세서에 개시에 따르면, 밸런스 입력 또는 밸런스 출력이 가능한 필터에서, 필터 특성을 개선하는 것이 가능하게 된다.

본 발명의 일 실시 형태로서, 상기 필터부에서, 상기 단자1-단자3 사이에 싱글 엔드형 필터1이 접속되고, 상기 단자2-단자4 사이에 싱글 엔드형 필터2가 접속되어 있고, 싱글 엔드형 필터1과 싱글 엔드형 필터2의 주파수 전달 특성이 서로 다른 양태로 할 수 있다.

상기 구성과 같이, 필터부에, 싱글 엔드형 필터1 및 싱글 엔드형 필터2를 설치함으로써, 단자1-단자3 사이의 주파수 전달 특성과, 단자2-단자4 사이의 주파수 전달 특성을 서로 다르게 하는 것이 용이해진다.

본 발명의 실시 형태에서, 상기 싱글 엔드형 필터1 및 상기 싱글 엔드형 필터2는, 래더형 필터이며, 상기 싱글 엔드형 필터1 및 상기 싱글 엔드형 필터2에서, 공진기의 배치 구성이 서로 다르거나, 혹은, 공진기의 배치 구성이 동일하고, 서로 대응하는 공진기쌍 중 적어도 1조의 공진기쌍은 공진 주파수 또는 정전 용량이 서 로 다른 양태로 할 수 있다.

상기 구성과 같이, 래더형 필터의 공진기의 배치 구성 혹은, 서로 대응하는 공진기의 공진 주파수 또는 정전 용량을 서로 다르게 함으로써, 더욱 용이하게, 주파수 전달 특성을 상이하게 할 수 있다.

본 발명의 실시 형태에서, 상기 싱글 엔드형 필터1 및 상기 싱글 엔드형 필터2는, 빗살형 전극을 갖는 IDT 및 반사기를 포함하는 탄성 표면파 공진기 또는 탄성 경계파 공진기에 의해 구성되고, 상기 싱글 엔드형 필터1 및 상기 싱글 엔드형 필터2에서, 공진기의 배치 구성이 동일하고, 서로 대응하는 공진기쌍 중 적어도 1조의 공진기쌍은, 빗살형 전극의 쌍수, 개구 길이 및 IDT 및 반사기의 주기 중 적어도 하나가 서로 다른 양태로 할 수 있다.

이와 같이, 대응하는 공진기쌍의 빗살형 전극의 쌍수, 개구 길이 및 IDT 및 반사기의 주기 중 적어도 하나를 서로 다르게 함으로써, 공진 주파수 또는 정전 용량을 서로 다르게 할 수 있다.

본 발명의 실시 형태에서, 상기 싱글 엔드형 필터1 및 상기 싱글 엔드형 필터2는, 압전 박막 공진기에 의해 구성되고, 상기 싱글 엔드형 필터1 및 상기 싱글 엔드형 필터2에서, 공진기의 배치 구성이 동일하고, 서로 대응하는 공진기쌍 중 적어도 1조의 공진기쌍은, 압전 박막 공진기의 형상, 면적 및 압전 박막 공진기를 구성하는 막의 두께 중 적어도 하나가 서로 다른 양태로 하여도 된다.

이와 같이, 대응하는 공진기쌍의 압전 박막 공진기의 형상, 공진부의 면적 및 압전 박막 공진기를 구성하는 막의 두께 중 적어도 하나를 서로 다르게 함으로 써, 공진 주파수 또는 정전 용량을 서로 다르게 할 수 있다.

본 발명의 실시 형태에서, 상기 싱글 엔드형 필터1 및 상기 싱글 엔드형 필터2는, 입력 IDT 및 출력 IDT를 구비하는 탄성 표면파 또는 탄성 경계파를 이용한 더블 모드형 필터이며, 상기 싱글 엔드형 필터1 및 상기 싱글 엔드형 필터2에서, 공진기의 배치 구성이 동일하고, 서로 대응하는 공진기쌍 중 적어도 1조의 공진기쌍은, 입력 IDT의 쌍수, 출력 IDT의 쌍수, 입출력 IDT의 개구 길이 및 IDT 및 반사기부의 주기 중 적어도 하나가 서로 다른 양태로 하여도 된다.

본 발명의 실시 형태에서, 상기 필터부는, 상기 단자1과 상기 단자3 사이 및 상기 단자2와 상기 단자4 사이에, 각각 직렬로 접속된 직렬 공진기와, 상기 단자1과 상기 단자3 사이의 선로 상의 노드와, 상기 단자2와 상기 단자4 사이의 선로 상의 노드 사이에 접속된 병렬 공진기를 포함하는 래더형 또는 래티스형의 밸런스 필터이며, 상기 단자1로부터 n번째의 직렬 공진기 및 상기 단자2로부터 n번째의 직렬 공진기에서는, 공진 주파수 또는 정전 용량이 서로 다른 양태로 하여도 된다.

상기 구성에 의해, 단자1-단자3 사이의 주파수 전달 특성과, 단자2-단자4 사이의 주파수 전달 특성을 서로 다르게 하는 것이 용이해진다.

본 발명의 실시 형태에서, 상기 밸런스 필터는, 빗살형 전극을 갖는 IDT 및 반사기를 포함하는 탄성 표면파 공진기 또는 탄성 경계파 공진기에 의해 구성되고, 상기 단자1로부터 n번째의 직렬 공진기와 상기 단자2로부터 n번째의 직렬 공진기는, 빗살형 전극의 쌍수, 개구 길이 및 IDT 및 반사기의 주기 중 적어도 하나가 서로 다른 양태로 하여도 된다.

본 발명의 실시 형태에서, 상기 밸런스 필터는, 압전 박막 공진기로 구성되고, 상기 단자1로부터 n번째의 직렬 공진기와 상기 단자2로부터 n번째의 직렬 공진기는, 압전 박막 공진기의 형상, 면적 및 압전 박막 공진기를 구성하는 막의 두께 중 적어도 하나가 서로 다른 양태로 해도 된다.

본 발명의 실시 형태에서, 상기 필터부는, 상기 단자1과 상기 단자3 사이 및 상기 단자2와 상기 단자4 사이에, 각각 직렬로 접속된 직렬 공진기와, 상기 단자1과 상기 단자3 사이의 선로 상의 노드와, 상기 단자2와 상기 단자4 사이의 선로 상의 노드 사이에 접속된 복수의 병렬 공진기를 포함하는 래티스형의 밸런스 필터이며, 상기 복수의 병렬 공진기 중 적어도 하나는, 다른 병렬 공진기와 공진 주파수 또는 정전 용량이 상이한 양태로 하여도 된다.

상기 구성에 의해, 단자1-단자3 사이의 주파수 전달 특성과, 단자2-단자4 사이의 주파수 전달 특성을 서로 다르게 하는 것이 더욱 용이해진다.

본 발명의 실시 형태에서, 상기 밸런스 필터는, 빗살형 전극을 갖는 IDT 및 반사기를 포함하는 탄성 표면파 공진기 또는 탄성 경계파 공진기에 의해 구성되고, 상기 복수의 병렬 공진기 중 적어도 하나는, 다른 병렬 공진기와 빗살형 전극의 쌍수, 개구 길이 및 IDT 및 반사기의 주기 중 적어도 하나가 상이한 양태로 할 수 있다.

본 발명의 실시 형태에서, 상기 밸런스 필터는 압전 박막 공진기에 의해 구성되고, 상기 복수의 병렬 공진기 중 적어도 하나는, 다른 병렬 공진기와 압전 박막 공진기의 형상, 면적 및 압전 박막 공진기를 구성하는 막의 두께 중 적어도 하 나가 상이한 양태로 할 수 있다.

공통 단자와, 송신 단자와, 수신 단자를 갖는 듀플렉서로서, 상기 공통 단자와 상기 송신 단자 사이에 접속되는 송신 필터와, 상기 공통 단자와 상기 수신 단자 사이에 접속되는 수신 필터를 구비하고, 상기 송신 필터 및 상기 수신 필터 중 적어도 하나가, 상기 필터인 듀플렉서도, 본 발명의 일 실시 형태이다. 또한, 그와 같은 듀플렉서를 구비하는 통신 기기도, 본 발명의 일 실시 형태이다.

본원 개시의 필터 설계 방법은, 컴퓨터가, 필터를 구성하는 공진기의 최적의 배치 구성 및 특성값을 산출하는 필터 설계 방법으로서, 싱글형 단자와 단자1 및 단자2를 포함하는 밸런스형 단자 A1 사이에 접속된 평형-비평형 변환 회로와, 상기 밸런스형 단자 A1과 단자3 및 단자4를 포함하는 밸런스형 단자 A2 사이에 접속되며, 복수의 공진기를 구비하는 필터 회로를 나타내는 회로 설계 데이터로서, 상기 단자1-상기 단자3 사이의 경로에서의 공진기의 배치 구성 및 특성값과, 상기 단자2-상기 단자4 사이의 경로에서의 공진기의 배치 구성 및 특성값이 동일한 회로 설계 데이터를, 상기 컴퓨터가 액세스 가능한 기록부에 저장하는 설정 공정과, 상기 회로 설계 데이터가 나타내는 상기 공진기의 배치 구성 또는 특성값을, 상기 단자1-상기 단자3 사이의 경로에서의 공진기와 상기 단자2-상기 단자4 사이의 경로에서의 공진기에서 서로 다르도록 변경하는 변경 공정과, 상기 변경 공정에서 변경된 상기 회로 설계 데이터를 상기 기록부로부터 읽어내어, 상기 싱글형 단자와 상기 밸런스형 단자 A2 사이의 주파수 전달 특성을 계산하는 시뮬레이션 공정과, 상기 시뮬레이션 공정에서 계산된 주파수 전달 특성으로부터 평가 데이터를 생성하는 평 가 공정과, 상기 평가 공정에서 생성되는 평가 데이터에 기초하여, 상기 공진기의 특성값 변경의 방법을 결정하여 상기 변경 공정을 실행하고, 또한, 상기 시뮬레이션 공정 및 평가 공정을 반복함으로써, 상기 공진기의 최적의 배치 구성 및 최적의 특성값을 산출하는 최적화 공정을 포함한다.

상기 방법에서는, 우선, 설정 공정에서, 단자1-단자3 사이의 주파수 전달 특성과 단자2-단자4 사이의 주파수 특성이 동일해지도록 설계 데이터가 설정된다. 그 후, 변경 공정에서, 공진기의 특성값이, 단자1-단자3 사이와 단자2-단자4 사이에서 서로 다르도록 설계 데이터가 변경된다. 그리고, 싱글형 단자-밸런스형 단자 A2 사이의 주파수 전달 특성이 시뮬레이션 해석에 의해 계산되어, 평가값이 산출된다. 최적화 공정에서는, 평가값에 기초하는 공진기의 배치 구성 또는 특성값의 변경, 시뮬레이션 및 평가가 반복된다. 이에 의해, 주파수 전달 특성이 개선되도록 하는, 공진기의 배치 구성 및 특성값의 최적 해가 결정된다. 그 때문에, 단자1-단자3의 구성과 단자2-단자4 간의 구성이 동일한 경우에 비해, 더욱 주파수 전달 특성이 개선된 필터의 설계 데이터가 얻어진다.

(제1 실시 형태)

[개략 구성]

도 1은, 제1 실시 형태에서의 듀플렉서의 회로 구성을 도시하는 도면이다. 이 듀플렉서는, 평형-불평형 변환기(5)(이하, 변환 회로(5)라고 칭함), 수신 필터(6) 및 송신 필터(7)를 구비한다. 싱글형 단자(싱글 엔드)인 안테나 단자(공통 단자) Ant는, 송신 필터(7) 및 변환 회로(5)에 접속되어 있다. 변환 회로(5)는, 안테나 단자 Ant를 통해서 입력된 싱글 신호(수신 신호)를 밸런스 신호로 변환하여 출력하는 소자이다. 따라서, 변환 회로(5)의 입력 단자는 1계통인 싱글 단자로 구성되고, 출력 단자는 2계통인 밸런스 단자(단자1, 단자2)로 구성되어 있다.

이 단자1 및 단자2가, 수신 필터(6)의 밸런스 입력 단자로 되고, 단자3 및 단자4가 밸런스 출력 단자로 된다. 즉, 수신 필터(6)는, 단자1 및 단자2로부터 입력된 수신 신호(밸런스 신호) 중, 소정의 주파수 대역(수신 주파수 대역)만을 통과시켜, 단자3 및 단자4로부터 밸런스 출력하는 필터부이다. 따라서, 단자3 및 단자4는, 수신 단자 Rx1, Rx2라고 부를 수도 있다.

또한, 도시하지 않지만, 송신 필터(7)와 변환 회로(5) 사이에, 위상 정합 회로가 접속되어도 된다. 이 위상 정합 회로는, 수신 필터(6)의 임피던스의 위상을 조정함으로써, 송신 필터(7)로부터 출력되는 송신 신호가 수신 필터(6)측에 유입되는 것을 방지하는 역할을 할 수 있다.

수신 필터(6)는, 단자1과 단자3 사이의 신호 경로를 경로 K1, 단자2와 단자4 사이의 신호 경로를 경로 K2로 한 경우, 경로 K1과 경로 K2의 주파수 전달 특성이 서로 다르도록 구성된다. 이 구성에 의해, 안테나 단자 Ant-수신 단자 Rx1, Rx2 사이의 밸런스 특성(진폭 밸런스 특성과 위상 밸런스 특성)을 이상 상태에 가깝게 할 수 있다. 나아가서는, 수신 필터(6)의 통과 특성도 개선된다.

종래, 밸런스 입력 단자와 밸런스 출력 단자를 갖는 밸런스 필터에서는, 경로 K1과 경로 K2의 주파수 전달 특성은 서로 동일해지도록 설계되어 있었다. 이것은, 경로 K1과 경로 K2의 주파수 전달 특성을 서로 동일하게 함으로써, 안테나 단 자 Ant-수신 단자 Rx1, Rx2 사이의 밸런스 특성을 이상 상태에 가깝게 할 수 있다고 생각되었기 때문이다.

이와 같은 배경 하에서, 경로 K1과 경로 K2의 주파수 전달 특성을 서로 다르게 함으로써, 안테나 단자 Ant-수신 단자 Rx1, Rx2 사이의 밸런스 특성을 이상 상태에 가깝게 할 수 있는 것이 발견되었다. 즉, 경로 K1과 경로 K2의 주파수 전달 특성을 서로 다르게 함으로써, 경로 K1과 경로 K2의 주파수 전달 특성이 동일한 경우의 구성보다도 밸런스 특성을 개선할 수 있는 것이 발견되었다. 또한, 경로 K1과 경로 K2의 주파수 전달 특성을 서로 다르게 하기 위한 구성은, 특별히 한정되지 않는다. 이하에, 그 구성의 구체예를 설명한다.

[구성의 구체예]

도 2는, 수신 필터(6)가, 2개의 싱글 엔드형 필터를 구비하는 밸런스 입출력형 필터인 경우의 구성예를 도시하는 도면이다. 도 2에 도시하는 예에서는, 단자1-단자3 사이에 싱글 엔드형 필터(61)(이하, 필터(61)라고 칭함)가 접속되고, 단자2-단자4 사이에 싱글 엔드형 필터(62)(이하, 필터(62)라고 칭함)가 접속된다. 이와 같은 밸런스 입출력형 필터에서 경로 K1과 경로 K2의 주파수 전달 특성을 서로 다르게 하기 위해서는, 필터(61, 62) 각각의 주파수 전달 특성을 서로 다르게 하면 된다.

도 3은, 도 2에 도시하는 필터(61, 62) 및 변환 회로(5)의 상세한 구성예를 도시하는 도면이다. 도 3에 도시하는 예에서는, 변환 회로(5)는, 싱글 단자 Com을 입력 단자로 하고, 단자1 및 단자2를 출력 단자로 하는 밸런스(평형-불평형 변환 기)이다.

변환 회로(5)는, 싱글 단자 Com에 입력된 신호의 위상을 약 90° 지연시켜 단자1에 출력함과 동시에, 싱글 단자 Com에 입력된 신호의 위상을 약 90° 진행시켜 단자2에도 출력한다. 도 3에 도시하는 예에서는, 변환 회로(5)는, 코일 L, 컨덴서 C를 이용하여 구성된다. 그리고, 변환 회로(5)의 출력 단자인 단자1 및 단자2에는, 필터(61) 및 필터(62)가 각각 접속되어 있다.

필터(61) 및 필터(62)는, 모두 래더형 필터이다. 필터(61)는, 직렬 아암에 접속된 직렬 공진기 L1-S1∼S4, 및 병렬 아암에 접속된 병렬 공진기 L1-P1∼P4를 구비한다. 필터(62)도 마찬가지로, 직렬 공진기 L2-S1∼S4 및 병렬 공진기 L2-P1∼P4를 구비한다.

필터(61)와 필터(62)에서는, 공진기의 개수 및 직렬 공진기와 병렬 공진기의 배열이 동일하다. 이와 같은 경우, 래더형 필터의 공진기의 배치 구성이 동일하다라고 한다. 공진기의 배치 구성이 동일한 경우에, 경로 K1과 경로 K2의 주파수 전달 특성을 서로 다르게 하기 위해서는, 필터(61과 62)의 서로 대응하는 공진기쌍(예를 들면, L1-S3과 L2-S3)의 특성을 서로 다르도록 하면 된다. 예를 들면, 직렬 공진기 L1-S3 및 L2-S3 각각의 공진 주파수나 정전 용량을 서로 다르게 함으로써, 경로 K1과 경로 K2의 주파수 전달 특성이 서로 다른 구성으로 된다.

이 경우, 직렬 공진기 L1-S3 및 L2-S3의 공진 주파수 및 정전 용량의 값은, 안테나 단자 Ant-수신 단자 Rx1, Rx2 사이의 주파수 전달 특성이 개선되도록 하는 값으로 설정된다. 즉, 안테나 단자 Ant-수신 단자 Rx1, Rx2 사이의 특성이 개선되 도록, 직렬 공진기 L1-S3 및 L2-S3의 주파수 전달 특성이 설정된다. 예를 들면, 시판의 회로 시뮬레이션 소프트를 이용하여, 안테나 단자 Ant-수신 단자 Rx1, Rx2 사이의 특성이 개선되도록 하는, 직렬 공진기 L1-S3 및 L2-S3의 특성값(예를 들면, 공진 주파수나 정전 용량)을 계산할 수 있다. 구체적인 계산예에 대해서는 후술한다. 또한, 1쌍의 서로 대응하는 공진기쌍뿐만 아니라, 복수의 공진기쌍에서 서로 특성이 다르도록 설정되어도 된다.

다음으로, 공진기의 구조예에 대해서 설명한다. 도 4에, 도 3에 도시하는 래더형 필터를 구성하는 공진기의 구조예를 도시한다. 도 4의 (a)는, 1단자쌍 공진기의 회로도를 도시하는 도면이다. 도 4의 (b)는, 탄성 표면파 공진기의 구조예를 도시하는 도면이다. 또한, 탄성 경계파 공진기도 도 4의 (b)와 마찬가지로 구성할 수 있다. 도 4의 (b)에 도시하는 탄성 표면파 공진기는, 압전 기판(8) 위에 설치된 IDT(Interdigital Transducer: 발 형상 전극)(9)와, 그 양측에 설치된 반사기(10a, 10b)를 구비한다. IDT(9)에는, 입력 단자 In과 출력 단자 Out가 선로 패턴을 통해서 접속되어 있다. 여기서, IDT(9)의 쌍수, 개구 길이, IDT 및 반사기의 주기 등을 변경함으로써, 공진기의 주파수 전달 특성을 변화시킬 수 있다. 이에 의해, 공진기가 설치된 경로의 주파수 전달 특성을 제어할 수 있다.

도 4의 (c)는, 압전 박막 공진기의 구조의 일례를 도시하는 상면도이며, 도 4의 (d)는, 도 4의 (c)에 도시하는 압전 박막 공진기의 A-A선을 따라 취한 단면도이다. 압전 박막 공진기는, 기판(11) 위에, 하부 전극(13), 압전막(14), 상부 전극(15), 부가막(16)이 순서대로 적층되어 형성된다. 하부 전극(13), 압전막(14), 상부 전극(15)이 겹치는 부분이 공진부이며, 기판(11)에서의, 상기 공진부의 하측은, 관통 구멍(11a)이 형성된다. 압전 박막 공진기의 주파수 전달 특성은, 예를 들면, 공진부의 면적이나 형상, 상부 전극(15)의 막 두께, 하부 전극(13)의 막 두께, 압전막(14)의 막 두께, 부가막(16)의 막 두께 등을 변경함으로써 변화한다. 그 때문에, 압전 박막 공진기가 필터(61, 62)에 이용된 경우에는, 이들 압전 박막 공진기의 설계값을 조절함으로써, 경로 K1, K2의 주파수 전달 특성을 제어할 수 있다.

도 5의 (a)는, 도 3에 도시하는 회로 구성에서, 필터(61)의 공진기 L1-S1∼S4, L1-P1∼P4의 특성과, 필터(62)의 대응하는 공진기 L2-S1∼S4, L2-P1∼P4의 특성이 모두 동일한 경우(동일한 설계의 경우)의 안테나 단자 Ant-수신 단자 Rx1, Rx2 사이의 신호의 통과 특성의 계산 결과를 나타내는 그래프이다. 도 5의 (a)에서, 굵은 실선 s11은 Ant-Rx1 사이의 통과 특성, 가는 실선 s12는 Ant-Rx2 사이의 통과 특성을 나타낸다.

도 5의 (b)는, 필터(61)의 공진기 L1-S1∼S4, L1-P1∼P4의 특성과, 각각 대응하는, 필터(62)의 공진기 L1-S1∼S4, L1-P1∼P4의 특성을 모두 서로 다른 주파수 전달 특성을 갖도록 설계한 경우(서로 다른 설계)의 안테나 단자 Ant-수신 단자 Rx1, Rx2 사이의 신호의 통과 특성의 계산 결과를 나타내는 그래프이다. 도 5의 (b)에서, 굵은 실선 d11은 Ant-Rx1 사이의 통과 특성, 가는 실선 d12는 Ant-Rx2 사이의 통과 특성을 나타낸다.

도 6의 (a) 및 도 6의 (b)는, 도 5의 (a) 및 도 5의 (b)의 통과 대역 부근을 각각 확대한 그래프이다. 도 6의 (a) 및 도 6의 (b)의 그래프에서는, 동일 설계의 경우의 s11과 s12의 차이보다, 서로 다른 설계의 경우의 d11과 d12의 차이 쪽이 작게 되어 있다. 즉, 필터(61)와 필터(62)에서 대응하는 공진기의 특성을 서로 다르도록 설계함으로써, 수신 단자 Rx1 및 Rx2로부터 밸런스 출력되는 신호간의 차이가 작게 되어 있다.

도 7의 (a) 및 도 7의 (b)는, Ant 단자-수신 단자 Rx1, Rx2 사이의 신호의 밸런스 출력을 싱글 엔드로 변환하여 계산한 통과 특성을 나타내는 그래프이다. 가는 실선 s1은, 도 3에 도시하는 회로 구성에서 필터(61)와 필터(62)가 동일 설계인 경우, 굵은 실선 d1은, 필터(61)와 필터(62)가 서로 다른 설계인 경우의 통과 특성을 각각 나타낸다. 도 7의 (b)는, 도 7의 (a)의 통과 대역 부근을 확대한 그래프이다.

도 7의 (a) 및 도 7의 (b)의 그래프에서, 통과 대역 내에서, d1이 나타내는 손실은, s1이 나타내는 손실보다 저감되어 있는 것이 나타내어진다. 즉, 필터(61) 및 필터(62)에서 공진기의 특성을 서로 다른 설계로 함으로써 통과 대역에서의 손실이 저감되어 있다. 또한, 도 5∼도 7에 나타내는 그래프에서, 종축은 손실 [㏈], 횡축은 주파수 [㎒]를 나타낸다.

도 8의 (a)는, Ant-Rx1의 신호와 Ant-Rx2의 신호의 진폭 밸런스 특성을 나타내는 그래프이다. 가는 실선 s2는, 필터(61, 62)의 공진기가 동일한 설계인 경우의, Ant-Rx1의 신호의 진폭과 Ant-Rx2의 신호의 진폭의 차이의 정도를 나타낸다. 굵은 실선 d2는, 필터(61, 62)의 공진기가 서로 다른 설계인 경우의 Ant-Rx1의 신 호의 진폭과 Ant-Rx2의 신호의 진폭의 차이의 정도를 나타낸다.

도 8의 (b)는, Ant-Rx1과 Ant-Rx2의 위상 밸런스 특성을 나타내는 그래프이다. 가는 실선 s3은, 필터(61, 62)의 공진기가 동일한 설계인 경우의, Ant-Rx1의 신호의 위상과 Ant-Rx2의 신호의 위상의 어긋남의 정도를 나타낸다. 굵은 실선 d2는, 필터(61, 62)의 공진기가 서로 다른 설계인 경우의 Ant-Rx1의 신호의 위상과 Ant-Rx2의 신호의 위상의 어긋남의 정도를 나타낸다.

도 7의 (a), (b) 및 도 8의 (a), (b)의 그래프는, 필터(61, 62)에서 공진기를 서로 다른 설계로 함으로써, 진폭 밸런스 특성 및 위상 밸런스 특성의 쌍방 모두 개선하고 있는 것을 나타내고 있다.

[최적 설계시의 계산예]

다음으로, 안테나 단자 Ant-수신 단자 Rx1, Rx2 사이의 특성이 개선되도록 하는, 필터(6)의 공진기의 배치 구성 또는 특성값을 계산하는 방법의 일례를 설명한다. 도 9는, 이와 같은 계산을 실행하는 설계 시스템의 구성예를 도시하는 도면이다. 도 9에 도시하는 설계 시스템(20)은, UI부(21), 기록부(22), 초기 설정부(23), 시뮬레이터(24), 평가부(25), 최적화부(26) 및 설계 변경부(27)를 구비한다.

설계 시스템(20)은, 퍼스널 컴퓨터나 서버 머신 등의 범용 컴퓨터에 소정의 프로그램을 인스톨함으로써 실현된다. 상기 UI부(21), 초기 설정부(23), 시뮬레이터(24), 평가부(25), 최적화부(26) 및 설계 변경부(27)의 각 기능부는, 컴퓨터의 CPU가 소정의 프로그램을 실행함으로써 실현된다. 또한, 기록부(22)는, 컴퓨터가 내장된 RAM, ROM, HDD 등의 기록 장치 혹은 외부 기록 장치에 의해 실현된다. 따라서, 상기 각 기능을 실현하기 위한 프로그램 또는 그것을 기록한 기록 매체도 본 발명의 실시 형태에 포함된다.

UI부(21)는, 회로 설계자 등의 유저로부터 데이터 입력을 접수하거나, 유저에 대하여 데이터를 제공하거나 하기 위한 유저 인터페이스부이다. UI부(21)는, 예를 들면, 필터의 초기 설계 데이터나 설계 데이터의 변경 조건 등의 데이터 입력을 접수한다. UI부(21)는, 마우스, 키보드 등의 입력 디바이스 및 디스플레이 등의 출력 디바이스(도시하지 않음)를 통해서 유저와 데이터의 교환을 행한다.

초기 설정부(23)는, UI부(21)를 통해서 입력된 유저로부터의 지시에 기초하여, 필터의 초기 설계 데이터를 기록부(22)에 기록한다. 이 설계 데이터에는, 예를 들면, 회로를 구성하는 회로 소자의 접속 관계를 나타내는 회로 구성 데이터와, 각 회로 소자의 특성값을 나타내는 회로 소자 특성값이 포함된다. 회로 구성 데이터로서, 예를 들면, 도 3에 도시한 듀플렉서의 회로 구성을 나타내는 데이터가 기록된다. 회로 소자 특성값으로서, 예를 들면, 도 3에 도시하는 필터(61, 62)를 구성하는 각 공진기 L1-S1∼S4, P1∼P4, L2-S1∼S4, P1∼P4 각각의 공진 주파수 및 정전 용량이 기록된다. 또한, 초기 설정부(23)는, 설계 데이터의 최적화 처리(후술)에서 변경할 데이터와 그 변경 범위를 특정하는 변경 조건 데이터도 기록부(22)에 기록할 수 있다.

초기 설정부(23)는, 이와 같은 초기의 설계 데이터 및 변경 조건 데이터를, 유저로부터의 UI부(21)를 통한 입력에 의해 취득해도 되고, 유저가 지정한 파일을, 다른 기록 장치 등으로부터 읽어들임으로써 취득해도 된다.

시뮬레이터(24)는, 기록부(22)의 설계 데이터를 읽어내어, 설계 데이터로 나타내어지는 회로의 시뮬레이션을 실행한다. 시뮬레이션 결과로서, 예를 들면, 임의의 단자 사이의 주파수 전달 특성(통과 특성) 혹은 밸런스 특성 등이, 평가부(25)에 출력된다. 시뮬레이터(24)의 기능의 실현에는, 시판의 회로 시뮬레이션 소프트를 이용할 수 있다.

평가부(25)는, 시뮬레이터(24)의 시뮬레이션 결과에 기초하여, 회로의 평가값을 산출한다. 평가값은, 예를 들면, 회로의 소정 단자 사이의 통과 특성이나, 밸런스 특성이 이상 상태에 어느 정도 근접하고 있는지를 나타내는 값이어도 되고, 소정의 단자 사이의 통과 특성이나 밸런스 특성의 값 그 자체이어도 된다.

최적화부(26)는, 평가부(25)가 산출한 평가값에 기초하여, 설계 데이터가 최적인지의 여부를 판단하고, 최적이 아니면, 설계 변경부(27)에 설계 데이터를 변경시킨다. 최적인지의 여부의 판단은, 예를 들면, 평가값이 개선되었는지, 평가값에 개선의 여지가 있는지 등에 의해 판단된다. 이 판단에는, 예를 들면, 평가값, 시뮬레이션의 횟수, 평가값의 변화의 정도 등을 이용할 수 있다.

설계 변경부(27)는, 최적화부(26)로부터의 지시에 따라서, 설계 데이터에서의, 회로 구성 데이터 및/또는 회로 소자 특성값을 변경한다. 예를 들면, 도 3에 도시한 듀플렉서에서의 각 공진기 중 대응하는 한쌍의 공진기 L1-S1, L2-S1의 공진 주파수 및 정전 용량이 변경된다. 여기서, 회로 구성 또는 공진기의 특성값 중 어느 것을 변경할지의 판단이나, 혹은, 변경 대상의 공진기쌍, 변경 대상의 특성값의 종류 등을 어느 것으로 할지의 판단은, 기록부(22)에 기록된 변경 조건 데이터에 기초하여 결정할 수 있다.

또한, 변경 조건 데이터로 정해진 변경 대상의 설계 데이터를 어떻게 변경할지는, 최적화부(26)가 평가값에 기초하여 결정할 수도 있다. 또한, 이와 같은 최적화부(26)에 의한 최적화 방법으로서, 예를 들면, 시뮬레이티드 어닐링(SA:Simulated Annealing)법, 유전 알고리즘(GA:Genetic Algorithm), 심플렉스법(Simplex method) 등 공지의 방법을 이용할 수 있다.

설계 변경부(27)가 설계 데이터를 변경하면, 시뮬레이터(24) 및 평가부(25)는, 변경 후의 설계 데이터에 대해서 계산을 반복한다. 최적화부(26)는, 평가값이 최적으로 되었다(최적 해가 얻어졌다)고 판단하면, 그 때의 설계 데이터를 최적의 설계 데이터로서 기록부(22)에 기록한다. 이에 의해, 기록부(22)의 설계 데이터가 최적화된다.

도 10은, 설계 시스템(20)에 의한 처리의 예를 나타내는 플로우차트이다. 도 10에 나타내는 예에서는, 우선, 초기 설정부(23)가, 유저로부터 UI부(21)를 통해서, 듀플렉서의 초기 설계 데이터의 입력을 접수하여, 기록부(22)에 기록한다(Op1).

여기서는, 일례로서, 도 3에 도시한 듀플렉서의 회로 구성을 도시하는 설계 데이터가 초기 설계 데이터로서 기록되는 경우에 대해서 설명한다. 초기 설계 데이터에서는, 필터(61)와 필터(62)는, 공진기의 배치 구성 및 공진기의 특성값은 모두 동일하게 되어 있다. 즉, 필터(61)와 필터(62)의 주파수 전달 특성이 동일한 회로의 설계 데이터가 초기 설계 데이터로 된다.

초기 설정부(23)는, 설계 데이터의 변경 조건 데이터도, UI부(21)를 통해서 유저로부터 접수하여, 기록부(22)에 기록한다(Op2). 변경 조건 데이터는, 예를 들면, 필터(61, 62)에서 주파수 전달 특성을 서로 다르게 하기 위해서 변경할 항목이나, 그 변경 폭, 그 밖의 변경 조건을 특정하는 데이터이다.

초기 설계 데이터 및 변경 조건 데이터가 기록부(22)에 기록되면, 시뮬레이터(24)가, 설계 데이터를 읽어내어, 듀플렉서에서의 안테나 단자 Ant-수신 단자 Rx1, Rx2 사이의 통과 특성 및 밸런스 특성을 계산한다(Op3). 시뮬레이터(24)는, 이들 계산 결과인 통과 특성 및 밸런스 특성을 평가부(25)에 통지한다.

평가부(25)는, 통과 특성 및 밸런스 특성에 기초하여 평가값을 계산한다(Op4). 평가값의 예로서, 통과 대역에서의 손실의 평균, 수신 단자 Rx1의 신호와 Rx2의 신호의 진폭의 차의 통과 대역에서의 평균값, 수신 단자 Rx1, Rx2 간의 위상차의 180°로부터 어긋남량의 통과 대역에서의 최대값 등을 들 수 있다.

최적화부(26)는, 평가값에 기초하여 설계 데이터가 최적으로 되어 있는지의 여부를 판단한다(Op5). 최적화부(26)는, 최적 해가 얻어질(Op5에서 '예') 때까지, 설계 변경부에 설계 데이터를 변경시켜(Op6), Op3 및 Op4의 처리를 반복시킨다. Op6에서, 설계 변경부(27)는, 변경 조건 데이터가 나타내는 조건에 따라서, 설계 데이터를 변경한다.

일례로서, 변경 조건 데이터로 나타내어지는 변경 항목이, 직렬 공진기 L1-S1∼S4, L2-S1∼S4의 주파수 및 정전 용량인 경우, 설계 변경부(27)는, 필터(61)와 필터(62)에서 서로 대응하는 공진기의 공진 주파수 또는 정전 용량이 서로 다르도록 변경한다. 이 때의 변경의 폭은, 예를 들면, 미리 갱신 조건 데이터에 기록해 둘 수 있다.

또한, Op5의 판단 및 Op6의 변경은, 예를 들면, SA법이나, GA법 등의 공지의 최적화 방법을 이용할 수 있다. 예를 들면, 또한, SA법을 이용함으로써, 설계 변경부(27)는, 평가값이 양호해질 확률이 높아지도록, 설계 데이터의 변경을 반복할 수 있다.

이상과 같이, 도 10에 나타낸 처리에서는, 우선, 필터(61)와 필터(62)가 동일한 공진기의 배치 구성이고, 공진기의 특성도 동일해지도록 대칭 설계되고, 그 후, 필터(61) 및 필터(62)의 회로 파라미터(상기 예에서는, 공진 주파수와 정전 용량)를 다양하게 변화시켜, 주파수 전달 특성을 개선시키는 값을 탐색하는 최적화 처리가 실행된다. 이에 의해, Ant 단자-수신 단자 Rx1, Rx2 사이의 통과 특성 및 밸런스 특성이 개선되도록, 필터(61)와 필터(62)의 주파수 전달 특성을 서로 다르게 하여, 최적의 설계 데이터를 얻을 수 있다.

또한, 상기 처리에서는, 도 3에 도시하는 필터(6)에서, 2개의 싱글 엔드 래더형 필터의 서로 대응하는 공진기의 특성을 서로 다르게 하는 경우에 대해서 설명했지만, 도 10에 나타낸 처리의 적용 대상으로 되는 회로 구성은 이에 한정되지 않는다. 예를 들면, 하기의 제2∼제6 실시 형태에 나타내는 바와 같은 다양한 밸런스 입출력형 필터도, 상기 도 10의 처리에 의해 최적화 설계가 가능하게 된다.

(제2 실시 형태)

도 11은, 제2 실시 형태에서의 듀플렉서의 회로 구성을 도시하는 도면이다. 도 11에서, 도 3과 마찬가지의 회로 소자에는, 동일한 번호를 붙인다. 도 11에 도시하는 예에서는, 필터(61)와 필터(62a)의 공진기의 배치 구성이 서로 다르다. 즉, 필터(61)는, 4단의 래더형 필터인 것에 대해서, 필터(62a)는 3단의 래더형 필터이다. 이와 같이, 래더형 필터의 단수가 서로 다르면, 주파수 전달 특성도 서로 다르다.

그 때문에, 예를 들면, 도 10에 나타낸 처리에서, 필터(61) 및 필터(62a)의 래더형 필터의 단수의 조합을 다양하게 변화시켜, 안테나 단자 Ant-수신 단자 Rx1, Rx2 사이의 통과 특성 및/또는 밸런스 특성이 개선되는 조합을 결정할 수 있다.

또한, 공진기의 배치 구성이 서로 다른 구성은, 도 11에 도시하는 바와 같이 래더형 필터의 단수를 서로 다르게 하는 예에 한정되지 않는다. 또한, 필터(61) 및 필터(62a)에서, 서로 대응하는 공진기쌍(예를 들면, 공진기 L1-S1과 L2-S1)의 특성이 서로 다른 구성이어도 된다.

(제3 실시 형태)

도 12는, 제3 실시 형태에서의 듀플렉서의 회로 구성을 도시하는 도면이다. 도 12에서, 도 3과 마찬가지의 회로 소자에는, 동일한 번호를 붙인다. 도 12에 도시하는 예에서는, 수신 필터(6)로서, 밸런스형 래더 필터(6b)가 이용되고 있다. 즉, 단자1-단자3 사이에 직렬 공진기 L1-S1∼S4가 접속되고, 단자2-단자4 사이에 직렬 공진기 L2-S1∼4가 접속되어 있다. 또한, 단자1-단자3의 선로 상의 노드와, 단자2-단자4의 선로 상의 노드를, 각각 연결하는 병렬 공진기 P1∼P4가 설치되어 있다. 밸런스형 래더 필터(6b)에서는, 단자1로부터 n번째의 직렬 공진기와 단자2로부터 n번째의 직렬 공진기(예를 들면, n=3의 경우에는, 공진기 L1-S3과 L2-S3)의 주파수 전달 특성을 서로 다르도록 하면 된다(n은 1, 2, 3, 4 중 적어도 1개의 값에서 성립하면 됨). 또한, n의 값 및 n번째의 직렬 공진기의 적절한 특성값은, 예를 들면, 도 10에 나타낸 처리에 의해 결정할 수 있다. 이에 의해, 듀플렉서에서, 통과 특성 및/또는 밸런스 특성을 개선할 수 있다.

(제4 실시 형태)

도 13은, 제4 실시 형태에서의 듀플렉서의 회로 구성을 도시하는 도면이다. 도 13에서, 도 3과 마찬가지의 회로 소자에는 동일한 번호를 붙인다. 도 13에 도시하는 예에서는, 수신 필터(6)로서, 밸런스형 래티스 필터(6c)가 이용되고 있다.

즉, 단자1-단자3 사이에 직렬 공진기 L1-S1∼S3이 접속되고, 단자2-단자4 사이에 직렬 공진기 L2-S1∼S3이 접속되어 있다. 또한, 단자1-단자3의 선로 상의 노드와, 단자2-단자4의 선로 상의 노드를, 각각 연결하는 병렬 공진기P1∼P6이 설치되어 있다.

밸런스형 래티스 필터(6c)에서는, 단자1로부터 n번째의 직렬 공진기와 단자2로부터 n번째의 직렬 공진기(예를 들면, n=3의 경우에는, 공진기 L1-S3과 L2-S3)의 주파수 전달 특성을 서로 다르도록 하면 된다(n은 1, 2, 3 중 적어도 1개의 값에서 성립하면 됨).

또한, 복수의 병렬 공진기 P1∼P6 중 어느 하나의 주파수 전달 특성을, 다른 병렬 공진기의 주파수 전달 특성과 서로 다르도록 하여도 된다. 이와 같이 하여 도, 단자1-단자3 사이의 주파수 특성과 단자2-단자4 사이의 주파수 특성을 서로 다르게 할 수 있다.

또한, n의 값 및 n번째의 직렬 공진기의 적절한 특성값 혹은, 병렬 공진기의 적절한 특성값은, 예를 들면, 도 10에 나타낸 처리에 의해 결정할 수 있다. 이에 의해, 듀플렉서에서, 통과 특성 및/또는 밸런스 특성을 개선할 수 있다.

(제5 실시 형태)

도 14는, 제5 실시 형태에서의 듀플렉서의 회로 구성을 도시하는 도면이다. 도 14에서, 마찬가지의 회로 소자에는 동일한 번호를 붙인다. 도 14에 도시하는 예에서는, 수신 필터(6d)는, 단자1-단자3 사이에 접속된 더블 모드형 필터(61d)와, 단자2-단자4 사이에 접속된 더블 모드형 필터(62d)에 의해 형성된다. 더블 모드형 필터는, 탄성 표면파나 탄성 경계파를 이용한 필터이다.

도 15는, 더블 모드형 탄성 표면파 필터의 구성예를 도시하는 도면이다. 도 15의 더블 모드형 탄성 표면파 필터는, 입력 단자 In이 접속된 입력 IDT(29)와, 그 양측에 설치된 출력 IDT(31a, 31b)와, 출력 IDT(31a, 31b)의 외측에 설치된 반사기(32a, 32b)를 구비한다. 출력 IDT(31a, 31b)에는 출력 단자 Out가 접속되어 있다.

이 경우, 더블 모드형 필터(61d와 62d)에서, 입력 IDT(29)의 쌍수, 출력 IDT(31a, 31b)의 쌍수, 반사기(32a, 32b)의 쌍수, 입력 IDT(29) 및 출력 IDT(31a, 31b)의 개구 길이 등을 서로 다르도록 하면 된다. 이에 의해, 필터(61d와 62d)의 주파수 특성을 서로 다르게 할 수 있고, 나아가서는, 듀플렉서의 통과 특성 및/또 는 밸런스 특성을 개선할 수 있다.

(제6 실시 형태)

상기 제1∼제5 실시 형태에서는, 수신 필터(6)를, 밸런스 입출력형 필터로 구성하는 경우에 대해서 설명하였다. 이들과 마찬가지로, 송신 필터(7)도, 밸런스 입출력형 필터로 구성되어도 된다. 도 16은, 송신 필터(7)도, 밸런스 입출력형 필터로 구성되는 경우의 회로 구성을 도시하는 도면이다.

도 16에 도시하는 예에서는, 송신 필터(7)는, 단자1 및 단자2를 밸런스 입력 단자로 하고, 단자3 및 단자4를 밸런스 출력 단자로 하는 밸런스 입출력형 필터이다. 송신 필터(7)는, 단자1 및 단자2로부터 입력된 밸런스 신호 중, 송신 주파수 대역만 통과시켜, 단자3 및 단자4로부터 밸런스 출력하는 필터부이다.

단자3 및 단자4에는, 변환 회로(5a)가 접속되어 있다. 변환 회로(5a)는, 단자3 및 단자4로부터 입력된 밸런스 신호를 싱글형의 신호로 변환하여 안테나 단자 Ant에 출력한다.

도 16에 도시하는 구성에 의해, 예를 들면, 송신 필터의 전단에 밸런스 출력형의 파워 앰프 등을 배치하는 것이 가능하게 된다. 또한, 상기 제1∼제5 실시 형태와 마찬가지로, 단자1-단자3 사이의 경로 K1과 단자2-단자4 사이의 경로 K2의 주파수 전달 특성을 서로 다르게 함으로써, 송신 단자 Tx1, Tx2-안테나 Ant 단자 사이의 통과 특성이나 밸런스 특성을 개선할 수 있다.

도 16에 도시하는 예에서는, 송신 필터(7)는, 2개의 싱글 래더형의 래더 필터(필터(71, 72))로 구성되어 있지만, 송신 필터(7)에 이용될 수 있는 밸런스 입출 력형 필터의 회로 구성은, 이에 한정되지 않는다. 예를 들면, 상기 제2∼제5 실시 형태에서의 수신 필터에 이용된 필터가, 마찬가지로, 송신 필터에 이용되어도 된다.

(제7 실시 형태)

본 실시 형태는, 상기의 제1∼제6 실시 형태에서 설명한 듀플렉서를 구비하는 통신 기기이다.

도 17은, 도 3에 도시하는 회로 구성의 듀플렉서를 포함하는 통신 기기(40)의 개략 구성을 도시하는 도면이다. 도 17에 도시하는 구성 요소에서, 도 3에 도시하는 회로의 구성 요소와 대응하는 부분에는, 동일한 번호를 붙인다. 도 17에 도시하는 통신 기기(40)에서는, 모듈 기판(41) 위에, 송신 필터(7), 수신 필터(6), 변환 회로(5), 파워 앰프(42), RFIC(43), 베이스 밴드 IC(44)가 설치되어 있다. 수신 필터(6), 송신 필터(7)는, 각각 반도체 칩으로 형성할 수 있다. 변환 회로(5)는, 예를 들면, IPD 칩으로 형성되어도 된다.

모듈 기판(41)에 형성된 배선 패턴에 의해, 안테나 단자(공통 단자) Ant와 송신 필터(7) 및 변환 회로(5)의 접속, 변환 회로(5)와 수신 필터(6)의 접속이 이루어져 있다. 또한, 안테나 단자 Ant는 통신 기기(40)가 구비하는 안테나(도시하지 않음)에 접속된다.

송신 단자 Tx는 파워 앰프(42)를 통해서 RFIC(43)에 접속되고, 수신 단자 Rx1, Rx2도 RFIC(43)에 접속되어 있다. RFIC(43)는 베이스 밴드 IC(44)에 접속되어 있다. RFIC(43)는, 반도체 칩 및 그 밖의 부품에 의해 구성되어 있다. RFIC(43)에는, 수신 단자 Rx1, Rx2로부터 입력된 수신 신호를 처리하기 위한 수신 회로 및, 파워 앰프(42)를 통해서 안테나 단자 Ant에 출력하는 송신 신호를 처리하기 위한 송신 회로를 포함하는 회로를 집적하고 있다. 또한, 파워 앰프(42)는, RFIC(43)의 송신 회로로부터 출력된 송신 신호를 증폭하여 송신 필터(7)의 송신 단자 Tx에 입력하는 회로이다.

또한, 베이스 밴드 IC(44)도 반도체 칩 및 그 밖의 부품에 의해 구성되어 있다. 베이스 밴드 IC(44)에는, RFIC(43)에 포함되는 수신 회로로부터 수취한 수신 신호를, 음성 신호나 패킷 데이터로 변환하기 위한 회로와, 음성 신호나 패킷 데이터를 송신 신호로 변환하여 RFIC(43)에 포함되는 송신 회로에 출력하기 위한 회로가 집적된다.

도시하지 않지만, 베이스 밴드 IC(44)에는, 예를 들면, 스피커, 디스플레이 등의 출력 기기가 접속되어 있어, 베이스 밴드 IC(44)에서 수신 신호로부터 변환된 음성 신호나 패킷 데이터를 출력하여, 통신 기기(40)의 유저에게 인식시킬 수 있다. 또한, 마이크, 버튼 등의 통신 기기(40)가 구비하는 입력 기기도 베이스 밴드 IC(44)에 접속되어 있어, 유저로부터 입력된 음성이나 데이터를 베이스 밴드 IC(44)가 송신 신호로 변환할 수 있는 구성으로 되어 있다.

또한, 통신 기기(40)의 구성은, 도 17에 도시하는 예에 한정되지 않는다. 또한, 통신 기기(40)의 일부에 이용되는 부품의 집합인 모듈로서, 상기 제1∼제6 실시 형태의 듀플렉서를 포함하는 모듈도 본 발명의 실시 형태에 포함된다.

또한, 예를 들면, 변환 회로(5), 수신 필터(6) 및 송신 필터(7)를 각각 형성 하는 칩을, 세라믹 패키지에 플립 칩 실장하고, 메탈 리드를 덮어 기밀 밀봉함으로써, 상기 제1∼제6 실시 형태에서의 듀플렉서의 패키지 부품을 형성할 수 있다.

본 명세서에 인용된 모든 예들 및 조건적인 언어는 본 발명의 이론들 및 당해 기술 분야에에서 발명자에 의해 고안된 개념들을 독자가 이해하는 데 돕기 위한 교시를 위해 의도된 것으로서, 특정적으로 인용된 예들 및 조건들 및 본 발명의 우열을 나타내기 위한 것에 관련된 명세서 내의 예들의 조합에 제한되지 않는 것으로 이해해야 한다.

본 발명의 실시예들을 상술하였지만, 다양한 변경 치환, 및 변형이 본 발명의 범위 내에서 이루어질 수 있다는 것을 이해해야 한다.

도 1은 제1 실시 형태에서의 듀플렉서의 회로 구성을 도시하는 도면.

도 2는 수신 필터의 구성예를 도시하는 도면.

도 3은 도 2에 도시하는 필터 및 변환 회로의 상세한 구성예를 도시하는 도면.

도 4는 도 3에 도시하는 래더형 필터를 구성하는 공진기의 구조예를 도시하는 도면.

도 5의 (a)는, 필터(61)와 필터(62)가 동일하게 설계된 경우의 통과 특성의 계산 결과를 나타내는 그래프, 도 5의 (b)는, 필터(61)와 필터(62)가 서로 다르도록 설계된 경우의 통과 특성의 계산 결과를 나타내는 그래프.

도 6의 (a) 및 도 6의 (b)는, 도 5의 (a) 및 도 5의 (b)의 통과 대역 부근을 각각 확대한 그래프.

도 7의 (a) 및 도 7의 (b)는, 밸런스 출력을 싱글 엔드로 변환해서 계산한 통과 특성을 나타내는 그래프.

도 8의 (a)는, 진폭 밸런스 특성을 나타내는 그래프, 도 8의 (b)는, 위상 밸런스 특성을 나타내는 그래프.

도 9는 설계 시스템의 구성예를 도시하는 도면.

도 10은 설계 시스템에 의한 처리의 예를 나타내는 플로우차트.

도 11은 제2 실시 형태에서의 듀플렉서의 회로 구성을 도시하는 도면.

도 12는 제3 실시 형태에서의 듀플렉서의 회로 구성을 도시하는 도면.

도 13은 제4 실시 형태에서의 듀플렉서의 회로 구성을 도시하는 도면.

도 14는 제5 실시 형태에서의 듀플렉서의 회로 구성을 도시하는 도면.

도 15는 더블 모드형 탄성 표면파 필터의 구성예를 도시하는 도면.

도 16은 송신 필터를 밸런스 입출력형 필터로 구성한 회로 구성을 도시하는 도면.

도 17은 도 3에 도시하는 듀플렉서를 포함하는 통신 기기의 개략 구성을 도시하는 도면.

<도면의 주요 부분에 대한 부호의 설명>

5 : 평형-불평형 변환기

6 : 수신 필터

7 : 송신 필터

61, 62 : 싱글 엔트형 필터

Ant : 안테나 단자

Rx1, Rx2 : 수신 단자

Claims (15)

1. 싱글형 단자 및 밸런스형 단자를 포함하는 필터로서,

   단자1 및 단자2를 포함하는 밸런스형 입력 단자와, 단자3 및 단자4를 포함하는 밸런스형 출력 단자를 구비하고, 상기 밸런스형 입력 단자로부터 입력된 밸런스 신호 중, 통과 대역의 신호를 통과시켜 상기 밸런스형 출력 단자로부터 출력하는 필터부와,

   상기 필터부의 상기 밸런스형 입력 단자와 상기 싱글형 단자 사이에 접속되며, 상기 싱글형 단자로부터 입력된 신호를 서로 역위상의 2개의 신호로 나누어 상기 밸런스형 입력 단자의 단자1 및 단자2에 각각 입력하는 평형-불평형 변환기, 혹은, 상기 밸런스형 출력 단자와 상기 싱글형 단자 사이에 접속되며, 상기 밸런스형 출력 단자의 단자3 및 단자4로부터 출력된 밸런스 신호를 합성하여 상기 싱글형 단자에 출력하는 평형-불평형 변환기를 구비하고,

   상기 필터부에서, 상기 단자1-단자3 사이에 싱글 엔드형 필터1이 접속되고, 상기 단자2-단자4 사이에 싱글 엔드형 필터2가 접속되어 있고, 싱글 엔드형 필터1과 싱글 엔드형 필터2의 주파수 전달 특성이 서로 다른 필터.
2. 삭제
3. 제1항에 있어서,

   상기 싱글 엔드형 필터1 및 상기 싱글 엔드형 필터2는, 래더형 필터이며, 상기 싱글 엔드형 필터1 및 상기 싱글 엔드형 필터2에서, 공진기의 배치 구성이 서로 다르거나, 혹은, 공진기의 배치 구성이 동일하고, 서로 대응하는 공진기쌍 중 적어도 1조의 공진기쌍은 공진 주파수 또는 정전 용량이 서로 다른 필터.
4. 제3항에 있어서,

   상기 싱글 엔드형 필터1 및 상기 싱글 엔드형 필터2는, 빗살형 전극을 갖는 IDT 및 반사기를 포함하는 탄성 표면파 공진기 또는 탄성 경계파 공진기를 구비하고,

   상기 싱글 엔드형 필터1 및 상기 싱글 엔드형 필터2에서, 공진기의 배치 구성이 동일하고, 서로 대응하는 공진기쌍 중 적어도 1조의 공진기쌍은, 빗살형 전극의 쌍수, 개구 길이 및 IDT 및 반사기의 주기 중 적어도 하나가 서로 다른 필터.
5. 제3항에 있어서,

   상기 싱글 엔드형 필터1 및 상기 싱글 엔드형 필터2는, 압전 박막 공진기를 구비하고,

   상기 싱글 엔드형 필터1 및 상기 싱글 엔드형 필터2에서, 공진기의 배치 구성이 동일하고, 서로 대응하는 공진기쌍 중 적어도 1조의 공진기쌍은, 압전 박막 공진기의 형상, 면적 및 압전 박막 공진기를 구성하는 막의 두께 중 적어도 하나가 서로 다른 필터.
6. 제3항에 있어서,

   상기 싱글 엔드형 필터1 및 상기 싱글 엔드형 필터2는, 입력 IDT 및 출력 IDT를 구비하는 탄성 표면파 또는 탄성 경계파를 이용한 더블 모드형 필터이며,

   상기 싱글 엔드형 필터1 및 상기 싱글 엔드형 필터2에서, 공진기의 배치 구성이 동일하고, 서로 대응하는 공진기쌍 중 적어도 1조의 공진기쌍은, 입력 IDT의 쌍수, 출력 IDT의 쌍수, 입출력 IDT의 개구 길이, 및 IDT 및 반사기부의 주기 중 적어도 하나가 서로 다른 필터.
7. 제1항에 있어서,

   상기 필터부는, 상기 단자1과 상기 단자3 사이 및 상기 단자2와 상기 단자4 사이에, 각각 직렬로 접속된 직렬 공진기와, 상기 단자1과 상기 단자3 사이의 선로 상의 노드와, 상기 단자2와 상기 단자4 사이의 선로 상의 노드 사이에 접속된 병렬 공진기를 포함하는 래더형 또는 래티스형의 밸런스 필터이며,

   상기 단자1로부터 n번째의 직렬 공진기에서의 공진 주파수 또는 정전 용량과, 상기 단자2로부터 n번째의 직렬 공진기에서의 공진 주파수 또는 정전 용량이 서로 다른 필터.
8. 제7항에 있어서,

   상기 밸런스 필터는, 빗살형 전극을 갖는 IDT 및 반사기를 포함하는 탄성 표면파 공진기 또는 탄성 경계파 공진기를 구비하고, 상기 단자1로부터 n번째의 직렬 공진기와 상기 단자2로부터 n번째의 직렬 공진기는, 빗살형 전극의 쌍수, 개구 길이 및 IDT 및 반사기의 주기 중 적어도 하나가 서로 다른 필터.
9. 제7항에 있어서,

   상기 밸런스 필터는, 압전 박막 공진기를 구비하고, 상기 단자1로부터 n번째의 직렬 공진기와 상기 단자2로부터 n번째의 직렬 공진기는, 압전 박막 공진기의 형상, 면적 및 압전 박막 공진기를 구성하는 막의 두께 중 적어도 하나가 서로 다른 필터.
10. 제1항에 있어서,

    상기 필터부는, 상기 단자1과 상기 단자3 사이 및 상기 단자2와 상기 단자4 사이에, 각각 직렬로 접속된 직렬 공진기와, 상기 단자1과 상기 단자3 사이의 선로 상의 노드와, 상기 단자2와 상기 단자4 사이의 선로 상의 노드 사이에 접속된 복수의 병렬 공진기를 포함하는 래티스형의 밸런스 필터이며,

    상기 복수의 병렬 공진기 중 적어도 하나는, 다른 병렬 공진기와 공진 주파수 또는 정전 용량이 상이한 필터.
11. 제10항에 있어서,

    상기 밸런스 필터는, 빗살형 전극을 갖는 IDT 및 반사기를 포함하는 탄성 표면파 공진기 또는 탄성 경계파 공진기를 구비하고, 상기 복수의 병렬 공진기 중 적어도 하나는, 다른 병렬 공진기와 빗살형 전극의 쌍수, 개구 길이 및 IDT 및 반사기의 주기 중 적어도 하나가 상이한 필터.
12. 제10항에 있어서,

    상기 밸런스 필터는 압전 박막 공진기를 구비하고, 상기 복수의 병렬 공진기 중 적어도 하나는, 다른 병렬 공진기와 압전 박막 공진기의 형상, 면적 및 압전 박막 공진기를 구성하는 막의 두께 중 적어도 하나가 상이한 필터.
13. 공통 단자와, 송신 단자와, 수신 단자를 갖는 듀플렉서로서,

    상기 공통 단자와 상기 송신 단자 사이에 접속되는 송신 필터와,

    상기 공통 단자와 상기 수신 단자 사이에 접속되는 수신 필터를 구비하고,

    상기 송신 필터 및 상기 수신 필터 중 적어도 하나가 청구항 1에 기재된 필터를 포함하는 듀플렉서.
14. 제13항의 듀플렉서를 구비하는 통신 기기.
15. 컴퓨터가, 필터를 구성하는 공진기의 최적의 배치 구성 및 특성값을 산출하는 필터 설계 방법으로서,

    단자1 및 단자2를 포함하는 밸런스형 단자 A1과 싱글형 단자 사이에 접속된 평형-비평형 변환 회로와, 상기 밸런스형 단자 A1과 단자3 및 단자4를 포함하는 밸런스형 단자 A2 사이에 접속되며, 복수의 공진기를 구비하는 필터 회로를 나타내는 회로 설계 데이터로서, 상기 단자1-상기 단자3 사이의 경로에서의 공진기의 배치 구성 및 특성값과, 상기 단자2-상기 단자4 사이의 경로에서의 공진기의 배치 구성 및 특성값이 동일한 회로 설계 데이터를, 상기 컴퓨터가 액세스 가능한 기록부에 저장하는 설정 공정과,

    상기 회로 설계 데이터가 나타내는 상기 공진기의 배치 구성 또는 특성값을, 상기 단자1-상기 단자3 사이의 경로에서의 공진기와 상기 단자2-상기 단자4 사이의 경로에서의 공진기에서 서로 다르도록 변경하는 변경 공정과,

    상기 변경 공정에서 변경된 상기 회로 설계 데이터를 상기 기록부로부터 읽어내어, 상기 싱글형 단자와 상기 밸런스형 단자 A2 사이의 주파수 전달 특성을 계산하는 시뮬레이션 공정과,

    상기 시뮬레이션 공정에서 계산된 주파수 전달 특성으로부터 평가 데이터를 생성하는 평가 공정과,

    상기 평가 공정에서 생성되는 평가 데이터에 기초하여, 상기 공진기의 특성값 변경의 방법을 결정하여 상기 변경 공정을 실행하고, 또한, 상기 시뮬레이션 공정 및 평가 공정을 반복함으로써, 상기 공진기의 최적의 배치 구성 및 최적의 특성값을 산출하는 최적화 공정

    을 포함하는 필터 설계 방법.

Images