KR101028774B1 - Test tray latch release unit - Google Patents

Test tray latch release unit Download PDF

Info

Publication number
KR101028774B1
KR101028774B1 KR1020080112654A KR20080112654A KR101028774B1 KR 101028774 B1 KR101028774 B1 KR 101028774B1 KR 1020080112654 A KR1020080112654 A KR 1020080112654A KR 20080112654 A KR20080112654 A KR 20080112654A KR 101028774 B1 KR101028774 B1 KR 101028774B1
Authority
KR
South Korea
Prior art keywords
semiconductor device
test tray
support
latch release
release unit
Prior art date
Application number
KR1020080112654A
Other languages
Korean (ko)
Other versions
KR20100053839A (en
Inventor
이응룡
Original Assignee
미래산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미래산업 주식회사 filed Critical 미래산업 주식회사
Priority to KR1020080112654A priority Critical patent/KR101028774B1/en
Publication of KR20100053839A publication Critical patent/KR20100053839A/en
Application granted granted Critical
Publication of KR101028774B1 publication Critical patent/KR101028774B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2865—Holding devices, e.g. chucks; Handlers or transport devices
    • G01R31/2867—Handlers or transport devices, e.g. loaders, carriers, trays
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2863—Contacting devices, e.g. sockets, burn-in boards or mounting fixtures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/67706—Mechanical details, e.g. roller, belt

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Environmental & Geological Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Packaging Frangible Articles (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

본 발명은 반도체 테스트 핸들러에 구비된 테스트 장비에서 반도체 소자가 수납되는 테스트 트레이에 테스트 소자가 안착 가능하도록 래치의 작동 상태를 해제 상태로 변경함과 동시에, 상기한 반도체 소자를 수평 상태로 안착 지지 가능하게 하는 테스트 트레이 랫치 해제 유닛을 제공하는 것을 특징으로 한다.The present invention changes the operation state of the latch to the release state so that the test element can be seated in the test tray in which the semiconductor element is accommodated in the test equipment provided in the semiconductor test handler, and can support the above-mentioned semiconductor element in a horizontal state. And a test tray latch release unit.

핸들러, 베이스 기판, 반도체 소자 Handler, Base Board, Semiconductor Device

Description

테스트 트레이 랫치 해제 유닛{Test tray latch release unit}Test tray latch release unit

본 발명은 반도체 소자가 테스트 트레이에 안정적으로 안착될 수 있는 테스트 트레이 랫치 해제 유닛에 관한 것이다.The present invention relates to a test tray latch release unit in which a semiconductor device can be stably seated on a test tray.

일반적으로 메모리, 비메모리 반도체 소자 등의 전자부품들은 생산 후 여러 가지 테스트를 거친 이후에 출하가 이루어지게 된다.Generally, electronic parts such as memory and non-memory semiconductor devices are shipped after various tests after production.

상기한 전자부품들은 테스트 핸들러에 의해 공급되어 별도의 장비 또는 핸들러에 구비된 테스트 장비에 의해 테스트가 이루어지게 된다. 이 경우에 테스트 핸들러는 상기한 전자부품을 일종의 지그인 테스트 트레이에 담아 상기한 테스트 장치에 공급하여 테스트 하고, 테스트한 결과에 따라 전자부품을 분류하는 기능을 하게 된다.The electronic components are supplied by the test handler and tested by the test equipment provided in the separate equipment or the handler. In this case, the test handler functions to classify the electronic components according to the test result by supplying the electronic components to a test jig-in test tray and supplying them to the test apparatus.

상기한 테스트 핸들러의 테스트 트레이에는 다수개의 반도체 소자가 수납되는 수납부가 구비되는데, 상기한 수납부에 수납되는 반도체 소자는 픽커에 의해 로딩될 때 수평 상태로 수납부 상에 위치하지 못하고, 경사지게 위치하는 문제점이 발생되었다.The test tray of the test handler is provided with an accommodating part for accommodating a plurality of semiconductor elements. The semiconductor element accommodated in the accommodating part is not positioned on the accommodating part in a horizontal state when being loaded by the picker, and is inclined. A problem has occurred.

이와 같이 반도체 소자가 경사진 상태로 수납부상에 수납될 경우에는 상기한 반도체 소자가 공정 중에 외측으로 이탈되거나, 반도체 소자가 언 로딩 될 때 상기한 반도체 소자를 흡착하는 픽커와 충돌이 발생하여 파손이 되었으며, 불안정한 상태로 언 로딩 되어 에러가 발생 될 수 있는 문제점을 안고 있어 이에 대한 시급한 대책을 필요로 하였다.As described above, when the semiconductor device is accommodated on the accommodating portion in an inclined state, the semiconductor device is detached from the outside during the process, or when the semiconductor device is unloaded, a collision occurs with a picker that absorbs the semiconductor device. In addition, there was a problem that an error could occur due to unloading in an unstable state, and urgent countermeasures were required.

본 발명의 목적은 픽커에 의해 테스트 트레이의 수납부로 로딩 또는 언 로딩 되는 반도체 소자의 안정적인 안착을 가능하게 하는 테스트 트레이 랫치 해제 유닛을 제공하는 것이다.SUMMARY OF THE INVENTION An object of the present invention is to provide a test tray latch release unit that enables stable mounting of a semiconductor device loaded or unloaded into a storage portion of a test tray by a picker.

본 발명의 다른 목적은 반도체 소자가 테스트 트레이에 안착되기 이전에 래치의 상태를 해제 상태로 변경하고, 상기한 반도체 소자가 안착된 이후에는 이탈이 방지되도록 래치가 반도체 소자를 록킹(Locking) 할 수 있는 테스트 트레이 랫치 해제 유닛을 제공하는 것이다.Another object of the present invention is to change the state of the latch to the release state before the semiconductor element is seated in the test tray, and the latch can lock the semiconductor element to prevent the departure after the semiconductor element is seated. To provide a test tray latch release unit.

상기와 같은 목적을 달성하기 위해 본 발명에 의한 테스트 트레이 랫치 해제 유닛은 테스트 트레이 랫치 해제부가 구비된 베이스 기판; 및 반도체 소자를 수평 상태로 지지하여 안정적으로 안착 가능하도록 상기한 베이스 기판에 구비된 반도체 소자 지지부를 포함하며, 상기 반도체 소자 지지부는 반도체 소자의 하면에 돌출된 다수개의 리드가 형성된 제1 영역과 직접적인 접촉이 이루어지지 않도록 형성된 제1 지지부, 상기한 제1 지지부와 이웃하여 상기한 리드가 미형성된 제2 영역과 면접촉이 이루어지는 제2 지지부를 포함하여 구성되는 것을 특징으로 한다.In order to achieve the above object, the test tray latch release unit according to the present invention includes a base substrate provided with a test tray latch release unit; And a semiconductor device support part provided on the base substrate to stably seat the semiconductor device in a horizontal state, wherein the semiconductor device support part is directly connected to a first region in which a plurality of leads protruding from a bottom surface of the semiconductor device are formed. And a second support part which is in surface contact with a second region in which the lead is not formed adjacent to the first support part and formed so that no contact is made.

본 발명에 의한 테스트 트레이 랫치 해제 유닛은 테스트 트레이가 하강된 상태에서 상기한 테스트 트레이를 향해 승강되는 것을 특징으로 한다.The test tray latch release unit according to the present invention is characterized in that the test tray is raised and lowered toward the test tray in the lowered state.

본 발명에 의한 반도체 소자 지지부는 테스트 트레이에 안착되는 반도체 소자와 서로 대응되어 베이스 기판상에 위치하는 것을 특징으로 한다.The semiconductor device support unit according to the present invention is characterized in that it is located on the base substrate in correspondence with the semiconductor device seated on the test tray.

본 발명에 의한 반도체 소자 지지부는 테스트 트레이 랫치 해제부 사이에 위치하는 것을 특징으로 한다.The semiconductor device support according to the present invention is characterized in that it is located between the test tray latch release portion.

삭제delete

본 발명에 의한 제2 지지부는 제1 지지부에 비해 상대적으로 상부에 위치하는 것을 특징으로 한다.The second support portion according to the present invention is characterized in that it is located relatively above the first support portion.

본 발명에 의한 반도체 소자 지지부의 제2 지지부는 제2 영역의 형상과 대응되는 형상을 갖도록 이루어진 것을 특징으로 한다.The second support part of the semiconductor device support according to the present invention is characterized in that it is made to have a shape corresponding to the shape of the second region.

본 발명에 의한 제2 지지부에는 반도체 소자와의 접촉에 의한 충격 저감 및 제2 지지부와 반도체 소자와의 상대적인 밀착력이 향상 가능하게 하는 지지층이 형성된 것을 특징으로 한다.The second support part according to the present invention is characterized in that a support layer is formed to reduce the impact caused by contact with the semiconductor element and to improve the relative adhesion between the second support part and the semiconductor element.

본 발명에 의한 지지층은 재질이 고무로 이루어진 것을 특징으로 한다.The support layer according to the present invention is characterized in that the material is made of rubber.

본 발명에 의한 반도체 소자 지지부는 반도체 소자 로딩시 L1의 길이 만큼 상측으로 승강 되어 반도체 소자를 로딩하고, 언로딩시에는 픽커와의 충돌을 방지하기 위해 최초 로딩된 L1의 위치에서 하강된 L2의 위치로 하강 되어 상기한 반도체 소자를 언 로딩 하는 것을 특징으로 한다.The semiconductor device support unit according to the present invention is lifted upward by the length of L1 when the semiconductor device is loaded to load the semiconductor device, and when unloading, the position of the lowered L2 at the position of the first loaded L1 to prevent collision with the picker. It is lowered to, characterized in that for unloading the semiconductor device.

이상에서 설명한 바와 같이 본 발명에 의한 테스트 트레이 랫치 해제 유닛은 베이스 기판에 구비된 반도체 소자 지지부에 의해 안정적으로 반도체 소자를 수평 상태로 안착 시킬 수 있는 효과가 있다.As described above, the test tray latch release unit according to the present invention has the effect of stably mounting the semiconductor device in a horizontal state by the semiconductor device support provided in the base substrate.

본 발명에 의한 테스트 트레이 랫치 해제 유닛은 픽커에 의해 반도체 소자가 로딩 또는 언 로딩 될 때에도 반도체 소자의 파손을 방지할 수 있어 상기한 반도체 소자의 안정적인 이송이 이루어질 수 있는 효과가 있다.The test tray latch release unit according to the present invention can prevent breakage of the semiconductor device even when the semiconductor device is loaded or unloaded by the picker, so that the stable transfer of the semiconductor device can be achieved.

본 발명에 의한 테스트 트레이 랫치 해제 유닛은 반도체 소자의 파손을 감소시킬 수 있어 제품 생산률 향상과 함께 제조 비용을 현저하게 감소시킬 수 있는 효과가 있다.The test tray latch release unit according to the present invention can reduce breakage of the semiconductor device, and thus the manufacturing cost can be significantly reduced along with the improvement of product yield.

이하에서는 첨부 도면을 참조하여 본 발명에 의한 테스트 트레이 랫치 해제 유닛의 실시예를 도면을 참조하여 설명한다.Hereinafter, with reference to the accompanying drawings an embodiment of a test tray latch release unit according to the present invention with reference to the accompanying drawings.

첨부된 도 1은 본 발명에 의한 테스트 트레이 랫치 해제 유닛에 구비된 테스트 트레이 랫치 해제 유닛 및 테스트 트레이를 도시한 도면이고, 도 2 내지 도 3은 본 발명에 의한 테스트 트레이 랫치 해제 유닛의 테스트 트레이에 구비된 수납부를 도시한 도면이며, 도 4는 본 발명에 의한 테스트 트레이 랫치 해제 유닛에서 반도체 소자가 로딩(Loading)된 상태를 도시한 도면이고, 도 5a 내지 도 5d는 본 발명에 의한 테스트 트레이 랫치 해제 유닛의 작동 상태도이다.1 is a view illustrating a test tray latch release unit and a test tray provided in the test tray latch release unit according to the present invention, and FIGS. 2 to 3 illustrate a test tray of the test tray latch release unit according to the present invention. FIG. 4 is a view illustrating an accommodating part, FIG. 4 is a view illustrating a state in which a semiconductor device is loaded in a test tray latch release unit according to the present invention, and FIGS. 5A to 5D are test tray latches according to the present invention. The operation state diagram of the release unit.

첨부된 도 1 내지 도 4를 참조하면, 본 발명에 의한 테스트 트레이 랫치 해제 유닛(400)에는 테스트 트레이 랫치 해제부(402)가 구비된 베이스 기판(401); 및 반도체 소자(2)를 수평 상태로 지지하여 안정적으로 안착 가능하도록 상기한 베이스 기판(401)에 구비된 반도체 소자 지지부(300)를 포함하여 구성된다.1 to 4, the test tray latch release unit 400 according to the present invention includes a base substrate 401 provided with a test tray latch release unit 402; And a semiconductor device support part 300 provided on the base substrate 401 to support the semiconductor device 2 in a horizontal state and to be stably seated thereon.

본 발명에 의한 테스트 트레이 랫치 해제 유닛(400)은 테스트 트레이(200)가 하강된 상태에서 상기한 테스트 트레이(200)를 향해 승강되는 것을 특징으로 한다.The test tray latch release unit 400 according to the present invention is lifted toward the test tray 200 in a state where the test tray 200 is lowered.

즉 일시적으로 테스트 트레이 랫치 해제 유닛(400)이 정지된 상태에서 테스트 트레이(200)가 하강되고, 상기한 테스트 트레이(200)의 하강이 모두 완료되면 테스트 트레이 랫치 해제 유닛(400)이 상승되도록 작동된다.That is, when the test tray 200 is temporarily lowered while the test tray latch release unit 400 is stopped and the lowering of the test tray 200 is completed, the test tray latch release unit 400 operates to be raised. do.

본 발명에 의한 반도체 소자 지지부(300)는 테스트 트레이(200)에 안착되는 반도체 소자(2)와 서로 대응되어 베이스 기판(401)상에 위치하는 것을 특징으로 한다. 이와 같이 위치하는 이유는 다수개의 반도체 소자(2)와 마주보게 위치됨으로써 각각의 반도체 소자(2)의 안정적인 안착을 가능하게 하기 위해서이다.The semiconductor device support unit 300 according to the present invention is located on the base substrate 401 in correspondence with the semiconductor device 2 seated on the test tray 200. The reason for the position as described above is to enable stable mounting of each semiconductor element 2 by being located facing the plurality of semiconductor elements 2.

본 발명에 의한 반도체 소자 지지부(300)는 테스트 트레이 랫치 해제부(402) 사이에 위치하는 것을 특징으로 한다. 상기한 테스트 트레이 랫치 해제부(402)는 상부로 돌출된 돌출핀(Pin)으로서 후술할 래치부(120)와 계합되어 작동되며 상세한 설명은 후술 하기로 한다.The semiconductor device support 300 according to the present invention is positioned between the test tray latch release units 402. The test tray latch release unit 402 is operated by being engaged with the latch unit 120 to be described later as a protruding pin (Pin) protruding upward, and will be described later.

본 발명에 의한 반도체 소자 지지부(300)는 반도체 소자(2)의 하면에 돌출된 다수개의 리드가 형성된 제1 영역과 직접적인 접촉이 이루어지지 않도록 형성된 제1 지지부(310)와, 상기한 제1 지지부(310)와 이웃하여 상기한 리드가 미형성된 제2 영역과 면접촉이 이루어지는 제2 지지부(320)를 포함하여 구성된다.The semiconductor device support part 300 according to the present invention includes a first support part 310 formed to prevent direct contact with a first region in which a plurality of leads protruding from a bottom surface of the semiconductor device 2, and the first support part described above. The second support part 320 which is adjacent to the 310 and makes surface contact with the second area in which the lead is not formed is configured.

본 발명에 의한 제2 지지부(320)는 제1 지지부(310)에 비해 상대적으로 상부에 위치하는 것을 특징으로 한다. 이와 같이 제1 지지부(310)와 제2 지지부(320)에 단차를 형성하는 이유는 반도체 소자(2)를 수평 상태로 안착하고, 반도체 소자(2)에 형성된 리드와의 간섭을 피하기 위해서이다.The second support part 320 according to the present invention is characterized in that it is located relatively above the first support part 310. The reason why the steps are formed in the first support part 310 and the second support part 320 is to rest the semiconductor element 2 in a horizontal state and to avoid interference with the leads formed in the semiconductor element 2.

본 발명에 의한 반도체 소자 지지부(300)의 제2 지지부(320)는 제2 영역의 형상과 대응되는 형상을 갖도록 이루어진 것을 특징으로 한다. 예를 들어 상기한 제2 영역이 평면 형상일 경우에는 제2 지지부(320) 또한 평면 형상으로 이루어지게 된다.The second support part 320 of the semiconductor device support part 300 according to the present invention is characterized in that it has a shape corresponding to the shape of the second region. For example, when the second region has a planar shape, the second support part 320 also has a planar shape.

본 발명에 의한 제2 지지부(320)에는 반도체 소자(2)와의 접촉에 의한 충격 저감 및 제2 지지부(320)와 반도체 소자(2)와의 상대적인 밀착력이 향상 가능하게 하는 지지층(322)이 형성된 것을 특징으로 한다.In the second support part 320 according to the present invention, the support layer 322 is formed to reduce the impact caused by the contact with the semiconductor element 2 and to improve the relative adhesion between the second support part 320 and the semiconductor element 2. It features.

본 발명에 의한 지지층(322)은 재질이 고무로 이루어진 것을 특징으로 하나, 다른 재질로의 대처도 가능함을 밝혀둔다.The support layer 322 according to the present invention is characterized in that the material is made of rubber, it is possible to cope with other materials.

본 발명에 의한 반도체 소자 지지부는 반도체 소자(2) 로딩시 L1의 길이 만큼 상측으로 승강 되어 반도체 소자(2)를 로딩하고, 언 로딩시에는 픽커(3)와의 충돌을 방지하기 위해 최초 로딩된 L1의 위치에서 하강된 L2의 위치로 하강 되어 상기한 반도체 소자(2)를 언 로딩 하는 것을 특징으로 한다.The semiconductor device support part according to the present invention is lifted upward by the length of L1 when the semiconductor device 2 is loaded to load the semiconductor device 2, and when unloaded, the first loaded L1 to prevent a collision with the picker 3. It is lowered to the position of the lowered L2 at the position of the semiconductor device 2, characterized in that for unloading.

본 발명에 의한 테스트 트레이(200)에는 다수개의 반도체 소자(2)가 수납가능하도록 매트릭스 배열로 수납부(100)가 형성된다, 상기한 수납부(100)는 일종의 홈으로서 반도체 소자(2)가 인, 출입 되도록 수납홀(102)이 형성된 하우징(110)과, 상기한 수납홀(102)의 양측에 각각 위치하고 테스트 트레이 랫치 해제 유닛(400)을 향해 개구된 고정홈(104)에 설치되며 반도체 소자(2)가 로딩시 테스트 트레이 랫치 해제 유닛(400)의 반도체 소자 지지부(300)와 인접하여 설치된 테스트 트레이 랫치 해제부(402)에 의해 가압 되어 상기한 반도체 소자(2)의 상면과 결합 되는 래치 부(120)를 포함하여 구성된다.In the test tray 200 according to the present invention, the accommodating part 100 is formed in a matrix arrangement so that a plurality of the semiconductor elements 2 can be accommodated. The accommodating part 100 is a kind of groove. A semiconductor 110 installed in the housing 110 in which the storage holes 102 are formed to be in and out, and the fixing grooves 104 respectively positioned at both sides of the storage hole 102 and opened toward the test tray latch release unit 400. When the device 2 is loaded, it is pressed by the test tray latch release unit 402 installed adjacent to the semiconductor device support unit 300 of the test tray latch release unit 400 to be coupled to the upper surface of the semiconductor device 2. It is configured to include a latch unit 120.

상기한 하우징(100)은 수납홀(102)이 형성된 내측면이 하측으로 경사지게 형성되도록 이루어져 있다.The housing 100 is formed such that the inner surface on which the receiving hole 102 is formed is inclined downward.

본 발명에 의한 래치부(120)는 일단이 상기한 고정홈(104)에 설치된 핀(Pin)(121)에 의해 결합 되고, 타단은 수납홀(102)을 향해 연장되며 단부에 누름턱(122)이 형성된 래치(124)와, 상기한 고정홈(104)의 내측에 삽입되어 래치부(120)의 상면을 탄지하는 스프링(126)을 포함하여 구성된다.One end of the latch unit 120 according to the present invention is coupled by a pin (121) installed in the fixing groove 104, the other end is extended toward the receiving hole 102 and the pressing jaw 122 at the end ) And a spring 126 inserted into the inside of the fixing groove 104 to support the upper surface of the latch unit 120.

본 발명에 의한 래치(124)에는 누름턱(122)과 핀(102) 사이의 영역에 형성된 가이드 홀(124a)과, 상기한 가이드 홀(124a)에 삽입 설치되며 양단이 고정홈(104)상에 결합 되는 가이드 핀(124b)이 형성되되, 상기한 가이드 핀(124b)은 테스트 트레이 랫치 해제 유닛(400)의 테스트 트레이 랫치 해제부(402)에 의해 가압되어 상기한 가이드 홀(124a)의 경로를 따라 이동되고, 상기한 테스트 트레이 랫치 해제부(402)의 이동에 따라 래치(124)의 회전 작동이 이루어지는 것을 특징으로 한다.In the latch 124 according to the present invention, a guide hole 124a formed in an area between the pressing jaw 122 and the pin 102 is inserted into the guide hole 124a and both ends thereof are fixed to the fixing groove 104. Guide pins 124b are coupled to each other, and the guide pins 124b are pressed by the test tray latch release unit 402 of the test tray latch release unit 400 to guide the path of the guide hole 124a. It is moved along, characterized in that the rotation operation of the latch 124 is made in accordance with the movement of the test tray latch release unit 402 described above.

본 발명에 의한 가이드 홀(124a)은 가이드 핀(124b)의 원활한 작동을 위해 내측면이 라운드지게 이루어져 있어서, 상기한 가이드 핀(124b)의 작동을 가이드 하게 된다.The guide hole 124a according to the present invention has a rounded inner surface for smooth operation of the guide pin 124b, thereby guiding the operation of the guide pin 124b.

이와 같이 구성되는 본 발명에 의한 테스트 트레이 랫치 해제 유닛의 작동 상태를 도면을 참조하여 설명한다.The operation state of the test tray latch release unit according to the present invention configured as described above will be described with reference to the drawings.

첨부된 도 1 내지 도 5a를 참조하면, 본 발명에 의한 테스트 트레이 랫치 해제 유닛(400)은 별도로 구비된 트랜스퍼(미도시)에 의해 테스트 트레이(200)가 이 동된 상태에서 하측에 위치한 테스트 트레이 랫치 해제 유닛(400)이 승강된다.1 to 5A, the test tray latch release unit 400 according to the present invention includes a test tray latch positioned below the test tray 200 in a state where the test tray 200 is moved by a separate transfer (not shown). The release unit 400 is elevated.

상기한 테스트 트레이 랫치 해제 유닛(400)이 승강되면서 테스트 트레이 랫치 해제부(402)는 래치부(120)에 구비된 가이드 핀(124b)을 상측으로 가압하게 되고, 래치(124)는 핀(121)을 중심으로 일 방향으로 회동 된다.As the test tray latch release unit 400 is lifted, the test tray latch release unit 402 presses the guide pin 124b provided on the latch unit 120 upward, and the latch 124 pin 121 Rotated in one direction.

상기한 래치(124)는 테스트 트레이 랫치 해제부(402)에 의해 가이드 핀(124b)이 가압 되는 초기상태에서는 반도체 소자(2)가 하강 되는 경로 상에 위치하지 않는 범위 이내로 수납홀(102)의 내측에서 최소한으로 돌출 작동된다.The latch 124 of the storage hole 102 is not within a range in which the semiconductor element 2 is lowered in the initial state in which the guide pin 124b is pressed by the test tray latch release unit 402. Protrudes to the minimum from the inside.

본 발명에 의한 반도체 소자 지지부(300)는 수납홀(102)의 내측 하부에서 L1의 길이 만큼 상측으로 승강된 위치에 위치하게 된다.The semiconductor device support part 300 according to the present invention is positioned at a position lifted upward by the length of L1 from the inner lower portion of the accommodation hole 102.

픽커(3)에 의해 이동된 반도체 소자(2)는 수납부(100)의 중앙에 형성된 수납홀(102)의 내측으로 이동되고, 픽커(3)의 단부에 위치한 반도체 소자(2)는 실선으로 도시된 위치로 위치이동 된다.The semiconductor device 2 moved by the picker 3 is moved to the inside of the storage hole 102 formed at the center of the storage unit 100, and the semiconductor device 2 located at the end of the picker 3 is in a solid line. It is moved to the position shown.

상기한 반도체 소자(2)는 픽커(3)에서의 흡입력이 해제되면서 하측으로 하강 되고 도면에 도시된 바와 같이 수평 상태로 지지부(300) 상면에 안착 된다(점선 상태).The semiconductor device 2 is lowered while the suction force from the picker 3 is released and is seated on the upper surface of the support part 300 in a horizontal state as shown in the drawing (dotted state).

상기한 반도체 소자 지지부(300)는 반도체 소자(2)가 안착될 때, 상기한 반도체 소자(2)의 리드가 형성된 미형성된 제2 영역은 제2 지지부(320)와 면접촉이 이루어지고, 리드가 형성된 제1 영역은 제1 지지부(310)와 직접적인 접촉이 이루어지지 않은 상태로 지지부(300) 상에 안착 된다.When the semiconductor device 2 is mounted on the semiconductor device support 300, the unformed second region where the lead of the semiconductor device 2 is formed is in surface contact with the second support 320. Is formed on the support 300 without being in direct contact with the first support 310.

본 발명에 의한 제2 지지부(320)에는 반도체 소자(2)의 파손을 방지하기 위 한 지지층(322)이 형성되어 있어서 반도체 소자(2)의 안착에 따른 충격을 최소화하게 된다.In the second support part 320 according to the present invention, a support layer 322 is formed to prevent breakage of the semiconductor device 2, thereby minimizing an impact due to the mounting of the semiconductor device 2.

첨부된 도 5b를 참조하면, 이와 같은 상태에서 수납부(100) 상에 반도체 소자(2)를 안착시키기 위해 테스트 트레이 랫치 해제 유닛(400)이 기 셋팅된 길이 만큼 하향 작동되면서 가이드 핀(124b)은 래치(124)의 가이드 홀(124a)의 경로를 따라 이동되고, 상기한 래치(124)는 핀(121)을 중심으로 회동 되어 수납홀(102)의 내측으로 래치(124)의 선단부가 위치하게 된다.Referring to FIG. 5B, the test pin latch release unit 400 is operated downward by a predetermined length to seat the semiconductor device 2 on the accommodating part 100 in this state. Is moved along the path of the guide hole 124a of the latch 124, and the latch 124 is rotated about the pin 121 so that the tip portion of the latch 124 is positioned inside the storage hole 102. Done.

첨부된 도 5c를 참조하면, 본 발명에 의한 테스트 트레이 랫치 해제 유닛(400)이 도 5b에 도시된 위치에서 하향 되어 L2의 위치로 하강 되고, 고객 트레이(미도시)로 반도체 소자(2)를 언 로딩 하기 위해서 픽커(3)가 작동될 경우에는, 도면에 도시된 바와 같이 상기한 픽커(3)가 수납홀(102)의 내측 하부로 하향 작동되어 반도체 소자(2)의 상면에 이격된 위치에 위치하게 된다.Referring to FIG. 5C, the test tray latch release unit 400 according to the present invention is lowered from the position shown in FIG. 5B to a position L2, and the semiconductor device 2 is moved to a customer tray (not shown). When the picker 3 is operated for unloading, as shown in the drawing, the picker 3 is downwardly operated to the inner bottom of the receiving hole 102 so as to be spaced apart from the upper surface of the semiconductor device 2. It is located at.

이와 같은 상태에서 픽커(3)의 흡착에 의해 반도체 소자(2)는 픽커(3)에 흡착되고, 상기한 픽커(3)가 수납홀(102)의 외측으로 이동되어 고객 트레이(미도시)로 반도체 소자(2)를 이송하게 된다.In this state, the semiconductor device 2 is attracted to the picker 3 by the adsorption of the picker 3, and the picker 3 is moved out of the storage hole 102 to the customer tray (not shown). The semiconductor device 2 is transferred.

본 발명에 의한 테스트 트레이 랫치 해제 유닛(400)은 위와 같이 픽커(3)가 수납부(100)의 수납홀(102)로 삽입된 상태에서 반도체 소자(2)와 직접적인 충돌이 발생 되지 않고 고객 트레이로 인출이 이루어지게 되어 반도체 소자(2)의 파손을 방지할 수 있게 된다.The test tray latch release unit 400 according to the present invention does not directly collide with the semiconductor device 2 in a state in which the picker 3 is inserted into the storage hole 102 of the storage unit 100 as described above, and the customer tray does not occur. Withdrawal is made so that it is possible to prevent damage to the semiconductor device (2).

첨부된 도 5d를 참조하면, 위에서 설명한 바와 같이 픽커(3)에 의해 반도체 소자(3)가 고객 트레이로 이송되는 것도 가능하지만, 수납부(100)의 수납홀(102) 상에 안착 될 경우에는 다음과 같이 작동된다.Referring to FIG. 5D, as described above, the semiconductor device 3 may be transferred to the customer tray by the picker 3, but when it is seated on the receiving hole 102 of the accommodating part 100. It works as follows.

테스트 트레이 랫치 해제 유닛(400)이 하강 되면서 테스트 트레이 랫치 해제부(402)는 도면에 도시된 바와 같이 화살표 방향을 따라 하향 된다. 이와 동시에 가이드 핀(124b)을 가압했던 테스트 트레이 랫치 해제부(402)는 래치(124)의 가이드 홀(124a)의 경로를 따라 타측으로 완전히 이동되며, 상기한 래치(124)는 스프링(126)의 탄성력에 의해 핀(121)을 중심으로 회동 되어 수납홀(102)의 내측으로 돌출 작동되면서 점선의 위치에서 실선의 위치로 회동 된다.As the test tray latch release unit 400 is lowered, the test tray latch release unit 402 is lowered in the direction of the arrow as shown in the figure. At the same time, the test tray latch release portion 402 that pressed the guide pin 124b is completely moved to the other side along the path of the guide hole 124a of the latch 124, and the latch 124 is a spring 126. It is rotated about the pin 121 by the elastic force of the projecting to the inner side of the receiving hole 102 is rotated from the position of the dotted line to the position of the solid line.

본 발명에 의한 래치(124)에 구비된 누름턱(122)은 반도체 소자(2)의 상면에 밀착된 상태로 상기한 반도체 소자(2)의 상면을 양측에서 누루고 동시에 반도체 소자(2)의 하면을 지지부(300)에 의해 안전적으로 지지하는 상태로 하강이 이루어지게 된다.The pressing jaw 122 provided in the latch 124 according to the present invention presses the upper surface of the semiconductor element 2 on both sides while being in close contact with the upper surface of the semiconductor element 2 and at the same time the lower surface of the semiconductor element 2. The lowering is made in a state in which the support unit 300 is safely supported.

따라서 반도체 소자(2)가 수평 상태를 유지하면서 안정적으로 지지부(300)상에 안착이 이루어지게 된다.Therefore, the semiconductor device 2 is stably placed on the support part 300 while maintaining the horizontal state.

이상에서는 본 발명의 바람직한 실시예에 대하여 도시하고 또한 설명하였으나, 본 발명은 상기한 실시예에 한정되지 않으며, 특허청구범위에서 청구된 본 발명의 요지를 벗어남이 없이 당해 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변형 실시가 가능한 것은 물론이고, 그와 같은 변경은 기재된 청구범위 내에 있게 된다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is clearly understood that the same is by way of illustration and example only and is not to be taken by way of limitation in the scope of the appended claims. It will be understood by those skilled in the art that various modifications may be made and equivalents may be resorted to without departing from the scope of the appended claims.

도 1은 본 발명에 의한 테스트 트레이 랫치 해제 유닛에 구비된 테스트 트레이 랫치 해제 유닛 및 테스트 트레이를 도시한 도면.1 is a view showing a test tray latch release unit and a test tray provided in the test tray latch release unit according to the present invention;

도 2 내지 도 3은 본 발명에 의한 테스트 트레이 랫치 해제 유닛의 테스트 트레이에 구비된 수납부를 도시한 도면.2 to 3 is a view showing the housing provided in the test tray of the test tray latch release unit according to the present invention.

도 4는 본 발명에 의한 테스트 트레이 랫치 해제 유닛에서 반도체 소자가 로딩(Loading)된 상태를 도시한 도면.4 is a view illustrating a state in which a semiconductor device is loaded in a test tray latch release unit according to the present invention;

도 5a 내지 도 5d는 본 발명에 의한 테스트 트레이 랫치 해제 유닛의 작동 상태도.5a to 5d is an operating state diagram of the test tray latch release unit according to the present invention.

*도면의 주요 부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *

2 : 반도체 소자 100 : 수납부2 semiconductor element 100 accommodating portion

102 : 수납홀 110 : 하우징102: storage hole 110: housing

120 : 래치부 121 : 핀120: latch portion 121: pin

122 : 누름턱 126 : 스프링122: pressing jaw 126: spring

124a : 가이드 홀 124b : 가이드 핀124a: guide hole 124b: guide pin

200 : 테스트 트레이 300 : 지지부200: test tray 300: support portion

310 : 제1 지지부 320 : 제2 지지부310: first support portion 320: second support portion

400 : 테스트 트레이 랫치 해제 유닛400: test tray latch release unit

Claims (10)

테스트 트레이 랫치 해제부가 구비된 베이스 기판; 및A base substrate provided with a test tray latch release unit; And 반도체 소자를 수평 상태로 지지하여 안정적으로 안착 가능하도록 상기한 베이스 기판에 구비된 반도체 소자 지지부를 포함하며, It includes a semiconductor device support portion provided on the base substrate to support the semiconductor device in a horizontal state to be stably seated, 상기 반도체 소자 지지부는 반도체 소자의 하면에 돌출된 다수개의 리드가 형성된 제1 영역과 직접적인 접촉이 이루어지지 않도록 형성된 제1 지지부, 상기한 제1 지지부와 이웃하여 상기한 리드가 미형성된 제2 영역과 면접촉이 이루어지는 제2 지지부를 포함하여 구성되는 것을 특징으로 하는 테스트 트레이 랫치 해제 유닛.The semiconductor device support may include a first support formed to prevent direct contact with a first region in which a plurality of leads protruding from a lower surface of the semiconductor device, a second region adjacent to the first support, and the lead unformed; The test tray latch release unit, characterized in that it comprises a second support which is in contact with the surface. 제1 항에 있어서,According to claim 1, 상기 테스트 트레이 랫치 해제 유닛은 테스트 트레이가 하강된 상태에서 상기한 테스트 트레이를 향해 승강되는 것을 특징으로 하는 테스트 트레이 랫치 해제 유닛.And the test tray latch release unit is lifted and lowered toward the test tray while the test tray is lowered. 제1 항에 있어서,According to claim 1, 상기 반도체 소자 지지부는 테스트 트레이에 안착되는 반도체 소자와 서로 대응되어 베이스 기판상에 위치하는 것을 특징으로 하는 테스트 트레이 랫치 해제 유닛.The semiconductor device support unit is a test tray latch release unit, characterized in that located on the base substrate corresponding to each other and the semiconductor device seated on the test tray. 제1 항에 있어서,According to claim 1, 상기 반도체 소자 지지부는 테스트 트레이 랫치 해제부 사이에 위치하는 것을 특징으로 하는 테스트 트레이 랫치 해제 유닛.And the semiconductor device support portion is positioned between the test tray latch release portions. 삭제delete 제1 항에 있어서,According to claim 1, 상기 제2 지지부는 제1 지지부에 비해 상대적으로 상부에 위치하는 것을 특징으로 하는 테스트 트레이 랫치 해제 유닛.The test tray latch release unit, characterized in that the second support is located on the upper side relative to the first support. 제1 항에 있어서,According to claim 1, 상기 반도체 소자 지지부의 제2 지지부는 제2 영역의 형상과 대응되는 형상을 갖도록 이루어진 것을 특징으로 하는 테스트 트레이 랫치 해제 유닛.And a second support part of the semiconductor device support part has a shape corresponding to the shape of the second area. 제1 항에 있어서,According to claim 1, 상기 제2 지지부에는 반도체 소자와의 접촉에 의한 충격 저감 및 제2 지지부와 반도체 소자와의 상대적인 밀착력이 향상 가능하게 하는 지지층이 형성된 것을 특징으로 하는 테스트 트레이 랫치 해제 유닛.And a support layer formed on the second support portion to reduce impact due to contact with the semiconductor element and to improve relative adhesion between the second support portion and the semiconductor element. 제8 항에 있어서,The method of claim 8, 상기 지지층은 재질이 고무로 이루어진 것을 특징으로 하는 테스트 트레이 랫치 해제 유닛.The support layer is a test tray latch release unit, characterized in that the material is made of rubber. 제1 항에 있어서,According to claim 1, 상기 반도체 소자 지지부는 반도체 소자 로딩시 L1의 길이 만큼 상측으로 승강 되어 반도체 소자를 로딩하고, 언로딩시에는 픽커와의 충돌을 방지하기 위해 최초 로딩된 L1의 위치에서 하강된 L2의 위치로 하강 되어 상기한 반도체 소자를 언 로딩 하는 것을 특징으로 하는 테스트 트레이 랫치 해제 유닛.The semiconductor device support portion is elevated upward by the length of L1 when loading the semiconductor device to load the semiconductor device, and during unloading is lowered to the position of L2 lowered from the position of the first loaded L1 to prevent collision with the picker. And unloading the semiconductor device.
KR1020080112654A 2008-11-13 2008-11-13 Test tray latch release unit KR101028774B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080112654A KR101028774B1 (en) 2008-11-13 2008-11-13 Test tray latch release unit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080112654A KR101028774B1 (en) 2008-11-13 2008-11-13 Test tray latch release unit

Publications (2)

Publication Number Publication Date
KR20100053839A KR20100053839A (en) 2010-05-24
KR101028774B1 true KR101028774B1 (en) 2011-04-14

Family

ID=42278710

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080112654A KR101028774B1 (en) 2008-11-13 2008-11-13 Test tray latch release unit

Country Status (1)

Country Link
KR (1) KR101028774B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101499573B1 (en) * 2010-06-16 2015-03-10 (주)테크윙 Method for unloading semiconductor device in testhandler
KR102395884B1 (en) * 2015-11-06 2022-05-10 (주)테크윙 Apparatus for moving electronic device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060096641A (en) * 2005-03-02 2006-09-13 주식회사 대성엔지니어링 Test tray for probing semiconductor device with independent latch plate
KR20080026972A (en) * 2006-09-22 2008-03-26 미래산업 주식회사 An apparatus for fixing and releasing electronic element and a handler comprising the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060096641A (en) * 2005-03-02 2006-09-13 주식회사 대성엔지니어링 Test tray for probing semiconductor device with independent latch plate
KR20080026972A (en) * 2006-09-22 2008-03-26 미래산업 주식회사 An apparatus for fixing and releasing electronic element and a handler comprising the same

Also Published As

Publication number Publication date
KR20100053839A (en) 2010-05-24

Similar Documents

Publication Publication Date Title
KR100839665B1 (en) An apparatus for fixing and releasing electronic element and a handler comprising the same
US8277162B2 (en) Unit for opening insert for test tray and method of mounting semiconductor device using the same
JP2854276B2 (en) Tray unit for semiconductor device test
KR20040107881A (en) Apparatus for Seating Devices in Semiconductor Test Handler
KR20100017827A (en) Electronic component testing apparatus
US7235991B2 (en) Insert having independently movable latch mechanism for semiconductor package
TWI437244B (en) Opener for test handler
TWI382489B (en) Carrier for carrying a packaged chip and handler equipped with the carrier
KR101028774B1 (en) Test tray latch release unit
KR100795490B1 (en) Carrier Module for Semiconductor Test Handler
KR20080015621A (en) Test tray for handler for testing semiconductors
KR100223093B1 (en) Test tray transfer method of wafer
KR101187306B1 (en) Carrier device and electronic component handling device
KR100934032B1 (en) Tester Opener
KR100739475B1 (en) Carrier module for semiconductor test handler
KR19980069436A (en) Carrier of the test handler
KR20070080893A (en) Insert for semiconductor comprising guide latch
KR100980210B1 (en) Apparatus of transferring a test tray and Test Handler using the same
KR200389391Y1 (en) Semiconductor Chip Carrier
KR100194325B1 (en) Device transfer method of horizontal handler
KR100570201B1 (en) Carrier Module for Semiconductor Test Handler
KR20190056840A (en) Device of Opening and Closing the Opening Part of Magazine
KR0136169Y1 (en) Test tray carrier module for testing the semiconductor device
KR100262266B1 (en) Carrier module in test tray for testing semiconductor device
KR100262268B1 (en) Carrier module of test tray for testing semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140403

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160405

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170406

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180405

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190328

Year of fee payment: 9