KR101019854B1 - 증폭기 회로, 증폭기 회로 구성 방법 및 증폭기 회로를 포함하는 디바이스 - Google Patents

증폭기 회로, 증폭기 회로 구성 방법 및 증폭기 회로를 포함하는 디바이스 Download PDF

Info

Publication number
KR101019854B1
KR101019854B1 KR1020087028983A KR20087028983A KR101019854B1 KR 101019854 B1 KR101019854 B1 KR 101019854B1 KR 1020087028983 A KR1020087028983 A KR 1020087028983A KR 20087028983 A KR20087028983 A KR 20087028983A KR 101019854 B1 KR101019854 B1 KR 101019854B1
Authority
KR
South Korea
Prior art keywords
cascode
amplifier circuit
transistor
transistors
gate
Prior art date
Application number
KR1020087028983A
Other languages
English (en)
Other versions
KR20090005223A (ko
Inventor
알렉산드라 컨
Original Assignee
인텔 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인텔 코포레이션 filed Critical 인텔 코포레이션
Publication of KR20090005223A publication Critical patent/KR20090005223A/ko
Application granted granted Critical
Publication of KR101019854B1 publication Critical patent/KR101019854B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
    • H03F1/223—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively with MOSFET's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/42—Modifications of amplifiers to extend the bandwidth
    • H03F1/48—Modifications of amplifiers to extend the bandwidth of aperiodic amplifiers
    • H03F1/483—Modifications of amplifiers to extend the bandwidth of aperiodic amplifiers with field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H03F3/45188—Non-folded cascode stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45318—Indexing scheme relating to differential amplifiers the AAC comprising a cross coupling circuit, e.g. two extra transistors cross coupled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45511—Indexing scheme relating to differential amplifiers the feedback circuit [FBC] comprising one or more transistor stages, e.g. cascaded stages of the dif amp, and being coupled between the loading circuit [LC] and the input circuit [IC]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45604—Indexing scheme relating to differential amplifiers the IC comprising a input shunting resistor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45722—Indexing scheme relating to differential amplifiers the LC comprising one or more source followers, as post buffer or driver stages, in cascade in the LC

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

본 발명의 실시예는 교차-결합된 캐스코드 트랜지스터를 포함하는 차동 쌍 증폭기 회로를 제공한다. 다른 실시예가 기술되고 청구될 수 있다.

Description

증폭기 회로, 증폭기 회로 구성 방법 및 증폭기 회로를 포함하는 디바이스{AN AMPLIFIER CIRCUIT WITH CROSS-COUPLED CASCODE TRANSISTORS}
본 발명의 실시예는 회로 분야에 관한 것으로, 보다 구체적으로는 교차-결합된 n-형 금속 산화물 반도체 캐스코드(cascode) 트랜지스터를 포함하는 차동 쌍 증폭기(differential pair amplifiers)에 관한 것이다.
고성능의 트랜스 임피던스 증폭기(TIA) 회로는 초당 20기가바이트(Gb/s)보다 높은 데이터 전송률의 광학적 칩-투-칩(chip-to-chip) 결합과 같은 고속 데이터 통신에 있어서 중요한 빌딩 블록이다. 칩-투-칩 광학적 상호접속에 있어서 상보적 금속 산화물 반도체(CMOS) 수신기에서 가능한 최대한 이득/대역폭 성능을 획득하기 위해, 일반적으로 인덕티브 피킹(inductive peaking)이 대역폭을 확장하고 기생 커패시턴스를 공명시키는 데에 사용된다. 보다 큰 입력 디바이스 또는 보다 큰 저항성 로드를 삽입함으로써 추가의 이득이 종종 획득되지만, 이것은 대역폭을 감소시킬 수 있다. 이와 달리, 추가적인 전력을 소비하는 추가적인 이득단(gain stages)이 삽입될 수도 있다. 또한, CMOS가 나노미터 게이트 길이 범위를 갖는 크기로 스 케일링됨에 따라, 트랜스컨덕턴스 및 드레인 저항이 감소될 수 있지만, 이것은 이득의 감소를 나타낼 수 있다.
도 1은 본 발명의 다양한 실시예에 따른 전압 증폭기 회로의 개략도,
도 2는 본 발명의 다양한 실시예에 따른 TIA 증폭기 회로의 개략도,
도 3은 광학적 상호접속부에 동작가능하게 결합된 본 발명의 다양한 실시예에 따른 증폭기 회로의 개략도.
본 발명의 실시예는 첨부된 도면과 관련하여 아래의 상세한 설명에 의해 쉽게 이해될 수 있다. 이러한 설명을 용이하게 하도록, 동일한 참조 번호가 동일한 구조적 소자를 나타낸다. 본 발명의 실시예는 예시로서 도시된 것이며, 첨부된 도면의 특징으로 제한되는 것은 아니다.
아래의 상세한 설명에서, 본 명세서의 일부를 형성하며 도면 전반에 걸쳐 동일한 부분을 지정하는 데에 동일한 참조번호를 사용한 첨부된 도면을 참조로 하였으며, 이러한 도면은 본 발명이 실시될 수 있는 실시예를 예시적으로 도시한다. 본 발명의 범주로부터 벗어나지 않는 한 다른 실시예들이 사용될 수 있으며, 구조적 또는 논리적 변화가 이루어질 수 있음을 이해할 것이다. 따라서, 아래의 상세한 설명은 제한을 하고자 아는 것은 아니며, 본 발명에 따른 실시예의 범주는 첨부된 특 허청구범위 및 그들의 동일물에 의해 정의된다.
본 발명의 실시예에 대한 이해를 도울 수 있도록, 다양한 동작들이 복수의 개별적인 동작으로서 기술될 수 있으나, 이러한 설명의 순서가 동작들이 반드시 그 순서에 따라야함을 의미하는 것으로 해석되어서는 안된다.
설명은 위/아래, 앞/뒤 및 상단/바닥과 같은 투시법 기반의 설명을 사용할 수 있다. 이러한 설명은 단지 논의를 용이하게 하도록 사용되는 것으로, 본 발명의 실시예의 응용을 제한하고자 하는 것은 아니다.
본 발명을 위해, "A/B"라는 구는 A 또는 B를 의미한다. 본 발명을 위해, "A 및/또는 B"라는 구는 "(A), (B), 또는 (A 및 B)"를 의미한다. 본 발명을 위해, "A, B 및 C 중 적어도 하나"라는 구는 "(A), (B), (C), (A 및 B), (A 및 C), (B 및 C), 또는 (A, B 및 C)"를 의미한다. 본 발명을 위해, "(A)B"라는 구는 "(B) 또는 (AB)", 즉 A는 선택적 소자임을 의미한다.
설명은 동일한 또는 서로 다른 하나 이상의 실시예들을 각각 지칭할 수 있는 "일 실시예에서" 또는 "실시예에서"라는 구를 사용할 수 있다. 또한, 본 발명의 실시예과 관련하여 사용된 "포함하는", "포괄하는", "구비하는" 등의 용어는 동일한 의미를 갖는다.
본 발명의 실시예는 교차-결합된 캐스코드 트랜지스터를 포함하는 차동 쌍 증폭기 회로를 제공한다.
도 1을 참조하면, 본 발명의 다양한 실시예에 따른 증폭기 회로(100)가 도시되었다. 증폭기 회로(100)는 하나의 차동 쌍으로서 배치된 두 개의 차동 쌍 트랜지 스터(102, 104)를 포함한다. 트랜지스터에 대한 저항성 로드는 (106, 108)로 표시되었다. 두 개의 캐스코드 트랜지스터(110, 112)는 캐스코드 디바이스로서 차동 쌍의 출력과 저항성 로드 사이에서 교차-결합되었다. 따라서, 트랜지스터(102, 104, 110, 112)는 두 개의 캐스코드를 형성한다. 따라서, 트랜지스터(110)의 드레인은 저항성 로드(106) 및 트랜지스터(112)의 게이트에 동작가능하게 결합되고, 트랜지스터(110)의 소스는 트랜지스터(102)의 드레인에 동작가능하게 결합되며, 트랜지스터(110)의 게이트는 트랜지스터(112)의 드레인 및 저항성 로드(108)에 동작가능하게 결합된다. 트랜지스터(112)의 드레인은 저항성 로드(108) 및 트랜지스터(110)의 게이트에 동작가능하게 결합되며, 트랜지스터(112)의 소스는 트랜지스터(104)의 드레인에 동작가능하게 결합되며, 트랜지스터(112)의 게이트는 트랜지스터(110)의 드레인 및 저항성 로드(106)에 결합된다. 증폭기 회로(100) 내의 전류는 전류 소스(114)에 의해 모델링된다. 이러한 배치가 독립실행(standalone) 전압 증폭기로서 사용될 수 있다.
본 발명의 다양한 실시예에 따르면, 증폭기 회로의 이득 피킹을 증가시키도록, 추가의 커패시턴스(116, 118)가 차동 쌍 트랜지스터(102, 104)의 드레인들과 캐스코드 트랜지스터(110, 112)의 소스들에 의해 공유되는 노드에서 제공될 수 있다. 이것은 로드 커패시턴스가 큰 경우에 특히 유용할 수 있다.
도 2를 참조하면, 본 발명의 다양한 실시예에 따른 트랜스-임피던스 증폭기(TIA)로서 배치된 증폭기 회로(200)가 도시되었다. 증폭기 회로(200)는 하나의 차동 쌍으로서 배치된 두 개의 차동 쌍 트랜지스터(202, 204)를 포함한다. 트랜지 스터들의 저항성 로드는 (206, 208)로서 표시되었다. 차동 쌍은 피드백 내에 배치된 두 개의 소스 폴로워(source follower) 트랜지스터(214, 216)와 함께 구성된다. 두 개의 피드백 저항(207, 209)은 소스 폴로워 출력 및 차동 쌍 입력에 제공된다. 도 2에 도시된 실시예가 동기식 실시예로서 도시되었지만, 당업자는 TIA로의 입력이 싱글-엔디드일 수 있고, 따라서 이러한 실시예에서 구동되지 않는 노드의 바이어싱이 당업계에서 알려진 다양한 방법으로 바이어싱될 수 있음을 이해할 것이다.
두 개의 캐스코드 트랜지스터(210, 212)는 캐스코드 디바이스로서 차동 쌍의 출력과 저항성 로드 사이에서 교차-결합된다. 따라서, 트랜지스터(202, 204, 210, 212)는 두 개의 캐스코드를 형성한다. 따라서, 트랜지스터(210)는 차동 쌍 내에서 트랜지스터(202)의 드레인에 동작가능하게 결합되는 소스를 구비하는 동시에 트랜지스터(210)의 드레인은 저항성 로드(206), 소스 폴로워 트랜지스터(214)의 게이트 및 트랜지스터(212)의 게이트에 동작가능하게 결합된다. 트랜지스터(210)의 게이트는 소스 폴로워 트랜지스터(216)의 게이트, 트랜지스터(212)의 드레인 및 저항성 로드(208)에 동작가능하게 결합된다. 트랜지스터(212)의 소스는 차동 쌍의 트랜지스터(204)의 드레인에 동작가능하게 결합되는 동시에 트랜지스터(212)의 드레인은 저항성 로드(208), 소스 폴로워 트랜지스터(216)의 게이트 및 트랜지스터(210)의 게이트에 동작가능하게 결합된다. 트랜지스터(212)의 게이트는 소스 폴로워 트랜지스터(214)의 게이트, 트랜지스터(210)의 드레인 및 저항성 로드(206)에 동작가능하게 결합된다. TIA(200) 내의 전류는 전류 소스(220, 222, 224)에 의해 모델링된다.
본 발명의 다양한 실시예에 따르면, 도 1 및 2의 증폭기는 상보적 금속 산화 물 반도체(CMOS) 증폭기이고, 트랜지스터(110, 112, 210, 212)는 n-형 금속 산화물 반도체(NMOS) 트랜지스터이다.
본 발명의 다양한 실시예에 따르면, 추가의 커패시턴스(226, 228)가 증폭기 회로의 이득 피킹을 증가시키기 위해, 입력 차동 쌍 트랜지스터(202, 204)의 드레인들과 캐스코드 트랜지스터(210, 212)의 소스들에 의해 공유되는 노드에서 제공될 수 있다. 이것은 로드 커패시턴스가 큰 경우에 특히 유용할 수 있다.
당업자는 도 1 및 2의 각 회로 또는 회로들이 증가된 증폭을 제공하기 위해 선택적으로 확장 및/또는 함께 결합될 수 있음을 이해할 것이다.
따라서 본 발명은 인덕터를 사용하지 않은 채, 특히 칩-투-칩 광학적 상호접속부에 대한 CMOS 수신기에서의 향상된 이득/대역폭 성능을 제공하는 증폭기 회로를 제공한다. 이것은 다이 영역의 감소를 가져올 수 있다.
도 3은 예시로서 하나 이상의 광학적 상호접속부(302)에 동작가능하게 결합된, 본 발명의 다양한 실시예에 따른 증폭기 회로 장치(300)를 개략적으로 도시한다. 증폭기 회로 장치(300)는 앞서 기술되었던 하나 이상의 증폭기 회로(100) 및/또는 증폭기 회로(200)를 포함할 수 있다. 광학적 상호접속부는 고속 데이터 통신용 칩-투-칩 링크를 제공할 수 있다.
소정의 실시예들이 바람직한 실시예에 대한 설명을 위해 본 명세서에서 도시되고 기술되었지만, 본 발명의 범주로부터 벗어나지 않는 한, 당업자는 동일한 목적을 획득하도록 계산된 폭넓은 다른 실시예 및/또는 동일한 실시예 또는 구현이 본 명세서에 도시되고 기술된 실시예들을 대체할 수 있음을 이해할 것이다. 당업자 는 본 발명에 따른 실시예가 넓은 범위의 다양한 방식으로 구현될 수 있음을 쉽게 이해할 것이다. 이러한 애플리케이션은 본 명세서에서 논의된 실시예들의 임의의 적용 또는 변경을 커버한다. 따라서, 본 발명에 따른 실시예는 특허청구범위와 그의 동등물에 의해서만 제한될 수 있음이 명백하다.

Claims (21)

  1. 증폭기 회로로서,
    제 1 캐스코드(cascode)를 구성하는 제 1 차동 쌍 트랜지스터(differential pair transistor) 및 제 1 캐스코드 트랜지스터와,
    제 2 캐스코드를 구성하는 제 2 차동 쌍 트랜지스터 및 제 2 캐스코드 트랜지스터와,
    상기 제 1 캐스코드에 동작가능하게(operatively) 결합된 제 1 소스 폴로워 트랜지스터(a first source follower transistor) 및 상기 제 2 캐스코드에 동작가능하게 결합된 제 2 소스 폴로워 트랜지스터를 포함하되,
    상기 제 1 및 제 2 캐스코드는 하나의 차동 쌍으로서 배치되고,
    상기 제 1 캐스코드 트랜지스터는 상기 제 2 캐스코드 트랜지스터에 교차-결합(cross-coupled)되는
    증폭기 회로.
  2. 제 1 항에 있어서,
    상기 증폭기 회로는 상보적 금속 산화물 반도체(CMOS) 증폭기 회로인
    증폭기 회로.
  3. 제 1 항에 있어서,
    상기 캐스코드 트랜지스터들은 n-형 금속 산화물 반도체(NMOS) 트랜지스터들 인
    증폭기 회로.
  4. 삭제
  5. 제 1 항에 있어서,
    상기 증폭기 회로는 트랜스-임피던스 증폭기(TIA)로서 구성되는
    증폭기 회로.
  6. 제 5 항에 있어서,
    상기 차동 쌍 트랜지스터들의 드레인들과 상기 캐스코드 트랜지스터들의 소스들에 의해 공유되는 노드들에 동작가능하게 결합되는 추가의 커패시턴스를 더 포함하는
    증폭기 회로.
  7. 제 1 항에 있어서,
    상기 차동 쌍 트랜지스터들의 드레인들과 상기 캐스코드 트랜지스터들의 소스들에 의해 공유되는 노드들에 동작가능하게 결합되는 추가의 커패시턴스를 더 포함하는
    증폭기 회로.
  8. 제 1 항에 있어서,
    상기 증폭기 회로는 독립실행(stand-alone) 전압 증폭기로서 구성되는
    증폭기 회로.
  9. 증폭기 회로를 구성하는 방법으로서,
    하나의 트랜지스터 쌍을 제 1 캐스코드로서 배치하는 단계와,
    하나의 트랜지스터 쌍을 제 2 캐스코드로서 배치하는 단계와,
    상기 제 1 및 제 2 캐스코드를 하나의 차동 쌍으로서 배치하는 단계와,
    상기 제 1 캐스코드 중 하나의 트랜지스터와 상기 제 2 캐스코드의 트랜지스터들 중 하나의 트랜지스터를 교차-결합하는 단계와,
    상기 제 1 캐스코드를 피드백 내의 제 1 소스 폴로워 트랜지스터와 동작가능하게 결합시키는 단계와, 상기 제 2 캐스코드를 피드백 내의 제 2 소스 폴로워 트랜지스터와 동작가능하게 결합시키는 단계를 포함하는
    증폭기 회로 구성 방법.
  10. 삭제
  11. 서로 동작가능하게 결합된 복수의 증폭기 회로를 포함하는 디바이스로서,
    각각의 증폭기 회로는,
    제 1 캐스코드를 구성하는 제 1 차동 쌍 트랜지스터 및 제 1 캐스코드 트랜지스터와,
    제 2 캐스코드를 구성하는 제 2 차동 쌍 트랜지스터 및 제 2 캐스코드 트랜지스터를 포함하되,
    상기 제 1 및 제 2 캐스코드는 하나의 차동 쌍으로서 배치되고,
    상기 제 1 캐스코드 트랜지스터는 상기 제 2 캐스코드 트랜지스터에 교차-결합되며,
    적어도 하나의 증폭기 회로는 상기 제 1 캐스코드에 동작가능하게 결합되는 제 1 소스 폴로워 트랜지스터 및 상기 제 2 캐스코드에 동작가능하게 결합되는 제 2 소스 폴로워 트랜지스터를 더 포함하는
    증폭기 회로를 포함하는 디바이스.
  12. 제 11 항에 있어서,
    각각의 증폭기 회로는 CMOS 증폭기 회로로서 구성되는
    증폭기 회로를 포함하는 디바이스.
  13. 제 11 항에 있어서,
    상기 캐스코드 트랜지스터들은 NMOS 트랜지스터인
    증폭기 회로를 포함하는 디바이스.
  14. 삭제
  15. 제 11 항에 있어서,
    상기 적어도 하나의 증폭기 회로는 트랜스-임피던스 증폭기(TIA)로서 구성되는
    증폭기 회로를 포함하는 디바이스.
  16. 제 15 항에 있어서,
    상기 적어도 하나의 증폭기 회로는, 상기 차동 쌍 트랜지스터들의 드레인들과 상기 캐스코드 트랜지스터들의 소스들에 의해 공유되는 노드들에 동작가능하게 결합되는 추가의 커패시턴스를 더 포함하는
    증폭기 회로를 포함하는 디바이스.
  17. 제 11 항에 있어서,
    적어도 하나의 증폭기 회로는, 상기 차동 쌍 트랜지스터들의 드레인들과 상기 캐스코드 트랜지스터들의 소스들에 의해 공유되는 노드들에 동작가능하게 결합되는 추가의 커패시턴스를 더 포함하는
    증폭기 회로를 포함하는 디바이스.
  18. 제 11 항에 있어서,
    적어도 하나의 증폭기 회로는 독립실행 전압 증폭기로서 구성되는
    증폭기 회로를 포함하는 디바이스.
  19. 제 1 항에 있어서,
    상기 제 1 소스 폴로워의 게이트는 상기 제 1 캐스코드 트랜지스터의 게이트에 동작가능하게 결합되고, 상기 제 2 소스 폴로워의 게이트는 상기 제 2 캐스코드 트랜지스터의 게이트에 동작가능하게 결합되는
    증폭기 회로.
  20. 제 9 항에 있어서,
    상기 제 1 캐스코드와 상기 제 1 소스 폴로워 트랜지스터를 동작가능하게 결합시키는 단계는, 상기 제 1 소스 폴로워의 게이트를 상기 제 1 캐스코드 트랜지스터의 게이트에 동작가능하게 결합시키는 단계를 포함하고,
    상기 제 2 캐스코드와 상기 제 2 소스 폴로워 트랜지스터를 동작가능하게 결합시키는 단계는, 상기 제 2 소스 폴로워의 게이트를 상기 제 2 캐스코드 트랜지스터의 게이트에 동작가능하게 결합시키는 단계를 포함하는
    증폭기 회로 구성 방법.
  21. 제 11 항에 있어서,
    상기 제 1 소스 폴로워의 게이트는 상기 제 1 캐스코드 트랜지스터의 게이트에 동작가능하게 결합되고, 상기 제 2 소스 폴로워의 게이트는 상기 제 2 캐스코드 트랜지스터의 게이트에 동작가능하게 결합되는
    증폭기 회로를 포함하는 디바이스.
KR1020087028983A 2006-06-27 2007-06-26 증폭기 회로, 증폭기 회로 구성 방법 및 증폭기 회로를 포함하는 디바이스 KR101019854B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/477,097 US7408409B2 (en) 2006-06-27 2006-06-27 Amplifier circuit with cross-coupled cascode transistors
US11/477,097 2006-06-27

Publications (2)

Publication Number Publication Date
KR20090005223A KR20090005223A (ko) 2009-01-12
KR101019854B1 true KR101019854B1 (ko) 2011-03-04

Family

ID=38845973

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087028983A KR101019854B1 (ko) 2006-06-27 2007-06-26 증폭기 회로, 증폭기 회로 구성 방법 및 증폭기 회로를 포함하는 디바이스

Country Status (7)

Country Link
US (1) US7408409B2 (ko)
KR (1) KR101019854B1 (ko)
CN (1) CN101454970B (ko)
DE (1) DE112007001528B4 (ko)
GB (1) GB2450302B (ko)
TW (1) TWI344266B (ko)
WO (1) WO2008002901A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9679509B2 (en) 2014-05-01 2017-06-13 Samsung Display Co., Ltd. Positive feedback enhanced switching equalizer with output pole tuning

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7911276B1 (en) * 2009-10-29 2011-03-22 Stmicroelectronics Design And Application Gmbh Transconductor circuit
US7969246B1 (en) * 2010-03-12 2011-06-28 Samsung Electro-Mechanics Company Systems and methods for positive and negative feedback of cascode transistors for a power amplifier
JP6237038B2 (ja) * 2013-09-20 2017-11-29 富士通株式会社 カスコードトランジスタ及びカスコードトランジスタの制御方法
US9692368B2 (en) 2014-09-09 2017-06-27 Qualcomm Incorporated Dual-band low noise amplifier
CN104539373A (zh) * 2014-12-30 2015-04-22 天津大学 交叉耦合结构的高速cmos单片集成光接收机前端电路
US9735989B1 (en) * 2016-06-23 2017-08-15 Oracle International Corporation Continuous time linear equalizer that uses cross-coupled cascodes and inductive peaking
US10284145B2 (en) 2016-11-03 2019-05-07 Board Of Regents, The University Of Texas System Variable gain amplifier utilizing positive feedback and time-domain calibration
US10447218B1 (en) * 2018-07-16 2019-10-15 Realtek Semiconductor Corp. Hybrid differential amplifier and method thereof
CN109660213A (zh) * 2018-12-19 2019-04-19 上海秦芯信息科技有限公司 一种应用于5g毫米波基站的功率放大器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4605906A (en) 1985-01-28 1986-08-12 Gould Instruments, Ltd. Differential pair amplifier enhancement circuit
US5493254A (en) * 1994-03-31 1996-02-20 National Semiconductor Corporation Amplifier including circuit for reducing input capacitance
US6144244A (en) 1999-01-29 2000-11-07 Analog Devices, Inc. Logarithmic amplifier with self-compensating gain for frequency range extension
US20050030095A1 (en) * 2003-04-08 2005-02-10 Zhong-Ding Liu Differential amplifier and comparator using the same

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5272395A (en) * 1991-04-05 1993-12-21 Analog Devices, Inc. CMOS strobed comparator
JPH0548362A (ja) * 1991-08-13 1993-02-26 Matsushita Electric Ind Co Ltd リミツタ用増幅器
US5345346A (en) * 1993-03-30 1994-09-06 Vtc Inc. Positive feedback low input capacitance differential amplifier
JP3251759B2 (ja) * 1994-02-24 2002-01-28 株式会社東芝 可変利得増幅回路
EP0772295B1 (en) * 1995-11-01 2001-06-27 Mitel Semiconductor Limited Active filter stack
JP2002198749A (ja) * 2000-10-11 2002-07-12 Vitesse Semiconductor Corp 信号損失回路、光電子受信器、信号損失の信号を生成する装置およびその方法
US6593810B2 (en) * 2001-03-16 2003-07-15 Intel Corporation 2.5 Gigabits-per-second transimpedance amplifier
US6784734B2 (en) * 2002-06-05 2004-08-31 Texas Instruments Incorporated All digital transistor high gain operational amplifier using positive feedback technique
JP2004055099A (ja) 2002-07-24 2004-02-19 Renesas Technology Corp 差動増幅回路およびそれを用いた半導体記憶装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4605906A (en) 1985-01-28 1986-08-12 Gould Instruments, Ltd. Differential pair amplifier enhancement circuit
US5493254A (en) * 1994-03-31 1996-02-20 National Semiconductor Corporation Amplifier including circuit for reducing input capacitance
US6144244A (en) 1999-01-29 2000-11-07 Analog Devices, Inc. Logarithmic amplifier with self-compensating gain for frequency range extension
US20050030095A1 (en) * 2003-04-08 2005-02-10 Zhong-Ding Liu Differential amplifier and comparator using the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9679509B2 (en) 2014-05-01 2017-06-13 Samsung Display Co., Ltd. Positive feedback enhanced switching equalizer with output pole tuning

Also Published As

Publication number Publication date
GB2450302A (en) 2008-12-17
DE112007001528B4 (de) 2018-10-11
US20070296497A1 (en) 2007-12-27
GB0819772D0 (en) 2008-12-03
CN101454970B (zh) 2011-11-23
US7408409B2 (en) 2008-08-05
TW200828790A (en) 2008-07-01
GB2450302B (en) 2011-02-16
KR20090005223A (ko) 2009-01-12
TWI344266B (en) 2011-06-21
CN101454970A (zh) 2009-06-10
DE112007001528T5 (de) 2010-09-16
WO2008002901A1 (en) 2008-01-03

Similar Documents

Publication Publication Date Title
KR101019854B1 (ko) 증폭기 회로, 증폭기 회로 구성 방법 및 증폭기 회로를 포함하는 디바이스
Huang et al. A 10-Gb/s inductorless CMOS limiting amplifier with third-order interleaving active feedback
US9407218B2 (en) Multi-stage transimpedance amplifier and a method of using the same
KR101950449B1 (ko) 대역폭이 향상된 트랜스임피던스 전치 증폭기
CN107147448A (zh) 一种高灵敏度的宽带光接收机前端电路
Atef et al. 10Gb/s inverter based cascode transimpedance amplifier in 40nm CMOS technology
KR102472760B1 (ko) 광 수신기
KR101101628B1 (ko) 캐스코드 트랜지스터 및 피드백을 갖는 전력 증폭 시스템 및 이에 적용되는 피드백 방법
Chou et al. A 40 Gbps optical receiver analog front-end in 65 nm CMOS
JP6107103B2 (ja) 増幅器および光受信器
KR101694075B1 (ko) 차동 전달 임피던스 증폭기
CN107171646A (zh) 一种应用于高速光接收机的跨阻放大器及设计方法
US20130278338A1 (en) Trans-impedance amplifier for high speed optical-electrical interfaces
US6545538B1 (en) Rail-to-rail class AB output stage for operational amplifier with wide supply range
CN108988799B (zh) 用于低电压工作的宽带有源反馈型跨阻放大器
US7227416B2 (en) Current mirror with low static current and transconductance amplifier thereof
Paramesh et al. Analysis of the bridged T-coil circuit using the extra-element theorem
US8981853B2 (en) Trans-impedance amplifier for high speed optical-electrical interfaces
CN101834575B (zh) 运算放大器
Escid et al. Bandwidth enhancement for 0.18 µm CMOS transimpedance amplifier circuit
Khaki et al. An ultra-low-power TIA plus limiting amplifier in 90nm CMOS technology for 2.5 Gb/s optical receiver
Mizuno et al. Bandwidth enhancement technique for TIA using flipped voltage follower
Goswami et al. BW extension in shunt feedback transimpedance amplifiers using negative miller capacitance
Hammoudi et al. High bandwidth 0.35 μm CMOS transimpedance amplifier
Hammoudi et al. 2.75 GHz low noise 0.35 µm CMOS transimpedance amplifier

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140203

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150130

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160127

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170201

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180201

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190129

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20200129

Year of fee payment: 10