KR101013787B1 - 비휘발성 반도체 메모리 소자 및 그 제조방법 - Google Patents
비휘발성 반도체 메모리 소자 및 그 제조방법 Download PDFInfo
- Publication number
- KR101013787B1 KR101013787B1 KR1020080079567A KR20080079567A KR101013787B1 KR 101013787 B1 KR101013787 B1 KR 101013787B1 KR 1020080079567 A KR1020080079567 A KR 1020080079567A KR 20080079567 A KR20080079567 A KR 20080079567A KR 101013787 B1 KR101013787 B1 KR 101013787B1
- Authority
- KR
- South Korea
- Prior art keywords
- oxide
- floating body
- memory device
- semiconductor memory
- silicon
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 121
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 52
- 239000000758 substrate Substances 0.000 claims abstract description 66
- 229910052751 metal Inorganic materials 0.000 claims abstract description 45
- 239000002184 metal Substances 0.000 claims abstract description 45
- 239000000463 material Substances 0.000 claims abstract description 44
- 230000008859 change Effects 0.000 claims abstract description 40
- 238000000034 method Methods 0.000 claims description 78
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 57
- 229910052710 silicon Inorganic materials 0.000 claims description 41
- 239000010703 silicon Substances 0.000 claims description 41
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 40
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims description 40
- 239000010949 copper Substances 0.000 claims description 38
- 239000010936 titanium Substances 0.000 claims description 38
- -1 polyethylene terephthalate Polymers 0.000 claims description 37
- GNTDGMZSJNCJKK-UHFFFAOYSA-N divanadium pentaoxide Chemical compound O=[V](=O)O[V](=O)=O GNTDGMZSJNCJKK-UHFFFAOYSA-N 0.000 claims description 30
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 27
- 239000004696 Poly ether ether ketone Substances 0.000 claims description 20
- 239000004642 Polyimide Substances 0.000 claims description 20
- 229920003229 poly(methyl methacrylate) Polymers 0.000 claims description 20
- 229920002530 polyetherether ketone Polymers 0.000 claims description 20
- 229920000139 polyethylene terephthalate Polymers 0.000 claims description 20
- 239000005020 polyethylene terephthalate Substances 0.000 claims description 20
- 229920001721 polyimide Polymers 0.000 claims description 20
- 239000004926 polymethyl methacrylate Substances 0.000 claims description 20
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 19
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 19
- 229910052782 aluminium Inorganic materials 0.000 claims description 19
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 19
- 229910017052 cobalt Inorganic materials 0.000 claims description 19
- 239000010941 cobalt Substances 0.000 claims description 19
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims description 19
- 229910052802 copper Inorganic materials 0.000 claims description 19
- 229910052735 hafnium Inorganic materials 0.000 claims description 19
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 claims description 19
- 229910052759 nickel Inorganic materials 0.000 claims description 19
- VSZWPYCFIRKVQL-UHFFFAOYSA-N selanylidenegallium;selenium Chemical compound [Se].[Se]=[Ga].[Se]=[Ga] VSZWPYCFIRKVQL-UHFFFAOYSA-N 0.000 claims description 19
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 19
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 19
- JBQYATWDVHIOAR-UHFFFAOYSA-N tellanylidenegermanium Chemical compound [Te]=[Ge] JBQYATWDVHIOAR-UHFFFAOYSA-N 0.000 claims description 19
- 229910052719 titanium Inorganic materials 0.000 claims description 19
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 19
- 229910052721 tungsten Inorganic materials 0.000 claims description 19
- 239000010937 tungsten Substances 0.000 claims description 19
- 229910052691 Erbium Inorganic materials 0.000 claims description 11
- UYAHIZSMUZPPFV-UHFFFAOYSA-N erbium Chemical compound [Er] UYAHIZSMUZPPFV-UHFFFAOYSA-N 0.000 claims description 11
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims description 10
- 229920012266 Poly(ether sulfone) PES Polymers 0.000 claims description 10
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 10
- 229910010413 TiO 2 Inorganic materials 0.000 claims description 10
- 239000004417 polycarbonate Substances 0.000 claims description 10
- 229920000515 polycarbonate Polymers 0.000 claims description 10
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 10
- 239000007787 solid Substances 0.000 claims description 10
- 229920003023 plastic Polymers 0.000 claims description 9
- 239000004033 plastic Substances 0.000 claims description 9
- 229910052697 platinum Inorganic materials 0.000 claims description 9
- LEONUFNNVUYDNQ-UHFFFAOYSA-N vanadium atom Chemical compound [V] LEONUFNNVUYDNQ-UHFFFAOYSA-N 0.000 claims description 9
- 239000004698 Polyethylene Substances 0.000 claims description 8
- 229920000573 polyethylene Polymers 0.000 claims description 8
- 238000000231 atomic layer deposition Methods 0.000 claims description 7
- 238000005229 chemical vapour deposition Methods 0.000 claims description 7
- 238000004544 sputter deposition Methods 0.000 claims description 7
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 4
- 239000001301 oxygen Substances 0.000 claims description 4
- 229910052760 oxygen Inorganic materials 0.000 claims description 4
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 claims description 3
- 229910001882 dioxygen Inorganic materials 0.000 claims description 3
- 230000008018 melting Effects 0.000 claims description 2
- 238000002844 melting Methods 0.000 claims description 2
- 229910052720 vanadium Inorganic materials 0.000 claims 2
- 229920001230 polyarylate Polymers 0.000 description 12
- 230000008569 process Effects 0.000 description 11
- 238000010586 diagram Methods 0.000 description 7
- 230000010354 integration Effects 0.000 description 7
- 238000009413 insulation Methods 0.000 description 6
- 229910044991 metal oxide Inorganic materials 0.000 description 6
- 150000004706 metal oxides Chemical class 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 210000000746 body region Anatomy 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 239000011112 polyethylene naphthalate Substances 0.000 description 2
- 238000013500 data storage Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 150000001247 metal acetylides Chemical class 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/20—DRAM devices comprising floating-body transistors, e.g. floating-body cells
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Ceramic Engineering (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 비휘발성 반도체 메모리 소자 및 그 제조방법에 관한 것이다.
본 발명에 따른 비휘발성 반도체 메모리 소자는, 기판, 기판 상에 형성된 금속층, 금속층 상에 형성되고, 전기적 신호에 따라 저항값이 변화되는 저항변화물질을 포함하는 산화층, 산화층 상에 형성된 부유바디셀, 산화층 상이고, 또한 부유바디셀 양측에 형성된 소오스 전극 및 드레인 전극, 부유바디셀 상에 순차적으로 형성된 게이트 절연층 및 게이트 전극을 포함한다.
본 발명에 따른 비휘발성 반도체 메모리 소자는 전원 공급 시 고속 동작이 가능하며, 전원 공급이 중단되더라도 저항변화물질을 이용하여 데이터를 저장하고 지속적으로 유지 할 수 있다.
디램, 커패시터리스 디램(Capacitorless DRAM), 저항변화메모리 Resistance Random Access Memory, RRAM), 비휘발성 메모리
Description
본 발명은 비휘발성 반도체 메모리 소자 및 그 제조방법에 관한 것이다.
반도체 메모리 소자는 단위 면적당 메모리 셀의 수, 즉 집적도가 높으며, 동작속도가 빠르고, 저전력에서의 구동이 가능한 것이 바람직하므로, 이에 관한 많은 연구가 진행되어 왔으며, 다양한 종류의 메모리 소자들이 개발되고 있다.
메모리 소자들 가운데 대표적인 예로는 디램(Dynamic Random Access Memory, DRAM) 소자가 있다. 일반적으로, 디램(DRAM)은 단위 셀이 하나의 트랜지스터와 하나의 커패시터로 구성된다. 디램은 집적도가 높고, 동작속도가 빠른 이점을 갖고 있다. 그러나, 전원이 꺼진 후에는 저장된 데이터가 모두 소실되는 단점이 있다. 또한, 고집적화를 위한 디램 소자의 스케일다운 시, 커패시터 제조 공정이 복잡하여 소자의 집적도가 증가함에 따라 공정상의 문제를 야기한다. 또한, 다른 소자들과 함께 임베디드 칩을 형성하는 데에도 커패시터 제조 공정이 걸림돌로 작용하고 있다.
이에 따라, 디램 소자의 집적도 향상을 위한 다양한 형태를 갖는 소자들이 연구되고 있다. 이러한 메모리 소자들 가운데 하나인 커패시터리스 디램(Capacitorless DRAM)을 예로 들 수 있다. 커패시터리스 디램은 일반적인 디램 소자의 복잡한 공정을 야기 시키는 커패시터 없이, 부유바디(floating body)에 정공(electron hole)을 축적하여 비트 단위의 데이터를 구분함으로써, 동작하는 반도체 메모리 소자이다.
커패시터리스 디램의 동작을 간략히 설명하면, 먼저, 절연층 매몰 실리콘(Silicon-On-Insulator, SOI)기판 상에 형성된 트랜지스터의 게이트 및 드레인에 전압이 인가되는 경우, 충돌 이온화(impact ionization) 현상을 통해 드레인과 인접한 채널영역에서 초과 정공(excess electron hole)들이 생성된다. 생성된 초과 정공들은 부유바디 아래에 형성된 절연층에 의해 외부로 빠져나가지 못하고, 전위가 가장 낮은 부유바디 영역 안에 모이게 된다. 이에 따라, 커패시터리스 디램은 부유바디 영역에 모인 정공의 유무에 따라 트랜지스터의 문턱전압 및 전류레벨의 차이를 보이게 되는데, 이러한 문턱전압 및 전류레벨의 차이를 통해 '0' 또는 '1'과 같은 비트 단위의 데이터를 구분함으로써 동작하게 된다. 그러나, 바디 내의 정공은 전원 공급이 중단되고 시간이 흐름에 따라 재결합(recombination) 등에 의해 사라지게 된다. 이에 따라, 종래의 커패시터리스 디램은 전원 공급이 중단된 이후, 저장된 데이터가 유지되지 못하고 소실되는 문제점을 갖게 된다.
한편, 디램 소자와 달리, 전원이 꺼진 후에도 저장된 데이터가 보존 될 수 있는 비휘발성 메모리 소자의 대표적인 예로는 플래시 메모리(flash memory)가 있다. 플래시 메모리는 휘발성 메모리 소자인 디램 소자와 달리 데이터 보존에 있어서 비휘발성을 갖고 있다. 그러나, 디램 소자에 비해 동작 전압이 높고, 동작 속도가 느린 단점이 있다. 또한, 플래시 메모리 소자의 제조에 있어서는 고집적화에 따른 스케일 다운의 물리적 한계에 부딪히고 있는 실정이다. 현재 많은 연구가 진행되고 있는 비휘발성 메모리 소자들 중 저항변화메모리(Resistance Random Access Memory, RRAM)은 주로 저항변화물질이 전압에 따라 저항값이 달라지는 특성을 이용한 메모리 소자로 디램처럼 트랜지스터가 필요 없이 메모리 동작을 할 수 있기 때문에 집적도 면에서 매우 유리하며 구조가 간단하여 공정이 매우 단순하다는 장점이 있다.
따라서, 상기와 같은 문제점을 해결하기 위하여, 본 발명은 커패시터리스 디램과 저항변화 메모리가 융합된 소자를 통하여, 전원 공급시에는 고속 동작이 가능하고, 전원 공급이 중단되더라도 저장된 데이터를 유지할 수 있는 비휘발성 반도체 메모리 소자를 제공하는 것을 기술적 과제로 한다.
또한, 디램 및 비휘발성 반도체 메모리 소자로서의 기능을 선택적으로 행할 수 있는 비휘발성 반도체 메모리 소자 및 제조방법을 제공하는 것을 기술적 과제로 한다.
청구항 1에 관한 발명인 비휘발성 반도체 메모리 소자는, 기판, 기판 상에 형성된 금속층, 금속층 상에 형성되고, 전기적 신호에 따라 저항값이 변화되는 저항변화물질을 포함하는 산화층, 산화층 상에 형성된 부유바디셀, 산화층 상이고, 또한 부유바디셀 양측에 형성된 소오스 전극 및 드레인 전극, 부유바디셀 상에 순차적으로 형성된 게이트 절연층 및 게이트 전극을 포함한다.
청구항 2에 관한 발명인 비휘발성 반도체 메모리 소자는, 청구항 1에 관한 발명인 비휘발성 반도체 메모리 소자에 있어서, 기판은 실리콘, 실리콘 게르마늄, 인장 실리콘, 인장 실리콘 게르마늄 및 실리콘 카바이드 중 어느 하나를 포함하는 고체 기판 또는 폴리메틸메타크릴레이트(PMMA), 폴리카보네이트(PC), 폴리에테르술 폰(PES), 폴리아릴레이트(PAR), 폴리이미드(PI), 폴리에틸렌테레프탈레이트(PET), 폴리에틸렌 나프텔레이트(PEN), 폴리에테르에테르케톤(PEEK) 중 어느 하나를 포함하는 플라스틱 기판 중 어느 하나이다.
청구항 3에 관한 발명인 비휘발성 반도체 메모리 소자는, 청구항 1에 관한 발명인 비휘발성 반도체 메모리 소자에 있어서, 금속층은 알루미늄(Al), 구리(Cu), 니켈(Ni), 티탄(Ti), 하프늄(Hf), 지르코늄(Zr), 아연(Zn), 텅스텐(W), 코발트(Co), 바나듐(V), 에르븀(Er), 백금(Pt) 중 하나를 포함한다.
청구항 4에 관한 발명인 비휘발성 반도체 메모리 소자는, 청구항 1에 관한 발명인 비휘발성 반도체 메모리 소자에 있어서, 저항변화물질은 알루미늄(Al) 산화물, 구리(Cu) 산화물, 니켈(Ni) 산화물, 티탄(Ti) 산화물, 하프늄(Hf) 산화물, 지르코늄(Zr) 산화물, 아연(Zn) 산화물, 텅스텐(W) 산화물, 코발트(Co) 산화물 및 바나듐(V) 산화물 중 하나 이상을 포함한다.
청구항 5에 관한 발명인 비휘발성 반도체 메모리 소자는, 청구항 1에 관한 발명인 비휘발성 반도체 메모리 소자에 있어서, 부유바디셀은 실리콘, 실리콘 게르마늄, 인장 실리콘, 인장 실리콘 게르마늄 및 실리콘 카바이드 중 적어도 하나 이상을 포함한다.
청구항 6에 관한 발명인 비휘발성 반도체 메모리 소자는, 청구항 1 또는 5에 관한 발명인 비휘발성 반도체 메모리 소자에 있어서, 부유 바디셀의 두께는, 부유 바디셀에서 형성되는 공핍영역의 최대폭보다 두껍게 형성되고, 공핍영역의 최대폭은 기판의 표면에 대하여 수직방향의 공핍영역의 길이이다.
청구항 7에 관한 발명인 비휘발성 반도체 메모리 소자는, 청구항 1에 관한 발명인 비휘발성 반도체 메모리 소자에 있어서, 게이트 절연층은 SiO2, SiON, Si3N4, HfO2, ZrO2, TiO2, Ta2O5, Al2O3 중 적어도 어느 하나 이상을 포함한다.
청구항 8에 관한 발명인 비휘발성 반도체 메모리 소자의 제조방법은, 기판상에 금속층을 형성하는 단계, 금속층 상에 형성되고, 전기적 신호에 따라 저항값이 변화되는 저항변화물질을 포함하는 산화층을 형성하는 단계, 산화층 상에 부유바디셀을 형성하는 단계, 산화층 상이고, 또한 부유바디셀 양측에 소오스 전극 및 드레인 전극을 형성하는 단계, 부유바디셀 상에 순차적으로 게이트 절연층 및 게이트 전극을 형성하는 단계를 포함한다.
청구항 9에 관한 발명인 비휘발성 반도체 메모리 소자의 제조방법은, 청구항 8에 관한 발명인 비휘발성 반도체 메모리 소자의 제조방법에 있어서, 기판은 실리콘, 실리콘 게르마늄, 인장 실리콘, 인장 실리콘 게르마늄 및 실리콘 카바이드 중 어느 하나를 포함하는 고체 기판 또는 폴리메틸메타크릴레이트(PMMA), 폴리카보네이트(PC), 폴리에테르술폰(PES), 폴리아릴레이트(PAR), 폴리이미드(PI), 폴리에틸렌테레프탈레이트(PET), 폴리에틸렌 나프텔레이트(PEN), 폴리에테르에테르케톤(PEEK) 중 어느 하나를 포함하는 플라스틱 기판 중 어느 하나이다.
청구항 10에 관한 발명인 비휘발성 반도체 메모리 소자의 제조방법은, 청구항 8에 관한 발명인 비휘발성 반도체 메모리 소자의 제조방법에 있어서, 금속층은 알루미늄(Al), 구리(Cu), 니켈(Ni), 티탄(Ti), 하프늄(Hf), 지르코늄(Zr), 아연(Zn), 텅스텐(W), 코발트(Co), 바나듐(V), 에르븀(Er), 백금(Pt) 중 하나를 포함 한다.
청구항 11에 관한 발명인 비휘발성 반도체 메모리 소자의 제조방법은, 청구항 8에 관한 발명인 비휘발성 반도체 메모리 소자의 제조방법에 있어서, 산화층을 형성하는 단계는 화학기상성장법(Chemical Vapor Deposition), 스퍼터링(sputtering) 또는 원자층증착(Atomic Layer Deposition) 방법 중 어느 하나를 이용한다.
청구항 12에 관한 발명인 비휘발성 반도체 메모리 소자의 제조방법은, 청구항 8에 관한 발명인 비휘발성 반도체 메모리 소자의 제조방법에 있어서, 산화층을 형성하는 단계는 산소 플라즈마(O2 plasma)를 이용하여 금속층을 산화한다.
청구항 13에 관한 발명인 비휘발성 반도체 메모리 소자의 제조방법은, 청구항 8에 관한 발명인 비휘발성 반도체 메모리 소자의 제조방법에 있어서, 산화층을 형성하는 단계는 소정의 고온에서 산소 가스를 유입하여 금속층을 산화한다.
청구항 14에 관한 발명인 비휘발성 반도체 메모리 소자의 제조방법은, 청구항 8에 관한 발명인 비휘발성 반도체 메모리 소자의 제조방법에 있어서, 저항변화물질은 알루미늄(Al) 산화물, 구리(Cu) 산화물, 니켈(Ni) 산화물, 티탄(Ti) 산화물, 하프늄(Hf) 산화물, 지르코늄(Zr) 산화물, 아연(Zn) 산화물, 텅스텐(W) 산화물, 코발트(Co) 산화물 및 바나듐(V) 산화물 중 하나 이상을 포함한다.
청구항 15에 관한 발명인 비휘발성 반도체 메모리 소자의 제조방법은, 청구항 8에 관한 발명인 비휘발성 반도체 메모리 소자의 제조방법에 있어서, 부유바디 셀은 실리콘, 실리콘 게르마늄, 인장 실리콘, 인장 실리콘 게르마늄 및 실리콘 카바이드 중 적어도 하나 이상을 포함한다.
청구항 16에 관한 발명인 비휘발성 반도체 메모리 소자의 제조방법은, 청구항 8 또는 15에 관한 발명인 비휘발성 반도체 메모리 소자의 제조방법에 있어서, 부유 바디셀의 두께는, 부유 바디셀에서 형성되는 공핍영역의 최대폭보다 두껍게 형성되고, 공핍영역의 최대폭은 기판의 표면에 대하여 수직방향의 공핍영역의 길이이다.
청구항 17에 관한 발명인 비휘발성 반도체 메모리 소자의 제조방법은, 청구항 8에 관한 발명인 비휘발성 반도체 메모리 소자의 제조방법에 있어서, 게이트 절연층은 SiO2, SiON, Si3N4, HfO2, ZrO2, TiO2, Ta2O5, Al2O3 중 적어도 어느 하나 이상을 포함한다.
청구항 18에 관한 발명인 비휘발성 반도체 메모리 소자는, 기판, 기판 상의 소정영역에 형성된 게이트 전극, 기판의 표면 및 게이트 전극 상에 형성된 게이트 절연층, 게이트 절연층 상에 형성된 부유바디셀, 게이트 절연층 상이고, 또한 부유바디셀 양측에 형성된 소오스 전극 및 드레인 전극, 부유바디셀 상에 형성되고, 부유바디셀 및 부유바디셀과 인접하는 소오스 전극 및 드레인 전극의 일부를 덮도록 형성되며, 전기적 신호에 따라 저항값이 변화되는 저항변화물질을 포함하는 산화층, 산화층상에 형성된 금속층을 포함한다.
청구항 19에 관한 발명인 비휘발성 반도체 메모리 소자는, 청구항 18에 관한 발명인 비휘발성 반도체 메모리 소자에 있어서, 기판은 실리콘, 실리콘 게르마늄, 인장 실리콘, 인장 실리콘 게르마늄 및 실리콘 카바이드 중 어느 하나를 포함하는 고체 기판 또는 폴리메틸메타크릴레이트(PMMA), 폴리카보네이트(PC), 폴리에테르술폰(PES), 폴리아릴레이트(PAR), 폴리이미드(PI), 폴리에틸렌테레프탈레이트(PET), 폴리에틸렌 나프텔레이트(PEN), 폴리에테르에테르케톤(PEEK) 중 어느 하나를 포함하는 플라스틱 기판 중 어느 하나이다.
청구항 20에 관한 발명인 비휘발성 반도체 메모리 소자는, 청구항 18에 관한 발명인 비휘발성 반도체 메모리 소자에 있어서, 게이트 절연층은 SiO2, SiON, Si3N4, HfO2, ZrO2, TiO2, Ta2O5, Al2O3 중 적어도 어느 하나 이상을 포함한다.
청구항 21에 관한 발명인 비휘발성 반도체 메모리 소자는, 청구항 18에 관한 발명인 비휘발성 반도체 메모리 소자에 있어서, 부유바디셀은 실리콘, 실리콘 게르마늄, 인장 실리콘, 인장 실리콘 게르마늄 및 실리콘 카바이드 중 적어도 하나 이상을 포함한다.
청구항 22에 관한 발명인 비휘발성 반도체 메모리 소자는, 청구항 18 또는 21에 관한 발명인 비휘발성 반도체 메모리 소자에 있어서, 부유 바디셀의 두께는, 부유 바디셀에서 형성되는 공핍영역의 최대폭보다 두껍게 형성되고, 공핍영역의 최대폭은 기판의 표면에 대하여 수직방향의 공핍영역의 길이이다.
청구항 23에 관한 발명인 비휘발성 반도체 메모리 소자는, 청구항 18에 관한 발명인 비휘발성 반도체 메모리 소자에 있어서, 저항변화물질은 알루미늄(Al) 산화 물, 구리(Cu) 산화물, 니켈(Ni) 산화물, 티탄(Ti) 산화물, 하프늄(Hf) 산화물, 지르코늄(Zr) 산화물, 아연(Zn) 산화물, 텅스텐(W) 산화물, 코발트(Co) 산화물 및 바나듐(V) 산화물 중 하나 이상을 포함한다.
청구항 24에 관한 발명인 비휘발성 반도체 메모리 소자는, 청구항 18에 관한 발명인 비휘발성 반도체 메모리 소자에 있어서, 금속층은 알루미늄(Al), 구리(Cu), 니켈(Ni), 티탄(Ti), 하프늄(Hf), 지르코늄(Zr), 아연(Zn), 텅스텐(W), 코발트(Co), 바나듐(V), 에르븀(Er), 백금(Pt) 중 하나를 포함한다.
청구항 25에 관한 발명인 비휘발성 반도체 메모리 소자의 제조방법은, 기판상의 소정영역에 게이트 전극을 형성하는 단계, 기판의 표면 및 게이트 전극 상에 게이트 절연층을 형성하는 단계, 게이트 절연층 상에 부유바디셀을 형성하는 단계, 게이트 절연층 상이고, 또한 부유바디셀 양측에 소오스 전극 및 드레인 전극을 형성하는 단계, 부유바디셀 상에 형성되고, 부유바디셀 및 부유바디셀과 인접하는 소오스 전극 및 드레인 전극의 일부를 덮도록 형성되며, 전기적 신호에 따라 저항값이 변화되는 저항변화물질을 포함하는 산화층을 형성하는 단계, 산화층 상에 금속층을 형성하는 단계를 포함한다.
청구항 26에 관한 발명인 비휘발성 반도체 메모리 소자의 제조방법은, 하는, 청구항 25에 관한 발명인 비휘발성 반도체 메모리 소자의 제조방법에 있어서, 기판은 실리콘, 실리콘 게르마늄, 인장 실리콘, 인장 실리콘 게르마늄 및 실리콘 카바이드 중 어느 하나를 포함하는 고체 기판 또는 폴리메틸메타크릴레이트(PMMA), 폴리카보네이트(PC), 폴리에테르술폰(PES), 폴리아릴레이트(PAR), 폴리이미드(PI), 폴리에틸렌테레프탈레이트(PET), 폴리에틸렌 나프텔레이트(PEN), 폴리에테르에테르케톤(PEEK) 중 어느 하나를 포함하는 플라스틱 기판 중 어느 하나이다.
청구항 27에 관한 발명인 비휘발성 반도체 메모리 소자의 제조방법은, 하는, 청구항 25에 관한 발명인 비휘발성 반도체 메모리 소자의 제조방법에 있어서, 게이트 절연층은 SiO2, SiON, Si3N4, HfO2, ZrO2, TiO2, Ta2O5, Al2O3 중 적어도 어느 하나 이상을 포함한다.
청구항 28에 관한 발명인 비휘발성 반도체 메모리 소자의 제조방법은, 하는, 청구항 25에 관한 발명인 비휘발성 반도체 메모리 소자의 제조방법에 있어서, 부유바디셀은 실리콘, 실리콘 게르마늄, 인장 실리콘, 인장 실리콘 게르마늄 및 실리콘 카바이드 중 적어도 하나 이상을 포함한다.
청구항 29에 관한 발명인 비휘발성 반도체 메모리 소자의 제조방법은, 하는, 청구항 25 또는 28에 관한 발명인 비휘발성 반도체 메모리 소자의 제조방법에 있어서, 부유 바디셀의 두께는, 부유 바디셀에서 형성되는 공핍영역의 최대폭보다 두껍게 형성되고, 공핍영역의 최대폭은 기판의 표면에 대하여 수직방향의 공핍영역의 길이이다.
청구항 30에 관한 발명인 비휘발성 반도체 메모리 소자의 제조방법은, 하는, 청구항 25에 관한 발명인 비휘발성 반도체 메모리 소자의 제조방법에 있어서, 저항변화물질은 알루미늄(Al) 산화물, 구리(Cu) 산화물, 니켈(Ni) 산화물, 티탄(Ti) 산화물, 하프늄(Hf) 산화물, 지르코늄(Zr) 산화물, 아연(Zn) 산화물, 텅스텐(W) 산화 물, 코발트(Co) 산화물 및 바나듐(V) 산화물 중 하나 이상을 포함한다.
청구항 31에 관한 발명인 비휘발성 반도체 메모리 소자의 제조방법은, 하는, 청구항 25에 관한 발명인 비휘발성 반도체 메모리 소자의 제조방법에 있어서, 금속층은 알루미늄(Al), 구리(Cu), 니켈(Ni), 티탄(Ti), 하프늄(Hf), 지르코늄(Zr), 아연(Zn), 텅스텐(W), 코발트(Co), 바나듐(V), 에르븀(Er), 백금(Pt) 중 하나를 포함한다.
청구항 32에 관한 발명인 비휘발성 반도체 메모리 소자의 제조방법은, 청구항 25에 관한 발명인 비휘발성 반도체 메모리 소자의 제조방법에 있어서, 산화층을 형성하는 단계는 화학기상성장법(Chemical Vapor Deposition), 스퍼터링(sputtering) 또는 원자층증착(Atomic Layer Deposition) 방법 중 어느 하나를 이용한다.
상기한 바와 같이, 본 발명에 따른 비휘발성 메모리 소자에 의하면, 커패시터리스 디램과 저항변화 메모리가 융합된 소자를 통하여, 전원 공급시에는 고속 동작이 가능하고, 전원 공급이 중단되더라도 저장된 데이터를 유지 할 수 있다.
또한, 디램 및 비휘발성 반도체 메모리 소자로서의 기능을 선택적으로 행할 수 있다.
이상과 같은 본 발명에 대한 해결하고자 하는 과제, 과제 해결 수단, 효과 외의 구체적인 사항들은 다음에 기재할 실시예 및 도면들에 포함되어 있다. 본 발 명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
이하 본 발명의 실시예에 대하여 첨부한 도면을 참조하여 상세하게 설명하기로 한다. 다만, 첨부된 도면은 본 발명의 내용을 보다 쉽게 개시하기 위하여 설명되는 것일 뿐, 본 발명의 범위가 첨부된 도면의 범위로 한정되는 것이 아님은 이 기술분야의 통상의 지식을 가진 자라면 용이하게 알 수 있을 것이다.
도 1은 본 발명의 일 실시 예에 따른 비휘발성 반도체 메모리 소자를 나타낸 도면이고, 도 2(a) 내지 도 2(e)는 본 발명의 일 실시 예에 따른 비휘발성 반도체 메모리 소자의 제조방법을 나타낸 도면이며, 도 3은 본 발명의 일 실시 예에 따른 비휘발성 반도체 메모리 소자의 부유바디셀을 설명하기 위한 도면이고, 도 4는 본 발명의 일 실시 예에 따른 비휘발성 반도체 메모리 소자가 디램 동작을 하는 경우의 그 동작을 설명하기 위한 도면이며, 도 5는 본 발명의 일 실시 예에 따른 비휘발성 반도체 메모리 소자가 비휘발성 메모리 동작을 하는 경우의 그 동작을 설명하기 위한 도면이다.
도 1은 본 발명의 일 실시 예에 따른 비휘발성 반도체 메모리 소자를 나타낸 도면이다.
도 1에 나타난 바와 같이, 본 발명의 일 실시 예에 따른 비휘발성 반도체 메 모리 소자는 기판(100), 기판(100) 상에 형성된 금속층(110), 금속층(110) 상에 형성되고, 전기적 신호에 따라 저항값이 변화되는 저항변화물질을 포함하는 산화층(115), 산화층(115) 상에 형성된 부유바디셀(120), 산화층(115) 상이고, 또한 부유바디셀(115) 양측에 형성된 소오스 전극(123) 및 드레인 전극(125), 부유바디셀(115) 상에 순차적으로 형성된 게이트 절연층(133) 및 게이트 전극(130)을 포함한다. 이하, 상술한 본 발명의 일 실시 예에 따른 비휘발성 반도체 메모리 소자를 구성하는 기판(100), 금속층(110), 산화층(115), 부유바디셀(120), 소오스전극(123) 및 드레인 전극(125), 게이트 절연층(133) 및 게이트 전극(130)에 대하여 도 2 내지 도 5에서 상세하게 설명하기로 한다.
도 2 내지 도 5는 도 1에서 도시된 비휘발성 반도체 메모리 소자를 A-A’방향으로 나타낸 단면도이다.
도 2(a)에서 나타난 바와 같이, 먼저, 기판(100) 상에는 금속층(110)을 형성한다. 기판(100)은 공정과정을 견딜 수 있는 다양한 재료의 기판도 사용 가능하다. 기판(100)은, 실리콘, 실리콘 게르마늄, 인장 실리콘, 인장 실리콘 게르마늄 및 실리콘 카바이드 중 어느 하나를 포함하는 고체 기판 또는 폴리메틸메타크릴레이트(PMMA), 폴리카보네이트(PC), 폴리에테르술폰(PES), 폴리아릴레이트(PAR), 폴리이미드(PI), 폴리에틸렌테레프탈레이트(PET), 폴리에틸렌 나프텔레이트(PEN), 폴리에테르에테르케톤(PEEK) 중 어느 하나를 포함하는 플라스틱 기판을 중 어느 하나를 포함하여 형성된 것이 바람직하다. 또한, 금속층(110)은 알루미늄(Al), 구리(Cu), 니켈(Ni), 티탄(Ti), 하프늄(Hf), 지르코늄(Zr), 아연(Zn), 텅스텐(W), 코발 트(Co), 바나듐(V), 에르븀(Er), 백금(Pt) 중 하나로 형성된 것이 바람직하다.
그런 다음, 도 2(b)에서 나타난 바와 같이, 금속층(110)상에 형성되고, 전기적 신호에 따라 저항 값이 변화되는 저항변화물질을 포함하는 산화층(115)을 형성한다. 여기서, 산화층(115)을 형성하는 방법으로는 다음과 같은 방법들이 사용될 수 있다. 첫째, 화학기상성장법(Chemical Vapor Deposition), 스퍼터링(sputtering) 또는 원자층증착(Atomic Layer Deposition) 방법 등을 이용하여 증착하는 것이다. 이때, 증착하는 산화층(115)으로는 알루미늄(Al) 산화물, 구리(Cu) 산화물, 니켈(Ni) 산화물, 티탄(Ti) 산화물, 하프늄(Hf) 산화물, 지르코늄(Zr) 산화물, 아연(Zn) 산화물, 텅스텐(W) 산화물, 코발트(Co) 산화물 에르븀(Er) 산화물 및 바나듐(V) 산화물 중 하나 이상을 포함하여 증착될 수 있다. 둘째, 산소 플라즈마(O2 plasma)를 이용해 금속층(110)을 산화시키는 방법이 있다. 적절한 조건에서 금속층(110)을 산소 플라즈마에 노출시키면, 표면에 금속 산화막이 형성되게 된다. 이때, 산화층(115) 물질은 금속층(110)의 물질에 의해 결정된다. 셋째, 소정의 고온에서 산소 가스를 유입하여 산화시키면, 금속층(100) 표면에 금속 산화막이 형성되게 된다. 이때에도 절연층(115) 물질은 금속층(110)의 물질에 의해 결정된다. 또한, 상온에서도 쉽게 산화되는 금속들을 이용할 수도 있다. 따라서, 산화는 금속층(110)이 변형을 일으키지 않는 녹는점 아래의 온도에서 진행되는 것이 바람직하다.
한편, 저항변화물질을 포함하는 산화층(115)은 대부분 금속 산화물을 저항변화물질로서 사용한다. 이때, 저항변화물질은 절연체 특성을 가지고 있을 뿐만 아니 라, 인가되는 특정 전압에 따라 물질의 저항값이 변화되는 특성을 갖는다. 즉, 저항변화물질은 금속 산화물로서 절연성을 갖고 있지만, 특정 전압이 인가되는 경우, 물질의 절연성을 잃고 저항값이 낮아지는 특성을 갖는다. 여기서, 저항변화물질은 인가되는 특정 전압이 제거되더라도, 변화된 저항값을 지속적으로 유지할 수 있다. 그리고, 다시 특정 전압이 인가되는 경우, 낮아진 저항값이 변화되어 원래의 절연성을 갖게 된다.
그런 다음, 도 2(c)에 나타난 바와 같이, 산화층(115) 상에 부유바디셀(120)을 형성한다. 부유바디셀(120)은 실리콘, 실리콘 게르마늄, 인장 실리콘, 인장 실리콘 게르마늄 및 실리콘 카바이드 중 적어도 어느 하나 이상을 포함하여 형성된 것이 바람직하다. 또한, 도 3에서 나타난 바와 같이, 부유바디셀(120)의 두께(W1)는 소자 구동 시 부유바디셀(120)에서 형성되는 공핍영역의 최대폭(W2)보다 두껍게 형성된 것이 바람직하다. 즉, 부유바디셀(120)은 공핍영역의 최대 두께 보다 두꺼운 폭을 갖는다. 여기서, 부유바디셀(120)의 두께(W1)와 공핍영역의 최대폭(W2)은 기판(100)의 표면에 대한 수직방향의 길이를 의미한다. 공핍영역의 최대 두께보다 부유바디셀(120)의 두께가 얇은 경우, 부유바디셀(120) 전체가 공핍되고, 공핍된 영역에서는 새롭게 형성되는 정공들이 바로 재결합되어 사라져 버리기 때문에, 부유바디셀(120)은 부분적 공핍영역이 형성되도록 충분한 두께를 갖는 것이 바람직하다. 이에 따라, 도 4에 나타난 바와 같이, 부유바디셀(120)은 소자 구동 시 부분 공핍되어, 산화층(115)과 인접하고, 전위차가 가장 낮은 영역에서 정공(129)을 축적 할 수 있게 된다.
또한, 산화층(115) 상이고, 부유바디셀(120) 양측에는 소오스 전극(123)과 드레인 전극(125)을 형성한다(도 2(d) 및 2(e) 참조). 부유바디셀(120)의 양측에 형성된 소오스 전극(123)과 드레인 전극(125)은 소자 동작 시 형성되는 채널의 길이만큼 이격되어 형성될 수 있다. 소오스 전극(123) 및 드레인 전극(125)은 부유바디셀(120) 양측에 확산(diffusion) 또는 이온주입(ion implantation) 공정과 후속 열처리 공정을 통해 형성될 수 있다. 즉, 확산 또는 이온주입 공정을 통하여 원하는 불순물(예를 들면, p-type으로는 Boron, Indium, n-type 으로는 Phosphohorus, Arsenic 등의 불순물을 사용)을 소오스 전극 및 드레인 전극 영역에 주입한 후, 후속적인 열처리를 통하여 불순물을 활성화시키게 되면, 원하는 n-type 또는 p-type 영역이 형성되게 된다.
그리고, 부유바디셀(120) 상에 게이트 전극(130)을 형성하고, 게이트 전극(130)과 부유바디셀(120) 사이에는 게이트 절연층(133)을 형성한다(도 2(e) 참조). 여기서, 게이트 절연층(133)은 SiO2, SiON, Si3N4, HfO2, ZrO2, TiO2, Ta2O5, Al2O3 중 적어도 어느 하나 이상을 포함하여 형성된다.
이하에서는, 본 발명의 일 실시 예에 따른 비휘발성 반도체 메모리 소자의 구동방식에 대해 설명하기로 한다.
먼저, 비휘발성 반도체 메모리 소자는 전원 공급시에는 게이트 전극(130)과 드레인 전극(125)에 구동 전압(V)이 인가된다. 이때, 도 4에서 나타난 바와 같이, 충돌 이온화 효과에 의해 드레인 전극(125) 쪽의 채널에서 초과 정공(129)들이 생성되게 된다. 생성된 초과 정공(129)들은 절연층(110)과 인접한 부유바디셀(120)의 아래 영역으로 모이게 된다. 부유바디셀(120) 아래로 모인 정공(129)들은 산화층(115)에 의해 빠져나가지 못하게 된다. 이때, 부유바디셀(120)에서 전위가 가장 낮고, 절연층(115)과 인접한 부유바디셀(120) 내부에 축적될 수 있게 된다. 이에 따라, 축적된 정공(129)을 갖는 메모리 소자는 부유바디셀(120)에 정공(129)이 없을 때의 메모리 소자와 문턱전압 및 전류레벨에 대한 차이를 갖게 된다. 따라서, 비휘발성 반도체 메모리 소자는 부유바디셀(120)의 정공(129) 유무에 따른 문턱전압 및 전류레벨의 차이를 이용하여 ‘0’또는 ‘1’과 같은 비트 단위의 데이터를 구분하여 동작할 수 있게 된다.
한편, 구동 전압(V) 공급이 끊긴 경우, 비휘발성 반도체 메모리 소자로서 동작하게 된다. 도 5에서 나타난 바와 같이, 금속층(110)와 소오스 전극(123) 및 드레인 전극(125)에 특정값 이상의 전압이 인가되는 경우, 산화층(115)을 구성하는 저항변화물질의 저항값이 변하게 된다. 여기서, 변화된 산화층(115)의 저항값은 인가되던 특정값 이상의 전압이 제거되더라도 지속적으로 유지될 수 있다. 그 후, 다시 특정값 이상의 전압이 인가되는 경우, 변화된 저항값은 특정값 이상의 전압을 인가하기 이전의 원래 값으로 돌아갈 수 있게 된다. 또한, 이러한 저항변화는 국부적인 영역에서만 발생하는 것으로 알려져 있기 때문에, 소오스 전극(123)쪽과 가까운 산화층(115)과 드레인 전극(125)쪽에 가까운 산화층(115)의 저항만이 변하게 된다. 이에 따라, 메모리 소자는 산화층(115)의 변화되는 저항값의 차이를 이용하여 ‘00’, ‘01’, ‘10’, ‘11’ 과 같은 한 소자 안에서 2bit 단위의 데이터를 저장하여 지속적으로 유지할 수 있다.
이하에서는, 첨부된 도면을 참조하여 본 발명의 다른 실시 예에 따른 비휘발성 반도체 메모리 소자에 대해 설명하기로 한다.
도 6은 본 발명의 다른 실시 예에 따른 비휘발성 반도체 메모리 소자를 나타낸 도면이고, 도 7(a) 내지 도 7(f)는 본 발명의 다른 실시 예에 따른 비휘발성 반도체 메모리 소자의 제조방법을 나타낸 도면이며, 도 8은 본 발명의 다른 실시 예에 따른 비휘발성 반도체 메모리 소자가 디램 동작을 하는 경우의 그 동작을 설명하기 위한 도면이고, 도 9는 본 발명의 다른 실시 예에 따른 비휘발성 반도체 메모리 소자가 비휘발성 메모리 동작을 하는 경우의 그 동작을 설명하기 위한 도면이다.
도 6에 나타난 바와 같이 본 발명의 다른 실시 예에 따른 비휘발성 반도체 메모리 소자는 기판(200), 기판(200) 상의 소정영역에 형성된 게이트 전극(210), 기판(200)의 표면 및 게이트 전극(210) 상에 형성된 게이트 절연층(220), 게이트 절연층(220) 상에 형성된 부유바디셀(230), 게이트 절연층(220) 상이고, 또한 부유바디셀(220) 양측에 형성된 소오스 전극(240) 및 드레인 전극(250), 부유바디셀(220) 상에 형성되고, 부유바디셀(220) 및 부유바디셀(220)과 인접하는 소오스 전극(240) 및 드레인 전극(250)의 일부를 덮도록 형성되며, 전기적 신호에 따라 저항값이 변화되는 저항변화물질을 포함하는 산화층(260), 산화층(260)상에 형성된 금속층(270)을 포함한다. 이하, 상술한 본 발명의 다른 실시 예에 따른 비휘발성 반도체 메모리 소자를 구성하는 기판(200), 게이트 전극(210), 게이트 절연층(220), 부유바디셀(230), 소오스전극(240) 및 드레인 전극(250), 산화층(260) 및 금속층(270)에 대하여 도 7 내지 도 9에서 상세하게 설명하기로 한다.
도 7 내지 도 9는 도 6에서 도시된 비휘발성 반도체 메모리 소자를 A-A’방향으로 나타낸 단면도이다.
도 7(a)에서 나타난 바와 같이, 기판(200) 상의 소정영역에 게이트 전극(210)을 형성한다. 기판(200)은 공정과정을 견딜 수 있는 다양한 재료의 기판도 사용 가능하다. 기판(200)은, 실리콘, 실리콘 게르마늄, 인장 실리콘, 인장 실리콘 게르마늄 및 실리콘 카바이드 중 어느 하나를 포함하는 고체 기판 또는 폴리메틸메타크릴레이트(PMMA), 폴리카보네이트(PC), 폴리에테르술폰(PES), 폴리아릴레이트(PAR), 폴리이미드(PI), 폴리에틸렌테레프탈레이트(PET), 폴리에틸렌 나프텔레이트(PEN), 폴리에테르에테르케톤(PEEK) 중 어느 하나를 포함하는 플라스틱 기판을 중 어느 하나를 포함하여 형성된 것이 바람직하다.
그런 다음, 도 7(b)에서 나타난 바와 같이, 기판(200)의 표면 및 게이트 전극(210)상에 게이트 절연층(220)을 통상적인 증착방법을 통해 증착한다. 게이트 절연막층(220)의 재료로서는 SiO2, SiON, Si3N4, HfO2, ZrO2, TiO2, Ta2O5, Al2O3 중 적어도 어느 하나 이상을 사용하는 것이 바람직하다.
그런 다음, 도 7(c)에 나타난 바와 같이, 게이트 절연층(220) 상에 부유바디 셀(230)을 형성한다. 부유바디셀(230)은 실리콘, 실리콘 게르마늄, 인장 실리콘, 인장 실리콘 게르마늄 및 실리콘 카바이드 중 적어도 어느 하나 이상을 포함하여 형성된 것이 바람직하다. 부유바디셀(230)의 두께(W1)는 소자 구동 시 부유바디셀(230)에서 형성되는 공핍영역의 최대폭보다 두껍게 형성된 것이 바람직하다. 즉, 부유바디셀(230)은 공핍영역의 최대 두께보다 두꺼운 폭을 갖는다. 여기서, 부유바디셀(230)의 두께(W1)와 공핍영역의 최대폭은 기판(200)의 표면에 대한 수직방향의 길이를 의미한다. 공핍영역의 최대 두께보다 부유바디셀(230)의 두께가 얇은 경우, 부유바디셀(230) 전체가 공핍되고, 공핍된 영역에서는 새롭게 형성되는 정공들이 바로 재결합되어 사라져 버리기 때문에, 부유바디셀(230)은 부분적 공핍영역이 형성되도록 충분한 두께를 갖는 것이 바람직하다. 이에 따라, 도 8에 나타난 바와 같이, 부유바디셀(230)은 소자 구동 시 부분 공핍되어, 산화층(260)과 인접하고, 전위차가 가장 낮은 영역에서 정공(280)을 축적 할 수 있게 된다.
또한, 부유바디셀(230) 양측에는 소오스 전극(240)과 드레인 전극(250)을 형성한다(도 7(d) 참조). 부유바디셀(230)의 양측에 형성된 소오스 전극(240)과 드레인 전극(250)은 소자 동작 시 형성되는 채널의 길이만큼 이격되어 형성될 수 있다. 소오스 전극(240) 및 드레인 전극(250)은 부유바디셀(230) 양측에 확산(diffusion) 또는 이온주입(ion implantation) 공정과 후속 열처리 공정을 통해 형성 될 수 있다. 즉, 확산 또는 이온주입 공정을 통하여 원하는 불순물(예를 들면, p-type으로는 Boron, Indium, n-type 으로는 Phosphohorus, Arsenic 등의 불순물을 사용)을 소오스 전극 및 드레인 전극 영역에 주입한 후, 후속적인 열처리를 통하여 불순물 을 활성화시키게 되면, 원하는 n-type 또는 p-type 영역이 형성되게 된다.
그리고, 부유바디셀(230) 상에 형성되고, 부유바디셀(230) 및 부유바디셀(230)과 인접하는 소오스 전극(240) 및 드레인 전극(250)의 일부를 덮도록 형성되며, 전기적 신호에 따라 저항값이 변화되는 저항변화물질을 포함하는 산화층(260)을 형성한다(도 7(e) 참조). 산화층(260)은 알루미늄(Al) 산화물, 구리(Cu) 산화물, 니켈(Ni) 산화물, 티탄(Ti) 산화물, 하프늄(Hf) 산화물, 지르코늄(Zr) 산화물, 아연(Zn) 산화물, 텅스텐(W) 산화물, 코발트(Co) 산화물 에르븀(Er) 산화물 및 바나듐(V) 산화물 중 적어도 하나 이상을 포함하여 증착될 수 있다. 산화층(260)을 형성하는 방법으로는 화학기상성장법(Chemical Vapor Deposition), 스퍼터링(sputtering) 또는 원자층증착(Atomic Layer Deposition) 방법 등이 있다. 한편, 산화층(260)은 대부분 금속 산화물로서 절연체 특성을 가지고 있을 뿐만 아니라, 인가되는 특정 전압에 따라 물질의 저항값이 변화되는 특성을 갖는다. 즉, 저항변화물질은 금속 산화물로서 절연성을 갖고 있지만, 특정 전압이 인가되는 경우, 물질의 절연성을 잃고 저항값이 낮아지는 특성을 갖는다. 여기서, 저항변화물질은 인가되는 특정 전압이 제거되더라도, 변화된 저항값을 지속적으로 유지 할 수 있으며, 또다시 특정 전압이 인가되는 경우, 낮아진 저항값이 변화되어 원래의 절연성을 갖게 된다.
또한, 산화층(260) 상에는 금속층(270)이 형성된다(도 7(f) 참조). 여기서, 산화층(260)은 화학기상성장법(Chemical Vapor Deposition), 스퍼터링(sputtering) 또는 원자층증착(Atomic Layer Deposition) 방법 중 어느 하나를 이용하여 형성된 다.
이하에서는, 본 발명의 다른 실시 예에 따른 비휘발성 반도체 메모리 소자의 구동방식에 대해 설명한다.
먼저, 비휘발성 반도체 메모리 소자는 전원 공급시에는 게이트 전극(210)과 드레인 전극(250)에 구동 전압(V)이 인가된다. 이때, 도 8에서 나타난 바와 같이, 충돌 이온화 효과에 의해 드레인 전극(250) 쪽의 채널에서 초과 정공(280)들이 생성되게 된다. 생성된 초과 정공(280)들은 산화층(260)과 인접한 부유바디셀(230)의 위쪽 영역으로 모이게 된다. 부유바디셀(230) 위쪽으로 모인 정공(280)들은 절연 성질을 띄는 산화층(260)에 의해 빠져나가지 못하게 된다. 이때, 부유바디셀(230)에서 전위가 가장 낮고, 산화층(260)과 인접한 부유바디셀(230) 내부에 축적될 수 있게 된다. 이에 따라, 축적된 정공(280)을 갖는 메모리 소자는 부유바디셀(230)에 정공(280)이 없을 때의 메모리 소자와 문턱전압 및 전류레벨에 대한 차이를 갖게 된다. 따라서, 비휘발성 반도체 메모리 소자는 부유바디셀(230)의 정공(280) 유무에 따른 문턱전압 및 전류레벨의 차이를 이용하여 ‘0’또는 ‘1’과 같은 비트 단위의 데이터를 구분하여 동작할 수 있게 된다.
한편, 구동 전압(V) 공급이 끊긴 경우, 비휘발성 반도체 메모리 소자로서 동작하게 된다. 도 9에서 나타난 바와 같이, 금속층(270)과 소오스 전극(240) 및 드레인 전극(250)에 특정값 이상의 전압이 인가되는 경우, 산화층(260)을 구성하는 저항변화물질의 저항값이 변하게 된다. 여기서, 변화된 산화층(260)의 저항값은 인 가되던 특정값 이상의 전압이 제거되더라도 지속적으로 유지될 수 있다. 그리고, 다시 특정값 이상의 전압이 인가되는 경우, 변화된 저항값은 특정값 이상의 전압을 인가하기 이전의 원래 값으로 돌아갈 수 있게 된다. 또한, 이러한 저항변화는 국부적인 영역에서만 발생하는 것으로 알려져 있기 때문에, 소오스 전극(240)쪽과 가까운 산화층(260)과 드레인 전극(250)쪽에 가까운 산화층(260)의 저항만이 변하게 된다. 이에 따라, 메모리 소자는 산화층(260)의 변화되는 저항값의 차이를 이용하여 ‘00’, ‘01’, ‘10’, ‘11’ 과 같은 한 소자 안에서 2bit 단위의 데이터를 저장하여 지속적으로 유지할 수 있다.
따라서, 본 발명에 따른 비휘발성 반도체 메모리 소자는 구동 전압이 인가되는 경우, 디램과 같이 고속 동작이 가능할 뿐만 아니라, 구동 전압이 꺼진 후에도 저항변화물질을 이용하여 데이터를 저장하거나 영구적으로 유지할 수 있게 된다. 또한, 디램 및 비휘발성 메모리 소자로서 기능을 선택적으로 수행할 수 있게 된다.
이상에서 보는 바와 같이, 본 발명이 속하는 기술 분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시 될 수 있다는 것을 이해할 수 있을 것이다. 그러므로, 이상에서 기술한 실시 예는 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로 이해해야만 하고, 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
도 1은 본 발명의 일 실시 예에 따른 비휘발성 반도체 메모리 소자를 나타낸 도면.
도 2(a) 내지 도 2(e)는 본 발명의 일 실시 예에 따른 비휘발성 반도체 메모리 소자의 제조방법을 나타낸 도면.
도 3은 본 발명의 일 실시 예에 따른 비휘발성 반도체 메모리 소자의 부유바디셀을 설명하기 위한 도면.
도 4는 본 발명의 일 실시 예에 따른 비휘발성 반도체 메모리 소자가 디램 동작을 하는 경우의 그 동작을 설명하기 위한 도면.
도 5는 본 발명의 일 실시 예에 따른 비휘발성 반도체 메모리 소자가 비휘발성 메모리 동작을 하는 경우의 그 동작을 설명하기 위한 도면.
도 6은 본 발명의 다른 실시 예에 따른 비휘발성 반도체 메모리 소자를 나타낸 도면.
도 7(a) 내지 도 7(f)는 본 발명의 다른 실시 예에 따른 비휘발성 반도체 메모리 소자의 제조방법을 나타낸 도면.
도 8은 본 발명의 다른 실시 예에 따른 비휘발성 반도체 메모리 소자가 디램 동작을 하는 경우의 그 동작을 설명하기 위한 도면.
도 9는 본 발명의 다른 실시 예에 따른 비휘발성 반도체 메모리 소자가 비휘발성 메모리 동작을 하는 경우의 그 동작을 설명하기 위한 도면.
Claims (32)
- 기판;상기 기판 상에 형성된 금속층;상기 금속층 상에 형성되고, 전기적 신호에 따라 저항값이 변화되는 저항변화물질을 포함하는 산화층;상기 산화층 상에 형성된 부유바디셀;상기 산화층 상이고, 또한 상기 부유바디셀 양측에 형성된 소오스 전극 및 드레인 전극; 및상기 부유바디셀 상에 순차적으로 형성된 게이트 절연층 및 게이트 전극;을 포함하는, 비휘발성 반도체 메모리 소자.
- 제1항에 있어서,상기 기판은 실리콘, 실리콘 게르마늄, 인장 실리콘, 인장 실리콘 게르마늄 및 실리콘 카바이드 중 어느 하나를 포함하는 고체 기판 또는 폴리메틸메타크릴레이트(PMMA), 폴리카보네이트(PC), 폴리에테르술폰(PES), 폴리아릴레이트(PAR), 폴리이미드(PI), 폴리에틸렌테레프탈레이트(PET), 폴리에틸렌 나프텔레이트(PEN), 폴리에테르에테르케톤(PEEK) 중 어느 하나를 포함하는 플라스틱 기판 중 어느 하나인, 비휘발성 반도체 메모리 소자.
- 제1항에 있어서,상기 금속층은 알루미늄(Al), 구리(Cu), 니켈(Ni), 티탄(Ti), 하프늄(Hf), 지르코늄(Zr), 아연(Zn), 텅스텐(W), 코발트(Co), 바나듐(V), 에르븀(Er), 백금(Pt) 중 하나를 포함하는, 비휘발성 반도체 메모리 소자.
- 제1항에 있어서,상기 저항변화물질은 알루미늄(Al) 산화물, 구리(Cu) 산화물, 니켈(Ni) 산화물, 티탄(Ti) 산화물, 하프늄(Hf) 산화물, 지르코늄(Zr) 산화물, 아연(Zn) 산화물, 텅스텐(W) 산화물, 코발트(Co) 산화물 및 바나듐(V) 산화물 중 하나 이상을 포함하는, 비휘발성 반도체 메모리 소자.
- 제1항에 있어서,상기 부유바디셀은 실리콘, 실리콘 게르마늄, 인장 실리콘, 인장 실리콘 게르마늄 및 실리콘 카바이드 중 적어도 하나 이상을 포함하는, 비휘발성 반도체 메모리 소자.
- 제1항 또는 제5항에 있어서,상기 부유 바디셀의 두께는, 상기 부유 바디셀에서 형성되는 공핍영역의 최대폭보다 두껍게 형성된, 비휘발성 반도체 메모리 소자.
- 제1항에 있어서,상기 게이트 절연층은 SiO2, SiON, Si3N4, HfO2, ZrO2, TiO2, Ta2O5, Al2O3 중 적어도 어느 하나 이상을 포함하는, 비휘발성 반도체 메모리 소자.
- 기판상에 금속층을 형성하는 단계;상기 금속층 상에 형성되고, 전기적 신호에 따라 저항값이 변화되는 저항변화물질을 포함하는 산화층을 형성하는 단계;상기 산화층 상에 부유바디셀을 형성하는 단계;상기 산화층 상이고, 또한 상기 부유바디셀 양측에 소오스 전극 및 드레인 전극을 형성하는 단계; 및상기 부유바디셀 상에 순차적으로 게이트 절연층 및 게이트 전극을 형성하는 단계를 포함하는,비휘발성 반도체 메모리 소자의 제조방법.
- 제8항에 있어서,상기 기판은 실리콘, 실리콘 게르마늄, 인장 실리콘, 인장 실리콘 게르마늄 및 실리콘 카바이드 중 어느 하나를 포함하는 고체 기판 또는 폴리메틸메타크릴레 이트(PMMA), 폴리카보네이트(PC), 폴리에테르술폰(PES), 폴리아릴레이트(PAR), 폴리이미드(PI), 폴리에틸렌테레프탈레이트(PET), 폴리에틸렌 나프텔레이트(PEN), 폴리에테르에테르케톤(PEEK) 중 어느 하나를 포함하는 플라스틱 기판 중 어느 하나인, 비휘발성 반도체 메모리 소자의 제조방법.
- 제8항에 있어서,상기 금속층은 알루미늄(Al), 구리(Cu), 니켈(Ni), 티탄(Ti), 하프늄(Hf), 지르코늄(Zr), 아연(Zn), 텅스텐(W), 코발트(Co), 바나듐(V), 에르븀(Er), 백금(Pt) 중 하나를 포함하는, 비휘발성 반도체 메모리 소자의 제조방법.
- 제8항에 있어서,상기 산화층을 형성하는 단계는 화학기상성장법(Chemical Vapor Deposition), 스퍼터링(sputtering) 또는 원자층증착(Atomic Layer Deposition) 방법 중 어느 하나를 이용하는, 비휘발성 반도체 메모리 소자의 제조방법.
- 제8항에 있어서,상기 산화층을 형성하는 단계는 산소 플라즈마(O2 plasma)를 이용하여 상기 금속층을 산화하는, 비휘발성 반도체 메모리 소자의 제조방법.
- 제8항에 있어서,상기 산화층을 형성하는 단계는, 상기 금속층의 녹는점보다 낮은 온도에서 산소 가스를 이용하여 상기 금속층을 산화하는, 비휘발성 반도체 메모리 소자의 제조방법.
- 제8항에 있어서,상기 저항변화물질은 알루미늄(Al) 산화물, 구리(Cu) 산화물, 니켈(Ni) 산화물, 티탄(Ti) 산화물, 하프늄(Hf) 산화물, 지르코늄(Zr) 산화물, 아연(Zn) 산화물, 텅스텐(W) 산화물, 코발트(Co) 산화물 및 바나듐(V) 산화물 중 하나 이상을 포함하는, 비휘발성 반도체 메모리 소자의 제조방법.
- 제8항에 있어서,상기 부유바디셀은 실리콘, 실리콘 게르마늄, 인장 실리콘, 인장 실리콘 게르마늄 및 실리콘 카바이드 중 적어도 하나 이상을 포함하는, 비휘발성 반도체 메모리 소자의 제조방법.
- 제8항 또는 제15항에 있어서,상기 부유 바디셀의 두께는, 상기 부유 바디셀에서 형성되는 공핍영역의 최대폭보다 두껍게 형성된, 비휘발성 반도체 메모리 소자의 제조방법.
- 제8항에 있어서,상기 게이트 절연층은 SiO2, SiON, Si3N4, HfO2, ZrO2, TiO2, Ta2O5, Al2O3 중 적어도 어느 하나 이상을 포함하는, 비휘발성 반도체 메모리 소자의 제조방법.
- 기판;상기 기판 상의 소정영역에 형성된 게이트 전극;상기 기판의 표면 및 상기 게이트 전극 상에 형성된 게이트 절연층;상기 게이트 절연층 상에 형성된 부유바디셀;상기 게이트 절연층 상이고, 또한 상기 부유바디셀 양측에 형성된 소오스 전극 및 드레인 전극;상기 부유바디셀 상에 형성되고, 상기 부유바디셀 및 상기 부유바디셀과 인접하는 소오스 전극 및 드레인 전극의 일부를 덮도록 형성되며, 전기적 신호에 따라 저항값이 변화되는 저항변화물질을 포함하는 산화층; 및상기 산화층상에 형성된 금속층;을 포함하는, 비휘발성 반도체 메모리 소자.
- 제18항에 있어서,상기 기판은 실리콘, 실리콘 게르마늄, 인장 실리콘, 인장 실리콘 게르마늄 및 실리콘 카바이드 중 어느 하나를 포함하는 고체 기판 또는 폴리메틸메타크릴레 이트(PMMA), 폴리카보네이트(PC), 폴리에테르술폰(PES), 폴리아릴레이트(PAR), 폴리이미드(PI), 폴리에틸렌테레프탈레이트(PET), 폴리에틸렌 나프텔레이트(PEN), 폴리에테르에테르케톤(PEEK) 중 어느 하나를 포함하는 플라스틱 기판 중 어느 하나인, 비휘발성 반도체 메모리 소자.
- 제18항에 있어서,상기 게이트 절연층은 SiO2, SiON, Si3N4, HfO2, ZrO2, TiO2, Ta2O5, Al2O3 중 적어도 어느 하나 이상을 포함하는, 비휘발성 반도체 메모리 소자.
- 제18항에 있어서,상기 부유바디셀은 실리콘, 실리콘 게르마늄, 인장 실리콘, 인장 실리콘 게르마늄 및 실리콘 카바이드 중 적어도 하나 이상을 포함하는, 비휘발성 반도체 메모리 소자.
- 제18항 또는 제21항에 있어서,상기 부유 바디셀의 두께는, 상기 부유 바디셀에서 형성되는 공핍영역의 최대폭보다 두껍게 형성된, 비휘발성 반도체 메모리 소자.
- 제18항에 있어서,상기 저항변화물질은 알루미늄(Al) 산화물, 구리(Cu) 산화물, 니켈(Ni) 산화물, 티탄(Ti) 산화물, 하프늄(Hf) 산화물, 지르코늄(Zr) 산화물, 아연(Zn) 산화물, 텅스텐(W) 산화물, 코발트(Co) 산화물 및 바나듐(V) 산화물 중 하나 이상을 포함하는, 비휘발성 반도체 메모리 소자.
- 제18항에 있어서,상기 금속층은 알루미늄(Al), 구리(Cu), 니켈(Ni), 티탄(Ti), 하프늄(Hf), 지르코늄(Zr), 아연(Zn), 텅스텐(W), 코발트(Co), 바나듐(V), 에르븀(Er), 백금(Pt) 중 하나를 포함하는, 비휘발성 반도체 메모리 소자.
- 기판상의 소정영역에 게이트 전극을 형성하는 단계;상기 기판의 표면 및 상기 게이트 전극 상에 게이트 절연층을 형성하는 단계;상기 게이트 절연층 상에 부유바디셀을 형성하는 단계;상기 게이트 절연층 상이고, 또한 상기 부유바디셀 양측에 소오스 전극 및 드레인 전극을 형성하는 단계;상기 부유바디셀 상에 형성되고, 상기 부유바디셀 및 상기 부유바디셀과 인접하는 소오스 전극 및 드레인 전극의 일부를 덮도록 형성되며, 전기적 신호에 따 라 저항값이 변화되는 저항변화물질을 포함하는 산화층을 형성하는 단계; 및상기 산화층 상에 금속층을 형성하는 단계;를 포함하는,비휘발성 반도체 메모리 소자의 제조방법.
- 제25항에 있어서,상기 기판은 실리콘, 실리콘 게르마늄, 인장 실리콘, 인장 실리콘 게르마늄 및 실리콘 카바이드 중 어느 하나를 포함하는 고체 기판 또는 폴리메틸메타크릴레이트(PMMA), 폴리카보네이트(PC), 폴리에테르술폰(PES), 폴리아릴레이트(PAR), 폴리이미드(PI), 폴리에틸렌테레프탈레이트(PET), 폴리에틸렌 나프텔레이트(PEN), 폴리에테르에테르케톤(PEEK) 중 어느 하나를 포함하는 플라스틱 기판 중 어느 하나인, 비휘발성 반도체 메모리 소자의 제조방법.
- 제25항에 있어서,상기 게이트 절연층은 SiO2, SiON, Si3N4, HfO2, ZrO2, TiO2, Ta2O5, Al2O3 중 적어도 어느 하나 이상을 포함하는, 비휘발성 반도체 메모리 소자의 제조방법.
- 제25항에 있어서,상기 부유바디셀은 실리콘, 실리콘 게르마늄, 인장 실리콘, 인장 실리콘 게 르마늄 및 실리콘 카바이드 중 적어도 하나 이상을 포함하는, 비휘발성 반도체 메모리 소자의 제조방법.
- 제25항 또는 제28항에 있어서,상기 부유 바디셀의 두께는, 상기 부유 바디셀에서 형성되는 공핍영역의 최대폭보다 두껍게 형성된, 비휘발성 반도체 메모리 소자의 제조방법.
- 제25항에 있어서,상기 저항변화물질은 알루미늄(Al) 산화물, 구리(Cu) 산화물, 니켈(Ni) 산화물, 티탄(Ti) 산화물, 하프늄(Hf) 산화물, 지르코늄(Zr) 산화물, 아연(Zn) 산화물, 텅스텐(W) 산화물, 코발트(Co) 산화물 및 바나듐(V) 산화물 중 하나 이상을 포함하는, 비휘발성 반도체 메모리 소자의 제조방법.
- 제25항에 있어서,상기 금속층은 알루미늄(Al), 구리(Cu), 니켈(Ni), 티탄(Ti), 하프늄(Hf), 지르코늄(Zr), 아연(Zn), 텅스텐(W), 코발트(Co), 바나듐(V), 에르븀(Er), 백금(Pt) 중 하나를 포함하는, 비휘발성 반도체 메모리 소자의 제조방법.
- 제25항에 있어서,상기 산화층을 형성하는 단계는 화학기상성장법(Chemical Vapor Deposition), 스퍼터링(sputtering) 또는 원자층증착(Atomic Layer Deposition) 방법 중 어느 하나를 이용하는, 비휘발성 반도체 메모리 소자의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080079567A KR101013787B1 (ko) | 2008-08-13 | 2008-08-13 | 비휘발성 반도체 메모리 소자 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080079567A KR101013787B1 (ko) | 2008-08-13 | 2008-08-13 | 비휘발성 반도체 메모리 소자 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20100020804A KR20100020804A (ko) | 2010-02-23 |
| KR101013787B1 true KR101013787B1 (ko) | 2011-02-14 |
Family
ID=42090750
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020080079567A KR101013787B1 (ko) | 2008-08-13 | 2008-08-13 | 비휘발성 반도체 메모리 소자 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101013787B1 (ko) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103915565B (zh) * | 2014-04-03 | 2017-06-13 | 电子科技大学 | 一种多级阻变存储器单元及其制备方法 |
| CN109524042B (zh) * | 2018-09-21 | 2020-03-17 | 浙江大学 | 一种基于反型模式阻变场效应晶体管的与非型存储阵列 |
| KR102616908B1 (ko) * | 2022-02-07 | 2023-12-20 | 재단법인대구경북과학기술원 | 비휘발성 메모리 소자 및 이의 구동 방법 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100744566B1 (ko) | 2006-09-08 | 2007-08-01 | 한국전자통신연구원 | 금속산화물을 이용한 게이트 스택, 이를 포함하는트랜지스터 일체형 메모리 소자 및 그 메모리소자의구동방법 |
| US20070297231A1 (en) | 2003-09-17 | 2007-12-27 | Micron Technology, Inc. | Non-volatile memory structure |
| US20080121877A1 (en) | 2006-11-27 | 2008-05-29 | 3M Innovative Properties Company | Thin film transistor with enhanced stability |
-
2008
- 2008-08-13 KR KR1020080079567A patent/KR101013787B1/ko active IP Right Grant
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070297231A1 (en) | 2003-09-17 | 2007-12-27 | Micron Technology, Inc. | Non-volatile memory structure |
| KR100744566B1 (ko) | 2006-09-08 | 2007-08-01 | 한국전자통신연구원 | 금속산화물을 이용한 게이트 스택, 이를 포함하는트랜지스터 일체형 메모리 소자 및 그 메모리소자의구동방법 |
| US20080121877A1 (en) | 2006-11-27 | 2008-05-29 | 3M Innovative Properties Company | Thin film transistor with enhanced stability |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20100020804A (ko) | 2010-02-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI686926B (zh) | 電阻性隨機存取記憶體裝置及其形成方法 | |
| KR100688575B1 (ko) | 비휘발성 반도체 메모리 소자 | |
| US8912523B2 (en) | Conductive path in switching material in a resistive random access memory device and control | |
| JP4733398B2 (ja) | Ｓｏｎｏｓ型メモリ素子 | |
| US20160181259A1 (en) | Vertical ferroelectric memory device and a method for manufacturing thereof | |
| JP4902353B2 (ja) | ナノクラスターを備えた半導体デバイス | |
| JP5629120B2 (ja) | 半導体装置 | |
| JP2022058951A (ja) | ブロック領域に対するバリアを伴う電荷トラップ構造 | |
| US9947866B2 (en) | Nonvolatile memory device manufacturing method | |
| JP2006114902A (ja) | 複数層のトンネリング障壁層を備える不揮発性メモリ素子及びその製造方法 | |
| KR101013787B1 (ko) | 비휘발성 반도체 메모리 소자 및 그 제조방법 | |
| US9035274B2 (en) | Semiconductor device having a stack structure including a stoichiometric material and a non-stoichiometric material, and method for fabricating the same | |
| JP2005268808A (ja) | メモリ素子およびその製造方法 | |
| JP4917311B2 (ja) | フラッシュメモリ素子の製造方法 | |
| JPWO2008146760A1 (ja) | 記憶素子及びその読み出し方法 | |
| JP2005277263A (ja) | 量子ドット電界効果トランジスタ、それを用いたメモリ素子及び光センサ及びそれらの集積回路 | |
| KR100862216B1 (ko) | 커패시터리스 디램 특성과 저항변화물질에 의한 비휘발성메모리 특성을 갖는 비휘발성 디램 | |
| JP2006080409A (ja) | 半導体装置及びその製造方法 | |
| JP5354907B2 (ja) | 窒化酸化物層を有する半導体デバイスおよびこのための方法 | |
| JP4177803B2 (ja) | 半導体装置の製造方法 | |
| TWI360201B (en) | Nonvolatile memory having raised source and drain | |
| JP2016082038A (ja) | メモリセルおよび不揮発性半導体記憶装置 | |
| KR100526463B1 (ko) | 반도체 소자의 제조 방법 | |
| KR101013791B1 (ko) | 비휘발성 반도체 메모리 소자 및 그 제조방법 | |
| KR100946179B1 (ko) | 비휘발성 반도체 메모리 소자 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20140127 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20150127 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20180129 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20190201 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20200129 Year of fee payment: 10 |