KR101007062B1 - 발광다이오드 리드프레임과 그 리드프레임을 이용한발광다이오드 패키지 및 그 제조방법 - Google Patents

발광다이오드 리드프레임과 그 리드프레임을 이용한발광다이오드 패키지 및 그 제조방법 Download PDF

Info

Publication number
KR101007062B1
KR101007062B1 KR1020080026516A KR20080026516A KR101007062B1 KR 101007062 B1 KR101007062 B1 KR 101007062B1 KR 1020080026516 A KR1020080026516 A KR 1020080026516A KR 20080026516 A KR20080026516 A KR 20080026516A KR 101007062 B1 KR101007062 B1 KR 101007062B1
Authority
KR
South Korea
Prior art keywords
light emitting
emitting chip
medium
lead frame
reflector
Prior art date
Application number
KR1020080026516A
Other languages
English (en)
Other versions
KR20090100968A (ko
Inventor
이경재
오승현
Original Assignee
주식회사 루멘스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 루멘스 filed Critical 주식회사 루멘스
Priority to KR1020080026516A priority Critical patent/KR101007062B1/ko
Priority to PCT/KR2009/001191 priority patent/WO2009116744A2/ko
Publication of KR20090100968A publication Critical patent/KR20090100968A/ko
Application granted granted Critical
Publication of KR101007062B1 publication Critical patent/KR101007062B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations

Abstract

제조원가를 절감할 수 있으면서 생산성 저하를 방지하고 대량 양산시 수율을 극도로 개선시킬 수 있도록, 리드프레임과, 상기 리드프레임에 다이본딩되는 적어도 하나 이상의 발광 칩, 상기 발광 칩에 설정 두께로 도포되며 상기 발광 칩의 발광 파장에 의해 독립된 파장의 빛을 발산하는 제1매질, 상기 제1매질 상에 도포되며 상기 발광 칩과 제1매질로부터 나오는 빛이 혼합 투과되는 제2매질, 상기 리드프레임에 형성되어 상기 제1매질의 도포 범위를 설정하는 규제부를 포함하는 발광다이오드 패키지를 제공한다.
발광 칩, 규제부, 트랜치, 제1매질, 제2매질, 형광체

Description

발광다이오드 리드프레임과 그 리드프레임을 이용한 발광다이오드 패키지 및 그 제조방법{LEAD FRAME OF LIGHT EMITTING DIODE AND LIGHT EMITTING DIODE PACKAGE USING THE LEAD FRAME AND METHOD FOR MANUFACTURING LIGHT EMITTING DIODE PACKAGE}
본 발명은 발광다이오드 패키지에 관한 것이다. 더욱 상세하게 본 발명은 형광 여기 특성을 이용하여 백색광을 구현할 수 있도록 된 발광다이오드 패키지와 발광다이오드 패키지에 적용되는 리드프레임 및 발광다이오드 패키지의 제조방법에 관한 것이다.
발광다이오드(Light Emitting Diode)는 화합물 반도체의 특성을 이용하여 전기를 적외선 또는 빛으로 변환시키는 소자이다. 최근들어 상기 발광다이오드는 냉음극형광램프(CCFL;Cold Cathode Fluorescent Lamp)을 대체하는 차세대 조명원으로 다양하게 개발되고 있다.
발광 소자와 발광 소자에 의해 여기되는 형광체를 이용하여 백색광을 구현하는 발광다이오드는 형광체와 발광 위치별 발광칩의 포토루미네센스가 동일한 비율로 여기 자극되지 않기 때문에 여러 각도에서 다양한 색상을 표출하게 되고, 동일 하고 일정한 색상을 재연하지 못하는 문제점이 있다.
즉, 발광 소자로부터 발산된 빛은 형광체가 포함된 형광몰딩제를 지나게 되는 데, 반구 형태의 발광 패턴에서 소자의 정면으로 발산되는 빛이 형광몰딩제를 지나는 거리와 소자의 측면으로 발산된 빛이 형광몰딩제를 지나는 거리에 차이가 발생하게 된다. 따라서 종래의 발광다이오드는 정면 발광색과 측면 발광색의 차이가 발생하게 되고 이로 인해 반구 형태의 발광 패턴에서 균일한 색상을 표출하지 못하게 되는 것이다.
또한, 종래의 형광 여기 백색 발광체의 문제점을 일부 개선하여 별도의 금형을 통해 형광체가 포함된 수지를 1차 몰딩하는 기술이 개시되어 있다. 그러나 상기한 구조 역시 고가의 복잡한 금형이 요구되며, 칩 크기가 극도로 작고 이로 인해 금형의 제작이 어려운 단점이 있다. 또한, 칩 위에 전기적인 연결을 위한 골드 와이어가 돌출된 구조에는 적용하지 못하여, 와이어 본딩을 하지 않는 플립칩을 이용해야 하는 단점이 있다.
이와같이 상기한 종래의 구조는 플립칩을 이용하거나 추가로 칩 바닥에 실리콘 다이패드를 포함하는 고가의 발광 칩을 적용해야 가능한 구조로 제조원가의 상승을 초래하게 된다. 또한, 대량 양산시 수율의 저하로 생산성이 떨어져 특수한 용도 이외에 확대 적용하지 못하는 문제점이 있다.
이에 제조원가를 절감할 수 있으면서 생산성 저하를 방지하고 대량 양산시 수율을 극도로 개선시킬 수 있도록 된 발광다이오드의 리드프레임과 그 리드프레임을 이용한 발광다이오드패키지 및 그 제조방법을 제공한다.
또한, 범용의 모든 발광 칩을 적용하여 제조할 수 있는 발광다이오드의 리드프레임과 그 리드프레임을 이용한 발광다이오드패키지 및 그 제조방법을 제공한다.
이를 위해 본 발광다이오드 패키지 제조방법은 발광 칩이 실장되는 리드프레임의 다이패드부에 발광 칩의 주변으로 규제부를 형성하는 단계와, 상기 다이패드부에 발광 칩을 다이본딩하는 단계, 상기 발광 칩과 리드프레임을 와이어로 연결하는 와이어본딩단계, 상기 규제부 내에 상기 발광 칩의 발광 파장에 의해 독립된 파장의 빛을 발산하는 제1매질을 도포하여 발광 칩을 감싸는 단계, 상기 제1매질 상에 제1매질로부터 나오는 빛이 혼합 투과되는 제2매질을 도포하는 단계를 포함할 수 있다.
또한, 본 제조방법은 상기 규제부 형성 전에 발광 칩이 실장되는 다이패드부에 내부 리플렉터를 형성하는 공정을 더욱 포함할 수 있다.
또한, 본 제조방법은 상기 리드프레임의 외주변에 외부 리플렉터를 형성하는 단계를 포함하여, 상기 외부 리플렉터 내에 상기 제2매질이 충진될 수 있다.
여기서 상기 규제부는 상기 발광 칩에서 이격되어 발광 칩의 형태와 대응되 는 형태로 형성되는 트랜치로 이루어질 수 있다. 또한, 상기 트랜치는 상기 발광 칩의 측면과 대응되는 위치에만 형성될 수 있으며 또는 측면을 따라 연속적으로 형성되어 폐곡선을 이룰 수 있다.
또한, 상기 규제부는 상기 발광 칩에서 이격되어 발광 칩의 형태와 대응되는 형태로 형성되는 돌기로 이루어질 수 있다.
또한, 상기 규제부는 발광 칩 실장 부위에 함몰 형성된 다운셋부로 이루어질 수 있다.
이에 상기 발광 칩 상에 도포되는 제1매질은 상기 트랜치나 돌기 또는 다운셋부가 제1매질의 도포 한계를 규제하게 되어 제1매질을 균일한 두께와 양으로 발광 칩 상에 도포할 수 있게 된다.
또한, 상기 트랜치 또는 돌기는 사각형태의 단면구조로 이루어질 수 있으며, 원호형 단면구조 또는 삼각형 단면구조로 이루어질 수 있다.
또한, 상기 규제부는 상기 트랜치나 돌기 또는 다운셋부 외측에 적어도 하나 이상 간격을 두고 형성되는 보조트랜치 또는 보조 돌기를 더욱 포함할 수 있다.
여기서 상기 제1매질은 투명 재질의 수지와 발광 칩의 발광 파장에 여기되는 형광체가 혼합된 형광수지일 수 있다.
상기 복수개의 발광 칩에 각각 도포되는 각 형광수지는 단일 종류의 형광체일 수 있다.
상기 복수개의 발광 칩에 각각 도포되는 각 형광수지는 적어도 2종류 이상의 형광체가 혼합된 구조일 수 있다.
상기 제1매질은 투명 재질의 수지와 설정된 색상의 색소가 혼합된 구조일 수 있다.
상기 각 제1매질에 혼합되는 색소는 단일 종류이거나 적어도 2종류 이상의 색소가 혼합된 구조일 수 있다.
또한, 상기 제2매질은 투명의 수지봉지제로 이루어질 수 있다.
상기 제2매질은 상기 리드프레임 상에 형성되는 반사 리플렉터 내에 충진될 수 있다.
한편, 상기 제조방법에 의해 제조되는 본 발광다이오드 패키지는 리드프레임과, 상기 리드프레임에 다이본딩되는 적어도 하나 이상의 발광 칩, 상기 발광 칩에 설정 두께로 도포되며 상기 발광 칩의 발광 파장에 의해 독립된 파장의 빛을 발산하는 제1매질, 상기 제1매질 상에 도포되며 상기 발광 칩과 제1매질로부터 나오는 빛이 투과되는 제2매질, 상기 리드프레임에 형성되어 상기 제1매질의 도포 범위를 설정하는 규제부를 포함할 수 있다.
이에 따라 상기 발광 칩 상에 도포되는 제1매질은 상기 규제부에 의해 도포 범위 이상을 벗어나지 않게 되어 발광 칩을 균일한 두께로 감쌀 수 있게 된다.
여기서 상기 규제부는 상기 발광 칩에서 이격되어 발광 칩의 형태와 대응되는 형태로 형성되는 트랜치로 이루어질 수 있다. 또한, 상기 트랜치는 상기 발광 칩의 측면과 대응되는 위치에만 형성될 수 있으며 또는 측면을 따라 연속적으로 형성되어 폐곡선을 이룰 수 있다.
또한, 상기 규제부는 상기 발광 칩에서 이격되어 발광 칩의 형태와 대응되는 형태로 형성되는 돌기로 이루어질 수 있다.
또한, 상기 트랜치 또는 돌기는 사각형태의 단면구조로 이루어질 수 있으며, 원호형 단면구조 또는 삼각형 단면구조로 이루어질 수 있다.
또한, 상기 규제부는 발광 칩 실장 부위에 함몰 형성된 다운셋부로 이루어질 수 있다.
또한, 상기 규제부는 상기 트랜치나 돌기 또는 다운셋부 외측에 적어도 하나 이상 간격을 두고 형성되는 보조트랜치나 보조 돌기를 더욱 포함할 수 있다.
여기서 상기 제1매질은 투명 재질의 수지와 발광 칩의 발광 파장에 여기되는 형광체가 혼합된 형광수지일 수 있다.
상기 복수개의 발광 칩에 각각 도포되는 각 형광수지는 단일 종류의 형광체일 수 있다.
상기 복수개의 발광 칩에 각각 도포되는 각 형광수지는 적어도 2종류 이상의 형광체가 혼합된 구조일 수 있다.
상기 제1매질은 투명 재질의 수지와 설정된 색상의 색소가 혼합된 구조일 수 있다.
상기 각 제1매질에 혼합되는 색소는 단일 종류이거나 적어도 2종류 이상의 색소가 혼합된 구조일 수 있다.
또한, 상기 제2매질은 투명의 수지봉지제로 이루어질 수 있다.
상기 제2매질은 상기 리드프레임 상에 형성되는 반사 리플렉터 내에 충진될 수 있다.
한편, 본 발광다이오드 패키지의 리드프레임은 발광 칩이 실장되는 다이패드부에 발광 칩 상에 도포되어 발광 칩의 발광 파장에 의해 독립된 파장의 빛을 발산하는 제1매질의 도포 범위를 규제하기 위한 규제부가 형성된 구조일 수 있다.
상기 규제부는 상기 발광 칩에서 이격되어 발광 칩의 형태와 대응되는 형태로 형성되는 트랜치로 이루어질 수 있다. 또한, 상기 트랜치는 상기 발광 칩의 측면과 대응되는 위치에만 형성될 수 있으며 또는 측면을 따라 연속적으로 형성되어 폐곡선을 이룰 수 있다.
또한, 상기 규제부는 상기 발광 칩에서 이격되어 발광 칩의 형태와 대응되는 형태로 형성되는 돌기로 이루어질 수 있다.
또한, 상기 트랜치 또는 돌기는 사각형태의 단면구조로 이루어질 수 있으며, 원호형 단면구조 또는 삼각형 단면구조로 이루어질 수 있다.
또한, 상기 규제부는 발광 칩 실장 부위에 함몰 형성된 다운셋부로 이루어질 수 있다.
또한, 상기 규제부는 상기 트랜치나 돌기 또는 다운셋부 외측에 적어도 하나 이상 간격을 두고 형성되는 보조트랜치나 보조 돌기를 더욱 포함할 수 있다.
이와 같이 발광 칩에 의한 여기 파장을 발산하는 제1매질을 발광 칩에 균일한 두께와 양으로 도포할 수 있게 됨으로써 다양한 형태의 렌즈 구성시에도 방사 패턴 각도별 상이한 발광색을 발산하는 문제점을 해결하여 균일한 색분포를 구현할 수 있게 된다.
또한, 균일한 색상의 면발광이 가능하게 되어 백라이트 모듈의 제품 두께를 얇게 제조할 수 있게 된다.
또한, 넓은 지향각의 방사를 위한 렌즈 형성시 균일한 색표출로 모듈 유닛당 발광 칩의 사용개수를 줄여 최소의 비용으로 최적의 광원을 제공하며, 색재현성을 극대화시킬 수 있고, 양산성을 높여 제조원가를 최소화할 수 있게 된다.
이하, 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
다르게 정의하지는 않았지만, 여기에 사용되는 기술용어 및 과학용어를 포함하는 모든 용어들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 일반적으로 이해하는 의미와 동일한 의미를 가진다. 보통 사용되는 사전에 정의된 용어들은 관련기술문헌과 현재 개시된 내용에 부합하는 의미를 가지는 것으로 추가 해석되고, 정의되지 않는 한 이상적이거나 매우 공식적인 의미로 해석되지 않는다.
사시도를 참조하여 설명된 본 발명의 실시예는 본 발명의 이상적인 실시예를 구체적으로 나타낸다. 그 결과, 도해의 다양한 변형, 예를 들면 제조 방법 및/또는 사양의 변형이 예상된다. 따라서 실시예는 도시한 영역의 특정 형태에 국한되지 않으며, 예를 들면 제조에 의한 형태의 변형도 포함한다. 예를 들면, 편평하다고 도시되거나 설명된 영역은 일반적으로 거칠거나/거칠고 비선형인 특성을 가질 수 있다. 또한, 날카로운 각도를 가지는 것으로 도시된 부분은 라운드질 수 있다. 따라서 도면에 도시된 영역은 원래 대략적인 것에 불과하며, 이들의 형태는 영역의 정확한 형태를 도시하도록 의도된 것이 아니고, 본 발명의 범위를 좁히려고 의도된 것이 아니다.
또한, 도면들은 개략적이고 축적에 맞게 도시되지 않았다는 것을 일러둔다. 도면에 있는 부분들의 상대적인 치수 및 비율은 도면에서의 명확성 및 편의를 위해 그 크기에 있어 과장되거나 감소되어 도시되었으며 임의의 치수는 단지 예시적인 것이지 한정적인 것은 아니다. 그리고 둘 이상의 도면에 나타나는 동일한 구조물, 요소 또는 부품에는 동일한 참조 부호가 다른 실시예에서 대응하거나 유사한 특징을 나타내기 위해 사용된다.
도 1은 본 발명의 제1실시예에 따른 발광다이오드 패키지의 평면도이며, 도 2는 본 발명의 제1실시예에 따른 발광다이오드 패키지의 측단면도이다.
상기한 도면에 의하면, 본 발광다이오드 패키지(10)는 발광 칩의 발광 파장과 발광 칩에 의해 여기되는 형광체의 발광 파장의 조합으로 백색 또는 백색계의 색상을 표출하게 된다.
이를 위해 본 실시예의 발광다이오드 패키지(10)는 한쌍의 양극 리드프레임(Anode Lead Frame)과 음극 리드프레임(Cathode Lead Frame)으로 이루어진 리드프레임(11)과, 상기 리드프레임(11)의 다이패드에 다이접착제를 매개로 부착되는 발광 칩(12), 상기 리드프레임(11)의 상측에 수지로 성형되어 상기 각 발광 칩(12)을 둘러싸는 외부 리플렉터(13), 상기 각 발광 칩(12)과 리드프레임(11) 사이에 연 결되는 통전 와이어(14), 상기 발광 칩(12)에 설정된 두께로 도포되어 발광 칩을 덮으며 해당 발광 칩에 의해 여기되어 발광되는 형광체가 혼합된 제1매질(15), 상기 외부 리플렉터 내에 충진되는 투명의 수지봉지제(16)를 포함한다.
여기서 본 실시예에 따른 리드프레임(11)은 발광 칩(12)이 실장되는 다이패드 부위에 원형의 내부 리플렉터(17)가 형성되어 상기 내부 리플렉터 내에 발광 칩(12)이 다이본딩된다. 상기 내부 리플렉터(17)는 발광 칩으로부터 발산되는 광을 패키지의 전면 방향으로 집중시키는 역할을 수행하게 된다.
또한, 상기 리드프레임(11)은 내부 리플렉터(17) 내의 바닥면에 발광 칩(12)의 주변을 따라 발광 칩과 소정 거리 이격되어 트랜치(18)가 함몰 형성된다.
상기 트랜치(18)는 발광 칩(12) 상에 도포되는 제1매질(15)의 도포 범위를 규제하는 규제부로서의 역할을 수행하게 된다. 따라서 상기 발광 칩(12) 상에 제1매질(15)을 도포하게 되면 제1매질이 트랜치(18)에 의해 더 이상 외측으로 퍼져 나가는 것이 방지되어 발광 칩만을 정확한 두께와 형태로써 감쌀 수 있게 되는 것이다.
본 실시예에서 상기 트랜치(18)는 도 2에 도시된 바와 같이 사각 단면 형태로 이루어지며, 리드프레임(11)의 바닥면에서 함몰 형성된 구조로 되어 있다. 또한, 상기 트랜치(18)는 발광 칩(15)의 주변을 따라 연속적으로 형성되어 하나의 폐곡선을 이룬다.
상기 트랜치(18)의 함몰 깊이나 그 형성 폭에 대해서는 제1매질(15)의 퍼짐을 멈출수 있는 정도면 특별히 한정되지 않는다.
또한, 본 실시예에서 상기 발광 칩(12)을 기준으로 발광 칩 측단에서 트랜치(18) 외측단까지의 간격은 상기 발광 칩 상에 도포되는 제1매질(15)의 두께와 대응되는 구조로 되어 있다. 이에 발광 칩 상에 제1매질을 도포하게 되면 발광 칩의 전체 면에 대해 제1매질의 두께가 일정하게 된다.
여기서 상기 규제부로서 바닥에 함몰된 트랜치(18) 구조 외에 리드프레임의 바닥면에 상부로 돌출된 돌기가 형성된 구조 역시 본 패키지의 또다른 실시예로서 적용가능하다 할 것이다. 상기 규제부가 돌기로 이루어진 구조의 경우 제1매질이 돌기에 의해 외측으로 퍼져나가는 것이 방지되어 발광 칩에 일정 두께와 양으로 도포될 수 있게 된다.
또한 본 패키지는 도 2에 도시된 바와 같이 상기 트랜치(18)의 외측에 소정 거리 이격되어 보조트랜치(19)가 더욱 형성된다. 상기 보조트랜치(19)는 상기 제1매질(15)의 도포 범위를 2차로 규제하는 보조규제부의 역할을 수행하게 된다.
상기 보조트랜치(19)는 트랜치(18)와 마찬가지로 리드프레임의 바닥면에 함몰 형성된다. 상기 보조트랜치(19)의 함몰 깊이나 그 형성 폭 및 트랜치와의 이격 거리에 대해서는 특별히 한정되지 않는다.
상기 보조트랜치(19)는 트랜치(18)와 마찬가지로 사각 단면형태로 이루어진다.
또한, 보조규제부로써 상기와 같이 바닥에 함몰된 보조트랜치 구조외에 리드프레임의 바닥면에 상부로 돌출된 보조돌기가 형성된 구조 역시 본 패키지의 또다른 실시예로서 적용가능하다 할 것이다. 상기 보조규제부가 보조돌기로 이루어진 구조의 경우 제1매질이 돌기나 트랜치를 지난 경우 제1매질의 도포 범위를 2차로 규제하여 보조돌기 외측으로 퍼져나가는 것을 방지하게 된다.
한편, 본 실시예에서 상기 제1매질(15)은 형광체를 투명재질의 에폭시 또는 실리콘수지와 일정 비율로 혼합한 것이다. 이하 본 실시예에서는 제1매질(15)로서 형광체가 포함된 구조에 대해 설명하도록 한다. 그러나 제1매질의 구조가 형광체를 포함한 구조에 한정된 것은 아니며 형광체 대신에 특정 색상의 색소가 혼합된 구조 역시 본 패키지의 또다른 실시예로서 적용가능하다 할 것이다.
상기 제1매질은 트렌스퍼 몰딩 또는 디스펜싱 공정을 통해 발광 칩 상에 도포되어 각 발광 칩(12)을 덮게 된다. 이때, 발광 칩 외측에 퍼져나가는 제1매질은 발광 칩에 이격 형성된 트랜치(18)에 의해 막히게 되어 발광 칩을 전체적으로 일정한 두께로 감싸게 된다. 이러한 과정은 뒤에서 다시 상세하게 설명하도록 한다.
여기서 상기 형광체는 단일 독립 파장을 여기 발광하는 순도가 높은 실리케이트(Silicate)계 형광체 또는 나이트라이드(Nitrid)계 일 수 있다.
본 패키지는 전극을 형성하기 위해 와이어 본딩되는 리드 패드를 제외한 영역으로 상기 내부 리플렉터(17) 외측에 수지로 몰딩이 되어져 외부 리플렉터(13)를 형성하게 된다. 그리고 상기 외부 리플렉터(13)에 수지봉지제(16)가 충진된다.
이에 상기 발광 칩(12)과 제1매질(15)로부터 발광되는 빛은 외부 리플렉터(13)에 충진된 수지봉지제(16)를 통과하면서 혼합되어 발산된다. 즉, 상기 외부 리플렉터(13)에 충진된 수지봉지제(16)는 제1매질(15)로부터 발산되는 빛을 혼합하여 투과시키는 제2매질 역할을 수행하게 된다.
여기서 상기 외부 리플렉터(13) 내에 충진되는 수지봉지제(16)는 렌즈금형을 통해 사출 또는 트랜스퍼 몰딩을 통해 렌즈 형태로 형성될 수 있다.
도 3은 본 패키지(20)의 또다른 실시예를 도시하고 있다.
상기한 도면에 의하면, 본 패키지(20)는 발광 칩(12)이 실장되는 리드프레임(11)의 다이패드 부위에 내부 리플렉터(17)가 형성되고, 상기 내부 리플렉터 내의 바닥면에 발광 칩(12)의 주변을 따라 발광 칩과 소정 거리 이격되는 트랜치(21)가 함몰 형성된다.
상기 트랜치(21)는 발광 칩(12) 상에 도포되는 제1매질(15)의 도포 범위를 규제하는 규제부로서의 역할을 수행하게 된다. 따라서 상기 발광 칩(12) 상에 제1매질(15)을 도포하게 되면 제1매질이 트랜치(21)에 의해 더 이상 외측으로 퍼져 나가는 것이 방지되어 발광 칩만을 정확한 두께와 형태로써 감쌀 수 있게 되는 것이다.
본 실시예에서 상기 트랜치(21)는 리드프레임(11)의 바닥면에서 함몰 형성된 구조로 되어 있다. 또한, 상기 트랜치(21)는 발광 칩(12)의 모서리 부분을 제외한 측면부에만 형성된 구조로 되어 있다. 즉, 본 트랜치(21)는 사각형태의 발광 칩(12)에 대해 각 사변에 직선 형태로 배치되어 형성된 구조로 되어 있다.
여기서 상기 규제부로서 바닥에 함몰된 트랜치 구조외에 리드프레임의 바닥면에 상부로 돌출된 돌기가 형성된 구조 역시 본 패키지의 또다른 실시예로서 적용가능하다 할 것이다. 이러한 구조의 경우 돌기 역시 사각형태의 발광 칩에 대해 각 사변에 직선 형태로 배치 형성될 수 있다.
또한 본 실시예에서 상기 트랜치(21)의 외측에 소정 거리 이격되어 보조트랜치(22)가 더욱 형성된다. 상기 보조트랜치(22)는 상기 제1매질(15)의 도포 범위를 2차로 규제하는 보조규제부의 역할을 수행하게 된다.
상기 보조트랜치(22)는 트랜치(21)와 마찬가지로 리드프레임(11)의 바닥면에 함몰 형성되며, 발광 칩(12)의 모서리 부분을 제외한 측면부에만 형성된 구조로 되어 있다. 즉, 본 보조트랜치(22)는 사각형태의 발광 칩에 대해 각 사변에 직선 형태로 배치되어 형성된다.
또한, 보조규제부로써 상기와 같이 바닥에 함몰된 보조트랜치 구조외에 리드프레임의 바닥면에 상부로 돌출된 보조돌기가 형성된 구조 역시 본 패키지의 또다른 실시예로서 적용가능하다 할 것이다. 상기 보조규제부가 보조돌기로 이루어진 구조의 경우 보조돌기 역시 사각형태의 발광 칩에 대해 각 사변에 직선 형태로 배치 형성될 수 있다.
이하 본 실시예에서 다른 구성부의 구조와 그 작용은 이미 언급한 패키지와 동일하므로 그 설명을 생략하도록 한다.
한편, 도 4는 본 패키지(30)의 또다른 실시예를 도시하고 있다.
상기한 도면에 의하면, 본 패키지(30)는 외부 리플렉터(13)에 반구형태의 렌즈(33)가 몰딩된 구조로 되어 있다. 또한, 발광 칩(12)이 실장되는 리드프레임(11)의 다이패드 부위에 내부 리플렉터(17)가 형성되고, 상기 내부 리플렉터(17) 내의 바닥면에 다운셋부(31)가 함몰 형성된다.
상기 다운셋부(31)는 발광 칩 상에 도포되는 제1매질(15)의 도포 범위를 규 제하는 규제부로서의 역할을 수행하게 된다. 따라서 상기 발광 칩(12) 상에 제1매질(15)을 도포하게 되면 제1매질이 다운셋부(31) 내로 충진되면서 더 이상 외측으로 퍼져 나가는 것이 방지되어 발광 칩만을 정확한 두께와 형태로써 감쌀 수 있게 되는 것이다.
상기 다운셋부(31)는 내부 리플렉터(17) 바닥면에서 단턱이 지도록 함몰 형성된 구조로 되어 있다. 상기 다운셋부(31)의 형태는 발광 칩(12)과 대응되는 형태로 이루어지며, 그 크기는 발광 칩보다 소정 길이 더 큰 구조로 되어 있다. 또한, 상기 다운셋부(31)의 형성 깊이에 대해서는 특별히 한정되지 않는다.
이와같이 상기 다운셋부(31)가 발광 칩보다 약간 큰 크기로 형성됨으로써, 상기 다운셋부(31)의 내측면과 상기 발광 칩의 외측면 사이에 간격이 있게 된다. 상기 발광 칩(12)과 다운셋부(31)의 내측면 사이의 이격거리는 상기 발광 칩 상에 도포되는 제1매질(15)의 두께와 대응되는 구조로 되어 있다. 이에 발광 칩(12) 상에 제1매질(15)을 도포하게 되면 발광 칩의 전체 면에 대해 제1매질의 두께가 일정하게 된다.
또한 본 실시예에서 상기 다운셋부(31)의 외측에 소정 거리 이격되어 보조트랜치(32)가 더욱 형성된다. 상기 보조트랜치(32)는 상기 제1매질(15)의 도포 범위를 2차로 규제하는 보조규제부의 역할을 수행하게 된다.
상기 보조트랜치(32)는 리드프레임의 바닥면에 함몰 형성되며, 상기 보조트랜치의 함몰 깊이나 그 형성 폭 및 다운셋부(31)와의 이격 거리에 대해서는 특별히 한정되지 않는다.
이하 본 실시예에서 다른 구성부의 구조와 그 작용은 이미 언급한 패키지와 동일하므로 그 설명을 생략하도록 한다.
한편, 도 5와 도 6은 각각 또다른 실시예의 패키지로써 트랜치의 구조에 대해 도시하고 있다.
도 5에 도시된 바와 같이 본 실시예의 패키지(40)는 리드프레임(11)에 형성되는 트랜치(41)와 보조트랜치(42)가 원호형태의 단면구조로 이루어진다.
또한, 도 6에 도시된 바와 같이 본 실시예의 패키지(50)는 리드프레임(11)에 형성되는 트랜치(51)와 보조트랜치(52)가 삼각형태의 단면구조로 이루어진다.
상기한 트랜치 또는 보조트랜치의 단면구조를 제외하고 다른 구성부의 구조와 그 작용은 이미 언급한 패키지와 동일하다.
이하, 본 발광다이오드 패키지의 제조과정에 대해 도 7과 도 8을 참조하여 설명하면 다음과 같다. 이하 본 제조과정은 트랜치(18)와 보조트랜치(19)를 구비한 패키지(10)의 제조를 예로서 설명하도록 한다.
먼저 리드프레임은 발광 칩이 실장되는 다이패드 부위에 발광 칩의 실장 위치에서 소정 거리 이격되어 트랜치와 보조트랜치를 형성한다.(S100)
상기 트랜치와 보조트랜치는 리드프레임 바닥면에서 함몰형성시킨 것으로, 에칭공정 또는 금형 스템핑 공정이나 다운셋 공정을 통해 형성될 수 있다.
여기서 상기 트랜치와 보조트랜치를 형성하기 전에 리드프레임의 다이패드 부위에 리드프레임의 바닥면보다 함몰되도록 하여 반사컵 역할을 하는 내부 리플렉터를 더욱 형성할 수 있다. 이와 같이 내부 리플렉터를 형성하는 경우 상기 트랜치 와 보조트랜치는 상기 내부 리플렉터 내에 형성되게 된다.
상기와 같이 트랜치와 보조트랜치가 형성되면, 상기 리드프레임의 다이패드 주변에 반사도가 높은 재질의 열경화성 및 가소성 수지로 사출 또는 트랜스퍼 몰딩하여 외부 리플렉터를 형성한다.
외부 리플렉터가 형성되면 상기 트랜치 중간부에 발광 칩을 실장하고 다이본딩된 발광 칩은 리드프레임과의 전기적 연결을 위해 통전 와이어로 와이어 본딩과정을 거치게 된다.(S110 ~ S120)
그리고 다이본딩된 발광 칩 상에 다른 발광 파장 특성을 가지는 형광체를 함유하는 제1매질을 도포하는 공정을 거치게 된다.(S130)
여기서 형광체가 포함된 제1매질(15)은 도 7에 도시된 바와 같이 실린지(60)에 담긴 후 정량 토출설비를 통해 발광 칩(12)이 실장된 리드프레임(11)의 트랜치(18)로 둘러쌓인 영역에 포팅된다. 이 과정에서 제1매질의 점도 유지를 위해 온도, 습도, 기압을 일정하게 유지한다.
상기와 같이 포팅된 제1매질은 제1매질의 점도와 표면장력 특성으로 인하여 트랜치를 벗어나지 못하고 일정하게 발광 칩 주변을 감싸면서 일정한 형태로 경화되어진다. 즉, 트랜치가 제1매질의 도포 영역을 한정하는 역할을 수행하게 되는 것이다. 이에 제1매질은 발광 칩 전체 면에 걸쳐 일정한 두께와 양으로 감싸게 되어 제1매질에 포함된 형광체의 입자수를 동일하게 제공하게 되는 것이다. 따라서 포토 루미네센스의 광량과 형광체의 비가 방사 각도에 관계없이 전 영역에 일정하게 유지되어 균일한 색상을 표현할 수 있게 된다.
이는 형광체의 여기 발광 에너지와 발광 칩의 가시발광 에너지 비가 일정하게 하여 동일한 색상을 표현할 수 있게 되는 원리로, 두 발광 비율로 인해 발광 색상이 정해지는 형광체를 이용한 발광다이오드에 모두 적용될 수 있다. 또한, 이후 광 방사각을 조정하는 외부 렌즈 형성시 발광원의 색 균일로 인해 렌즈 설계시 보다 다양한 지향각을 갖고 색 균일도를 가지는 렌즈를 용이하게 설계할 수 있게 된다.
또한, 상기와 같이 실린지를 통해 패키지 내에서 발광 칩 상에 제1매질이 정량 토출됨에 따라, 제조되는 모든 패키지에 대해 형광체의 함량과 발광 칩을 도포하는 제1매질의 양을 정량으로 일정하게 맞출 수 있게 된다. 따라서 모든 패키지에 대해 동일한 색상을 재현할 수 있게 되는 것이다.
도포된 제1매질이 건조되면 외부 리플렉터 내에 투명재질의 수지봉지제를 주입하여 충진하거나 트랜스퍼 몰딩하여 원하는 형태로 렌즈를 성형한다.(S140)
상기 수지봉지제 경화공정을 거쳐 수지가 경화되면 각 소자를 트리밍 또는 포밍공정을 통해 개별화하여 발광다이오드 패키지를 제조할 수 있게 된다.(S150)
상기한 과정을 거침에 따라 발광원이 발광 칩에서 형광체로 전환되면서 반구형태의 방사패턴으로 동일한 색상으로 방출되며, 발광원과 형광체의 도달구간이 최소화되어 광효율을 극대화시킬 수 있는 발광다이오드 패키지를 얻을 수 있게 된다. 또한, 내부 리플렉터와 외부 리플렉터에 의해 전면방향으로 광 집중과 그 집중도를 높일 수 있는 발광다이오드 패키지를 얻을 수 있게 된다.
상기에서는 본 패키지의 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러 가지로 변형하여 실시하는 것이 가능하고 이 또한 본 발명의 범위에 속하는 것은 당연하다.
도 1은 본 발명의 제1실시예에 따른 발광다이오드 패키지의 평면도이다.
도 2는 본 발명의 제1실시예에 따른 발광다이오드 패키지의 측단면도이다.
도 3은 본 발명의 제2실시예에 따른 발광다이오드 패키지의 평면도이다.
도 4는 본 발명의 제3실시예에 따른 발광다이오드 패키지의 측면도이다.
도 5는 본 발명의 제4실시예에 따른 발광다이오드 패키지의 측면도이다.
도 6은 본 발명의 제5실시예에 따른 발광다이오드 패키지의 측면도이다.
도 7은 발 발명의 실시예에 따른 발광다이오드 패키지의 제조과정을 설명하기 위한 개략적인 도면이다.
도 8은 본 발명의 실시예에 따른 발광다이오드 패키지의 제조과정을 도시한 순서도이다.
* 도면의 주요 부분에 대한 부호의 설명 *
10 : 발광다이오드 패키지 11 : 리드프레임
12 : 발광 칩 13 : 외부 리플렉터
14 : 와이어 15 : 제1매질
16 : 수지봉지제 17 : 내부 리플렉터
18,21,41,51 : 트랜치 19,22,32,42,52 : 보조트랜치
31 : 다운셋부

Claims (25)

  1. 삭제
  2. 리드프레임과,
    상기 리드프레임의 바닥면으로부터 일체로 형성되어 상기 리드프레임과 일체를 이루는 내부 리플렉터,
    상기 리드프레임에 다이본딩되고, 상기 내부 리플렉터 내측에 실장되는 적어도 하나 이상의 발광 칩,
    상기 내부 리플렉터 외측에 형성된 외부 리플렉터,
    상기 발광 칩에 설정 두께로 도포되며 상기 발광 칩의 발광 파장에 의해 독립된 파장의 빛을 발산하는 제1매질,
    상기 제1매질 상에 도포되며 상기 발광 칩과 제1매질로부터 나오는 빛이 투과되는 제2매질,
    상기 리드프레임에 형성되고 상기 내부 리플렉터 내측에 위치하며, 상기 제1매질의 도포 범위를 설정해 상기 제1매질이 상기 내부 리플렉터에 접하지 않도록 하는 규제부를 포함하고,
    상기 규제부는, 상기 리드프레임의 바닥면에서 함몰 형성된 구조로서, 상기 발광 칩에서 이격되어 상기 발광 칩의 형태와 대응되는 형태로 형성되는 트랜치를 포함하되, 상기 트랜치는 상기 발광 칩에 대해 각 사변에 직선 형태로 배치되어 형성된 것을 특징으로 하는 발광다이오드 패키지.
  3. 리드프레임과,
    상기 리드프레임의 바닥면으로부터 일체로 형성되어 상기 리드프레임과 일체를 이루는 내부 리플렉터,
    상기 리드프레임에 다이본딩되는 적어도 하나 이상의 발광 칩,
    상기 내부 리플렉터 외측에 형성된 외부 리플렉터,
    상기 발광 칩에 설정 두께로 도포되며 상기 발광 칩의 발광 파장에 의해 독립된 파장의 빛을 발산하는 제1매질,
    상기 제1매질 상에 도포되며 상기 발광 칩과 제1매질로부터 나오는 빛이 투과되는 제2매질,
    상기 리드프레임에 형성되고 상기 내부 리플렉터 내측에 위치하며, 상기 제1매질의 도포 범위를 설정해 상기 제1매질이 상기 내부 리플렉터에 접하지 않도록 하는 규제부를 포함하고,
    상기 규제부는, 상기 리드프레임의 바닥면에서 상부로 돌출된 구조로서, 상기 발광 칩에서 이격되어 발광 칩의 형태와 대응되는 형태로 형성되며 다각형 또는 원호형의 단면구조를 갖는 돌기를 포함하는 발광다이오드 패키지.
  4. 리드프레임과,
    상기 리드프레임의 바닥면으로부터 일체로 형성되어 상기 리드프레임과 일체를 이루는 내부 리플렉터,
    상기 리드프레임에 다이본딩되는 적어도 하나 이상의 발광 칩,
    상기 내부 리플렉터 외측에 형성된 외부 리플렉터,
    상기 발광 칩에 설정 두께로 도포되며 상기 발광 칩의 발광 파장에 의해 독립된 파장의 빛을 발산하는 제1매질,
    상기 제1매질 상에 도포되며 상기 발광 칩과 제1매질로부터 나오는 빛이 투과되는 제2매질,
    상기 리드프레임에 형성되고 상기 내부 리플렉터 내측에 위치하며, 상기 제1매질의 도포 범위를 설정해 상기 제1매질이 상기 내부 리플렉터에 접하지 않도록 하는 규제부를 포함하고,
    상기 규제부는, 상기 리드프레임의 바닥면에서 함몰 형성된 구조로서, 상기 발광 칩 실장 부위에 함몰 형성된 다운셋부를 포함하는 발광다이오드 패키지.
  5. 삭제
  6. 삭제
  7. 제 2 항에 있어서,
    상기 트랜치는 다각형 또는 원호형의 단면구조인 발광다이오드 패키지.
  8. 제 2 항 내지 제 4 항 및 제 7 항 중 어느 한 항에 있어서,
    상기 규제부 외측에 적어도 하나 이상 간격을 두고 형성되는 보조트랜치 또는 보조 돌기를 더욱 포함하는 발광다이오드 패키지.
  9. 제 2 항 내지 제 4 항 및 제 7 항 중 어느 한 항에 있어서,
    상기 제1매질은 투명 재질의 수지와 발광 칩의 발광 파장에 여기되는 형광체가 혼합된 발광다이오드 패키지.
  10. 삭제
  11. 제 2 항 내지 제 4 항 및 제 7 항 중 어느 한 항에 있어서,
    상기 내부 리플렉터 외측에 외부 리플렉터가 형성되어 상기 외부 리플렉터 내에 제2매질이 충진되는 발광다이오드 패키지.
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
  23. 발광 칩이 실장되는 리드프레임의 다이패드부에, 상기 리드프레임의 바닥면으로부터 일체로 형성되어 상기 리드프레임과 일체를 이루는 내부 리플렉터를 형성하는 단계,
    상기 다이패드부의 상기 내부 리플렉터 내측에 상기 발광 칩의 주변으로 규제부를 형성하는 단계,
    상기 다이패드부에 발광 칩을 다이본딩하는 단계,
    상기 발광 칩과 리드프레임을 와이어로 연결하는 와이어본딩단계,
    상기 규제부 내에 상기 발광 칩의 발광 파장에 의해 독립된 파장의 빛을 발산하는 제1매질을 도포하여 발광 칩을 감싸는 단계,
    상기 제1매질 상에 제1매질로부터 나오는 빛이 혼합 투과되는 제2매질을 도포하는 단계를 포함하고,
    상기 규제부는 상기 리드프레임의 바닥면에서 함몰 형성되고 상기 발광 칩에서 이격되어 발광 칩의 형태와 대응되는 형태로 형성되는 트랜치를 포함하되, 상기 트랜치는 상기 발광 칩에 대해 각 사변에 직선 형태로 배치되어 형성되는 발광다이오드 패키지 제조방법.
  24. 발광 칩이 실장되는 리드프레임의 다이패드부에, 상기 리드프레임의 바닥면으로부터 일체로 형성되어 상기 리드프레임과 일체를 이루는 내부 리플렉터를 형성하는 단계,
    상기 다이패드부의 상기 내부 리플렉터 내측에 상기 발광 칩의 주변으로 규제부를 형성하는 단계,
    상기 다이패드부에 발광 칩을 다이본딩하는 단계,
    상기 발광 칩과 리드프레임을 와이어로 연결하는 와이어본딩단계,
    상기 규제부 내에 상기 발광 칩의 발광 파장에 의해 독립된 파장의 빛을 발산하는 제1매질을 도포하여 발광 칩을 감싸는 단계,
    상기 제1매질 상에 제1매질로부터 나오는 빛이 혼합 투과되는 제2매질을 도포하는 단계를 포함하고,
    상기 규제부는 상기 리드프레임의 바닥면에서 상부로 돌출되도록 상기 발광 칩에서 이격되어 발광 칩의 형태와 대응되는 형태로 형성되는 돌기를 포함하는 발광다이오드 패키지 제조방법.
  25. 발광 칩이 실장되는 리드프레임의 다이패드부에, 상기 리드프레임의 바닥면으로부터 일체로 형성되어 상기 리드프레임과 일체를 이루는 내부 리플렉터를 형성하는 단계,
    상기 다이패드부의 상기 내부 리플렉터 내측에 상기 발광 칩의 주변으로 규제부를 형성하는 단계,
    상기 다이패드부에 발광 칩을 다이본딩하는 단계,
    상기 발광 칩과 리드프레임을 와이어로 연결하는 와이어본딩단계,
    상기 규제부 내에 상기 발광 칩의 발광 파장에 의해 독립된 파장의 빛을 발산하는 제1매질을 도포하여 발광 칩을 감싸는 단계,
    상기 제1매질 상에 제1매질로부터 나오는 빛이 혼합 투과되는 제2매질을 도포하는 단계를 포함하고,
    상기 규제부는 상기 리드프레임의 바닥면에서 발광 칩 실장 부위에 함몰 형성된 다운셋부를 포함하는 발광다이오드 패키지 제조방법.
KR1020080026516A 2008-03-21 2008-03-21 발광다이오드 리드프레임과 그 리드프레임을 이용한발광다이오드 패키지 및 그 제조방법 KR101007062B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020080026516A KR101007062B1 (ko) 2008-03-21 2008-03-21 발광다이오드 리드프레임과 그 리드프레임을 이용한발광다이오드 패키지 및 그 제조방법
PCT/KR2009/001191 WO2009116744A2 (ko) 2008-03-21 2009-03-10 발광다이오드 리드프레임과 그 리드프레임을 이용한 발광다이오드 패키지 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080026516A KR101007062B1 (ko) 2008-03-21 2008-03-21 발광다이오드 리드프레임과 그 리드프레임을 이용한발광다이오드 패키지 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20090100968A KR20090100968A (ko) 2009-09-24
KR101007062B1 true KR101007062B1 (ko) 2011-01-12

Family

ID=41091360

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080026516A KR101007062B1 (ko) 2008-03-21 2008-03-21 발광다이오드 리드프레임과 그 리드프레임을 이용한발광다이오드 패키지 및 그 제조방법

Country Status (2)

Country Link
KR (1) KR101007062B1 (ko)
WO (1) WO2009116744A2 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101852876B1 (ko) * 2011-08-22 2018-06-20 엘지이노텍 주식회사 발광소자
KR101880454B1 (ko) * 2011-08-24 2018-07-23 엘지이노텍 주식회사 발광소자 패키지
KR101896659B1 (ko) * 2011-09-02 2018-09-07 엘지이노텍 주식회사 발광소자 패키지, 백라이트 유닛 및 영상표시장치
KR101896661B1 (ko) * 2011-10-28 2018-09-07 엘지이노텍 주식회사 발광소자 패키지, 백라이트 유닛 및 영상표시장치
KR101896662B1 (ko) * 2011-11-07 2018-09-07 엘지이노텍 주식회사 발광소자 패키지, 백라이트 유닛 및 영상표시장치
KR101888444B1 (ko) * 2012-02-28 2018-08-16 엘지디스플레이 주식회사 발광 다이오드 패키지 및 그 제조 방법
DE102012215705B4 (de) 2012-09-05 2021-09-23 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Gehäuse für ein optisches bauelement, baugruppe, verfahren zum herstellen eines gehäuses und verfahren zum herstellen einer baugruppe
KR102075730B1 (ko) * 2013-08-07 2020-02-10 엘지이노텍 주식회사 발광 소자 및 조명 시스템
DE102013221429A1 (de) * 2013-10-22 2015-05-07 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
JP2016100385A (ja) * 2014-11-19 2016-05-30 パイオニア株式会社 光半導体デバイスおよび光半導体デバイスの製造方法
JP6213582B2 (ja) * 2016-01-22 2017-10-18 日亜化学工業株式会社 発光装置
JP2019087763A (ja) * 2019-03-01 2019-06-06 パイオニア株式会社 光半導体デバイスおよび光半導体デバイスの製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003258312A (ja) * 2002-03-01 2003-09-12 Citizen Electronics Co Ltd 発光装置の製造方法
JP2005057089A (ja) * 2003-08-05 2005-03-03 Stanley Electric Co Ltd 白色ｌｅｄランプ
JP2006114854A (ja) * 2004-10-18 2006-04-27 Sharp Corp 半導体発光装置、液晶表示装置用のバックライト装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100555174B1 (ko) * 2003-09-29 2006-03-03 바이오닉스(주) 고출력 엘이디패키지 제작방법 및 이를 이용한 고출력엘이디패키지
JP4526257B2 (ja) * 2003-10-29 2010-08-18 スタンレー電気株式会社 半導体発光装置
KR100665262B1 (ko) * 2005-10-20 2007-01-09 삼성전기주식회사 발광다이오드 패키지
KR100756617B1 (ko) * 2006-09-29 2007-09-07 서울반도체 주식회사 발광소자

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003258312A (ja) * 2002-03-01 2003-09-12 Citizen Electronics Co Ltd 発光装置の製造方法
JP2005057089A (ja) * 2003-08-05 2005-03-03 Stanley Electric Co Ltd 白色ｌｅｄランプ
JP2006114854A (ja) * 2004-10-18 2006-04-27 Sharp Corp 半導体発光装置、液晶表示装置用のバックライト装置

Also Published As

Publication number Publication date
WO2009116744A3 (ko) 2009-11-12
KR20090100968A (ko) 2009-09-24
WO2009116744A2 (ko) 2009-09-24

Similar Documents

Publication Publication Date Title
KR101007062B1 (ko) 발광다이오드 리드프레임과 그 리드프레임을 이용한발광다이오드 패키지 및 그 제조방법
US9287470B2 (en) Wavelength-converting light emitting diode (LED) chip and LED device equipped with chip
KR100880638B1 (ko) 발광 소자 패키지
EP1900040B1 (en) Light emitting diode and method of fabricating the same
KR20120131955A (ko) 발광장치
KR100982989B1 (ko) 발광 다이오드 패키지
JP2012532473A (ja) 散乱粒子領域を有するｌｅｄパッケージ
JP5097471B2 (ja) 発光装置の製造方法
WO2015139369A1 (zh) 一种led灯条制作方法及led灯条
US8476661B2 (en) Light emitting element
KR20110108753A (ko) 형광체 혼합물과 그 형광체 혼합물을 구비한 ｌｅｄ 패키지 및 그 제조방법
KR20090100967A (ko) 발광다이오드 패키지
KR100593161B1 (ko) 백색 발광 다이오드 및 그 제조 방법
JP2002232013A (ja) 半導体発光素子
KR20090051508A (ko) 백색 발광소자 및 그 제조방법
KR20120014285A (ko) Ｌｅｄ 패키지 및 그의 제조 방법
KR101049481B1 (ko) 발광 다이오드 패키지
KR20090058169A (ko) 백색 발광소자의 제조방법
KR20110108935A (ko) 발광장치 및 그 제조방법
KR101784007B1 (ko) 발광 소자 및 이의 제조방법
KR20170092265A (ko) 엘이디 모듈 및 그 제조방법
JP2005142194A (ja) 発光ダイオードおよびその製造方法
KR100660630B1 (ko) 발광다이오드 및 그 제조방법
KR20100089055A (ko) 발광다이오드 패키지
KR20100042066A (ko) 발광소자 패키지

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131206

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20141230

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20151208

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20161205

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20171204

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20181211

Year of fee payment: 9