KR101004407B1 - 반도체칩 패키지용 테스트 소켓 - Google Patents

반도체칩 패키지용 테스트 소켓 Download PDF

Info

Publication number
KR101004407B1
KR101004407B1 KR1020090018923A KR20090018923A KR101004407B1 KR 101004407 B1 KR101004407 B1 KR 101004407B1 KR 1020090018923 A KR1020090018923 A KR 1020090018923A KR 20090018923 A KR20090018923 A KR 20090018923A KR 101004407 B1 KR101004407 B1 KR 101004407B1
Authority
KR
South Korea
Prior art keywords
semiconductor chip
cover
package
chip package
pressing
Prior art date
Application number
KR1020090018923A
Other languages
English (en)
Other versions
KR20100100182A (ko
Inventor
전진국
박성규
함종욱
Original Assignee
주식회사 오킨스전자
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 오킨스전자 filed Critical 주식회사 오킨스전자
Priority to KR1020090018923A priority Critical patent/KR101004407B1/ko
Publication of KR20100100182A publication Critical patent/KR20100100182A/ko
Application granted granted Critical
Publication of KR101004407B1 publication Critical patent/KR101004407B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2855Environmental, reliability or burn-in testing
    • G01R31/286External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2863Contacting devices, e.g. sockets, burn-in boards or mounting fixtures
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/04Housings; Supporting members; Arrangements of terminals
    • G01R1/0408Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433Sockets for IC's or transistors
    • G01R1/0441Details
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2896Testing of IC packages; Test features related to IC packages

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Environmental & Geological Engineering (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

본 발명은 반도체칩 패키지용 테스트 소켓에 관한 것으로, 상면에 패키지탑재부가 형성되고 상기 패키지탑재부에 콘택트가 높이방향을 따라 설치되어 있는 베이스와, 상기 베이스의 높이방향을 따라 이동 가능하도록 상기 베이스에 결합되고 중앙영역에 탑재개구가 형성되는 커버와, 상호 대향하도록 배치되고 각각은 상기 커버가 하강할 때 상기 패키지탑재부의 상부공간이 개방되는 개방위치로 회동하고 상기 커버가 상승할 때 반도체칩패키지의 외부연결단자가 상기 콘택트에 접촉되게 상기 패키지탑재부에 탑재된 반도체칩패키지를 가압하는 가압위치로 회동하도록 상기 커버에 결합되는 한 쌍의 가압래치를 갖는 반도체칩패키지용 테스트소켓에 있어서, 상기 각 가압래치는, 외측 끝단은 상기 베이스에 피벗 연결되고, 내측 편에는 링크 피벗 연결부를 가지며, 내측 끝단은 가압단을 가지는 가압 회동편과, 일단은 상기 링크 피벗 연결구를 통하여 상기 가압 회동편과 피벗 연결되고 타단은 상기 커버에 피벗 연결되는 링크를 포함하는 것을 특징으로 하는 반도체칩 패키지용 테스트 소켓에 관한 것이다.
이를 통하여 간단한 구조를 가지면서도 반도체칩패키지 탑재부를 제외한 테스트소켓의 주변크기를 최소화하고, 가압래치 개방 시 반도체칩패키지 탑재부의 개방면적을 최대화하여 전체 소켓의 크기를 줄일 수 있고, 패키지탑재부에 탑재된 반도체칩패키지에 대한 접촉압력을 동일한 힘을 가하면서도 증가시킬 수 있어서, 다수의 프로브 핀(콘택트)이 필요한 다수 전극을 가지는 패키지의 검사에서 명확한 개폐가 이루어지도록 할 수 있는 효과를 얻을 수 있다
반도체칩, 패키지, 테스트 소켓

Description

반도체칩 패키지용 테스트 소켓 {TEST SOCKET FOR SEMICONDUCTOR CHIP PACKAGE}
본 발명은 반도체칩 패키지용 테스트 소켓에 관한 것으로, 더욱 상세하게는 간단한 구조를 가지면서도 반도체칩패키지 탑재부를 제외한 테스트소켓의 주변크기를 최소화하고, 가압래치 개방 시 반도체칩패키지 탑재부의 개방면적을 최대화하여 전체 소켓의 크기를 줄일 수 있고, 패키지탑재부에 탑재된 반도체칩패키지에 대한 접촉압력을 동일한 힘을 가하면서도 증가시킬 수 있어서, 다수의 프로브 핀(콘택트)이 필요한 다수 전극을 가지는 패키지의 검사에서 명확한 개폐가 이루어지도록 할 수 있는 반도체칩 패키지용 테스트 소켓에 관한 것이다.
본 발명에서 의미하는 소켓은 통상의 반도체칩 제조 공정에 사용되는 소켓을 모두 통칭하는 것이고, 바람직하게는 번-인 테스트에 적용되는 번-인 소켓을 의미한다.
반도체칩은 다양한 형태로 제조되며, 이러한 반도체칩은 패키징하는 방식에 따라 리드형 또는 볼형으로 나누어지는데 반도체칩의 직접도가 높아지고, 로직 설계가 다양해짐에 따라 하나의 칩이 가지는 외부연결단자의 수가 꾸준히 증가하고 있는 추세이고, 이에 따라서 전극들의 간격이 점점 더 좁아지고 있는 실정이다.
이에 대응하기 위하여 근래에 들어 BGA 타입의 반도체칩이 주로 생산되고 있는데, 이와 같은 패키지 타입과 무관하게 상기 테스트 소켓은 상면에 패키지탑재부가 형성되고 상기 패키지탑재부에 콘택트(프로브 핀)가 높이방향을 따라 설치되어 있는 베이스와, 상기 베이스의 높이방향을 따라 이동 가능하도록 상기 베이스에 결합되고 중앙영역에 탑재개구가 형성되는 커버와, 상호 대향하도록 배치되고 각각은 상기 커버가 하강할 때 상기 패키지탑재부의 상부공간이 개방되는 개방위치로 회동하고 상기 커버가 상승할 때 반도체칩패키지의 외부연결단자가 상기 콘택트에 접촉되게 상기 패키지탑재부에 탑재된 반도체칩패키지를 가압하는 가압위치로 회동하도록 상기 커버에 결합되는 한 쌍의 가압래치를 갖는 구조를 가진다.
그런데 이와 같은 구성을 갖는 반도체칩패키지용 테스트소켓에 있어서, 상기 가압래치는 반도체칩패키지의 외부연결단자가 콘택트의 상단에 안정적으로 접촉할 수 있는 충분한 압력으로 패키지탑재부에 탑재된 반도체칩패키지를 가압하도록 구성하는 것이 바람직하지다. 그러나 최근 반도체칩패키지의 외부연결단자의 수가 증가함에 따라 콘택트의 반발력이 증가하여 이를 버티기 위하여 상기 가압래치의 접촉압력 증대에 대한 요구도 증가하고 있다.
따라서 상기 가압래치의 접촉압력을 증대시키기 위하여 가압래치의 구동을 레버리지(leverage) 원리에 따라 증가시키기 위한 개선이 이루어졌으나, 이와 같은 구성요소를 갖도록 하기 위해서는 테스트소켓의 전체 크기가 증대되는 문제점이 있다.
상기와 같은 종래기술의 문제점을 해결하고자, 본 발명은 간단한 구조를 가지면서도 반도체칩패키지 탑재부를 제외한 테스트소켓의 주변크기를 최소화하고, 가압래치 개방 시 반도체칩패키지 탑재부의 개방면적을 최대화하여 전체 소켓의 크기를 줄일 수 있고, 패키지탑재부에 탑재된 반도체칩패키지에 대한 접촉압력을 동일한 힘을 가하면서도 증가시킬 수 있어서, 다수의 프로브 핀(콘택트)이 필요한 다수 전극을 가지는 패키지의 검사에서 명확한 개폐가 이루어지도록 할 수 있는 반도체칩 패키지용 테스트 소켓을 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위하여, 본 발명은
상면에 패키지탑재부가 형성되고 상기 패키지탑재부에 콘택트가 높이방향을 따라 설치되어 있는 베이스와, 상기 베이스의 높이방향을 따라 이동 가능하도록 상기 베이스에 결합되고 중앙영역에 탑재개구가 형성되는 커버와, 상호 대향하도록 배치되고 각각은 상기 커버가 하강할 때 상기 패키지탑재부의 상부공간이 개방되는 개방위치로 회동하고 상기 커버가 상승할 때 반도체칩패키지의 외부연결단자가 상기 콘택트에 접촉되게 상기 패키지탑재부에 탑재된 반도체칩패키지를 가압하는 가압위치로 회동하도록 상기 커버에 결합되는 한 쌍의 가압래치를 갖는 반도체칩패키지용 테스트소켓에 있어서,
상기 각 가압래치는, 외측 끝단은 상기 베이스에 피벗 연결되고, 내측 편에 는 링크 피벗 연결부를 가지며, 내측 끝단은 가압단을 가지는 가압 회동편과, 일단은 상기 링크 피벗 연결구를 통하여 상기 가압 회동편과 피벗 연결되고 타단은 상기 커버에 피벗 연결되는 링크를 포함하는 것을 특징으로 하는 반도체칩 패키지용 테스트 소켓을 제공한다.
본 발명의 반도체칩 패키지용 테스트 소켓에 따르면. 간단한 링크 구조를 가지면서도, 상기 링크가 가압 래치에서만 형성되므로 베이스나 커버에 별도의 부가적인 구성이 추가되지 않아, 반도체칩패키지 탑재부를 제외한 테스트소켓의 주변크기를 최소화하고, 가압래치 개방 시 반도체칩패키지 탑재부의 개방면적을 최대화하여 전체 소켓의 크기를 줄일 수 있는 효과가 있다.
또한 패키지탑재부에 탑재된 반도체칩패키지에 대한 접촉압력을 링크 구조(특히, 가압래치의 패키지 가압지점에 가까운 링크 연결부를 통하여 커버로부터 링크로 전달된 가압이 가압단에 직접적으로 작용)를 통하여 동일한 힘을 가하면서도 증가시킬 수 있어서, 다수의 프로브 핀(콘택트)이 필요한 많은 다수 전극을 가지는 패키지의 검사에서 명확한 개폐가 이루어지도록 할 수 있는 효과를 얻을 수 있다.
이하 본 발명을 상세하게 설명한다.
본 발명의 반도체칩 패키지용 테스트 소켓은 상면에 패키지탑재부(12)가 형성되고 상기 패키지탑재부(12)에 콘택트가 높이방향을 따라 설치되어 있는 베이스(10)와, 상기 베이스(10)의 높이방향을 따라 이동 가능하도록 상기 베이스(10)에 결합되고 중앙영역에 탑재개구가(22) 형성되는 커버(20)와, 상호 대향하도록 배치되고 각각은 상기 커버(20)가 하강할 때 상기 패키지탑재부(12)의 상부공간이 개방되는 개방위치로 회동하고 상기 커버(20)가 상승할 때 반도체칩패키지의 외부연결단자가 상기 콘택트에 접촉되게 상기 패키지탑재부(12)에 탑재된 반도체칩패키지를 가압하는 가압위치로 회동하도록 상기 커버(20)에 결합되는 한 쌍의 가압래치(30)를 갖는 반도체칩패키지용 테스트소켓에 있어서, 상기 각 가압래치(30)는, 외측 끝단(31)은 상기 베이스(10)에 피벗 연결되고, 내측 편에는 링크 피벗 연결부(32)를 가지며, 내측 끝단은 가압단(33)을 가지는 가압 회동편(34)과, 일단은 상기 링크 피벗 연결구(32)를 통하여 상기 가압 회동편(34)과 피벗 연결되고 타단은 상기 커버(20)에 피벗 연결되는 링크(36)를 포함하는 구성을 가진다.
이에 대한 상세한 설명은 도면을 참고하여 설명한다.
즉, 도 1 내지 도 5에 도시한 바와 같이, 통상의 베이스, 커버, 가압래치를 포함하는 소켓에 있어서, 상기 가압래치의 구성이 외측 끝단(31)은 상기 베이스(10)에 피벗 연결되고, 내측 편에는 링크 피벗 연결부(32)를 가지며, 내측 끝단은 가압단(33)을 가지는 가압 회동편(34)과, 일단은 상기 링크 피벗 연결구(32)를 통하여 상기 가압 회동편(34)과 피벗 연결되고 타단은 상기 커버(20)에 피벗 연결되는 링크(36)를 포함하여 커버의 베이스에 대한 상대 운동에 따라 가압 래치가 개방 및 가압 위치 사이를 이동하도록 하는 것이다.
이에 대한 구체적인 예는 도 1에 도시한 바와 같고, 여기서 상기 가압 래치는 네 곳에 위치하지만 경우에 따라서 마주보는 1쌍(두 곳)만으로 이를 구성할 수 있음은 물론이다. 이러한 구성을 가지는 경우에 커버의 하강에 따라 가압 래치가 개방되는 과정은 도 2 및 도 5에 도시한 바와 같다.
또한 상기 가압 회동편은 도시한 바와 같이 그 내측 끝단이 하부로 돌출되는 가압단을 가질 수도 있고, 회동편 자체가 외측 끝단 및 내측 끝단이 하부로 돌출하고 중간부는 상부로 돌출한 절곡형상을 가질 수도 있으며, 상기 링크도 도시한 바와 같이 베이스와 가압 래치 사이의 연결부와의 간섭을 회피하기 위하여 꺾인 형태로 이를 구성할 수도 있고, 간섭이 발생하지 않는 경우나, 필요에 따라 직선 형태 등의 다양한 형태로 이를 구성할 수 있음은 물론이다.
이를 통하여 링크와 연결되는 링크 피벗 연결부가 가압 회동편의 내측 편에 위치하여 도 5에 도시한 바와 같이 개방되므로 회동편의 끝단이 베이스의 피벗 상부로 완전히 개방되어 패키지 탑재부의 개방면적을 최대화할 수 있고, 링크 구조를 통하여 가압위치에서의 가압력을 증대할 수 있다. 또한 가압래치 부분의 구성요소 만으로 래치를 구성하므로 베이스에 불필요한 부품 및 공간을 필요로 하지 않아 패키지탑재부 이외의 베이스 영역을 줄일 수 있다.
바람직하게는 상기 피벗 연결부는 도시한 바와 같이 회전축을 중심으로 한 피벗 연결로 이를 구성할 수 있으며, 이를 위하여 상기 가압 회동편(34)은 외측 끝단(31)과 베이스(10) 사이에 삽입 연결된 베이스 회전축(35)에 의하여 피벗 연결되고, 상기 링크(36)는 상기 가압 회동편(34)의 링크 피벗 연결구(32)와 링크(36) 일단 사이에 삽입 연결된 링크 회전축(37) 및, 링크(36) 타단과 커버(20) 사이에 삽입 연결된 커버 회전축(38)에 의하여 각각 피벗 연결되도록 하는 것이 제작의 용이 성 및 작동의 원활함을 위하여 바람직하다.
이상에서 설명한 본 발명은 전술한 상세한 설명, 실시예에 의하여 한정되는 것은 아니고, 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 해당 기술분야의 당업자가 다양하게 수정 및 변경시킨 것 또한 본 발명의 범위 내에 포함됨은 물론이다.
도 1은 본 발명의 반도체칩 패키지용 테스트 소켓의 일 실시예에 대한 사시도를 도시한 도면이다.
도 2는 도 1에 도시한 본 발명의 반도체칩 패키지용 테스트 소켓의 일 실시예에 대한 가압 래치 개방 중인 경우를 일부 절개하여 확대도시한 도면이다.
도 3은 도 1에 도시한 본 발명의 반도체칩 패키지용 테스트 소켓의 일 실시예에 대한 분해사시도를 도시한 도면이다.
도 4는 도 3에 도시한 분해사시도를 확대도시한 도면이다.(도 3의 점선으로 된 원 내부 부분)
도 5는 본 발명의 반도체칩 패키지용 테스트 소켓의 일 실시예에 대한 가압래치 개방 전과 후를 각각 개략적으로 도시한 부분단면도를 도시한 도면이다. (점선 원으로 표시된 부분이 회전축이 된다.)
* 도면의 주요부분에 대한 부호의 설명 *
10: 베이스 12: 패키지탑재부
20: 커버 22: 탑재개구
30: 가압래치 31: (가압 회동편의) 외측 끝단
32: (가압 회동편의) 링크 피벗 연결부
33: (가압 회동편의) 가압단 34: 가압 회동편
35: 베이스 회전축 36: 링크
37: 링크 회전축 38: 커버 회전축

Claims (2)

  1. 상면에 패키지탑재부가 형성되고 상기 패키지탑재부에 콘택트가 높이방향을 따라 설치되어 있는 베이스와, 상기 베이스의 높이방향을 따라 이동 가능하도록 상기 베이스에 결합되고 중앙영역에 탑재개구가 형성되는 커버와, 상호 대향하도록 배치되고 각각은 상기 커버가 하강할 때 상기 패키지탑재부의 상부공간이 개방되는 개방위치로 회동하고 상기 커버가 상승할 때 반도체칩패키지의 외부연결단자가 상기 콘택트에 접촉되게 상기 패키지탑재부에 탑재된 반도체칩패키지를 가압하는 가압위치로 회동하도록 상기 커버에 결합되는 한 쌍의 가압래치를 갖는 반도체칩패키지용 테스트소켓에 있어서,
    상기 각 가압래치는, 외측 끝단은 상기 베이스에 피벗 연결되고, 내측 편에는 링크 피벗 연결부를 가지며, 내측 끝단은 가압단을 가지는 가압 회동편과, 일단은 상기 링크 피벗 연결구를 통하여 상기 가압 회동편과 피벗 연결되고 타단은 상기 커버에 피벗 연결되는 링크를 포함하는 것을 특징으로 하는 반도체칩 패키지용 테스트 소켓.
  2. 제1항에 있어서,
    상기 가압 회동편은 외측 끝단과 베이스 사이에 삽입 연결된 베이스 회전축에 의하여 피벗 연결되고,
    상기 링크는 상기 가압 회동편의 링크 피벗 연결구과 링크 일단 사이에 삽입 연결된 링크 회전축 및, 링크 타단과 커버 사이에 삽입 연결된 커버 회전축에 의하여 각각 피벗 연결되는 것을 특징으로 하는 반도체칩 패키지용 테스트 소켓.
KR1020090018923A 2009-03-05 2009-03-05 반도체칩 패키지용 테스트 소켓 KR101004407B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090018923A KR101004407B1 (ko) 2009-03-05 2009-03-05 반도체칩 패키지용 테스트 소켓

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090018923A KR101004407B1 (ko) 2009-03-05 2009-03-05 반도체칩 패키지용 테스트 소켓

Publications (2)

Publication Number Publication Date
KR20100100182A KR20100100182A (ko) 2010-09-15
KR101004407B1 true KR101004407B1 (ko) 2010-12-28

Family

ID=43006286

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090018923A KR101004407B1 (ko) 2009-03-05 2009-03-05 반도체칩 패키지용 테스트 소켓

Country Status (1)

Country Link
KR (1) KR101004407B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101105654B1 (ko) 2010-08-17 2012-01-18 (주)마이크로컨텍솔루션 엘이디 시험 소켓
KR101131611B1 (ko) 2010-01-21 2012-03-30 (주)마이크로컨텍솔루션 Lga 소켓용 장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11304876A (ja) 1998-04-20 1999-11-05 Samsung Electronics Co Ltd パッケージされないチップをテストするためのキャリア
KR200330203Y1 (ko) 2003-07-11 2003-10-17 주식회사 오킨스전자 반도체칩패키지용 테스트소켓
KR100744152B1 (ko) 2004-10-21 2007-08-01 삼성전자주식회사 멀티 테스트가 용이한 반도체 칩 패키지 검사용 소켓

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11304876A (ja) 1998-04-20 1999-11-05 Samsung Electronics Co Ltd パッケージされないチップをテストするためのキャリア
KR200330203Y1 (ko) 2003-07-11 2003-10-17 주식회사 오킨스전자 반도체칩패키지용 테스트소켓
KR100744152B1 (ko) 2004-10-21 2007-08-01 삼성전자주식회사 멀티 테스트가 용이한 반도체 칩 패키지 검사용 소켓

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101131611B1 (ko) 2010-01-21 2012-03-30 (주)마이크로컨텍솔루션 Lga 소켓용 장치
KR101105654B1 (ko) 2010-08-17 2012-01-18 (주)마이크로컨텍솔루션 엘이디 시험 소켓

Also Published As

Publication number Publication date
KR20100100182A (ko) 2010-09-15

Similar Documents

Publication Publication Date Title
JP6147369B2 (ja) 半導体素子テスト用ソケット装置
KR101168036B1 (ko) 반도체 패키지용 검사소켓
KR20010062623A (ko) 전기 소켓 장치
JP2008527325A (ja) 半導体用テスト及びバーンインのためのbga型ソケット
KR101004407B1 (ko) 반도체칩 패키지용 테스트 소켓
JP3789789B2 (ja) 電気部品用ソケット
KR100792730B1 (ko) 반도체 소자 테스트 핸들러용 캐리어 모듈
KR100792729B1 (ko) 반도체 소자 테스트 핸들러용 캐리어 모듈
JP4676841B2 (ja) 電気部品用ソケット
KR100351676B1 (ko) 콘택핀 및 이것을 구비한 집적회로 패키지 테스트용 소켓
CN103187649A (zh) 电气元件用插座
JP6400485B2 (ja) 電気部品用ソケット
KR101532758B1 (ko) 래치기구 및 이를 포함하는 반도체 패키지 장착용 소켓
KR101016019B1 (ko) Welp타입 패키지용 번-인 소켓
JP5836113B2 (ja) 電気部品用ソケット
KR100898409B1 (ko) 리드프레임 방식 칩 패키지용 번인 소켓
JP4365066B2 (ja) 電気部品用ソケット
KR101345814B1 (ko) 반도체칩 패키지 캐리어
KR20130135563A (ko) 래치구조물 및 이를 포함하는 반도체 패키지 탑재용 소켓
KR200330203Y1 (ko) 반도체칩패키지용 테스트소켓
KR101345816B1 (ko) 반도체 패키지 테스트용 소켓
JP2003308938A (ja) 電気部品用ソケット
KR200409372Y1 (ko) 반도체 소자 테스트 소켓
KR20180051259A (ko) 반도체 고정 래치 및 이를 포함하는 소켓
CN103187648A (zh) 电气元件用插座

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131223

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20141219

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20151221

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20161220

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20171220

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20181129

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20191218

Year of fee payment: 10