KR100999725B1 - Light emitting device, method for fabricating the light emitting device and light emitting device package - Google Patents

Light emitting device, method for fabricating the light emitting device and light emitting device package Download PDF

Info

Publication number
KR100999725B1
KR100999725B1 KR1020100020416A KR20100020416A KR100999725B1 KR 100999725 B1 KR100999725 B1 KR 100999725B1 KR 1020100020416 A KR1020100020416 A KR 1020100020416A KR 20100020416 A KR20100020416 A KR 20100020416A KR 100999725 B1 KR100999725 B1 KR 100999725B1
Authority
KR
South Korea
Prior art keywords
light emitting
layer
electrode
emitting device
conductive semiconductor
Prior art date
Application number
KR1020100020416A
Other languages
Korean (ko)
Inventor
황성민
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020100020416A priority Critical patent/KR100999725B1/en
Application granted granted Critical
Publication of KR100999725B1 publication Critical patent/KR100999725B1/en
Priority to TW100105924A priority patent/TWI470832B/en
Priority to EP11156271.6A priority patent/EP2365544B1/en
Priority to US13/039,464 priority patent/US8772806B2/en
Priority to CN201110058587.8A priority patent/CN102194949B/en
Priority to JP2011049898A priority patent/JP5290342B2/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40Materials therefor
    • H01L33/42Transparent materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0016Processes relating to electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

PURPOSE: A light emitting element, a method for manufacturing the same, and a light emitting element package are provided to improve the light emitting efficiency of the light emitting element by forming a light transmissive electrode layer on the upper region of a light emitting structure. CONSTITUTION: A light emitting structure(110) includes a first conductive semiconductor layer(112), an active layer(114), and a second conductive semiconductor layer(116). A first electrode(141) is in electric connection with the first conductive semiconductor layer. A first insulating layer(120) is formed between the lateral region of the first electrode and the light emitting structure. A second electrode(142) is in electric connection with the second conductive semiconductor layer. A light transmissive electrode layer(150) is formed on the upper region of the light emitting structure.

Description

발광 소자, 발광 소자 제조방법 및 발광 소자 패키지{LIGHT EMITTING DEVICE, METHOD FOR FABRICATING THE LIGHT EMITTING DEVICE AND LIGHT EMITTING DEVICE PACKAGE}LIGHT EMITTING DEVICE, METHOD FOR FABRICATING THE LIGHT EMITTING DEVICE AND LIGHT EMITTING DEVICE PACKAGE}

실시예는 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지에 관한 것이다.The embodiment relates to a light emitting device, a light emitting device manufacturing method and a light emitting device package.

발광 다이오드(Light Emitting Diode: LED)는 전기에너지가 빛에너지로 변환되는 특성의 p-n 접합 다이오드를 주기율표 상의 Ⅲ족과 Ⅴ족의 원소를 화합함으로써 생성할 수 있다. LED는 화합물 반도체의 조성비 및 재질을 조절함으로써 다양한 색상 구현이 가능하다.Light emitting diodes (LEDs) may be produced by combining p-n junction diodes having characteristics of converting electrical energy into light energy by combining elements of Groups III and V of the periodic table. LED can realize various colors by adjusting the composition ratio and the material of the compound semiconductor.

발광 다이오드는 순 방향 전압 인가 시 n층의 전자와 p층의 정공이 결합하여 전도대(Conduction band)와 가전대(Valance band)의 에너지 갭에 해당하는 만큼의 빛 에너지를 생성할 수 있다.When the forward voltage is applied, the n-layer electrons and the p-layer holes combine to generate light energy corresponding to the energy gap of the conduction band and the valence band.

발광 다이오드의 재질의 일종인 질화물 반도체는 높은 열적 안정성과 폭넓은 밴드갭 에너지에 의해 광소자 및 고출력 전자소자 개발 분야에서 큰 관심을 받고 있다. 특히, 질화물 반도체를 이용한 청색(Blue) LED, 녹색(Green) LED, 자외선(UV) LED 등은 상용화되어 널리 사용되고 있다.Nitride semiconductors, which are a kind of light emitting diodes, have received great attention in the field of optical devices and high power electronic devices due to their high thermal stability and wide bandgap energy. In particular, blue LEDs, green LEDs, and ultraviolet (UV) LEDs using nitride semiconductors are commercially used and widely used.

실시예는 새로운 구조를 갖는 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지를 제공한다.The embodiment provides a light emitting device, a light emitting device manufacturing method and a light emitting device package having a new structure.

실시예는 방열 특성이 향상된 발광 소자 및 그 제조방법을 제공한다.The embodiment provides a light emitting device having improved heat dissipation characteristics and a method of manufacturing the same.

실시예는 설치가 용이한 발광 소자를 제공한다.The embodiment provides a light emitting device that is easy to install.

실시예는 광 추출 효율이 향상된 발광 소자를 제공한다.The embodiment provides a light emitting device having improved light extraction efficiency.

실시예에 따른 발광 소자는 제1 도전형 반도체층과, 상기 제1 도전형 반도체층 아래에 활성층과, 상기 활성층 아래에 제2 도전형 반도체층을 포함하는 발광구조물; 상기 활성층 및 상기 제2 도전형 반도체층을 관통하여 상기 제1 도전형 반도체층과 전기적으로 연결되며, 하부 영역이 상기 발광구조물 아래로 노출되는 제1 전극; 상기 제1 전극의 측면 영역과 상기 발광구조물 사이에 형성된 제1 절연층; 상기 제2 도전형 반도체층 아래에 형성되고 상기 제2 도전형 반도체층과 전기적으로 연결되는 제2 전극; 및 상기 발광구조물의 상부 영역에 형성된 투광성 전극층을 포함한다.A light emitting device according to an embodiment includes a light emitting structure including a first conductive semiconductor layer, an active layer under the first conductive semiconductor layer, and a second conductive semiconductor layer under the active layer; A first electrode penetrating the active layer and the second conductive semiconductor layer and electrically connected to the first conductive semiconductor layer, and a lower region of which is exposed below the light emitting structure; A first insulating layer formed between the side region of the first electrode and the light emitting structure; A second electrode formed under the second conductive semiconductor layer and electrically connected to the second conductive semiconductor layer; And a light transmissive electrode layer formed on an upper region of the light emitting structure.

실시예에 따른 발광 소자 제조방법은 기판 상에 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층 순차적으로 적층하여 발광구조물을 형성하는 단계; 상기 발광구조물을 선택적으로 제거하여 상기 제1 도전형 반도체층의 상면의 일부가 노출되도록 제1 캐비티를 형성하는 단계; 상기 제1 캐비티의 내측면에 제1 절연층을 형성하는 단계; 상기 제1 캐비티의 내부 및 상기 발광구조물 상에 금속층을 형성하는 단계; 상기 금속층을 선택적으로 제거하여 전기적으로 격리된 제1 전극 및 제2 전극을 형성하는 단계; 상기 기판을 제거하는 단계; 및 상기 제1 도전형의 반도체층 아래에 투광성 전극층을 형성하는 단계를 포함한다.A method of manufacturing a light emitting device according to an embodiment may include forming a light emitting structure by sequentially stacking a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer on a substrate; Selectively removing the light emitting structure to form a first cavity to expose a portion of an upper surface of the first conductivity type semiconductor layer; Forming a first insulating layer on an inner side surface of the first cavity; Forming a metal layer in the first cavity and on the light emitting structure; Selectively removing the metal layer to form electrically isolated first and second electrodes; Removing the substrate; And forming a transparent electrode layer under the first conductive semiconductor layer.

실시예에 따른 발광 소자 패키지는 패키지 몸체; 상기 패키지 몸체에 설치된 제1 전극층 및 제2 전극층; 및 상기 패키지 몸체에 설치되며, 상기 제1 전극층 및 제2 전극층과 전기적으로 연결된 제 1항 내지 제 14항 중 어느 한 항의 발광 소자를 포함한다.The light emitting device package according to the embodiment includes a package body; A first electrode layer and a second electrode layer provided on the package body; And a light emitting device according to any one of claims 1 to 14 installed on the package body and electrically connected to the first electrode layer and the second electrode layer.

실시예는 새로운 구조를 갖는 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지를 제공할 수 있다.The embodiment can provide a light emitting device having a new structure, a light emitting device manufacturing method, and a light emitting device package.

실시예는 방열 특성이 향상된 발광 소자 및 그 제조방법을 제공할 수 있다.The embodiment can provide a light emitting device having improved heat dissipation characteristics and a method of manufacturing the same.

실시예는 설치가 용이한 발광 소자를 제공할 수 있다.The embodiment can provide a light emitting device that is easy to install.

실시예는 광 추출 효율이 향상된 발광 소자를 제공할 수 있다.The embodiment can provide a light emitting device having improved light extraction efficiency.

도 1은 실시예에 따른 발광 소자의 측 단면도
도 2는 도 1의 A-A'단면을 나타낸 도면
도 3은 도 1의 발광 소자의 전극 구조를 나타내는 배면도
도 4는 다른 실시예에 따른 발광 소자를 상면에서 바라본 도면
도 5 내지 도 7은 실시예에 따른 발광 소자의 투광성 전극층의 다른 예를 나타내는 도면
도 8은 실시예에 따른 발광 소자를 회로도로 나타낸 도면
도 9는 실시예에 따른 발광 소자의 정전기 방전 시의 파형도
도 10 내지 도 19는 실시예에 따른 발광 소자의 제조방법을 설명하는 도면
도 20은 실시예에 따른 발광 소자를 포함하는 발광 소자 패키지의 단면도
1 is a side cross-sectional view of a light emitting device according to an embodiment
FIG. 2 is a cross-sectional view taken along the line AA ′ of FIG. 1; FIG.
3 is a rear view illustrating an electrode structure of the light emitting device of FIG. 1.
4 is a top view of a light emitting device according to another embodiment;
5 to 7 are views showing another example of the light transmissive electrode layer of the light emitting device according to the embodiment
8 is a circuit diagram illustrating a light emitting device according to an embodiment;
9 is a waveform diagram at the time of electrostatic discharge of the light emitting device according to the embodiment
10 to 19 illustrate a method of manufacturing a light emitting device according to an embodiment.
20 is a cross-sectional view of a light emitting device package including a light emitting device according to the embodiment

실시예들의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "위(on)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "위(on)"와 "아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 위 또는 아래에 대한 기준은 도면을 기준으로 설명한다.In the description of the embodiments, it is to be understood that each layer (film), region, pattern or structure is formed "on" or "under" a substrate, each layer The terms " on "and " under " encompass both being formed" directly "or" indirectly " In addition, the criteria for the top or bottom of each layer will be described with reference to the drawings.

도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다. In the drawings, the thickness or size of each layer is exaggerated, omitted, or schematically illustrated for convenience and clarity of description. In addition, the size of each component does not necessarily reflect the actual size.

이하, 첨부된 도면을 참조하여 실시예에 따른 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지에 대해 설명한다.Hereinafter, a light emitting device, a light emitting device manufacturing method, and a light emitting device package according to an embodiment will be described with reference to the accompanying drawings.

도 1은 실시예에 따른 발광 소자(100)의 측 단면도이고, 도 2는 도 1의 A-A'단면을 나타낸 도면이고, 도 3은 도 1의 발광 소자(100)의 전극 구조를 나타내는 배면도이다.1 is a side cross-sectional view of a light emitting device 100 according to an embodiment, FIG. 2 is a cross-sectional view taken along line AA ′ of FIG. 1, and FIG. 3 is a back view showing an electrode structure of the light emitting device 100 of FIG. 1. It is also.

도 1 내지 도 3을 참조하면, 실시예에 따른 발광 소자(100)는 제1 도전형 반도체층(112), 상기 제1 도전형 반도체층(112) 아래에 활성층(114), 상기 활성층(114) 아래에 제2 도전형 반도체층(116)을 포함하는 발광구조물(110)과, 상기 활성층(114) 및 상기 제2 도전형 반도체층(116)을 관통하여 상기 제1 도전형 반도체층(112)과 전기적으로 연결되며 하부 영역이 노출되는 제1 전극(141)과, 상기 제1 전극(141)의 측면 영역 및 상기 발광구조물(110) 사이에 형성된 절연층(120,125)과, 상기 제2 도전형 반도체층(116) 아래에 제2 전극(142)과, 상기 발광구조물(110)의 상부 영역에 형성된 투광성 전극층(150)을 포함할 수 있다.1 to 3, the light emitting device 100 according to the embodiment may include a first conductive semiconductor layer 112, an active layer 114 and the active layer 114 under the first conductive semiconductor layer 112. ) The light emitting structure 110 including the second conductive semiconductor layer 116 and the first conductive semiconductor layer 112 penetrating through the active layer 114 and the second conductive semiconductor layer 116. ), The first electrode 141 electrically connected to the lower region, the insulating layer 120 and 125 formed between the side region of the first electrode 141 and the light emitting structure 110, and the second conductive layer. A second electrode 142 and a light transmissive electrode layer 150 formed in an upper region of the light emitting structure 110 may be included under the type semiconductor layer 116.

또한, 상기 제1 전극(141)의 상부 영역 및 상기 제1 도전형 반도체층(112) 사이에는 제1 반사층(130a)이 형성되고, 상기 제2 전극층(142) 및 상기 제2 도전형 반도체층(116) 사이에는 제2 반사층(130b)이 형성될 수 있다. 상기 제1 전극(141)의 상면은 상기 제1 도전형 반도체층(112) 내부에 배치된다.In addition, a first reflective layer 130a is formed between an upper region of the first electrode 141 and the first conductive semiconductor layer 112, and the second electrode layer 142 and the second conductive semiconductor layer are formed. The second reflective layer 130b may be formed between the 116. An upper surface of the first electrode 141 is disposed inside the first conductive semiconductor layer 112.

또한, 상기 제2 반사층(130b)은 상기 절연층(120,125) 내부로 연장되어 상기 제1 전극(141)의 측면 영역을 둘러싸도록 형성될 수 있다.In addition, the second reflective layer 130b may be formed to extend into the insulating layers 120 and 125 to surround side surfaces of the first electrode 141.

실시예에 따른 발광 소자(100)는 상기 제1 전극(141) 및 상기 제2 전극(142)의 하부 영역이 외부로 노출되도록 형성된다. 그리고 바람직하게는, 상기 제1 전극(141) 및 상기 제2 전극(142)은 하면이 동일 평면 상에 배치되도록 형성될 수 있다. 이에 따라, 상기 발광 소자(100)는 리드 프레임 등의 외부 전극에 칩 본딩 방식에 의해 탑재될 수 있게 되므로, 와이어 본딩 공정을 생략할 수 있게 되어 상기 발광 소자(100)를 패키징(packaging) 하는 공정의 효율성을 향상시킬 수 있다.The light emitting device 100 according to the exemplary embodiment is formed such that lower regions of the first electrode 141 and the second electrode 142 are exposed to the outside. And, preferably, the first electrode 141 and the second electrode 142 may be formed so that the lower surface is disposed on the same plane. Accordingly, since the light emitting device 100 can be mounted on an external electrode such as a lead frame by a chip bonding method, a wire bonding process can be omitted, thereby packaging the light emitting device 100. Can improve the efficiency.

또한, 실시예에 따른 발광 소자(100)는 상기 발광구조물(110)에서 생성되는 빛이 제1,2 전극(141,142)에 의해 흡수되는 것을 최소화하기 위해, 상기 제1 전극(141) 및 제2 전극(142) 주위에 상기 제1,2 반사층(130a,130b)을 포함할 수 있다. 이에 따라, 상기 제1,2 전극(141,142)을 향해 입사되는 빛들은 상기 제1,2 반사층(130a,130b)에 의해 반사되어 외부로 추출될 수 있게 되므로 발광 소자의 광 추출 효율이 향상될 수 있다.In addition, the light emitting device 100 according to the embodiment may minimize the absorption of the light generated by the light emitting structure 110 by the first and second electrodes 141 and 142. The first and second reflective layers 130a and 130b may be included around the electrode 142. Accordingly, the light incident toward the first and second electrodes 141 and 142 may be reflected by the first and second reflective layers 130a and 130b and extracted to the outside, thereby improving light extraction efficiency of the light emitting device. have.

또한, 실시예에 따른 발광 소자(100)는 상기 발광구조물(110)의 상면 및 외측면에 전극 구조가 형성되지 않고 상기 발광구조물(110)의 아래에 전극 구조가 형성되므로, 상기 발광구조물(110)의 상면 및 외측면 방향으로 추출되는 빛이 전극에 의해 흡수됨으로써 손실되는 것을 방지할 수 있다.In addition, in the light emitting device 100 according to the embodiment, the electrode structure is formed on the upper and outer surfaces of the light emitting structure 110 and the electrode structure is formed below the light emitting structure 110. It is possible to prevent the light extracted in the upper surface and the outer surface direction of the c) from being lost by being absorbed by the electrode.

또한, 실시예에 따른 발광 소자(100)는 상기 발광구조물(110)에서 생성된 열이 상기 제1,2 전극(141,142)을 통해 원활히 외부 전원으로 방출될 수 있는 구조를 갖는다. 도 3에 도시된 것처럼, 상기 제1,2 전극(141,142)은 상기 발광 소자(100)의 배면의 대부분의 영역에 형성될 수 있으며, 상기 제1,2 전극(141,142)이 외부 전원에 직접 전기적으로 연결되므로, 상기 발광 소자(100)는 양호한 방열 효율을 가질 수 있다.In addition, the light emitting device 100 according to the exemplary embodiment has a structure in which heat generated from the light emitting structure 110 can be smoothly discharged to an external power source through the first and second electrodes 141 and 142. As illustrated in FIG. 3, the first and second electrodes 141 and 142 may be formed in most regions of the rear surface of the light emitting device 100, and the first and second electrodes 141 and 142 may be electrically connected to an external power source. Since it is connected to, the light emitting device 100 may have a good heat dissipation efficiency.

또한, 실시예에 따른 발광 소자(100)는 상기 발광구조물(110)의 상부 영역에 상기 투광성 전극층(150)을 포함함으로써, 전류를 상기 발광구조물(110)에 스프레딩 시켜 전류가 상기 발광구조물(110) 내의 일부 영역으로만 편중되어 흐르는 것을 방지할 수 있다. 즉, 상기 투광성 전극층(150)에 의해 상기 발광구조물(110)의 영역 중 실질적으로 발광에 기여하는 영역을 확장시킬 수 있으며, 이는 실시예에 따른 발광 소자(100)의 발광 효율을 향상시킬 수 있다.In addition, the light emitting device 100 according to the embodiment includes the light-transmitting electrode layer 150 in the upper region of the light emitting structure 110, thereby spreading a current to the light emitting structure 110, the current is the light emitting structure ( It is possible to prevent the flow flowing biased only to a portion of the region within 110. That is, the light transmitting electrode layer 150 may extend a region that substantially contributes to light emission among the areas of the light emitting structure 110, which may improve the light emitting efficiency of the light emitting device 100 according to the embodiment. .

이하, 실시예에 따른 발광 소자(100)에 대해 구성 요소를 중심으로 상세히 설명한다.Hereinafter, the light emitting device 100 according to the embodiment will be described in detail with reference to components.

실시예에 있어서, 상기 발광구조물(110)은 3족 내지 5족 화합물 반도체, 예를 들어, AlInGaN, GaAs, GaAsP, GaP 계열의 화합물 반도체 재질로 형성될 수 있으며, 상기 제1,2 도전형 반도체층(112,116)으로부터 제공되는 전자 및 정공이 상기 활성층(114)에서 재결합(Recombination) 됨으로써 빛 에너지를 생성할 수 있다.In example embodiments, the light emitting structure 110 may be formed of a Group 3 to Group 5 compound semiconductor, for example, AlInGaN, GaAs, GaAsP, or GaP-based compound semiconductor material. Electrons and holes provided from the layers 112 and 116 may be recombined in the active layer 114 to generate light energy.

상기 제1 도전형 반도체층(112)은 제1 도전형 도펀트가 도핑된 3족-5족 원소의 화합물 반도체, 예를 들어, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등으로 이루어진 군에서 선택될 수 있다. 상기 제1 도전형 반도체층(112)이 n형 반도체층인 경우, 상기 제1 도전형 도펀트는 Si, Ge, Sn, Se, Te 등과 같은 n형 도펀트를 포함한다. 상기 제1 도전형 반도체층(112)은 단층 또는 다층으로 형성될 수 있으며, 이에 대해 한정하지는 않는다.The first conductive semiconductor layer 112 may be a compound semiconductor of a Group III-V group element doped with a first conductive dopant, for example, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP. , GaAs, GaAsP, AlGaInP and the like. When the first conductivity type semiconductor layer 112 is an n type semiconductor layer, the first conductivity type dopant includes an n type dopant such as Si, Ge, Sn, Se, Te, or the like. The first conductivity type semiconductor layer 112 may be formed as a single layer or a multilayer, but is not limited thereto.

상기 제1 도전형 반도체층(112) 아래에는 상기 활성층(114)이 형성될 수 있다. 상기 활성층(114)은 제1 도전형 반도체층(112)을 통해서 주입되는 전자와 이후 형성되는 제2 도전형 반도체층(116)을 통해서 주입되는 정공이 서로 만나서 화합물 반도체 재질 고유의 에너지 밴드에 의해서 결정되는 에너지를 갖는 빛을 방출하는 층이다.The active layer 114 may be formed under the first conductivity type semiconductor layer 112. In the active layer 114, electrons injected through the first conductive semiconductor layer 112 and holes injected through the second conductive semiconductor layer 116 formed thereafter meet each other and are separated by an energy band inherent to the compound semiconductor material. It is a layer that emits light with the energy to be determined.

상기 활성층(114)은 단일 양자 우물 구조, 다중 양자 우물 구조(MQW), 양자점 구조 또는 양자선 구조 중 어느 하나를 포함할 수 있다. 상기 활성층(114)은 3족-5족 원소의 화합물 반도체 재료를 이용하여 우물층과 장벽층의 주기, 예를 들면 InGaN 우물층/GaN 장벽층 또는 InGaN 우물층/AlGaN 장벽층의 주기로 형성될 수 있다.The active layer 114 may include any one of a single quantum well structure, a multi quantum well structure (MQW), a quantum dot structure, or a quantum line structure. The active layer 114 may be formed with a period of a well layer and a barrier layer, for example, an InGaN well layer / GaN barrier layer or an InGaN well layer / AlGaN barrier layer, using a compound semiconductor material of Group III-V group elements. have.

또한, 상기 활성층(114)의 위 또는/및 아래에는 도전형 클래드층이 형성될 수도 있으며, 상기 도전형 클래드층은 AlGaN계 반도체로 형성될 수 있다. In addition, a conductive clad layer may be formed on or under the active layer 114, and the conductive clad layer may be formed of an AlGaN-based semiconductor.

상기 활성층(114) 아래에는 상기 제2 도전형 반도체층(116)이 형성될 수 있다. 상기 제2 도전형 반도체층(116)은 제2 도전형 도펀트가 도핑된 3족-5족 원소의 화합물 반도체 예컨대, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등에서 선택될 수 있다. 상기 제2 도전형 반도체층(116)이 p형 반도체층인 경우, 상기 제2 도전형 도펀트는 Mg, Zn 등과 같은 p형 도펀트를 포함한다. 상기 제2 도전형 반도체층(116)은 단층 또는 다층으로 형성될 수 있으며, 이에 대해 한정하지는 않는다. The second conductive semiconductor layer 116 may be formed under the active layer 114. The second conductive semiconductor layer 116 is a compound semiconductor of a Group III-V group element doped with a second conductive dopant, for example, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP and the like can be selected. When the second conductive semiconductor layer 116 is a p-type semiconductor layer, the second conductive dopant includes a p-type dopant such as Mg and Zn. The second conductivity type semiconductor layer 116 may be formed as a single layer or a multilayer, but is not limited thereto.

한편, 상기 발광 구조물(110)은 상기 제2 도전형 반도체층(116) 아래에 n형 반도체층을 포함할 수 있다. 또한 상기 제1 도전형 반도체층(112)이 p형 반도체층이고, 상기 제2 도전형 반도체층(116)이 n형 반도체층으로 구현될 수도 있다. 이에 따라 상기 발광 구조물(110)은 np 접합, pn 접합, npn 접합 및 pnp 접합 구조 중 적어도 하나로 형성될 수 있다.Meanwhile, the light emitting structure 110 may include an n-type semiconductor layer under the second conductive semiconductor layer 116. In addition, the first conductivity-type semiconductor layer 112 may be a p-type semiconductor layer, and the second conductivity-type semiconductor layer 116 may be implemented as an n-type semiconductor layer. Accordingly, the light emitting structure 110 may be formed of at least one of an np junction, a pn junction, an npn junction, and a pnp junction structure.

상기 제1 도전형 반도체층(112)은 상기 제1 전극(141), 상기 제2 도전형 반도체층(116)은 상기 제2 전극(142)에 각각 전기적으로 연결되어 외부 전원으로부터 전자와 정공을 제공받을 수 있다. The first conductivity-type semiconductor layer 112 is electrically connected to the first electrode 141 and the second conductivity-type semiconductor layer 116, respectively, to the second electrode 142 to transfer electrons and holes from an external power source. Can be provided.

상기 제1 전극(141)은 상기 활성층(114) 및 상기 제2 도전형 반도체층(116)을 관통하여 적어도 상부 영역이 상기 제1 도전형 반도체층(112)과 전기적으로 연결될 수 있다.The first electrode 141 may penetrate the active layer 114 and the second conductive semiconductor layer 116, and at least an upper region thereof may be electrically connected to the first conductive semiconductor layer 112.

즉, 상기 제1 전극(141)은 상기 활성층(114) 및 상기 제2 도전형 반도체층(116)을 관통하는 제1 캐비티(118)에 형성될 수 있다.That is, the first electrode 141 may be formed in the first cavity 118 penetrating the active layer 114 and the second conductive semiconductor layer 116.

상기 제1 전극(141)의 하부 영역은 상기 발광구조물(110)의 아래로 노출될 수 있다. 예를 들어, 도 1에 도시된 것처럼 상기 제1 전극(141)은 상기 발광구조물(110)의 배면으로 돌출될 수 있으나, 이에 대해 한정하지는 않는다.The lower region of the first electrode 141 may be exposed below the light emitting structure 110. For example, as illustrated in FIG. 1, the first electrode 141 may protrude to the rear surface of the light emitting structure 110, but is not limited thereto.

또한, 상기 제1 전극(141)은 다층 구조를 가질 수 있다. In addition, the first electrode 141 may have a multilayer structure.

예를 들어, 상기 제1 전극(141)의 상부 영역을 이루는 제1층은 상기 제1 도전형 반도체층(112)과 전기적으로 도통되기 위해 오믹 접촉을 형성하는 재질로 형성되고, 상기 제1 전극(141)의 하부 영역을 이루는 제3층은 외부 전극과 용이하게 접착될 수 있도록 접착력이 좋은 재질로 형성되고, 상기 제1층과 제3층 사이의 제2층은 층간 확산을 방지하는 Ni와 같은 확산 방지(diffusion barrier) 금속 재질 및 높은 전기 전도성을 갖는 Cu와 같은 금속 재질 중 적어도 하나를 포함하도록 형성될 수 있다.For example, the first layer constituting the upper region of the first electrode 141 is formed of a material for forming ohmic contact to be electrically connected to the first conductivity type semiconductor layer 112, and the first electrode The third layer constituting the lower region of 141 is formed of a material having good adhesion so as to easily adhere to the external electrode, and the second layer between the first layer and the third layer may be formed of Ni, which prevents interlayer diffusion. The diffusion barrier may be formed to include at least one of a diffusion barrier metal material and a metal material such as Cu having high electrical conductivity.

즉, 상기 제1 전극(141)은 예를 들어, Cu, Ag, Al, Ni, Ti, Cr, Pd, Au 또는 Sn 등의 금속 재질로 이루어진 군에서 적어도 하나를 포함하도록 단층 또는 다층 구조로 형성될 수 있으며, 이에 대해 한정하지는 않는다.That is, the first electrode 141 is formed in a single layer or a multilayer structure to include at least one of a metal material such as Cu, Ag, Al, Ni, Ti, Cr, Pd, Au, or Sn. But it is not limited thereto.

또한, 상기 제1 전극(141)은 측면이 하면에 대해 수직하거나 경사지도록 형성될 수 있다. 상기 제1 전극(141)이 형성되는 제1 캐비티(118)는 습식 식각 또는 건식 식각을 포함하는 식각 공정 또는 레이저 공정에 의해 형성되는데, 상기 공정들은 바닥면에 대해 수직하게 또는 경사지도록 상기 제1 캐비티(118)를 형성할 수 있다.In addition, the first electrode 141 may be formed such that a side surface thereof is perpendicular or inclined with respect to the lower surface. The first cavity 118 in which the first electrode 141 is formed is formed by an etching process or a laser process including wet etching or dry etching, wherein the processes are perpendicular to or inclined with respect to the bottom surface. Cavity 118 may be formed.

도 4는 다른 실시예에 따른 발광 소자(100A)를 상면에서 바라본 도면이다.4 is a view of a light emitting device 100A according to another exemplary embodiment viewed from above.

도 4를 참조하면, 상기 제1 전극(141)은 복수 개가 형성될 수 있다. 상기 제1 전극(141)을 복수 개 형성함으로써 대 면적의 발광구조물(110)의 경우에도 전류를 원활히 퍼뜨릴 수 있다.Referring to FIG. 4, a plurality of first electrodes 141 may be formed. The plurality of first electrodes 141 may be formed to smoothly spread current even in a large area of the light emitting structure 110.

상기 제1 전극(141)은 도시된 것처럼 행과 열을 이루어 배치되거나, 기타 다양한 방법으로 배치될 수 있으며 이에 대해 한정하지는 않는다. The first electrode 141 may be arranged in rows and columns as illustrated, or may be disposed in various other ways, without being limited thereto.

또한, 복수 개의 상기 제1 전극(141) 각각의 주위에는 상기 제2 반사층(130b) 및 상기 절연층(120,125)이 형성될 수 있다.In addition, the second reflective layer 130b and the insulating layers 120 and 125 may be formed around each of the plurality of first electrodes 141.

다시 도 1 내지 도 3을 참조하면, 상기 발광구조물(110)의 상부 영역에는 상기 투광성 전극층(150)이 형성될 수 있다. Referring back to FIGS. 1 to 3, the transparent electrode layer 150 may be formed in an upper region of the light emitting structure 110.

상기 투광성 전극층(150)은 전류를 상기 발광구조물(110)에 스프레딩 시켜 전류가 상기 발광구조물(110) 내의 일부 영역으로만 편중되어 흐르는 것을 방지할 수 있다. 즉, 상기 투광성 전극층(150)에 의해 상기 발광구조물(110)의 영역 중 실질적으로 발광에 기여하는 영역을 확장시킬 수 있으며, 이는 실시예에 따른 발광 소자(100)의 발광 효율을 향상시킬 수 있다.The light transmissive electrode layer 150 may spread a current on the light emitting structure 110 to prevent the current from being biased toward only a portion of the light emitting structure 110. That is, the light transmitting electrode layer 150 may extend a region that substantially contributes to light emission among the areas of the light emitting structure 110, which may improve the light emitting efficiency of the light emitting device 100 according to the embodiment. .

상기 투광성 전극층(150)은 상기 발광구조물(110)의 상면에 형성된 제1 투광성 전극층(151)과, 상기 제1 도전형 반도체층(112)을 관통하여 상기 제1 투광성 전극층(151) 및 상기 제1 전극(141)을 전기적으로 연결하는 제2 투광성 전극층(152)을 포함할 수 있다.The light transmissive electrode layer 150 penetrates the first light transmissive electrode layer 151 formed on the upper surface of the light emitting structure 110 and the first conductive semiconductor layer 112 to pass through the first light transmissive electrode layer 151 and the first light. The second transparent electrode layer 152 may be electrically connected to the first electrode 141.

상기 제1 투광성 전극층(151)은 상기 발광구조물(110)의 상면에 예를 들어 100nm 내지 500nm의 두께로 형성될 수 있다. 상기 제1 투광성 전극층(151)은 전자빔(E-beam) 증착, 스퍼터링(Sputtering), PECVD(Plasma Enhanced Chemical Vapor Deposition) 중 적어도 하나의 증착 방법을 통해 비교적 균일한 두께를 가지도록 형성될 수 있다. The first transmissive electrode layer 151 may be formed on the upper surface of the light emitting structure 110 to have a thickness of, for example, 100 nm to 500 nm. The first transmissive electrode layer 151 may be formed to have a relatively uniform thickness through at least one deposition method among electron beam (E-beam) deposition, sputtering, and plasma enhanced chemical vapor deposition (PECVD).

도 5 및 도 6은 상기 제1 투광성 전극층(151)의 다른 예를 나타내는 도면이다.5 and 6 are diagrams illustrating another example of the first light transmitting electrode layer 151.

도 5 및 도 6을 참조하면, 상기 제1 투광성 전극층(151)의 상면에는 러프니스(roughness) 또는 패턴(111)이 형성될 수 있다. 5 and 6, a roughness or pattern 111 may be formed on an upper surface of the first translucent electrode layer 151.

도 5에 도시된 것처럼, 상기 러프니스 또는 패턴(111)은 상기 제1 투광성 전극층(151)의 상면에만 형성될 수 있다.As illustrated in FIG. 5, the roughness or pattern 111 may be formed only on an upper surface of the first translucent electrode layer 151.

또는, 도 6에 도시된 것처럼, 상기 러프니스 또는 패턴(111)은 상기 발광구조물(110)의 상면 및 상기 제1 투광성 전극층(151)의 상면에 형성될 수 있다. 즉, 상기 발광구조물(110)의 상면에 형성된 러프니스 또는 패턴을 따라 상기 제1 투광성 전극층(151) 상면에도 상기 러프니스 또는 패턴(111)이 형성될 수 있다. 다만, 상기 러프니스(111) 또는 패턴의 형상에 대해 한정하지는 않는다.Alternatively, as illustrated in FIG. 6, the roughness or pattern 111 may be formed on an upper surface of the light emitting structure 110 and an upper surface of the first transmissive electrode layer 151. That is, the roughness or the pattern 111 may be formed on the upper surface of the first translucent electrode layer 151 along the roughness or the pattern formed on the upper surface of the light emitting structure 110. However, the shape of the roughness 111 or the pattern is not limited.

상기 러프니스 또는 패턴(111)은 습식 식각에 의해 랜덤하게 형성되거나, 패터닝 공정에 의해 패턴을 갖도록 형성될 수 있다. 이때, 상기 러프니스 또는 패턴(111)은 소정의 주기를 가지도록 형성될 수 있는데, 상기 주기는 상기 발광구조물(110)에서 방출되는 빛의 파장에 따라 결정될 수 있다. 상기 러프니스 또는 패턴(111)은 예를 들어, 200nm 내지 3000nm의 주기를 갖는 광결정(photonic crystal) 구조일 수 있다.The roughness or pattern 111 may be randomly formed by wet etching, or may be formed to have a pattern by a patterning process. In this case, the roughness or pattern 111 may be formed to have a predetermined period, which may be determined according to the wavelength of light emitted from the light emitting structure 110. The roughness or pattern 111 may be, for example, a photonic crystal structure having a period of 200 nm to 3000 nm.

다시 도 1 내지 도 3을 참조하면, 상기 제2 투광성 전극층(152)은 상기 제1 투광성 전극층(151)과 상기 제1 전극(141)을 전기적으로 연결할 수 있다.Referring back to FIGS. 1 to 3, the second translucent electrode layer 152 may electrically connect the first translucent electrode layer 151 and the first electrode 141.

상기 제2 투광성 전극층(152)은 식각 공정 또는 레이저 드릴링 공정에 의해 상기 제1 도전형 반도체층(112)에 제2 캐비티를 형성하고, 상기 제2 캐비티에 전도성 물질을 충진함으로써 형성될 수 있다.The second transmissive electrode layer 152 may be formed by forming a second cavity in the first conductive semiconductor layer 112 by an etching process or a laser drilling process and filling a conductive material in the second cavity.

도 1에 도시된 것에 따르면, 상기 제2 투광성 전극층(152)의 측면은 상기 제1 투광성 전극층(151)에 대해 수직하게 형성되었다.As illustrated in FIG. 1, the side surface of the second light transmissive electrode layer 152 is formed perpendicular to the first light transmissive electrode layer 151.

하지만 도 7에 도시된 것처럼, 상기 제2 투광성 전극층(152)의 측면은 상기 식각 공정 또는 레이저 드릴링 공정에 따라 상기 제1 투광성 전극층(151)에 대해 경사지게 형성될 수도 있다. 예를 들어, 상기 투광성 전극층(152)의 측면은 상기 제1 투광성 전극층(151)에 대해 30° 내지 80°의 경사(θ)를 가질 수 있다.However, as shown in FIG. 7, the side surface of the second translucent electrode layer 152 may be formed to be inclined with respect to the first translucent electrode layer 151 according to the etching process or the laser drilling process. For example, a side surface of the light transmissive electrode layer 152 may have an inclination θ of 30 ° to 80 ° with respect to the first light transmissive electrode layer 151.

또한, 상기 제2 투광성 전극층(152)은 상기 제1 반사층(130a) 상에만 형성되지 않고, 상기 절연층(120,125) 상에도 더 형성될 수 있다. 즉, 상기 제2 투광성 전극층(152)의 직경에 대해 한정하지는 않는다.In addition, the second transmissive electrode layer 152 is not only formed on the first reflective layer 130a but may be further formed on the insulating layers 120 and 125. That is, the diameter of the second light transmissive electrode layer 152 is not limited.

상기 투광성 전극층(150)은 투광성 및 전기 전도성을 갖는 재질로 형성되는 것이 바람직하며, 구체적으로는 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IrOx, RuOx, Ni, Ag 또는 Au 중 하나 이상을 포함하여 단층 또는 다층 구조를 갖도록 형성할 수 있다.The transmissive electrode layer 150 is preferably formed of a material having light transmissivity and electrical conductivity, and specifically, indium tin oxide (ITO), indium zinc oxide (IZO), indium zinc tin oxide (IZTO), and indium aluminum zinc oxide), indium gallium zinc oxide (IGZO), indium gallium tin oxide (IGTO), aluminum zinc oxide (AZO), antimony tin oxide (ATO), gallium zinc oxide (GZO), IrOx, RuOx, Ni, Ag, or Au It may be formed to have a single layer or a multi-layer structure, including one or more of.

도 1 내지 도 3을 참조하면, 상기 제2 전극(142)은 상기 제2 도전형 반도체층(116) 아래에 형성될 수 있다. 상기 제2 전극(142)은 상기 제2 도전형 반도체층(116)과 전기적으로 연결될 수 있으며, 상기 제1 전극(141)과 함께 상기 발광구조물(110)에 전원을 제공할 수 있다.1 to 3, the second electrode 142 may be formed under the second conductive semiconductor layer 116. The second electrode 142 may be electrically connected to the second conductive semiconductor layer 116, and may provide power to the light emitting structure 110 together with the first electrode 141.

상기 제2 전극(142)은 상기 제1 전극(141)과 전기적 쇼트를 방지하기 위해 소정의 간격이 이격되어 형성될 수 있다. 예를 들어, 상기 간격은 10μm 내지 50μm 일 수 있으나, 이에 대해 한정하지는 않는다.The second electrode 142 may be formed to be spaced apart from the first electrode 141 by a predetermined interval to prevent electrical short. For example, the interval may be 10 μm to 50 μm, but is not limited thereto.

또한, 상기 제2 전극(142)의 하면은 상기 제1 전극(141)의 하면과 동일 평면 상에 배치되도록 형성될 수 있다. 이에 따라, 상기 발광 소자(100)는 리드 프레임 등의 외부 전극에 칩 본딩 방식에 의해 탑재될 수 있다.In addition, a bottom surface of the second electrode 142 may be formed on the same plane as a bottom surface of the first electrode 141. Accordingly, the light emitting device 100 may be mounted on an external electrode such as a lead frame by a chip bonding method.

상기 칩 본딩 방식은 상기 제1 전극(141) 및 상기 제2 전극(142)과 외부 전극을 대향하고 이들을 솔더링 물질 또는 접합 금속을 이용해 본딩함으로써 전기적으로 연결하는 방식으로써, 와이어 본딩 공정이 불필요하게 되므로 상기 발광 소자(100)를 패키징(packaging) 하는 공정의 수율 및 효율성을 향상시킬 수 있다.The chip bonding method is a method in which the first electrode 141 and the second electrode 142 and an external electrode are opposed to each other and electrically connected to each other by bonding them with a soldering material or a bonding metal, so that a wire bonding process is unnecessary. The yield and efficiency of the process of packaging the light emitting device 100 may be improved.

또한, 상기 제2 전극(142)은 다층 구조를 가질 수 있다. 예를 들어, 상기 제2 전극(142)의 상부 영역을 이루는 제1층은 상기 제2 도전형 반도체층(116)과 전기적으로 도통되기 위해 오믹 접촉을 형성하는 재질로 형성되고, 상기 제2 전극(142)의 하부 영역을 이루는 제3층은 외부 전극과 용이하게 접착될 수 있도록 접착력이 좋은 재질로 형성되고, 상기 제1층과 제3층 사이의 제2층은 층간 확산을 방지하는 Ni와 같은 확산 방지(diffusion barrier) 금속 재질 및 높은 전기 전도성을 갖는 Cu와 같은 금속 재질 중 적어도 하나를 포함하도록 형성될 수 있다.In addition, the second electrode 142 may have a multilayer structure. For example, a first layer constituting the upper region of the second electrode 142 is formed of a material forming ohmic contact to be electrically connected to the second conductivity type semiconductor layer 116, and the second electrode The third layer constituting the lower region of 142 is formed of a material having good adhesion so as to easily adhere to the external electrode, and the second layer between the first layer and the third layer is formed of Ni, which prevents interlayer diffusion. The diffusion barrier may be formed to include at least one of a diffusion barrier metal material and a metal material such as Cu having high electrical conductivity.

즉, 상기 제2 전극(142)은 예를 들어, Cu, Ag, Al, Ni, Ti, Cr, Pd, Au 또는 Sn 등의 금속 재질로 이루어진 군에서 적어도 하나를 포함하도록 단층 또는 다층 구조로 형성될 수 있으며, 이에 대해 한정하지는 않는다.That is, the second electrode 142 is formed in a single layer or a multilayer structure to include at least one of a metal material such as Cu, Ag, Al, Ni, Ti, Cr, Pd, Au, or Sn. But it is not limited thereto.

한편, 도 3에 도시된 것처럼, 상기 제1 전극(141) 및 제2 전극(142)은 실시예에 따른 발광 소자(100)의 배면의 대부분의 영역에 형성될 수 있다. 즉, 상기 제1,2 전극(141,142)은 상기 발광 소자(100)의 배면에 전극 간의 전기적 쇼트를 방지하기 위한 소정의 간격을 제외하고 형성될 수 있다. 다만, 상기 제1,2 전극(141,142)의 구조에 대해 한정하지는 않는다.Meanwhile, as shown in FIG. 3, the first electrode 141 and the second electrode 142 may be formed in most regions of the rear surface of the light emitting device 100 according to the embodiment. That is, the first and second electrodes 141 and 142 may be formed on the rear surface of the light emitting device 100 except for a predetermined interval to prevent electrical short between the electrodes. However, the structure of the first and second electrodes 141 and 142 is not limited.

따라서, 실시예에 따른 발광 소자(100)의 상면 및 외측면에는 전극 구조가 형성되지 않고 상기 발광 소자(100)의 배면에 전극 구조가 형성되므로, 상기 발광 소자(100)의 상면 및 외측면 방향으로 추출되는 빛이 전극 구조에 의해 흡수됨으로써 손실되는 것을 방지할 수 있다.Therefore, the electrode structure is formed on the upper surface and the outer surface of the light emitting device 100 according to the embodiment, and the electrode structure is formed on the rear surface of the light emitting device 100, the upper surface and the outer surface direction of the light emitting device 100 It is possible to prevent the light to be extracted by being absorbed by the electrode structure to be lost.

또한, 상기 제1,2 전극(141,142)은 실시예에 따른 발광 소자(100)의 배면의 대부분의 면적을 차지하므로, 상기 발광구조물(110)에서 생성된 열은 상기 제1,2 전극(141,142)을 통해 원활히 외부 전원으로 효과적으로 전달되어 방출될 수 있다.In addition, since the first and second electrodes 141 and 142 occupy most of the area of the rear surface of the light emitting device 100 according to the embodiment, the heat generated in the light emitting structure 110 is the first and second electrodes 141 and 142. ) Can be effectively transmitted to the external power source to be discharged.

또한, 상기 제1 전극(141) 및 제2 전극(142)은 상기 발광구조물(110)을 지지하는 역할을 할 수 있다.In addition, the first electrode 141 and the second electrode 142 may serve to support the light emitting structure 110.

상기 제1 전극(141) 및 상기 제2 전극(142) 주위에는 상기 제1,2 반사층(130a,130b)을 포함하는 반사층(130)이 형성될 수 있다. 상기 반사층(130)은 상기 발광구조물(110)로부터 입사되는 빛을 반사시킴으로써 상기 제1,2 전극(141,142)에 의해 흡수되는 빛을 최소화할 수 있다.The reflective layer 130 including the first and second reflective layers 130a and 130b may be formed around the first electrode 141 and the second electrode 142. The reflective layer 130 may minimize light absorbed by the first and second electrodes 141 and 142 by reflecting light incident from the light emitting structure 110.

상기 제1 반사층(130a)은 상기 제1 전극(141)의 적어도 상부 영역과 상기 제1 도전형 반도체층(112) 사이에 형성될 수 있다. The first reflective layer 130a may be formed between at least an upper region of the first electrode 141 and the first conductive semiconductor layer 112.

또한, 상기 제1 도전형 반도체층(112)과 상기 제1 전극(141)이 오믹 접촉을 형성하지 않는 경우에는, 상기 제1 반사층(130a)의 재질은 상기 제1 도전형 반도체층(112)과 오믹 접촉을 형성하는 재질로 선택될 수 있다.In addition, when the first conductive semiconductor layer 112 and the first electrode 141 do not form ohmic contact, the material of the first reflective layer 130a is the first conductive semiconductor layer 112. It may be selected as a material to form an ohmic contact with.

상기 제2 반사층(130b)은 상기 제2 도전형 반도체층(116)과 상기 발광구조물(110) 사이에 형성될 수 있다. 또한, 상기 제2 반사층(130b)은 연장되어 상기 제1 전극(141)의 측면 영역을 둘러싸도록 더 형성될 수 있다. 즉, 상기 제2 반사층(130b)은 상기 제1 전극(141)의 측면 영역 및 상기 제2 전극(142)의 상부 영역에 형성되어, 상기 활성층(114)으로부터 입사되는 빛을 반사시킴으로써 상기 발광 소자(100)의 광 추출 효율 향상에 기여할 수 있다.The second reflective layer 130b may be formed between the second conductive semiconductor layer 116 and the light emitting structure 110. In addition, the second reflective layer 130b may be further formed to surround the side region of the first electrode 141. That is, the second reflective layer 130b is formed in the side region of the first electrode 141 and the upper region of the second electrode 142 to reflect the light incident from the active layer 114 to emit the light emitting device. It can contribute to the light extraction efficiency improvement of (100).

또한, 상기 제2 도전형 반도체층(116)과 상기 제2 전극(142)이 오믹 접촉을 형성하지 않는 경우에는, 상기 제2 반사층(130b)의 재질은 상기 제2 도전형 반도체층(116)과 오믹 접촉을 형성하는 재질로 선택될 수 있다.In addition, when the second conductive semiconductor layer 116 and the second electrode 142 do not form ohmic contact, the material of the second reflective layer 130b is the second conductive semiconductor layer 116. It may be selected as a material to form an ohmic contact with.

상기 제1 반사층(130a) 및 상기 제2 반사층(130b)은 예를 들어, Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 중 적어도 하나를 포함하는 금속 또는 합금으로 형성될 수 있다. 또한 상기 제1,2 반사층(130a,130b)은 상기 금속 또는 합금과 IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO 등의 투광성 전도성 물질을 이용하여 다층으로 형성될 수도 있으며, 예를 들어, IZO/Ni, AZO/Ag, IZO/Ag/Ni, AZO/Ag/Ni 등으로 형성될 수 있다.The first reflective layer 130a and the second reflective layer 130b may include, for example, at least one of Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, and Hf. Or an alloy. In addition, the first and second reflective layers 130a and 130b may be formed in multiple layers using the metal or alloy and a light-transmitting conductive material such as IZO, IZTO, IAZO, IGZO, IGTO, AZO, or ATO. It may be formed of IZO / Ni, AZO / Ag, IZO / Ag / Ni, AZO / Ag / Ni and the like.

상기 제1 반사층(130a)과 상기 제2 반사층(130b)은 서로 동일하거나 상이한 재질로 형성될 수 있으며, 이에 대해 한정하지는 않는다.The first reflective layer 130a and the second reflective layer 130b may be formed of the same or different materials, but the embodiment is not limited thereto.

한편, 상기 제1 전극(141)은 상기 활성층(114) 및 상기 제2 도전형 반도체층(116)을 관통하도록 형성되고, 상부 영역은 상기 제1 도전형 반도체층(112)과 전기적으로 연결되므로, 상기 제1 전극(141)의 측면에는 상기 발광구조물(110) 내의 전기적 쇼트를 방지하기 위한 상기 절연층(120,125)이 형성될 수 있다. 즉, 상기 절연층(120,125)은 적어도 상기 제1 전극(141)의 측면 영역과 상기 발광구조물(110) 사이에 형성될 수 있다. Meanwhile, the first electrode 141 is formed to penetrate the active layer 114 and the second conductive semiconductor layer 116, and an upper region is electrically connected to the first conductive semiconductor layer 112. In addition, the insulating layers 120 and 125 may be formed on side surfaces of the first electrode 141 to prevent electrical shorts in the light emitting structure 110. That is, the insulating layers 120 and 125 may be formed between at least the side region of the first electrode 141 and the light emitting structure 110.

그런데, 상기 제1 전극(141)의 측면 영역과 상기 발광구조물(110) 사이에 상기 제2 반사층(130b)이 형성된 경우, 상기 절연층(120,125)은 상기 제1 전극(141)과 상기 제2 반사층(130b) 사이의 전기적 쇼트 및 상기 제2 반사층(130b)과 상기 발광구조물(110) 사이의 전기적 쇼트를 방지하도록 형성되어야 한다.However, when the second reflective layer 130b is formed between the side region of the first electrode 141 and the light emitting structure 110, the insulating layers 120 and 125 are formed of the first electrode 141 and the second electrode. The electrical short between the reflective layer 130b and the electrical short between the second reflective layer 130b and the light emitting structure 110 may be prevented.

이 경우, 상기 절연층(120,125)은 상기 제2 반사층(130b)과 상기 발광구조물(110) 사이에 형성된 제1 절연층(120)과, 상기 제1 전극(141)의 측면 영역과 상기 제2 반사층(130b) 사이에 형성된 제2 절연층(125)을 포함할 수 있다. 또한, 상기 제2 절연층(125)은 상기 제1 전극(141)과 제2 전극(142) 사이에 배치된다. 즉, 상기 제2 반사층(130b)이 상기 절연층(120,125) 내부로 연장되어 형성된 구조가 됨으로써 상기 제2 반사층(130b)에 의한 반사 효과는 유지하면서 전기적 쇼트의 발생을 방지할 수 있다.In this case, the insulating layers 120 and 125 may include a first insulating layer 120 formed between the second reflective layer 130b and the light emitting structure 110, a side region of the first electrode 141, and the second insulating layer 120. The second insulating layer 125 may be formed between the reflective layers 130b. In addition, the second insulating layer 125 is disposed between the first electrode 141 and the second electrode 142. That is, since the second reflective layer 130b extends into the insulating layers 120 and 125, the electrical short may be prevented while maintaining the reflection effect of the second reflective layer 130b.

한편, 도 1에 도시된 것처럼, 상기 제1 절연층(120) 및 제2 절연층(125)의 상부 영역은 서로 접촉할 수 있다. 또한, 상기 제2 절연층(125)은 상기 제1 전극(141)과 상기 제2 전극(142) 사이로 일부가 노출되도록 형성될 수 있으며, 이에 따라 상기 제1 전극(141)과 상기 제2 전극(142) 사이의 간격을 유지하고 발광 소자(100)의 신뢰성을 향상시킬 수 있다. 예를 들어, 상기 간격은 10μm 내지 50μm 일 수 있으나, 이에 대해 한정하지는 않는다.Meanwhile, as shown in FIG. 1, upper regions of the first insulating layer 120 and the second insulating layer 125 may contact each other. In addition, the second insulating layer 125 may be formed to expose a portion between the first electrode 141 and the second electrode 142. Accordingly, the first electrode 141 and the second electrode are exposed. The interval between the 142 may be maintained and the reliability of the light emitting device 100 may be improved. For example, the interval may be 10 μm to 50 μm, but is not limited thereto.

상기 절연층(120,125)은 투광성 및 전기 절연성을 갖는 재질로 형성될 수 있다. 예를 들어, 상기 절연층(120,125)은 SiO2, SiOx, SiOxNy, Si3N4, Al2O3 또는 TiOx 중 적어도 하나로 형성될 수 있으나 이에 대해 한정하지는 않는다.The insulating layers 120 and 125 may be formed of a material having transparency and electrical insulation. For example, the insulating layers 120 and 125 may be SiO 2 , SiO x , SiO x N y , It may be formed of at least one of Si 3 N 4 , Al 2 O 3 or TiO x but is not limited thereto.

또한, 상기 제1 절연층(120) 및 제2 절연층(125)은 서로 동일하거나 상이한 재질로 형성될 수 있다. In addition, the first insulating layer 120 and the second insulating layer 125 may be formed of the same or different materials.

한편, 상기 절연층(120,125)은 도전성 물질로 형성된 상기 발광구조물(110)과 상기 제1 전극(141) 사이에 형성된 유전체 역할을 하며, 이에 따라, 캐패시터 성분(CD, 도 1 참조)이 발생할 수 있다.Meanwhile, the insulating layers 120 and 125 serve as a dielectric formed between the light emitting structure 110 and the first electrode 141 formed of a conductive material, thereby generating a capacitor component C D (see FIG. 1). Can be.

상기 커패시터 성분(CD)은 실시예에 따른 발광 소자(100)에 급격한 역방향 전압이 인가되어 정전기 방전(ESD, Electro Static Discharge)이 일어나는 경우에 상기 발광구조물(110)을 보호하는 내전압 효과를 갖는다. 이하, 이에 대해 상세히 설명한다.The capacitor component C D has a withstand voltage effect of protecting the light emitting structure 110 when an abrupt reverse voltage is applied to the light emitting device 100 according to the embodiment to generate an electrostatic discharge (ESD). . This will be described below in detail.

도 8은 실시예에 따른 발광 소자(100)를 회로도로 나타낸 도면이다.8 is a circuit diagram illustrating a light emitting device 100 according to an embodiment.

도 8을 참조하면, 상기 커패시터 성분(CD)은 상기 발광구조물(110)과 병렬로 연결된 것으로 나타낼 수 있다. 상기 커패시터 성분(CD)은 상기 발광구조물(110)과 상기 제2 반사층(130b) 사이 및 상기 제2 반사층(130b)과 상기 제1 전극(141) 사이에 나타나기 때문에, 상기 발광구조물(110)과 병렬로 나타나게 된다.Referring to FIG. 8, the capacitor component C D may be connected to the light emitting structure 110 in parallel. Since the capacitor component C D appears between the light emitting structure 110 and the second reflective layer 130b and between the second reflective layer 130b and the first electrode 141, the light emitting structure 110 may be used. And in parallel.

상기 발광 소자(100)에 순 방향(Forward) 전압이 인가되는 경우, 전류는 상기 발광구조물(110)을 통해 흘러 빛을 발광한다. 하지만, 정전기 방전에 따라 역 방향(Reverse) 전압이 인가되는 경우 전류는 상기 커패시터 성분(CD)을 통해 적어도 일부가 흐를 수 있다. When forward voltage is applied to the light emitting device 100, current flows through the light emitting structure 110 to emit light. However, when a reverse voltage is applied according to the electrostatic discharge, at least a portion of the current may flow through the capacitor component C D.

즉, 정전기 방전 시에 과다 전류 중 적어도 일부가 상기 커패시터 성분(CD)을 통해 흐르게 되므로, 상기 활성층(114)에 흐르는 전류량이 감소되어 결과적으로는 상기 활성층(114)이 breakdown에 의해 손상되는 것을 최소화할 수 있는 것이다.That is, since at least a part of the excess current flows through the capacitor component C D during electrostatic discharge, the amount of current flowing through the active layer 114 is reduced, resulting in damage to the active layer 114 by breakdown. It can be minimized.

이때, 정전기 방전에 따라 전압이 Reverse인 경우 Total capacitance(CTot)가 클수록 ESD stress로 인해 활성층으로 흐르는 전류는 작아져 정전기 방전에 따른 충격을 완화시킬 수 있다. 이를 수식으로 설명하면 아래와 같다.At this time, when the voltage is reversed according to the electrostatic discharge, the larger the total capacitance (C Tot ), the smaller the current flowing to the active layer due to the ESD stress, thereby alleviating the shock caused by the electrostatic discharge. This is explained by the formula below.

QDis=CESDVESD (QDis는 discharging 시의 전하량, CESD는 discharging 시의 커패시턴스)Q Dis = C ESD V ESD (Q Dis is the amount of charge at discharging, C ESD is the capacitance at discharging)

CTot=CD C Tot = C D

I=dQ/dt=△Q/τ=QDis/(RCTot) ∴ CTot ↑-> I ↓I = dQ / dt = △ Q / τ = Q Dis / (RC Tot ) ∴ C Tot ↑-> I ↓

즉, 정전기 방전에 따라 전압이 Reverse인 경우 Total capacitance(CTot) 즉, 상기 제1 전극(141)과 상기 발광구조물(110) 사이의 커패시터 성분(CD)이 클수록 ESD stress로 인해 활성층으로 흐르는 전류(I)는 작아져 충격을 완화시킬 수 있다.That is, when the voltage is reverse according to the electrostatic discharge, the total capacitance (C Tot ), that is, the larger the capacitor component (C D ) between the first electrode 141 and the light emitting structure 110, flows to the active layer due to ESD stress. The current I can be made small to alleviate the impact.

따라서, 상기 커패시터 성분(CD)을 크게 하기 위해, 상기 절연층(120,125)을 형성하는 재질은 유전율(ε)이 높은 절연성 재질, 예를 들어 TiO2 로 형성되는 것이 바람직하다. 다만, 이에 대해 한정하지는 않는다.Therefore, in order to increase the capacitor component C D , the material forming the insulating layers 120 and 125 may be formed of an insulating material having a high dielectric constant?, For example, TiO 2 . However, this is not limitative.

도 9는 실시예에 따른 발광 소자(100)의 정전기 방전 시의 파형도이다.9 is a waveform diagram at the time of electrostatic discharge of the light emitting device 100 according to the embodiment.

도 9를 참조하면, 아래의 식과 같이 Pulse 파형은 푸리에 변환을 하게 되면 고주파 성분을 갖게 되며, Pulse 파형의 rising time (tr)이 가파를수록 고주파 성분의 크기는 증가한다.Referring to FIG. 9, as shown in the following equation, a pulse waveform has a high frequency component when the Fourier transform is performed, and as the rising time (t r ) of the pulse waveform is steep, the magnitude of the high frequency component increases.

Impedance: Z=ZR +jZIm (ZR 은 Real Impedance, j는 허수부 인자, ZIm은 커패시터로 인한 Impedance)Impedance: Z = Z R + jZ Im (Z R is Real Impedance, j is imaginary factor, Z Im is impedance due to capacitor)

Capacitor: ZIm,C=1/(jωCD),(단, ω=2πf)Capacitor: Z Im, C = 1 / (jωC D ), (ω = 2πf)

이것을 실시예에 따른 발광 소자(100)에 대입하면, 상기 발광 소자(100)에 정전기 방전에 의한 역전압이 급격하게 인가될수록 상기 커패시터 성분(CD)은 커지게 되고, 이에 따라 발광 소자(100)의 내전압 특성이 향상될 수 있다. 즉, 실시예에 따라, 급격한 과다 전류에 대한 내전압 특성이 향상된 발광 소자(100)가 제공될 수 있다.Substituting this into the light emitting device 100 according to the embodiment, as the reverse voltage caused by electrostatic discharge is rapidly applied to the light emitting device 100, the capacitor component C D becomes larger, and thus the light emitting device 100 Withstand voltage characteristics can be improved. That is, according to the exemplary embodiment, the light emitting device 100 having improved withstand voltage characteristics with respect to a sudden excessive current may be provided.

이하, 실시예에 따른 발광 소자의 제조방법에 대해 상세히 설명한다. 다만, 앞에서 설명한 것과 중복되는 내용은 생략하거나 간략히 설명한다.Hereinafter, a method of manufacturing a light emitting device according to an embodiment will be described in detail. However, the description overlapping with the above description will be omitted or briefly described.

도 10 내지 도 19는 실시예에 따른 발광 소자(100)의 제조방법을 설명하는 도면이다.10 to 19 illustrate a method of manufacturing the light emitting device 100 according to the embodiment.

도 10을 참조하면, 기판(101) 상에 상기 발광구조물(110)을 형성할 수 있다. Referring to FIG. 10, the light emitting structure 110 may be formed on a substrate 101.

상기 기판(101)은 사파이어(Al2O3), SiC, GaN, Si, ZnO, AlN, GaAs, β-Ga2O3, GaP, InP, Ge 중 적어도 하나를 사용할 수 있다.The substrate 101 may use at least one of sapphire (Al 2 O 3 ), SiC, GaN, Si, ZnO, AlN, GaAs, β-Ga 2 O 3 , GaP, InP, and Ge.

상기 기판(101) 상에 상기 제1 도전형 반도체층(112), 상기 활성층(114) 및 상기 제2 도전형 반도체층(116)을 순차적으로 적층하여 상기 발광구조물(110)을 형성할 수 있다.The light emitting structure 110 may be formed by sequentially stacking the first conductive semiconductor layer 112, the active layer 114, and the second conductive semiconductor layer 116 on the substrate 101. .

상기 발광구조물(110)은 예를 들어, 유기금속 화학 증착법(MOCVD; Metal Organic Chemical Vapor Deposition), 화학 증착법(CVD; Chemical Vapor Deposition), 플라즈마 화학 증착법(PECVD; Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(MBE; Molecular Beam Epitaxy), 수소화물 기상 성장법(HVPE; Hydride Vapor Phase Epitaxy) 등의 방법을 이용하여 형성될 수 있으며, 이에 대해 한정하지는 않는다.The light emitting structure 110 may include, for example, a metal organic chemical vapor deposition (MOCVD), a chemical vapor deposition (CVD), a plasma chemical vapor deposition (PECVD), a molecular beam. Molecular Beam Epitaxy (MBE), Hydride Vapor Phase Epitaxy (HVPE), etc. may be formed using, but is not limited thereto.

한편, 상기 기판(101)과 상기 제1 도전형 반도체층(112) 사이에는 두 층 사이의 격자 상수 및 열 팽창 계수 차이를 완화하고, 상기 발광구조물(110)의 결정성을 향상시키기 위해 버퍼층(미도시) 및 언도프트(Undoped) 반도체층(미도시)이 더 형성될 수도 있다.On the other hand, between the substrate 101 and the first conductivity-type semiconductor layer 112, to reduce the lattice constant and thermal expansion coefficient difference between the two layers, to improve the crystallinity of the light emitting structure 110 ( Not shown) and an undoped semiconductor layer (not shown) may be further formed.

도 11을 참조하면, 상기 발광구조물(110)을 선택적으로 제거하여, 상기 제1 도전형 반도체층(112)의 상면의 일부가 노출되도록 제1 캐비티(118)를 형성할 수 있다.Referring to FIG. 11, the light emitting structure 110 may be selectively removed to form a first cavity 118 to expose a portion of an upper surface of the first conductive semiconductor layer 112.

상기 제1 캐비티(118)는 습식 식각 및 건식 식각을 포함하는 식각 공정에 의해 형성되거나, 레이저 공정에 의해 형성될 수 있으나, 이에 대해 한정하지는 않는다. 또한, 상기 식각 공정 또는 레이저 공정에 의해 상기 제1 캐비티(118)의 내측면은 바닥면에 대해 수직하거나 경사지게 형성될 수 있다.The first cavity 118 may be formed by an etching process including wet etching and dry etching, or may be formed by a laser process, but is not limited thereto. In addition, the inner surface of the first cavity 118 may be formed to be perpendicular to or inclined with respect to the bottom surface by the etching process or the laser process.

상기 제1 캐비티(118)는 상기 제2 도전형 반도체층(116) 및 상기 활성층(114)을 관통하여 상기 제1 도전형 반도체층(112)이 노출되도록 형성될 수 있다.The first cavity 118 may be formed to pass through the second conductive semiconductor layer 116 and the active layer 114 to expose the first conductive semiconductor layer 112.

도 12를 참조하면, 상기 제1 캐비티(118)의 내측면에 상기 제1 절연층(120)이 형성될 수 있다. Referring to FIG. 12, the first insulating layer 120 may be formed on an inner side surface of the first cavity 118.

상기 제1 절연층(120)은 전자빔(E-beam) 증착, 스퍼터링(Sputtering) 및 PECVD(Plasma Enhanced Chemical Vapor Deposition) 등과 같은 증착 공정에 의해 형성될 수 있으나, 이에 대해 한정하지는 않는다.The first insulating layer 120 may be formed by a deposition process such as electron beam (E-beam) deposition, sputtering, and plasma enhanced chemical vapor deposition (PECVD), but is not limited thereto.

한편, 상기 증착 공정은 상기 제1 캐비티(118)에 마스크(미도시)를 형성한 후 진행될 수 있는데, 상기 마스크(미도시)의 형상에 따라 상기 제1 절연층(120)의 형상도 달라질 수 있다. Meanwhile, the deposition process may be performed after forming a mask (not shown) in the first cavity 118. The shape of the first insulating layer 120 may also vary according to the shape of the mask (not shown). have.

도시된 것처럼, 예를 들어, 상기 제1 절연층(120)은 상기 제1 캐비티(118)의 내측면과, 상기 제1 캐비티(118)의 바닥면의 일부 영역과, 상기 제2 도전형 반도체층(116) 상면의 일부 영역에 형성될 수 있다.As illustrated, for example, the first insulating layer 120 may include an inner side surface of the first cavity 118, a partial region of the bottom surface of the first cavity 118, and the second conductivity type semiconductor. It may be formed in a portion of the upper surface of the layer 116.

도 13을 참조하면, 상기 제1 캐비티(118)의 바닥면에 상기 제1 반사층(130a)을 형성하고, 상기 제2 도전형 반도체층(116) 상에 상기 제2 반사층(130b)을 형성할 수 있다. Referring to FIG. 13, the first reflective layer 130a is formed on the bottom surface of the first cavity 118, and the second reflective layer 130b is formed on the second conductive semiconductor layer 116. Can be.

또한, 상기 제2 반사층(130b)은 상기 제1 캐비티(118)에 형성된 상기 제1 절연층(120)의 내측에 더 형성될 수 있다.In addition, the second reflective layer 130b may be further formed inside the first insulating layer 120 formed in the first cavity 118.

상기 제1,2 반사층(130a,130b)은 전자빔(E-beam) 증착, 스퍼터링(Sputtering) 및 PECVD(Plasma Enhanced Chemical Vapor Deposition) 등과 같은 증착 공정에 의해 형성되거나, 도금 공정에 의해 형성될 수 있으나, 이에 대해 한정하지는 않는다.The first and second reflective layers 130a and 130b may be formed by a deposition process such as electron beam (E-beam) deposition, sputtering, and plasma enhanced chemical vapor deposition (PECVD), or may be formed by a plating process. It does not limit to this.

도 14를 참조하면, 상기 제1 캐비티(118) 내에 형성된 상기 제2 반사층(130b)의 내측을 감싸도록 상기 제2 절연층(125)이 형성될 수 있다. 또한, 상기 제2 절연층(125)은 상기 제2 반사층(130b) 상면에도 더 형성될 수 있다.Referring to FIG. 14, the second insulating layer 125 may be formed to surround the inside of the second reflective layer 130b formed in the first cavity 118. In addition, the second insulating layer 125 may be further formed on an upper surface of the second reflective layer 130b.

즉, 상기 제2 절연층(125)은 후속 공정에서 제2 전극(142)이 형성되는 상기 제2 반사층(130b) 상면의 일부 영역을 제외하고 형성될 수 있으며, 이에 따라 상기 제2 반사층(130b)으로 인해 전기적 쇼트가 발생하는 것을 방지할 수 있다.That is, the second insulating layer 125 may be formed except for a portion of the upper surface of the second reflective layer 130b on which the second electrode 142 is formed in a subsequent process, and thus the second reflective layer 130b. Can prevent electrical short.

상기 제2 절연층(125)은 전자빔(E-beam) 증착, 스퍼터링(Sputtering) 및 PECVD(Plasma Enhanced Chemical Vapor Deposition) 등과 같은 증착 공정에 의해 형성될 수 있으며, 상기 제1 절연층(120)과 동일한 방법에 의해 형성될 수도 있다.The second insulating layer 125 may be formed by a deposition process such as electron beam (E-beam) deposition, sputtering, plasma enhanced chemical vapor deposition (PECVD), and the like, and the first insulating layer 120 It may be formed by the same method.

도 15를 참조하면, 도 10의 발광 소자의 상면에 금속층(140)을 형성할 수 있다. 즉, 상기 금속층(140)은 상기 제1 캐비티(118) 내부와 상기 제2 반사층(130b)의 상면에 형성될 수 있다.Referring to FIG. 15, a metal layer 140 may be formed on an upper surface of the light emitting device of FIG. 10. That is, the metal layer 140 may be formed in the first cavity 118 and on the upper surface of the second reflective layer 130b.

상기 금속층(140)은 전해 도금 및 무전해 도금 중 적어도 하나를 포함하는 도금 공정에 의해 형성되거나, 증착 공정에 의해 형성될 수 있으며, 이에 대해 한정하지는 않는다.The metal layer 140 may be formed by a plating process including at least one of electrolytic plating and electroless plating, or may be formed by a deposition process, but is not limited thereto.

도 16을 참조하면, 상기 금속층(140)을 선택적으로 제거함으로써, 상기 제1 전극(141) 및 상기 제2 전극(142)을 형성할 수 있다.Referring to FIG. 16, the first electrode 141 and the second electrode 142 may be formed by selectively removing the metal layer 140.

예를 들어, 상기 제1,2 전극(141,142)은 상기 금속층(140) 상에 마스크(미도시)를 형성한 후, 상기 마스크(미도시)를 따라 식각 공정을 실시함으로써 형성될 수 있다. 다만, 이에 대해 한정하지는 않는다.For example, the first and second electrodes 141 and 142 may be formed by forming a mask (not shown) on the metal layer 140 and then performing an etching process along the mask (not shown). However, this is not limitative.

도 16 및 도 17을 참조하면, 상기 발광구조물(110) 아래에서 상기 기판(101)을 제거할 수 있다.16 and 17, the substrate 101 may be removed under the light emitting structure 110.

상기 기판(101)은 레이저 리프트 오프(LLO, Laser Lift Off) 공정, 화학적 리프트 오프(CLO, Chemical Lift Off) 또는 물리적 연마 방법 중 적어도 하나의 방법에 의해 제거될 수 있으나, 이에 대해 한정하지는 않는다.The substrate 101 may be removed by at least one of a laser lift off (LLO) process, a chemical lift off (CLO), or a physical polishing method, but is not limited thereto.

또한, 제조 공정의 신뢰성을 위해 상기 금속층(140)이 형성된 후에 상기 기판(101)을 제거되는 것이 바람직하지만, 제조 공정의 순서에 대해 한정하지는 않는다.In addition, the substrate 101 is preferably removed after the metal layer 140 is formed for reliability of the manufacturing process, but the order of the manufacturing process is not limited.

또한, 상기 기판(101)을 제거한 후, 노출된 상기 발광구조물(110)의 표면에는 잔존물을 제거하고, 광 추출 향상을 위한 러프니스 또는 패턴을 형성하기 위해 식각 공정이 실시될 수도 있다.In addition, after the substrate 101 is removed, an etching process may be performed on the exposed surface of the light emitting structure 110 to remove residues and to form roughness or a pattern for improving light extraction.

도 18을 참조하면, 상기 발광구조물(110)의 상기 제1 도전형 반도체층(112)을 선택적으로 제거하여 제2 캐비티(155)를 형성함으로써, 상기 제1 전극(141) 또는 상기 제1 반사층(130a)의 상면이 노출되도록 할 수 있다.Referring to FIG. 18, the first electrode 141 or the first reflective layer is formed by selectively removing the first conductivity-type semiconductor layer 112 of the light emitting structure 110 to form a second cavity 155. An upper surface of the 130a may be exposed.

상기 제2 캐비티(155)는 예를 들어, 식각 공정 또는 레이저 드릴링 공정 중 적어도 하나로 형성될 수 있으나 이에 대해 한정하지는 않는다. The second cavity 155 may be formed, for example, in at least one of an etching process and a laser drilling process, but is not limited thereto.

또한, 상기 제2 캐비티(155)의 내측면은 상기 식각 공정 또는 레이저 드릴링 공정에 따라 수직하거나 경사지도록 형성될 수 있다.In addition, the inner surface of the second cavity 155 may be formed to be vertical or inclined according to the etching process or the laser drilling process.

도 19를 참조하면, 상기 제2 캐비티(155) 및 상기 발광구조물(110)의 상면에 상기 투광성 전극층(150)을 형성함으로써 실시예에 따른 발광 소자(100)를 제공할 수 있다.Referring to FIG. 19, the light emitting device 100 according to the exemplary embodiment may be provided by forming the transparent electrode layer 150 on the second cavity 155 and the light emitting structure 110.

상기 투광성 전극층(150)은 상기 발광구조물(110)의 상면에 형성된 제1 투광성 전극층(151)과, 상기 제1 도전형 반도체층(112)을 관통하여 상기 제1 투광성 전극층(151) 및 상기 제1 전극(141)을 전기적으로 연결하는 제2 투광성 전극층(152)을 포함할 수 있다.The light transmissive electrode layer 150 penetrates the first light transmissive electrode layer 151 formed on the upper surface of the light emitting structure 110 and the first conductive semiconductor layer 112 to pass through the first light transmissive electrode layer 151 and the first light. The second transparent electrode layer 152 may be electrically connected to the first electrode 141.

상기 투광성 전극층(150)은 전자빔(E-beam) 증착, 스퍼터링(Sputtering), PECVD(Plasma Enhanced Chemical Vapor Deposition) 중 적어도 하나의 증착 방법을 통해 형성되거나, 도금 방법에 의해 형성될 수 있으며 이에 대해 한정하지는 않는다.The transparent electrode layer 150 may be formed by at least one deposition method of electron beam (E-beam) deposition, sputtering, plasma enhanced chemical vapor deposition (PECVD), or may be formed by a plating method, and is limited thereto. I do not.

한편, 실시예에 따른 발광 소자 제조방법에 있어서, 상기 제1 전극(141)을 상기 투광성 전극층(150)에 앞서서 형성하는 것으로 설명하였으나, 상기 투광성 전극층(150)을 먼저 형성하고 상기 제1 전극(141)을 형성할 수도 있다.
Meanwhile, in the method of manufacturing a light emitting device according to the embodiment, the first electrode 141 is described as being formed before the light transmissive electrode layer 150, but the light transmissive electrode layer 150 is first formed and then the first electrode ( 141 may be formed.

<발광 소자 패키지><Light Emitting Device Package>

도 20은 실시예에 따른 발광 소자(100)를 포함하는 발광 소자 패키지의 단면도이다. 20 is a cross-sectional view of a light emitting device package including the light emitting device 100 according to the embodiment.

도 20을 참조하면, 실시예에 따른 발광 소자 패키지는 패키지 몸체(20)와, 상기 패키지 몸체(20)에 설치된 제1 전극층(31) 및 제2 전극층(32)과, 상기 패키지 몸체(20)에 설치되어 상기 제1 전극층(31) 및 제2 전극층(32)과 전기적으로 연결되는 실시예에 따른 발광 소자(100)와, 상기 발광 소자(100)를 포위하는 몰딩부재(40)를 포함한다.Referring to FIG. 20, the light emitting device package according to the embodiment may include a package body 20, a first electrode layer 31 and a second electrode layer 32 installed on the package body 20, and the package body 20. The light emitting device 100 according to the embodiment, which is installed at and electrically connected to the first electrode layer 31 and the second electrode layer 32, and a molding member 40 surrounding the light emitting device 100. .

상기 패키지 몸체(20)는 실리콘 재질, 합성수지 재질, 또는 금속 재질을 포함하여 형성될 수 있으며, 상기 발광 소자(100)의 주위에 경사면이 형성될 수 있다.The package body 20 may include a silicon material, a synthetic resin material, or a metal material, and an inclined surface may be formed around the light emitting device 100.

상기 제1 전극층(31) 및 제2 전극층(32)은 서로 전기적으로 분리되며, 상기 발광 소자(100)에 전원을 제공한다. 또한, 상기 제1 전극층(31) 및 제2 전극층(32)은 상기 발광 소자(100)에서 발생된 빛을 반사시켜 광 효율을 증가시킬 수 있으며, 상기 발광 소자(100)에서 발생된 열을 외부로 배출시키는 역할을 할 수도 있다.The first electrode layer 31 and the second electrode layer 32 are electrically separated from each other, and provide power to the light emitting device 100. In addition, the first electrode layer 31 and the second electrode layer 32 may increase light efficiency by reflecting the light generated from the light emitting device 100, and externally generate heat generated from the light emitting device 100. May also act as a drain.

상기 제1,2 전극층(31,32) 중 어느 하나는 상기 패키지 몸체(20)를 관통하여 형성될 수도 있으며, 이는 상기 발광 소자(100)의 전극 구조에 따라 변형 가능하다.Any one of the first and second electrode layers 31 and 32 may be formed through the package body 20, which may be modified according to the electrode structure of the light emitting device 100.

상기 발광 소자(100)는 상기 패키지 몸체(20) 상에 설치되거나 상기 제1 전극층(31) 또는 제2 전극층(32) 상에 설치될 수 있다.The light emitting device 100 may be installed on the package body 20 or on the first electrode layer 31 or the second electrode layer 32.

상기 발광 소자(100)는 상기 제1 전극층(31) 및 제2 전극층(32)과 와이어 방식, 플립칩 방식 또는 다이 본딩 방식 중 어느 하나에 의해 전기적으로 연결될 수도 있다. The light emitting device 100 may be electrically connected to the first electrode layer 31 and the second electrode layer 32 by any one of a wire method, a flip chip method, or a die bonding method.

상기 몰딩부재(40)는 상기 발광 소자(100)를 포위하여 보호할 수 있다. 또한, 상기 몰딩부재(40)에는 형광체가 포함되어 상기 발광 소자(100)에서 방출된 광의 파장을 변화시킬 수 있다.The molding member 40 may surround and protect the light emitting device 100. In addition, the molding member 40 may include a phosphor to change the wavelength of the light emitted from the light emitting device 100.

상기 발광 소자 패키지는 상기에 개시된 실시 예들의 발광 소자 중 적어도 하나를 하나 또는 복수개로 탑재할 수 있으며, 이에 대해 한정하지는 않는다.The light emitting device package may mount at least one of the light emitting devices of the above-described embodiments as one or more, but is not limited thereto.

또한, 상기 발광 소자 패키지는 COB(Chip On Board) 타입을 포함하며, 상기 패키지 몸체(20)의 상면은 평평하고, 상기 패키지 몸체(20)에는 복수의 발광 소자(100)가 설치될 수도 있다.In addition, the light emitting device package includes a chip on board (COB) type, the top surface of the package body 20 is flat, a plurality of light emitting devices 100 may be installed on the package body 20.

실시 예에 따른 발광 소자 패키지는 복수개가 기판 상에 어레이되며, 상기 발광 소자 패키지의 광 경로 상에 광학 부재인 도광판, 프리즘 시트, 확산 시트 등이 배치될 수 있다. 이러한 발광 소자 패키지, 기판, 광학 부재는 라이트 유닛으로 기능할 수 있다. 또 다른 실시 예는 상술한 실시 예들에 기재된 반도체 발광소자 또는 발광 소자 패키지를 포함하는 표시 장치, 지시 장치, 조명 시스템으로 구현될 수 있으며, 예를 들어, 조명 시스템은 램프, 가로등을 포함할 수 있다. A plurality of light emitting device packages according to the embodiment may be arranged on a substrate, and a light guide plate, a prism sheet, a diffusion sheet, or the like, which is an optical member, may be disposed on an optical path of the light emitting device package. The light emitting device package, the substrate, and the optical member may function as a light unit. Another embodiment may be implemented as a display device, an indicator device, or a lighting system including the semiconductor light emitting device or the light emitting device package described in the above embodiments, for example, the lighting system may include a lamp and a street lamp. .

이상에서 실시예들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.Features, structures, effects, and the like described in the above embodiments are included in at least one embodiment of the present invention, and are not necessarily limited to only one embodiment. Furthermore, the features, structures, effects, and the like illustrated in the embodiments may be combined or modified with respect to other embodiments by those skilled in the art to which the embodiments belong. Therefore, it should be understood that the present invention is not limited to these combinations and modifications.

또한, 이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.In addition, the above description has been made with reference to the embodiment, which is merely an example, and is not intended to limit the present invention. Those skilled in the art to which the present invention pertains will be illustrated as above without departing from the essential characteristics of the present embodiment. It will be appreciated that various modifications and applications are possible. For example, each component specifically shown in the embodiment can be modified. And differences relating to such modifications and applications will have to be construed as being included in the scope of the invention defined in the appended claims.

100: 발광 소자 110: 발광구조물
112: 제1 도전형 반도체층 114: 활성층
116: 제2 도전형 반도체층 120: 제1 절연층
125: 제2 절연층 130a: 제1 반사층
130b: 제2 반사층 141: 제1 전극
142: 제2 전극 150: 투광성 전극층
100: light emitting device 110: light emitting structure
112: first conductive semiconductor layer 114: active layer
116: second conductive semiconductor layer 120: first insulating layer
125: second insulating layer 130a: first reflective layer
130b: second reflective layer 141: first electrode
142: second electrode 150: translucent electrode layer

Claims (20)

제1 도전형 반도체층과, 상기 제1 도전형 반도체층 아래에 활성층과, 상기 활성층 아래에 제2 도전형 반도체층을 포함하는 발광구조물;
상기 활성층 및 상기 제2 도전형 반도체층을 관통하여 상기 제1 도전형 반도체층과 전기적으로 연결되며, 하부 영역이 상기 발광구조물 아래로 노출되는 제1 전극;
상기 제1 전극의 측면 영역과 상기 발광구조물 사이에 형성된 제1 절연층;
상기 제2 도전형 반도체층 아래에 형성되고 상기 제2 도전형 반도체층과 전기적으로 연결되는 제2 전극; 및
상기 발광구조물의 상부 영역에 형성된 투광성 전극층을 포함하는 발광 소자.
A light emitting structure comprising a first conductive semiconductor layer, an active layer under the first conductive semiconductor layer, and a second conductive semiconductor layer under the active layer;
A first electrode penetrating the active layer and the second conductive semiconductor layer and electrically connected to the first conductive semiconductor layer, and a lower region of which is exposed below the light emitting structure;
A first insulating layer formed between the side region of the first electrode and the light emitting structure;
A second electrode formed under the second conductive semiconductor layer and electrically connected to the second conductive semiconductor layer; And
A light emitting device comprising a transmissive electrode layer formed on an upper region of the light emitting structure.
제 1항에 있어서,
상기 투광성 전극층은 상기 발광구조물의 상면에 형성된 제1 투광성 전극층과, 상기 제1 도전형 반도체층을 관통하여 상기 제1 투광성 전극층 및 상기 제1 전극을 전기적으로 연결하는 제2 투광성 전극층을 포함하는 발광 소자.
The method of claim 1,
The light transmissive electrode layer includes a first light transmissive electrode layer formed on an upper surface of the light emitting structure, and a second light transmissive electrode layer penetrating the first conductive semiconductor layer to electrically connect the first light transmissive electrode layer and the first electrode. device.
제 1항에 있어서,
상기 투광성 전극층은 투광성 및 전기 전도성을 갖는 물질을 포함하는 발광 소자.
The method of claim 1,
The light transmissive electrode layer includes a light emitting device including a material having transparency and electrical conductivity.
제 3항에 있어서,
상기 투광성 전극층은 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IrOx, RuOx, Ni, Ag 또는 Au 중 적어도 하나를 포함하는 발광 소자.
The method of claim 3,
The light transmissive electrode layer may be formed of indium tin oxide (ITO), indium zinc oxide (IZO), indium zinc tin oxide (IZTO), indium aluminum zinc oxide (IAZO), indium gallium zinc oxide (IGZO), indium gallium tin oxide (IGTO), A light emitting device comprising at least one of aluminum zinc oxide (AZO), antimony tin oxide (ATO), gallium zinc oxide (GZO), IrOx, RuOx, Ni, Ag, or Au.
제 2항에 있어서,
상기 제2 투광성 전극층은 상기 제1 투광성 전극층에 대해 수직한 발광 소자.
The method of claim 2,
And the second light transmitting electrode layer is perpendicular to the first light transmitting electrode layer.
제 2항에 있어서,
상기 제2 투광성 전극층의 측면은 상기 제1 투광성 전극층에 대해 경사를 갖는 발광 소자.
The method of claim 2,
A side surface of the second light-transmitting electrode layer has a slope with respect to the first light-transmissive electrode layer.
제 2항에 있어서,
상기 투광성 전극층의 두께는 100nm 내지 500nm인 발광 소자.
The method of claim 2,
The light emitting device has a thickness of the light transmitting electrode layer is 100nm to 500nm.
제 1항에 있어서,
상기 투광성 전극층의 상면에 러프니스 또는 패턴이 형성된 발광 소자.
The method of claim 1,
A light emitting device having a roughness or a pattern formed on an upper surface of the light transmissive electrode layer.
제 1항에 있어서,
상기 제1 전극과 상기 제2 전극의 하면이 동일 평면 상에 배치된 발광 소자.
The method of claim 1,
A light emitting device in which a lower surface of the first electrode and the second electrode are disposed on the same plane.
제 1항에 있어서,
상기 제1 전극의 하면과 상기 제2 전극의 하면의 사이에 배치되어 상기 제1 전극과 상기 제2 전극을 전기적으로 격리하는 제2 절연층을 포함하는 발광 소자.
The method of claim 1,
And a second insulating layer disposed between the lower surface of the first electrode and the lower surface of the second electrode to electrically isolate the first electrode and the second electrode.
제 1항에 있어서,
상기 제1 전극과 상기 제1 도전형 반도체층 사이에 제1 반사층을 포함하는 발광 소자.
The method of claim 1,
A light emitting device comprising a first reflective layer between the first electrode and the first conductive semiconductor layer.
제 1항에 있어서,
상기 제2 전극과 상기 제2 도전형 반도체층 사이에 제2 반사층을 포함하는 발광 소자.
The method of claim 1,
A light emitting device comprising a second reflective layer between the second electrode and the second conductive semiconductor layer.
제 12항에 있어서,
상기 제2 반사층은 상기 절연층 내부로 연장되어 상기 제1 전극의 측면 영역을 둘러싸도록 형성된 발광 소자.
The method of claim 12,
The second reflective layer is formed to extend into the insulating layer to surround the side region of the first electrode.
제 1항에 있어서,
상기 제1 전극은 상기 제1 전극의 상면이 상기 제1 도전형 반도체층의 내부에 위치하도록 연장되는 발광 소자.
The method of claim 1,
The first electrode extends so that the top surface of the first electrode is positioned inside the first conductive semiconductor layer.
기판 상에 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층 순차적으로 적층하여 발광구조물을 형성하는 단계;
상기 발광구조물을 선택적으로 제거하여 상기 제1 도전형 반도체층의 상면의 일부가 노출되도록 제1 캐비티를 형성하는 단계;
상기 제1 캐비티의 내측면에 제1 절연층을 형성하는 단계;
상기 제1 캐비티의 내부 및 상기 발광구조물 상에 금속층을 형성하는 단계;
상기 금속층을 선택적으로 제거하여 전기적으로 격리된 제1 전극 및 제2 전극을 형성하는 단계;
상기 기판을 제거하는 단계; 및
상기 제1 도전형의 반도체층 아래에 투광성 전극층을 형성하는 단계를 포함하는 발광 소자 제조방법.
Sequentially stacking a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer on a substrate to form a light emitting structure;
Selectively removing the light emitting structure to form a first cavity to expose a portion of an upper surface of the first conductivity type semiconductor layer;
Forming a first insulating layer on an inner side surface of the first cavity;
Forming a metal layer in the first cavity and on the light emitting structure;
Selectively removing the metal layer to form electrically isolated first and second electrodes;
Removing the substrate; And
A light emitting device manufacturing method comprising the step of forming a transparent electrode layer under the first conductive semiconductor layer.
제 15항에 있어서,
상기 투광성 전극층을 형성하는 단계는,
상기 제1 도전형 반도체층을 관통하여 상기 제1 전극의 하면과 접하는 제2 캐비티를 형성하는 단계; 및
상기 제2 캐비티 및 상기 발광구조물 아래에 투광성 전극층을 형성하는 단계를 포함하는 발광 소자 제조방법.
16. The method of claim 15,
Forming the light transmitting electrode layer,
Forming a second cavity penetrating the first conductive semiconductor layer and in contact with a bottom surface of the first electrode; And
And forming a translucent electrode layer under the second cavity and the light emitting structure.
제 16항에 있어서,
상기 제2 캐비티는 식각 공정 또는 레이저 드릴링 공정으로 형성되는 발광 소자 제조방법.
17. The method of claim 16,
The second cavity is a light emitting device manufacturing method formed by an etching process or a laser drilling process.
제 15항에 있어서,
상기 제1 절연층을 형성하는 단계 이후에,
상기 제1 캐비티의 바닥면에 제1 반사층을 형성하는 단계를 포함하는 발광 소자 제조방법.
16. The method of claim 15,
After the forming of the first insulating layer,
And forming a first reflective layer on the bottom surface of the first cavity.
제 15항에 있어서,
상기 제1 절연층을 형성하는 단계 이후에,
상기 제2 도전형 반도체층의 상면 및 상기 제1 절연층의 내측에 제2 반사층을 형성하는 단계; 및
상기 제1 캐비티에 형성된 상기 제2 반사층의 내측에 제2 절연층을 형성하는 단계를 포함하는 발광 소자 제조방법.
16. The method of claim 15,
After the forming of the first insulating layer,
Forming a second reflective layer on an upper surface of the second conductive semiconductor layer and inside the first insulating layer; And
And forming a second insulating layer inside the second reflective layer formed in the first cavity.
패키지 몸체;
상기 패키지 몸체에 설치된 제1 전극층 및 제2 전극층; 및
상기 패키지 몸체에 설치되며, 상기 제1 전극층 및 제2 전극층과 전기적으로 연결된 제 1항 내지 제 14항 중 어느 한 항의 발광 소자를 포함하는 발광 소자 패키지.
Package body;
A first electrode layer and a second electrode layer provided on the package body; And
The light emitting device package of claim 1, wherein the light emitting device is installed on the package body, and includes the light emitting device of claim 1 electrically connected to the first electrode layer and the second electrode layer.
KR1020100020416A 2010-03-08 2010-03-08 Light emitting device, method for fabricating the light emitting device and light emitting device package KR100999725B1 (en)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020100020416A KR100999725B1 (en) 2010-03-08 2010-03-08 Light emitting device, method for fabricating the light emitting device and light emitting device package
TW100105924A TWI470832B (en) 2010-03-08 2011-02-23 Light emitting device
EP11156271.6A EP2365544B1 (en) 2010-03-08 2011-02-28 Light emitting device
US13/039,464 US8772806B2 (en) 2010-03-08 2011-03-03 Light emitting device
CN201110058587.8A CN102194949B (en) 2010-03-08 2011-03-08 Light emitting device
JP2011049898A JP5290342B2 (en) 2010-03-08 2011-03-08 Light emitting element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100020416A KR100999725B1 (en) 2010-03-08 2010-03-08 Light emitting device, method for fabricating the light emitting device and light emitting device package

Publications (1)

Publication Number Publication Date
KR100999725B1 true KR100999725B1 (en) 2010-12-08

Family

ID=43512602

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100020416A KR100999725B1 (en) 2010-03-08 2010-03-08 Light emitting device, method for fabricating the light emitting device and light emitting device package

Country Status (1)

Country Link
KR (1) KR100999725B1 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102651437A (en) * 2011-02-23 2012-08-29 新世纪光电股份有限公司 Light emitting diode structure
KR101237538B1 (en) 2010-08-12 2013-02-26 치메이 라이팅 테크놀로지 코퍼레이션 Light emitting devices
KR20130079940A (en) * 2012-01-03 2013-07-11 엘지이노텍 주식회사 Light emitting device and lighting system having the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000150958A (en) 1998-11-13 2000-05-30 Sanyo Electric Co Ltd Semiconductor light emitting device
JP2002289916A (en) 1994-03-22 2002-10-04 Toyoda Gosei Co Ltd Group iii nitride semiconductor light-emitting element
JP3407334B2 (en) 1993-04-28 2003-05-19 豊田合成株式会社 Semiconductor light emitting device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3407334B2 (en) 1993-04-28 2003-05-19 豊田合成株式会社 Semiconductor light emitting device
JP2002289916A (en) 1994-03-22 2002-10-04 Toyoda Gosei Co Ltd Group iii nitride semiconductor light-emitting element
JP2000150958A (en) 1998-11-13 2000-05-30 Sanyo Electric Co Ltd Semiconductor light emitting device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101237538B1 (en) 2010-08-12 2013-02-26 치메이 라이팅 테크놀로지 코퍼레이션 Light emitting devices
CN102651437A (en) * 2011-02-23 2012-08-29 新世纪光电股份有限公司 Light emitting diode structure
KR20130079940A (en) * 2012-01-03 2013-07-11 엘지이노텍 주식회사 Light emitting device and lighting system having the same
KR101979942B1 (en) * 2012-01-03 2019-05-17 엘지이노텍 주식회사 Light emitting device and lighting system having the same

Similar Documents

Publication Publication Date Title
KR100974787B1 (en) Light emitting device, method for fabricating the light emitting device and light emitting device package
JP5290342B2 (en) Light emitting element
KR101081135B1 (en) Light emitting device, method for fabricating the light emitting device and light emitting device package
KR101007077B1 (en) Light emitting device, light emitting device package and method for fabricating the same
KR100999733B1 (en) Light emitting device, method for fabricating the light emitting device and light emitting device package
KR101014155B1 (en) Light emitting device, method for fabricating the light emitting device and light emitting device package
KR101020963B1 (en) Light emitting device, method for fabricating the light emitting device and light emitting device package
KR100986407B1 (en) Light emitting device and method for fabricating the same
KR100986353B1 (en) Light emitting device, method for fabricating the light emitting device and light emitting device package
JP6199948B2 (en) Light emitting device, light emitting device package
KR101154709B1 (en) Light emitting device, method for fabricating the light emitting device, light emitting device package and lighting system
KR100986374B1 (en) Light emitting device, method for fabricating the light emitting device and light emitting device package
JP5816243B2 (en) Light emitting device and light emitting device package
KR100999701B1 (en) Light emitting device, method for fabricating the light emitting device and light emitting device package
KR101021005B1 (en) Light emitting device, method for fabricating the light emitting device and light emitting device package
KR102164087B1 (en) Light emitting deviceand light emitting device package thereof
KR101028206B1 (en) Light emitting device, method for fabricating the same and light emitting device package
KR100999725B1 (en) Light emitting device, method for fabricating the light emitting device and light emitting device package
KR101646261B1 (en) Light emitting device and method for fabricating the same
KR20120039412A (en) Light emitting device, method for fabricating the light emitting device, light emitting device package and lighting system
KR101039982B1 (en) Light emitting device and method for fabricating the same
KR102250516B1 (en) Light emitting device
KR102237148B1 (en) Method of manufacturing light emitting device
KR20110101427A (en) Light emitting device, method for fabricating the light emitting device and light emitting device package
KR20120019750A (en) Light emitting device

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131105

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20141106

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20151105

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20161104

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20171107

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20181112

Year of fee payment: 9