KR100995631B1 - 액정 표시 장치의 데이터 처리 방법 및 장치 - Google Patents

Abstract

본 발명은 입력된 데이터에 따라 선택적으로 디더 및 FRC를 수행함으로써 특정 패턴에서의 화질 저하를 방지할 수 있는 액정 표시 장치의 데이터 처리 방법 및 장치를 제공하는 것이다.

이를 위하여, 본 발명의 데이터 처리 방법은 위상차 비교를 이용하여 입력된 비디오 데이터가 패턴 특성을 판단하는 단계와, 상기 패턴 특성을 판단하는 단계에서 특정 패턴으로 판단된 경우 그 비디오 데이터를 제1 디더링 처리하는 단계와, 상기 제1 디더링 처리하는 단계에서 일반 패턴으로 판단된 경우 그 비디오 데이터를 프레임 레이트 컨트롤러를 이용한 제2 디더링처리하는 단계를 포함하며, 상기 입력된 비디오 데이터의 패턴 특성을 판단하는 단계는 상기 입력된 비디오 데이터와 인접한 비디오 데이터와의 위상차를 검출하고 1의 보수처리한 합을 미리 설정된 문턱치와 비교하는 단계와, 상기 위상차 합이 상기 문턱치보다 작은 경우 상기 비디오 데이터를 상기 특정 패턴으로, 크거나 같은 경우 상기 일반 패턴으로 판단하는 단계를 포함한다.

Description

액정 표시 장치의 데이터 처리 방법 및 장치{METHOD AND APPARATUS FOR PROCESSING DATA IN LIQUID CRYSTAL DISPLAY APPARATUS}

도 1은 종래의 액정 표시 장치를 나타내는 블록도.

도 2는 본 발명의 실시 예에 따른 액정 표시 장치를 나타내는 블록도.

도 3은 본 말영의 실시 예에 따른 데이터 처리 방법을 순차적으로 나타낸 흐름도.

<도면의 주요부분에 대한 부호의 간단한 설명>

20 : 컴퓨터 30 : 액정 표시 모듈

22 : 스케일러 IC 16, 32 : 타이밍 컨트롤러

14, 34 : 데이터 드라이버 12 : 게이트 드라이버

10, 36 : 액정패널

본 발명은 액정 표시 장치에 관한 것으로, 특히 디더링으로 인한 화질 저하 를 감소시킬 수 있는 액정 표시 장치의 데이터 처리 방법 및 장치에 관한 것이다.

액정 표시 장치는 전계를 이용하여 유전 이방성을 갖는 액정의 광투과율을 조절함으로써 화상을 표시하게 된다. 이를 위하여, 액정 표시 장치는 화소 매트릭스를 갖는 액정 패널과, 액정 패널을 구동하기 위한 드라이버를 구비한다.

구체적으로, 액정 표시 장치는 도 1에 도시된 바와 같이 화소 매트릭스를 갖는 액정 패널(12)과, 액정 패널(12)의 게이트 라인들(GL1 내지 GLm)을 구동하기 위한 게이트 드라이버(14)와, 액정 패널(12)의 데이터 라인들(DL1 내지 DLn)을 구동하기 위한 데이터 드라이버(16)와, 게이트 드라이버(14)와 데이터 드라이버(16)의 구동 타이밍을 제어하기 위한 타이밍 컨트롤러(18)를 구비한다.

액정 패널(12)은 게이트 라인들(GL)과 데이터 라인들(DL)의 교차로 정의되는 영역마다 형성된 화소들로 구성된 화소 매트릭스를 구비한다. 화소들 각각은 화소 신호에 따라 광투과량을 조절하는 액정셀(Clc)과, 액정셀(Clc)을 구동하기 위한 박막 트랜지스터(TFT)들을 구비한다.

박막 트랜지스터(TFT)는 게이트 라인(GL)으로부터의 게이트-온 전압(VGH)이 공급되는 경우 턴-온되어 데이터 라인(DL)으로부터의 화소 신호를 액정셀(Clc)에 공급한다. 그리고, 박막 트랜지스터(TFT)는 게이트 라인(GL)으로부터 게이트-오프 전압(VGL)이 공급되는 경우 턴-오프되어 액정셀(Clc)에 충전된 화소 신호가 유지되게 한다.

액정셀(Clc)은 등가적으로 캐패시터로 표현되며, 액정을 사이에 두고 대면하는 공통 전극과 박막 트랜지스터(TFT)에 접속된 화소 전극으로 구성된다. 그리고, 액정셀(Clc)은 충전된 화소 신호가 다음 화소 신호가 충전될 때까지 안정적으로 유지되게 하기 위하여 스토리지 캐패시터(도시하지 않음)를 더 구비한다. 이러한 액정셀(Clc)은 박막 트랜지스터(TFT)를 통해 충전되는 화소 신호에 따라 유전 이방성을 가지는 액정의 배열 상태가 가변하여 광 투과율을 조절함으로써 계조를 구현하게 된다.

게이트 드라이버(14)는 타이밍 컨트롤러(18)로부터의 게이트 스타트 펄스(Gate Start Pulse; GSP)를 게이트 쉬프트 클럭(Gate Shift Clock; GSC)에 따라 쉬프트시켜 게이트 라인들(GL1 내지 GLm)에 순차적으로 전원부(18)로부터의 게이트-온 전압(VGH)을 갖는 스캔 펄스를 공급한다. 그리고, 게이트 드라이버(14)는 게이트 라인들(GL)에 게이트-온 전압(VGH)의 스캔 펄스가 공급되지 않는 나머지 기간에서는 전원부(18)로부터의 게이트-오프 전압(VGL)을 공급하게 된다. 또한, 게이트 드라이버(14)는 상기 스캔 펄스의 펄스 폭을 타이밍 컨트롤러(18)로부터의 게이트 출력 이네이블(Gate Output Enable; GOE) 신호에 따라 제어하게 된다.

데이터 드라이버(16)는 타이밍 컨트롤러(18)로부터의 소스 스타트 펄스(Source Start Pulse; SSP)를 소스 쉬프트 클럭(Source Shift Clock; SSC)에 따라 쉬프트시켜 샘플링 신호를 발생한다. 그리고, 데이터 드라이버(16)는 상기 SSC에 따라 입력되는 화소 데이터(RGB)를 상기 샘플링 신호에 따라 래치한 후 소스 출력 이네이블(Source Output Enable; SOE) 신호에 응답하여 라인단위로 공급한다. 이어서, 데이터 드라이버(16)는 라인단위로 공급되는 화소 데이터(RGB)를 감마 전압부(도시하지 않음)로부터의 감마 전압을 아날로그 화소 신호로 변환하여 데이터 라인들(DL)에 공급한다. 여기서, 데이터 드라이버(16)는 상기 화소 데이터를 화소 신호로 변환할 때 타이밍 컨트롤러(18)로부터의 극성 제어(POL) 신호에 응답하여 그 화소 신호의 극성을 결정하게 된다. 그리고, 데이터 드라이버(16)는 상기 소스 출력 이네이블(SOE) 신호에 응답하여 상기 화소 신호가 데이터 라인들(DL)에 공급되는 기간을 결정한다.

타이밍 컨트롤러(18)는 게이트 드라이버(14)를 제어하는 GSP, GSC, GOE 신호 등을 발생하고, 데이터 드라이버(16)를 제어하는 SSP, SSC, SOE, POL 신호 등을 발생한다. 이 경우, 타이밍 컨트롤러(18)는 외부로부터 입력되는 유효 데이터 구간을 알리는 데이터 이네이블(Data Enable; DE) 신호, 수평 동기 신호(Hsync), 수직 동기 신호(Vsync), 화소 데이터(RGB)의 전송 타이밍을 결정하는 도트 클럭(Dot Clock; DCLK)을 이용하여 상기 GSP, GSC, GOE, SSP, SSC, SOE, POL 등과 같은 제어신호들을 생성하게 된다.

이러한 구성을 갖는 액정 표시 장치는 계조를 증가시키기 위하여 프레임 레이트 컨트롤(Frame Rate Control;이하, FRC)를 이용한 디더(Dither)(이하, FRC 디더) 방법을 사용하고 있다. 디더 및 FRC 방법은 화면상의 화소를 일정한 크기의 디더 블록으로 분할하여 블록 내의 화소 밝기를 조절하고, 그 블록 내의 화소 밝기를 프레임마다 다르게 함으로써 정해진 계조의 수 보다 더욱 많은 계조를 표시할 수 있게 한다.

예를 들면, 한 화소가 R, G, B 데이터의 조합으로 18비트의 칼러를 표시할 수 있는 액정 표시 장치에서 FRC 디더 방법을 이용하는 경우 8비트씩의 R, G, B 데 이터의 조합으로 24비트의 칼러를 표시하는 것과 같은 유사한 효과를 얻을 수 있게 된다. 이러한 디더 및 FRC 기능은 컴퓨터의 스케일러 IC 또는 액정 표시 장치의 타이밍 컨트롤러에 내장된다. 이에 따라, 스케일러 IC는 입력된 데이터를 FRC 디더링 처리하여 18비트 칼러 표시가 가능한 액정 표시 장치로 전송하거나, FRC 디더링 기능이 내장한 액정 표시 장치에는 24비트의 R, G, B 데이터를 전송하게 된다.

그런데, 스케일러 IC, 또는 타이밍 컨트롤러에서 입력된 데이터를 FRC 디더링 처리하여 수직 2도트 인버젼으로 구동되는 액정 표시 장치에 표시하게 되는 경우 도트 패턴, 수직 줄무늬 패턴 등과 같은 특정 패턴에서 플리커(Flicker), 노이즈(Noise) , 다크 바(Dark Bar) 등이 발생되어 화질이 저하는 단점이 있다.

따라서, 본 발명의 목적은 입력된 데이터에 따라 선택적으로 디더 및 FRC를 수행함으로써 특정 패턴에서의 화질 저하를 방지할 수 있는 액정 표시 장치의 데이터 처리 방법 및 장치를 제공하는 것이다.

상기 목적들을 달성하기 위하여, 본 발명에 따른 액정 표시 장치의 데이터 처리 방법은 위상차 비교를 이용하여 입력된 비디오 데이터가 패턴 특성을 판단하는 단계와; 상기 패턴 특성을 판단하는 단계에서 특정 패턴으로 판단된 경우 그 비디오 데이터를 제1 디더링 처리하는 단계와; 상기 제1 디더링 처리하는 단계에서 일반 패턴으로 판단된 경우 그 비디오 데이터를 프레임 레이트 컨트롤러를 이용한 제2 디더링처리하는 단계를 포함한다.

상기 입력된 비디오 데이터의 패턴 특성을 판단하는 단계는 상기 입력된 비디오 데이터와 인접한 비디오 데이터와의 위상차를 검출하고 1의 보수처리한 합을 미리 설정된 문턱치와 비교하는 단계와; 상기 위상차 합이 상기 문턱치보다 작은 경우 상기 비디오 데이터를 상기 특정 패턴으로, 크거나 같은 경우 상기 일반 패턴으로 판단하는 단계를 포함한다.

그리고, 본 발명에 따른 액정 표시 장치의 데이터 처리 장치는 위상차 비교를 통해 입력된 비디오 데이터가 특정 패턴인 경우 그 비디오 데이터를 제1 디더링 처리하고, 일반 패턴인 경우 디더링없이 출력하는 스케일러와; 상기 스케일러부터의 일반 패턴 비디오 데이터를 프레임 레이트 컨트롤러를 이용한 제2 디더링 처리하는 타이밍 컨트롤러를 구비한다.

상기 스케일러는 상기 입력된 비디오 데이터와 인접한 비디오 데이터와의 위상차를 검출하고 1의 보수처리한 합을 미리 설정된 문턱치와 비교하여, 상기 위상차 합이 상기 문턱치보다 작은 경우 상기 비디오 데이터를 상기 특정 패턴으로, 크거나 같은 경우 상기 일반 패턴으로 판단한다.

상기 스케일러는 상기 제1 디더링 처리된 특정 패턴의 비디오 데이터와 상기 일반 패턴과 동일한 비트수를 갖도록 더미 비트를 부가하여 상기 타이밍 컨트롤러로 공급한다.

상기 타이밍 컨트롤러는 상기 제1 디더링 처리된 특정 패턴의 비디오 데이터를 제2 디더링 처리하여 상기 부가된 더미 비트를 제거하여 출력한다.

상기 목적 외에 본 발명의 다른 목적 및 이점들은 첨부 도면을 참조한 본 발명의 바람직한 실시 예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.

이하, 본 발명의 바람직한 실시 예를 도 2 및 도 3을 참조하여 상세하게 설명하기로 한다.

도 2는 본 발명의 실시 예에 따른 액정 표시 장치의 데이터 처리 장치를 도시한 블록도이고, 도 3은 데이터 처리 방법을 단계적으로 도시한 흐름도이다.

도 2에 도시된 데이터 처리 장치는 컴퓨터(20)에 내장되는 스케일러 IC(22)와, 액정 표시 모듈(30)에 내장되는 타이밍 컨트롤러(32), 데이터 드라이버(34), 액정 패널(36)을 구비한다.

도 2 및 도 3을 참조하면, 컴퓨터(20)에 내장된 스케일러 IC(22)는 컴퓨터(20)로 입력된 아날로그 비디오 신호를 디지털 비디오 데이터로 변환한다. 그리고, 스케일러 IC(22)는 디지털 비디오 데이터가 디더링 및 FRC가 필요없는 특수 패턴인지, 아니면 일반 패턴인지를 판단하게 된다. 구체적으로, 스케일러 IC(22)는 인접한 비디오 데이터간의 위상차(Phase Difference; PD)를 검출하고, 검출된 위상차의 1의 보수(1's Complement) 합이 문턱치(Threshole)(n) 보다 작으면 특수 패턴으로, 크거나 같으면 일반 패턴으로 인식하게 된다. 여기서, 비디오 데이터가 도트 패턴, 1수직 줄무늬 패턴과 특수 패턴인 경우 PD의 합이 최소가 되므로 이를 고려하여 상기 문턱치(n)를 설정하게 된다. 그리고, 스케일러 IC(22)는 위상차(PD) 검출을 위하여, 그 위상차(PD)가 최대가 되는 클럭과 위상을 검출함으로써 포커싱 기능을 하게 되는 AP(Auto-Phase) 기능을 턴-온시키게 된다.

상기 단계에서 비디오 데이터가 특수 패턴으로 판단된 경우 스케일러 IC(22)에 내장된 디더링부는 그 비디오 데이터를 FRC 처리가 없는 단순 디더링 처리, 즉 프레임별로 변화하지 않는 디더 패턴을 이용하여 디더링 처리한다. 구체적으로, 스케일러 IC(22)의 디더링부는 입력된 8비트의 비디오 데이터를 상위 6비트와 하위 2비트로 분리한 후, 분리된 하위 2비트를 미리 저장된 디더 패턴과 비교하여 한 비트의 디더값을 산출한다. 그리고, 산출된 디더값을 캐리 신호로 상위 6비트와 가산함으로써 6비트의 비디오 데이터를 출력한다. 그리고, 디더링된 6비트의 비디오 데이터에 하위 비트로 더미 비트 "00"를 부가하여 최종 8비트의 비디오 데이터를 액정 표시 모듈(30)의 타이밍 컨트롤러(32)로 공급한다. 반면에, 일반 패턴으로 판단된 경우 스케일러 IC(22)는 디더링부를 경유하지 않은 8비트 비디오 데이터를 액정 표시 모듈(30)로 공급한다.

타이밍 컨트롤러(32)에 내장된 FRC 디더링부는 스케일러 IC(22)로부터 입력된 8비트 비디오 데이터를 FRC 디더링 처리하여 6비트 데이터로 변환하여 데이터 드라이버(34)로 공급한다.

구체적으로, FRC 디더링부는 스케일러 IC(22)로부터 입력된 8비트의 비디오 데이터를 상위 6비트와 하위 2비트로 분리한 후, 분리된 하위 2비트를 미리 저장된 디더 패턴과 비교하여 한 비트의 디더값을 산출한다. 이때, FRC 디더링부는 하위 2비트를, 4프레임 마다 반복되는 디더 패턴을 프레임마다 토글시키면서 비교하여 한 비트의 디더값을 산출한다. 그리고, 산출된 디더값을 캐리 신호로 상위 6비트와 가산함으로써 6비트의 비디오 데이터를 출력한다.

결국, 스케일러 IC(22)의 디더링부를 경유하여 더미 비트(00)가 부가된 특정 패턴의 비디오 데이터는 상기 FRC 디더링부에서 그 더미 비트가 제거된 6비트 데이터로 출력된다. 그리고, 스케일러 IC(22)의 디더링부를 경유하지 않은 일반 패턴의 비디오 데이터는 FRC 디더링 처리된 6비트 데이터로 출력된다.

이러한 스케일러 IC(22) 및 타이밍 컨트롤러(32)에 의해 특정 패턴은 FRC 없는 단순 디더링 처리되고, 일반 패턴은 FRC 디더링 처리되어 데이터 드라이버(34)로 공급된다,

데이터 드라이버(34)는 타이밍 컨트롤러(32)로부터 입력된 6비트 비디오 데이터를 아날로그 비디오 신호로 변환하여 액정 패널(36)로 공급하게 된다.

이에 따라, 액정 패널(36)은 6비트 비디오 신호를 이용하면서도 8비트의 비디오 신호와 유사한 계조를 구현할 수 있게 된다.

상술한 바와 같이, 본 발명에 따른 액정 표시 장치의 데이터 처리 방법 및 장치는 비디오 데이터의 특성에 따라 FRC 없는 디더링과 FRC 디더링을 선택적으로 수행함으로써 특정 패턴의 FRC 디더링 처리로 인한 화질 저하를 방지할 수 있게 된다.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니 라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

Claims (6)

1. 위상차 비교를 이용하여 입력된 비디오 데이터가 패턴 특성을 판단하는 단계와;

   상기 패턴 특성을 판단하는 단계에서 특정 패턴으로 판단된 경우 그 비디오 데이터를 제1 디더링 처리하는 단계와;

   상기 제1 디더링 처리하는 단계에서 일반 패턴으로 판단된 경우 그 비디오 데이터를 프레임 레이트 컨트롤러를 이용한 제2 디더링처리하는 단계를 포함하며,

   상기 입력된 비디오 데이터의 패턴 특성을 판단하는 단계는

   상기 입력된 비디오 데이터와 인접한 비디오 데이터와의 위상차를 검출하고 1의 보수처리한 합을 미리 설정된 문턱치와 비교하는 단계와;

   상기 위상차 합이 상기 문턱치보다 작은 경우 상기 비디오 데이터를 상기 특정 패턴으로, 크거나 같은 경우 상기 일반 패턴으로 판단하는 단계를 포함하는 것을 특징으로 하는 액정 표시 장치의 데이터 처리 방법.
2. 삭제
3. 위상차 비교를 통해 입력된 비디오 데이터가 특정 패턴인 경우 그 비디오 데이터를 제1 디더링 처리하고, 일반 패턴인 경우 디더링없이 출력하는 스케일러와;

   상기 스케일러부터의 일반 패턴 비디오 데이터를 프레임 레이트 컨트롤러를 이용한 제2 디더링 처리하는 타이밍 컨트롤러를 구비하며,

   상기 스케일러는 상기 입력된 비디오 데이터와 인접한 비디오 데이터와의 위상차를 검출하고 1의 보수처리한 합을 미리 설정된 문턱치와 비교하여, 상기 위상차 합이 상기 문턱치보다 작은 경우 상기 비디오 데이터를 상기 특정 패턴으로, 크거나 같은 경우 상기 일반 패턴으로 판단하는 것을 특징으로 하는 액정 표시 장치의 데이터 처리 장치.
4. 삭제
5. 제 3 항에 있어서,

   상기 스케일러는

   상기 제1 디더링 처리된 특정 패턴의 비디오 데이터와 상기 일반 패턴과 동일한 비트수를 갖도록 더미 비트를 부가하여 상기 타이밍 컨트롤러로 공급하는 것을 특징으로 하는 액정 표시 장치의 데이터 처리 장치.
6. 제 5 항에 있어서,

   상기 타이밍 컨트롤러는

   상기 제1 디더링 처리된 특정 패턴의 비디오 데이터를 제2 디더링 처리하여 상기 부가된 더미 비트를 제거하여 출력하는 것을 특징으로 하는 액정 표시 장치의 데이터 처리 장치.

Images