KR100995032B1 - 화면 정지 기능을 갖는 비디오 디코딩 장치 및 방법 - Google Patents

화면 정지 기능을 갖는 비디오 디코딩 장치 및 방법 Download PDF

Info

Publication number
KR100995032B1
KR100995032B1 KR1020030073055A KR20030073055A KR100995032B1 KR 100995032 B1 KR100995032 B1 KR 100995032B1 KR 1020030073055 A KR1020030073055 A KR 1020030073055A KR 20030073055 A KR20030073055 A KR 20030073055A KR 100995032 B1 KR100995032 B1 KR 100995032B1
Authority
KR
South Korea
Prior art keywords
video
frame
screen
picture
frames
Prior art date
Application number
KR1020030073055A
Other languages
English (en)
Other versions
KR20050037787A (ko
Inventor
김응태
임진석
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020030073055A priority Critical patent/KR100995032B1/ko
Priority to US10/966,115 priority patent/US7446819B2/en
Publication of KR20050037787A publication Critical patent/KR20050037787A/ko
Application granted granted Critical
Publication of KR100995032B1 publication Critical patent/KR100995032B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/4448—Receiver circuitry for the reception of television signals according to analogue transmission standards for frame-grabbing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/431—Generation of visual interfaces for content selection or interaction; Content or additional data rendering
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/423—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation characterised by memory arrangements
    • H04N19/426—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation characterised by memory arrangements using memory downsizing methods
    • H04N19/428—Recompression, e.g. by spatial or temporal decimation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/44—Decoders specially adapted therefor, e.g. video decoders which are asymmetric with respect to the encoder
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/431—Generation of visual interfaces for content selection or interaction; Content or additional data rendering
    • H04N21/4312—Generation of visual interfaces for content selection or interaction; Content or additional data rendering involving specific graphical features, e.g. screen layout, special fonts or colors, blinking icons, highlights or animations
    • H04N21/4316—Generation of visual interfaces for content selection or interaction; Content or additional data rendering involving specific graphical features, e.g. screen layout, special fonts or colors, blinking icons, highlights or animations for displaying supplemental content in a region of the screen, e.g. an advertisement in a separate window
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/434—Disassembling of a multiplex stream, e.g. demultiplexing audio and video streams, extraction of additional data from a video stream; Remultiplexing of multiplex streams; Extraction or processing of SI; Disassembling of packetised elementary stream
    • H04N21/4347—Demultiplexing of several video streams
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/44—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream or rendering scenes according to encoded video stream scene graphs
    • H04N21/44004—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream or rendering scenes according to encoded video stream scene graphs involving video buffer management, e.g. video decoder buffer or video display buffer
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/44—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream or rendering scenes according to encoded video stream scene graphs
    • H04N21/4402—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream or rendering scenes according to encoded video stream scene graphs involving reformatting operations of video signals for household redistribution, storage or real-time display
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/44—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream or rendering scenes according to encoded video stream scene graphs
    • H04N21/4402—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream or rendering scenes according to encoded video stream scene graphs involving reformatting operations of video signals for household redistribution, storage or real-time display
    • H04N21/440254—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream or rendering scenes according to encoded video stream scene graphs involving reformatting operations of video signals for household redistribution, storage or real-time display by altering signal-to-noise parameters, e.g. requantization
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/41—Structure of client; Structure of client peripherals
    • H04N21/426—Internal components of the client ; Characteristics thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Business, Economics & Management (AREA)
  • Marketing (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)

Abstract

본 발명은 화면 정지 기능을 갖는 비디오 디코딩 시스템에 관한 것으로, 본 발명에 따르면 복수 채널의 압축된 비트 스트림을 입력받아 시분할 방식으로 각각 디코딩하여 복수개의 비디오 스트림, 오디오 스트림 및 부가 데이터로 분리하는 TS 디코더와, 상기 분리된 복수개의 비디오 스트림 각각에 화면 정지를 위해 하나 이상의 프레임을 더 포함하여 픽처 단위로 하나의 디스플레이 프레임 주기 내에 복수개의 비디오 프레임을 디코딩하는 비디오 디코더와, 상기 비디오 디코더에서의 움직임 보상 및 비디오 디스플레이를 위해 상기 비디오 디코딩된 프레임들을 저장하는 비디오 프레임 메모리와, 상기 저장된 복수개의 비디오 프레임 데이터를 읽어와 각각 디스플레이 포맷에 맞게 변환한 후 복수개의 디스플레이 장치의 화면상에 동시에 디스플레이 시키는 복수개의 비디오 디스플레이 프로세서를 포함하여 구성됨으로써, 한 개 이상의 HD급 MPEG-2 비디오 시퀀스를 디코딩하면서, 주, 부 화면간 화면 정지 기능을 효율적으로 수행하는 효과가 있다.
Freeze, 비디오 디코더, 비디오 디스플레이 프로세서, MPEG-2, GOP

Description

화면 정지 기능을 갖는 비디오 디코딩 장치 및 방법{Apparatus of video decoding device having picture freeze and method of the same}
도 1은 종래 기술에 따른 비디오 디코딩 시스템의 구조를 나타낸 블록도
도 2는 본 발명에 따른 비디오 디코딩 시스템의 구조를 나타낸 도면
도 3은 본 발명에 따른 비디오 디코딩 시스템을 나타낸 블록도
도 4는 본 발명에 따른 하나의 DTV 채널 입력에 대한 DTV 디스플레이 모드에 따른 화면 정지 형태를 나타낸 도면
도 5a 내지 5b는 본 발명에 따른 두 개의 DTV 채널 입력에 대한 DTV 디스플레이 모드에 따른 화면 정지 형태를 나타낸 도면
도 6은 본 발명에 따른 화면 정지를 구현하기 위한 비디오 프레임 메모리의 구성을 나타낸 도면
도 7은 본 발명에 따른 VDEC와 VDP간 인터페이스를 나타낸 블록도
도 8은 본 발명에 따른 하나의 DTV 채널 입력에 대해 화면 정지 기능을 구현하기 위한 VDEC와 VDP간 인터페이스 타이밍을 나타낸 도면
도 9는 본 발명에 따른 GOP 구조에 따른 화면 정지 타이밍을 나타낸 도면
도 10은 본 발명에 따른 두 개의 DTV 채널 입력을 디스플레이 하기 위한 VDEC와 VDP간 인터페이스 타이밍을 나타낸 도면
도 11은 본 발명에 따른 두 개의 DTV 채널 입력에 대해 화면 정지 기능을 구현하기 위한 VDEC와 VDP간 인터페이스 타이밍을 나타낸 도면
- 도면의 주요 부분에 대한 부호의 설명 -
101 : TS 디코더 102 : 오디오 디코더
103 : 비디오 디코더 104 : 주 디스플레이 프로세서
105 : 부 디스플레이 프로세서 106 : 그래픽/OSD 엔진
107 : 주 출력부 108 : 부 출력부
109 : 호스트 제어기 110 : 메모리 제어기
111 : 비디오 프레임 메모리
본 발명은 디지털 TV에 관한 것으로, 특히 주, 부 화면의 정지 기능을 갖는 비디오 디코딩 시스템에 관한 것이다.
일반적인 MPEG-2 비디오 디코딩 시스템은 도 1과 같이, TP-디코더(11), 비디오 디코더(12), 비디오 프레임 메모리(14), 비디오 디스플레이 처리부(Video Display Processor : VDP)(15) 및 호스트 인터페이스(미도시)로 구성되어 있다.
상기 비디오 디코더(12)는 버퍼(12a), 가변 길이 디코딩(Variable Length Decoding :VLD)부(12b), 역 양자화(Inverse Quantized : IQ)부(12c), 역 이산 여현 변환(Inverse Discrete Cosine Transform : IDCT)부(12d), 가산기(12e) 및 움직임 보상(Motion Compension : MC)부(12f)로 구성된다.
즉, 전송되어온 MPEG-2 비디오와 오디오, 그리고 부가 데이터 비트 스트림은 다중화되어 있으므로, TP 디코더(11)에서 비디오와 오디오, 그리고 부가 데이터로 분리된다. 그리고, 분리된 비디오 스트림은 비디오 디코더(12)의 버퍼(12a)를 통해 VLD부(12b)로 출력된다.
상기 VLD부(12b)는 비디오 비트 스트림을 가변 길이 디코딩하여 움직임 벡터, 양자화 값, DCT(Discrete Cosine Transform) 계수로 분리한 후 움직임 벡터(MV)는 움직임 보상부(12f)로 출력하고, 양자화 값 및 DCT 계수는 IQ부(12c)로 출력한다. 상기 IQ부(12c)는 상기 DCT 계수를 양자화 값에 따라 역 양자화하여 IDCT부(12d)로 출력하고, 상기 IDCT부(12d)는 MPEG-2 비디오 신텍스에 맞게 8 ×8 블록 단위로 역 양자화된 DCT 계수를 IDCT하여 가산기(12e)로 출력한다.
그리고, 움직임 보상부(12f)는 상기 움직임 벡터와 비디오 프레임 메모리(14)에 저장된 이전 프레임을 이용하여 현재의 픽셀값에 대한 움직임 보상을 수행한 후 가산기(12e)로 출력한다. 상기 가산기(12e)는 IDCT된 값과 움직임 보상된 값을 더하여 최종 픽셀값인 완전한 영상으로 복원한 후 메모리 인터페이스(Memory Interface)(13)를 통해 비디오 프레임 메모리(14)에 저장한다. 즉, Intra-Picture(I-픽처)의 경우는 IQ/IDCT한 결과가 바로 비디오 프레임 메모리(14)에 저장되고, Predictive Picture(P-픽처)나 Bi-directional picture(B-픽처)의 경우는 움직임 보상된 블록과 IDCT된 결과가 합쳐져서 비디오 프레임 메모리(14)에 저장되게 된다.
이때, 상기 비디오 프레임 메모리(14)의 경우, 입력 비트 스트림과 움직임 보상을 위한 프레임 버퍼(frame-buffer)들을 저장하기 위해 DRAM(또는 SDRAM)을 사용한다. 상기 비디오 프레임 메모리(14)는 MP@HL 모드를 지원하기 위해 비트 버퍼(bit-buffer) 사이즈를 포함해서 약 96∼128Mbits의 메모리를 필요로 한다.
상기 저장된 영상은 VDP(15)에서 디스플레이 포맷에 맞게 변환된 후 디스플레이 장치의 화면에 보여지게 된다.
그러나, 현재까지 나와 있는 디지털 TV들은 앞서 살펴본 바와 같이 한 개의 DTV 입력에 대해 디스플레이 하는 기능 외에도, DTV + NTSC 나 DTV + PC 외부입력 등의 형태로 PIP(Picture in Picture)나 분할 스크린(split-screen)등의 디스플레이에 대한 다양한 기능들을 지원하고 있다.
최근에는 High-end 디지털 TV에서 두 개의 튜너(tuner)를 이용하여 DTV + DTV형태의 디스플레이를 가능하도록 하는 제품도 생기는 추세이나, 이를 위해서는 HD급의 MPEG-2 비디오 신호를 멀티 디코딩하여 동시에 디스플레이 할 수 있는 효율적인 비디오 디코딩 칩을 필요로 한다.
특히, 상기 디지털 TV는 한 개 이상의 DTV 입력에 따른 다양한 디스플레이 형태에서 화면 정지(freeze) 기능을 제공하기도 하는데, 일반적인 화면 정지 기능의 구현 방법에 대해 살펴보면 다음과 같다.
일반적으로 비디오 디코더를 통해 화면 정지 기능을 구현하는 방법으로 크게 두 가지 방식이 있다.
첫 번째로, 화면 정지가 실행될 경우 비디오 디코더로 들어오는 비트 스트림 을 멈추어서 디코딩을 하지 않도록 하여 구현하는 방법과, 두 번째로 비디오 디코더는 따로 디코딩을 하고, VDP부에서 따로 메모리 영역을 할당하여 화면 정지가 실행될 경우, 원하는 비디오 프레임을 옮겨서 화면 출력하는 방법이다.
상기 첫 번째 방법의 경우, 구현이 쉽고 메모리 증가가 없으나 비디오 디코더가 멈추므로, 화면 정지 상태에서 연속적으로(seamless) 다시 화면 재생하기 힘들다. 왜냐하면, 비트 스트림의 다음번 시퀀스 헤더(sequence header)나 GOP(Group of Picture) 헤더를 찾아서 디코딩해야 화면 재생이 가능하기 때문이다. 또한, 주, 부 화면이 나뉘어 디코딩되는 PIP나 분할 화면의 경우, 주 화면뿐만 아니라 부 화면의 영상도 멈추게 되는 단점이 있다.
상기 두 번째 방법의 경우, 비디오 디코더와 VDP부가 분리되므로 상기 비디오 디코더는 계속 디코딩되어 주 화면이 멈추더라도 부 화면은 디코딩할 수 있다. 그러나, 메모리를 옮기기 위한 B/W(Bandwidth)가 더 필요하게 되는 단점이 있다.
따라서, 본 발명의 목적은 이와 같은 종래 기술의 문제점을 해결하기 위해 안출한 것으로서, 한 개 이상의 HD급 MPEG-2 시퀀스를 디코딩하면서 주, 부 화면간 화면 정지 기능을 효율적으로 수행하는 비디오 디코딩 시스템을 제안하는데 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 화면 정지 기능을 갖는 비디오 디코딩 장치는, 복수 채널의 압축된 비트 스트림을 입력받아 시분할 방식으로 각각 디코딩하여 복수개의 비디오 스트림, 오디오 스트림 및 부가 데이터로 분 리하는 TS 디코더와, 상기 분리된 복수개의 비디오 스트림 각각에 화면 정지를 위해 하나 이상의 프레임을 더 포함하여 픽처 단위로 하나의 디스플레이 프레임 주기 내에 복수개의 비디오 프레임을 디코딩하는 비디오 디코더와, 상기 비디오 디코더에서의 움직임 보상 및 비디오 디스플레이를 위해 상기 비디오 디코딩된 프레임들을 저장하는 비디오 프레임 메모리와, 상기 저장된 복수개의 비디오 프레임 데이터를 읽어와 각각 디스플레이 포맷에 맞게 변환한 후 복수개의 디스플레이 장치의 화면상에 동시에 디스플레이 시키는 복수개의 비디오 디스플레이 프로세서를 포함하여 구성됨을 특징으로 한다.
상기 비디오 디코더는, 상기 디스플레이 되고 있는 어느 한 화면에 대한 정지 신호 인가시, 상기 화면 정지용 프레임을 제외한 나머지 프레임을 사용하여 디코딩하는 것을 특징으로 한다.
상기 복수개의 비디오 디스플레이 프로세서 중 화면 정지 신호가 인가된 비디오 디스플레이 프로세서는, 상기 화면 정지용 프레임을 상기 비디오 프레임 메모리로부터 읽어와 화면에 디스플레이 하는 것을 특징으로 한다.
이하 발명의 바람직한 실시예에 따른 구성 및 작용을 첨부한 도면을 참조하여 설명한다.
도 2는 본 발명에 따른 주, 부화면 정지 기능을 갖는 비디오 디코딩 시스템의 구조를 나타낸 도면이다.
본 발명에 따른 비디오 디코딩 시스템은 한 개 이상의 비디오 영상에 대해 주 화면과 부 화면에 독립적으로 화면 출력한다거나, 같은 프로그램의 비디오 영상 을 각각 주, 부 화면에 동시에 출력하는 것이 가능하다.
이를 위해 도 2에서는 예시적으로 두 개의 채널 입력에 대해 처리하는 과정을 설명한다.
도 2와 같이, 본 발명에 따른 비디오 디코딩 시스템은, 디지털 채널을 통해 전송된 두 채널 이상의 압축된 비트 스트림에서 다중화된 MPEG-2 비디오와 오디오, 그리고 부가 데이터로 비트 스트림을 분리하는 TS 디코더(101)와, 상기 TS 디코더(101)로부터 분리된 두 개의 비디오 PES 데이터와 오디오 PES 데이터 중 상기 오디오 PES 데이터를 디코딩하여 오디오 출력하는 오디오 디코더(102)와, 상기 두 개의 PES 데이터를 입력받아 디코딩함으로써 사용자의 요구에 따라 여러 가지 디스플레이 형태로 표현하도록 하는 비디오 디코더(103)와, 상기 디코딩된 데이터 중 주 화면용 데이터를 화면에 표시할 수 있도록 처리하여 출력하는 주 디스플레이 프로세서(104)와, 부 화면용 데이터를 화면에 표시할 수 있도록 처리하여 출력하는 부 디스플레이 프로세서(105)와, 상기 각각의 디스플레이 프로세서(104,105)에서 나온 신호를 필요에 따라 그래픽/OSD 처리하는 그래픽/OSD 엔진(106)과, 상기 각각의 디스플레이 프로세서(104,105)에서 나온 신호를 각각 디스플레이 장치에 출력하는 출력부(107,108)와, 영상을 저장하기 위한 메모리 제어기(110) 및 비디오 프레임 메모리(111)와, CPU(미도시)의 제어를 받아 상기 일련의 신호 흐름을 제어하는 호스트 제어기(109)로 구성된다.
즉, 이와 같은 구성은 두 개의 HD급 비디오 화면 출력을 위해, 두 개의 TS를 입력 받아서 한 개의 TS 디코더(101)가 시분할 방식으로 디코딩 하는 것으로, 이를 통해 두 개의 비디오 PES 데이터와 두 개의 오디오 PES를 생성하는 것이다. 상기 생성된 오디오 PES는 오디오 디코더(102)를 통해 디코딩되어 오디오로 출력된다.
상기 비디오 디코더(103)는 상기 생성된 비디오 PES를 이용하여 한 개 이상의 디코딩된 화면을 사용자의 요구에 따라 여러 가지 디스플레이 형태로 표현 가능한데, 이를 위해 두 개의 디스플레이 프로세서(104,105)를 갖는다.
상기 두 개의 디스플레이 프로세서(104,105)를 통해 각각 디코딩된 비디오 영상을 주 화면과 부 화면에 독립적으로 화면 출력하게 된다. 또한, 같은 프로그램의 비디오 영상을 각각 주, 부 화면에 동시에 화면 출력하기도 한다.
이를 첨부한 도 3을 통해 좀 더 자세히 설명하면 다음과 같다.
도 3은 본 발명에 따른 비디오 디코딩 시스템을 나타낸 블록도로서, 상기 비디오 디코더, 주, 부 디스플레이 프로세서, 메모리 제어기 및 비디오 프레임 메모리에 이르는 일련의 흐름을 나타내었다.
먼저, 도 2와 같이, 비디오 디코더(103)는 비디오 PES가 입력되는 버퍼(103a)와, 상기 버퍼(103a)를 통해 입력된 비디오 PES를 분석하는 가변 길이 디코더(VLD : Variable Length Decoder)(103b)와, 상기 VLD(103b)를 통해 분석된 상기 비디오 PES를 역 양자화시키는(IQ : Inverse Quantizing) 역양자화기(103c)와, 상기 IQ(103c)로부터 출력된 비트 스트림을 역이산 코사인 변환시키는 IDCT부(103d)와, 상기 VLD(103b)로부터 추출된 움직임 벡터 등 움직임 신호들을 이용하여 업 샘플된 데이터의 움직임을 보상하는 움직임 보상 장치(MC : Motion Compensator)(103f)와, 상기 IDCT(103d)로부터 출력된 데이터와 상기 MC(103f)로부 터 출력된 데이터를 가산하는 가산기(103e)와, 상기 가산기(103e)로부터 출력된 데이터를 적응 다운 샘플 시키는 적응 다운 샘플링 부(Adaptive down-sampler) 및 상기 적응 다운 샘플링부로부터 다운 샘플된 데이터를 업 샘플링 시켜 상기 MC(103f)에 상기 업 샘플된 데이터를 제공하는 적응 업 샘플링 부(Adaptive up-sampler)로 구성된 메모리 인터페이스부(103g)로 구성된다.
이와 같이 구성된 비디오 디코더(103)를 포함한 비디오 디코딩 시스템의 동작 관계를 살펴보면 다음과 같다.
채널을 통해 TS 형태로 전송된 두 개의 압축된 비트 스트림은 TS 디코더(101)를 통해 시분할 방식으로 디코딩되어 두 개의 비디오 PES 및 오디오 PES로 나뉜다. 상기 오디오 PES는 앞서 설명한 바와 같이 오디오 디코더(102)를 통해 디코딩되어 오디오로 출력되고, 상기 비디오 PES는 각각 버퍼(103a)를 거쳐 VLD(103b)로 입력된다.
상기 VLD(103b)를 통해 입력된 비디오 PES는 파싱(parsing)되어 비트 스트림 형태로 변화하고, 상기 비트 스트림은 IQ(103c), IDCT(103d) 및 움직임 보상 장치(MC)(103f)를 거쳐 메모리 인터페이스부(103g) 및 메모리 제어기(110)를 통해 비디오 프레임 메모리(111)에 저장된다.
상기 메모리 인터페이스부(103g)는 좋은 화질을 유지하면서 메모리 용량을 줄이기 위해 적응 다운 샘플링부와 적응 업 샘플링부를 포함하고 있다. 즉, 상기 비디오 프레임 메모리(111)에 저장해야할 영상 데이터의 크기를 1/2 또는 1/4로 줄이기 위한 기능을 수행하면서, 엠펙 비디오 데이터를 디코딩할 때 생기는 드리프트 에러(drift error)를 최대한 줄여 좋은 화질을 유지하게 된다.
이때, 비디오 디코더(103)는 MPEG-2 비디오 신텍스(syntax)에 맞도록 8 ×8 블록 단위로 IDCT를 수행하게 되며, Intra-picture(I-picture)의 경우는 IQ/IDCT한 결과가 바로 메모리에 저장되고, Predictive-picture(P-picture)나 Bi-directional picture(B-picture)의 경우는 움직임 보상된 블록과 IDCT된 결과가 합쳐져서 메모리(111)에 저장되게 된다.
상기 저장된 영상은 주 화면과 부 화면에 대한 각각의 비디오 디스플레이 프로세서(104,105)를 거쳐 화면에 보여지게 된다.
이러한 동작 과정을 통해, 하나의 DTV 채널 프로그램을 주, 부 화면에 동시에 화면 출력하는 것이 가능하게 되며, 또한 두 개 이상의 DTV 채널 프로그램에 대해 주 화면과 부 화면에 각각 독립적으로 화면 출력하는 것도 가능하게 된다.
본 발명에 따르면 상기 두 가지 경우 모두에 대해 화면 정지 기능을 구현하게 되는데, 상기 각각의 경우에 대해 나누어 살펴보면 다음과 같다.
상기 하나의 DTV 채널 프로그램을 주, 부 화면에 동시에 화면 출력하는 경우의 화면 정지(freeze) 기능의 예를 첨부한 도 4에 나타내었다.
도 4의 (a)의 경우, 우선 한 개의 비디오 영상을 디코딩하면서 주, 부 화면에 동시에 같은 화면을 재생하던 중에, 사용자가 주 화면을 화면 정지하고자 할 때, 부화면(VCR)은 계속적으로 화면 재생되는 경우이며, 도 4의 (b)의 경우는 반대로 주 화면은 계속 화면 재생하고, 부 화면이 화면 정지되는 경우이다.
또한, 두 개 이상의 DTV 채널 프로그램에 대해 주 화면과 부 화면에 각각 독 립적으로 화면 출력하는 경우, 주, 부 화면을 선택적으로 화면 정지하는 기능의 예를 첨부한 도 5a 내지 5b에 나타내었다.
도 5a의 (a)의 경우, 두 개의 비디오 영상을 각각 독립적으로 주, 부 화면에 재생하던 중에, 사용자가 주 화면을 화면 정지하고, 부화면(VCR)은 계속적으로 화면 재생하는 경우를 나타내었고, 도 5a의 (b)의 경우는 반대로, 주 화면은 계속 화면 재생하고 부 화면이 화면 정지되는 경우를 나타내었다.
이와 같은 주화면/VCR의 경우 뿐 아니라, 주화면/PIP(Picture in Picture)/분할화면(Split Screen)의 형태로 다양하게 표현하는 것도 가능하게 되는데, 이 경우 각각의 화면이 각기 다른 채널 입력의 소스로 구성되어질뿐 아니라, 각각의 화면을 정지시키는 경우의 예를 도 5b에 표현하였다.
도 5b의 (a)의 경우, PIP 디스플레이 형태를 도시한 것으로, 주 화면이 화면 정지되거나 재생되는 경우 PIP가 재생되거나 화면 정지되는 형태를 나타내었고, 도 5b의 (b)의 경우는 분할화면의 형태를 도시한 것으로, 마찬가지로 주 화면이 화면 정지되거나 재생되는 경우 분할된 화면이 재생되거나 화면 정지되는 형태를 나타내었다.
이러한 디스플레이 형태는 메모리 증가에 따른 비용(cost)을 줄이고, 더 효율적인 메모리 bandwidth를 위해, 상기 PIP 형태의 경우 수평 방향으로 1/2, 수직 방향으로 1/2의 해상도를 줄이는 1/4 압축(compression)을 통해 메모리 용량을 줄일 수 있다.
또한, 상기 분할 화면의 경우, 전체 화면을 두 개로 나뉘어 비디오 디스플레 이 할 때 두 개의 비디오 프레임을 수평 방향으로 1/2 압축하여서 디스플레이 함으로써 메모리 용량 및 bandwidth를 줄일 수 있다.
이처럼 다양한 디스플레이 형태에서 화면 정지 기능을 구현하기 위해, 비디오 디코더가 각각의 비디오 디스플레이부에 제공하는 디스플레이 정보들(ex, display frame, display size, 비디오 헤더 정보 등)을 제어함으로써 비디오 화면 정지 및 화면 정지 이후 연속적인 화면 전환을 하게 된다.
이를 위해 첨부한 도 6과 같이 비디오 프레임 메모리 맵을 변경한다.
즉, 도 6과 같이, 기존 비디오 디코딩을 위한 프레임 개수 3개에다 화면 정지를 위한 한 개의 프레임을 추가하여 총 4개의 프레임을 이용하여 비디오 디코딩을 실행한다.
상기 비디오 디코더는 HD급 비디오 디코딩을 위해 기본적으로 4장의 프레임을 이용하며, 화면 정지시에는 3장의 프레임만 이용하고, 나머지 한 프레임을 화면 정지를 위한 프레임으로 사용하게 된다.
상기 화면 정지를 위한 프레임은 4장 중 어느 프레임이 되어도 상관없으며, 프레임의 픽처 코딩 타입(picture coding type)과도 상관없다.
도 6은 화면 정지용 프레임 번호가 3번인 경우를 나타낸 것으로, 이 때, 화면 정지를 위한 디코딩 프레임 번호는 항상 3번으로 고정하여, 비디오 디스플레이 프로세서 부가 화면 정지 기능 동작시 3번 프레임만 디스플레이 되도록 설정한다.
이와 같은 기능 구현을 위해 비디오 디코더가 비디오 디스플레이부의 디스플레이 파라미터들을 제어하기 위한 인터페이스 장치를 첨부한 도 7에 나타내었다.
도 7과 같이, 호스트 인터페이스(112)를 통해 사용자가 원하는 채널, 예를 들면 두 개 채널의 비디오 시청시 사용자가 화면 정지를 위해 선택한 한 개의 채널을 구별하기 위한 채널 선택 신호(Ch_sel)와, 화면 정지 인가 신호(Freeze_en)를 비디오 디스플레이 파라미터 제어부(VDPC : Video Display Parameter Controller)(113)로 전송한다.
상기 비디오 디스플레이 파라미터 제어부(113)는 비디오 디코더(103)가 디코딩한 각종 파라미터 신호들(decode_frame, disp_field, display horizontal size, display vertical size, progressive 정보, disp_start)을 비디오 디스플레이 프로세서부(104,105)의 field_sync에 맞추어 상기 비디오 디스플레이 프로세서부(104,105)로 전송한다. 이를 통해 화면에 디스플레이 되는 비디오 프레임을 제어한다.
도 8은 상기 비디오 디스플레이 파라미터 제어부에서 화면 정지를 위한 비디오 디코더와 비디오 디스플레이 프로세서간의 인터페이스 타이밍을 나타낸 도면으로, 특히, 하나의 DTV 채널 프로그램을 주, 부 화면에 동시에 출력할 때, 주 화면이 화면 정지되는 경우를 나타내었다.
본 발명에서 제안하는 비디오 디코더(103)는 한 프레임 주기내에 한 개의 다른 비디오 시퀀스를 디코딩하도록 픽처 단위로 제어하도록 되어 있다.
도 8에서, 비디오 디코더(103)의 decode_sync는 한 프레임 디코딩에 필요한 주기를 나타내며, 이는 비디오 디스플레이 프로세서(104,105)의 display field sync(disp_sync) 신호와 일치한다.
또한, 도8의 decode_frame(2:0)은 현재 디코딩되서 메모리에 쓰여지는 비디오 프레임을 나타내고, disp_frame(2:0)은 해당 프레임 메모리 영역 내의 비디오를 읽어서 디스플레이 하는 것을 나타낸다. 상기 디스플레이 프레임은 홀수(Top) 필드와 짝수(Bottom)필드로 구성된다. 이때, 비디오 디코딩이 한 필드 전에 디코딩되고, 디스플레이 필드 신호에 맞추어 재배열되어 디스플레이 됨을 알 수 있다.
즉, 도 8과 같이, IBBP의 GOP 구조에서 4프레임을 사용하여 정상적으로 디스플레이 하는 경우(normal display) 디스플레이 되는 프레임은 디코딩된 프레임과 한 필드 주기 지연(delay)되고, 주, 부 화면이 모두 동일한 디스플레이 프레임을 갖는다.
이때, 만약, 도 8과 같이 ch_sel='0'에 의해 주 화면 정지 신호가 decode_frame=3에서 인가되면, 주 화면의 main_disp_fram이 정지 화면용인 3번 프레임으로 고정되므로, 비디오 디스플레이 프로세서(104)가 디코딩된 프레임 번호가 3번인 프레임을 메모리에서 읽어서 디스플레이 하게 된다.
이 경우, 비디오 디코더(103)는 decode_frame이 3번인 프레임을 제외하고, 0∼2번까지의 프레임 번호 안에서 디코딩을 계속하게 된다. 이때, 부 화면의 sub_disp_frame은 decode_frame을 한 필드 주기 지연되면서 계속 전달하게 된다.
이때, B-picture의 경우 디코딩되는 프레임과 디스플레이 되는 프레임이 겹치는 구간이 생기므로, 비디오 디코더가 디스플레이 슬라이스 신호인 disp_slice를 보면서 화면이 겹치지 않도록 디코딩을 제어한다.
이와 같은 방법을 통해 주 화면은 3번째 프레임으로 영상을 정지하게 되며, 부 화면은 계속 디코딩하게 된다.
도 9는 GOP 구조에 따른 화면 정지 타이밍을 나타낸 도면으로, 특히 IBBP, IBPBP, 혹은 IPPP와 GOP(Group of picture) 구조에서 freeze_en 신호가 인가될 경우 디코딩되는 프레임들을 나타내었다.
이 때, 조건은 3번째 프레임을 화면 정지용으로 사용하는 경우를 나타내었으며, I 픽처와 P 픽처가 갖는 디코딩 프레임을 0과 1로 제한하였다. 단, 예외적으로 low_delay인 IPPP의 GOP 구조를 갖는 비디오 시퀀스는 I와 P픽처가 임의의 프레임 번호를 갖을 수 있다.
이런 조건하에서 도 9를 통해, freeze_en 신호의 인가 시점은 B 픽처이고 디코딩 프레임 번호가 3인 경우임을 알 수 있으며, low_delay인 비디오 시퀀스의 경우에는 디코딩 프레임 번호가 3인 경우에 화면 정지가 발생함을 알 수 있다.
또한, freeze_en 신호에 따라 프레임 번호가 3인 경우에 발생한 화면 정지 구간내에서는 프레임 번호가 3인 경우가 발생하지 않는다. 즉, 3번 프레임이 화면 정지용으로 사용되고 있기 때문에 화면 정지 구간에서는 나머지 0∼2번의 세 프레임으로 디코딩하는 것이다.
상기 화면 정지 신호가 인가되지 않는 경우, 비디오 디코더(103)는 3번 프레임을 사용할 수 있다.
이와 같은 한 개의 DTV 채널 프로그램 입력에서 주, 부 화면에 선택적으로 화면 정지하는 기능 뿐 아니라, 앞서 언급한 바와 같이, 2개의 DTV 채널 프로그램입력의 경우로 확장한 경우에 대해 설명하면 다음과 같다.
도 10은 본 발명에 따른 두 개의 비디오 디스플레이를 위한 비디오 디코더와 비디오 디스플레이 프로세서간 인터페이스 타이밍을 나타낸 도면이다.
도 10과 같이, decode_sync는 비디오 디스플레이 프로세서(104,105)의 display field sync(disp_sync) 주기의 반임을 알 수 있다.
도 8에서 비디오 디코더(103)는 decode_sync 한주기에 한 개의 비디오 프레임을 디코딩 하였지만, 도 10에서 비디오 디코더(103)는 한 프레임 주기동안 2개의 프레임을 디코딩함을 볼 수 있다. 즉, 한 프레임 주기 동안 2개의 영상을 디스플레이 하는 것이다.
또한, 여러 채널의 디코딩되는 비디오 신호를 구별하기 위한 비디오 ID인 decode_vid(2:0)가 0과 1로 구성되어, 상기 비디오 신호를 구별하고 있다.
이때, 비디오 디코더(103)는 각각의 주 화면과 부 화면의 disp_frame 정보를 도 10과 같이 비디오 디스플레이 프로세서(104,105)에 전송하므로, 두 개의 화면을 한 프레임 주기에 디스플레이 하게 된다. 이때, 상기 두 화면은 홀수(Top) 및 짝수(Bottom) 필드를 맞추어 주어야 한다.
도 10과 같이, 비디오 디코더(103)와 비디오 디스플레이 프로세서(104,105)간 인터페이스를 통하여 두 개의 DTV 채널 입력에 대해서 동시에 주, 부 화면에 디스플레이 하는 도중, 화면 정지 신호가 인가된 경우의 형태를 도 11에 도시하였다.
도 11은 본 발명에 따른 비디오 디코더와 비디오 디스플레이 프로세서간 화면 정지 신호에 따른 인터페이스 타이밍을 나타낸 도면으로, 특히 두 개의 DTV 채널 입력 중 주화면(DTV0)을 화면 정지하고, 부화면(DTV1)을 계속 디코딩하는 경우 를 도시하였다.
도 11과 같이, freeze_en 신호는 decode_vid = '0' 신호와 동기 되어 인가됨을 볼 수 있다.
상기 freeze_en 신호가 인가됨에 따라 주화면 main_disp_frame은 3번으로 고정되며, 주화면(DTV0)에 해당하는 decode_frame은 0∼2번 프레임 안에서 변하게 된다. DTV1은 이에 상관없이 디코딩하게 된다.
이와 반대로, 주화면(DTV0)이 정상 디코딩되고, 부화면(DTV1)이 화면 정지하는 경우에는 freeze_en 신호가 decode_vid = '1'일 때 인가되고, 부화면(DTV1)에 해당하는 decode_frame이 0∼2번 프레임안에서 변하게 된다.
이와 같은 화면 정지 기능을 사용하여 다양한 디스플레이 모드에서 주,부 화면을 각각 화면 정지하도록 제어하게 된다.
이상의 설명에서와 같이 본 발명에 따른 화면 정지 기능을 갖는 비디오 디코딩 장치 및 방법은 다음과 같은 효과가 있다.
첫째, 한 개 이상의 HD급 MPEG-2 비디오 시퀀스를 디코딩하면서, 주, 부 화면간 화면 정지 기능을 효율적으로 수행하는 효과가 있다.
둘째, 종래 방식에 비해 메모리 용량의 감소, 구현이 용이한 효과가 있다.
셋째, 디지털 TV나 Set Top Box등의 응용 분야에 필수적인 원천 기술로서, 멀티 디코딩이나 한 화면에 여러 개의 비디오를 수신 및 화면 처리하는 고성능 비디오 디코더를 제공하는 효과가 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다.
따라서, 본 발명의 기술적 범위는 실시예에 기재된 내용으로 한정하는 것이 아니라 특허 청구 범위에 의해서 정해져야 한다.

Claims (8)

  1. 복수 개의 비디오 프레임을 이용하여 적어도 하나의 비디오 스트림을 픽쳐 단위로 디코딩하고, 화면 정지 신호가 입력되는 경우에는 상기 복수 개의 비디오 프레임들 중 어느 하나의 프레임을 화면 정지용 프레임으로 선택하여 상기 화면 정지용 프레임을 제외한 나머지 프레임만을 픽쳐 단위로 디코딩하는 비디오 디코더;
    상기 비디오 디코더로부터 디코딩된 비디오 프레임들과 상기 화면 정지용 프레임을 저장하는 비디오 프레임 메모리; 및
    상기 비디오 프레임 메모리에 저장된 비디오 프레임들을 디스플레이하고, 화면 정지 신호가 입력되는 경우에는 상기 비디오 프레임 메모리에 저장된 화면 정지용 프레임을 디스플레이하는 복수 개의 비디오 디스플레이 프로세서들;을 포함하는 화면 정지 기능을 갖는 비디오 디코딩 장치.
  2. 삭제
  3. 삭제
  4. 하나 이상의 DTV 방송 프로그램을 입력받아 제 1 화면 및 제 2 화면에 디스플레이하는 비디오 디코딩 방법에 있어서,
    상기 비디오 디코딩을 위한 3개의 기본 프레임들 및 화면 정지를 위한 한 개 이상의 프레임을 포함한 적어도 4개 이상의 프레임을 디코딩하되 상기 화면 정지를 위한 프레임은 픽쳐 코딩 타입(picture coding type)과 관련없이 선택 가능한 비디오 디코딩 방법.
  5. 제 4 항에 있어서,
    상기 비디오 디코딩 방법은,
    한 프레임 주기 동안 한 개의 비디오 프레임을 디코딩하는 경우에는 상기 제 1 화면에 대한 정지 신호가 인가되면 상기 화면 정지를 위한 프레임을 디코딩하여 상기 제 1 화면에 디스플레이하고, 상기 4개 이상의 프레임을 디코딩한 뒤 한 주기를 지연하여 상기 제 2 화면에 디스플레이하고,
    한 프레임 주기 동안 두 개의 비디오 프레임을 디코딩하는 경우에는 상기 제 1 화면에 대한 정지 신호가 인가되면 상기 화면 정지를 위한 프레임을 디코딩하여 상기 제 1 화면에 디스플레이하고, 상기 제 1 화면에 상기 디코딩된 화면 정지를 위한 프레임이 디스플레이되는 주기와 상관없이 상기 4개 이상의 프레임을 디코딩하여 상기 제 2 화면에 디스플레이하는 비디오 디코딩 방법.
  6. 복수 개의 비디오 프레임을 이용하여 적어도 하나의 비디오 스트림을 픽쳐 단위로 디코딩하고, 화면 정지 신호가 입력되는 경우에는 상기 복수 개의 비디오 프레임 중 어느 하나의 프레임을 화면 정지용 프레임으로 선택하여 상기 화면 정지용 프레임을 제외한 나머지 프레임만을 픽쳐 단위로 디코딩하는 단계;
    상기 비디오 디코더로부터 출력된 디코딩된 프레임들과 상기 화면 정지용 프레임을 저장하는 단계; 및
    상기 비디오 프레임 메모리에 저장된 복수 개의 비디오 프레임들을 디스플레이하고, 화면 정지 신호가 입력되는 경우에는 상기 비디오 프레임 메모리에 저장된 상기 화면 정지용 프레임을 디스플레이하는 단계;를 포함하는 화면 정지 기능을 갖는 비디오 디코딩 방법.
  7. 삭제
  8. 삭제
KR1020030073055A 2003-10-20 2003-10-20 화면 정지 기능을 갖는 비디오 디코딩 장치 및 방법 KR100995032B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020030073055A KR100995032B1 (ko) 2003-10-20 2003-10-20 화면 정지 기능을 갖는 비디오 디코딩 장치 및 방법
US10/966,115 US7446819B2 (en) 2003-10-20 2004-10-15 Apparatus and method for processing video signals

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030073055A KR100995032B1 (ko) 2003-10-20 2003-10-20 화면 정지 기능을 갖는 비디오 디코딩 장치 및 방법

Publications (2)

Publication Number Publication Date
KR20050037787A KR20050037787A (ko) 2005-04-25
KR100995032B1 true KR100995032B1 (ko) 2010-11-19

Family

ID=34587857

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030073055A KR100995032B1 (ko) 2003-10-20 2003-10-20 화면 정지 기능을 갖는 비디오 디코딩 장치 및 방법

Country Status (2)

Country Link
US (1) US7446819B2 (ko)
KR (1) KR100995032B1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100995032B1 (ko) 2003-10-20 2010-11-19 엘지전자 주식회사 화면 정지 기능을 갖는 비디오 디코딩 장치 및 방법
KR20060130906A (ko) * 2005-06-09 2006-12-20 엘지전자 주식회사 디스플레이 색상 제어 기능을 갖는 방송용 단말기 및 이를이용한 디스플레이 색상 제어 방법
TW200709681A (en) * 2005-08-26 2007-03-01 Cheertek Inc Method and apparatus for instant replay of digital broadcast data
KR100793965B1 (ko) * 2005-11-07 2008-01-16 삼성전자주식회사 방송 신호를 캡쳐하는 방송수신장치 및 그 방법
KR100735327B1 (ko) * 2005-11-11 2007-07-04 삼성전자주식회사 디지털 방송 수신 단말기의 배경 화면 디스플레이 방법
TWI415466B (zh) * 2007-05-14 2013-11-11 Sandisk Il Ltd 雙解碼器可攜式媒體裝置
US8547482B2 (en) * 2009-01-26 2013-10-01 Sony Corporation Display system and method for a freeze frame feature for streaming video
CN103004225B (zh) * 2010-07-15 2015-09-16 联发科技（新加坡）私人有限公司 用于将多个视频信号同时显示于显示设备上的视频处理装置与方法
US8878997B2 (en) * 2013-03-11 2014-11-04 Sony Corporation Electronic displays having paired canvases
KR20160028272A (ko) * 2014-09-03 2016-03-11 삼성전자주식회사 디스플레이 장치 및 그 제어 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001218128A (ja) 2000-02-02 2001-08-10 Mitsubishi Electric Corp マルチ画面合成装置
KR100447200B1 (ko) 2002-07-30 2004-09-04 엘지전자 주식회사 Ｐｖｒ 지원 비디오 디코딩 시스템
US7446819B2 (en) 2003-10-20 2008-11-04 Lg Electronics Inc. Apparatus and method for processing video signals

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5585850A (en) * 1994-10-31 1996-12-17 Schwaller; John Adaptive distribution system for transmitting wideband video data over narrowband multichannel wireless communication system
US7106798B1 (en) * 2002-05-23 2006-09-12 Microsoft Corporation Smooth scanning presenter
US7081874B2 (en) * 2002-12-20 2006-07-25 Motorola, Inc. Portable display device and method utilizing embedded still image buffer to facilitate full motion video playback

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001218128A (ja) 2000-02-02 2001-08-10 Mitsubishi Electric Corp マルチ画面合成装置
KR100447200B1 (ko) 2002-07-30 2004-09-04 엘지전자 주식회사 Ｐｖｒ 지원 비디오 디코딩 시스템
US7446819B2 (en) 2003-10-20 2008-11-04 Lg Electronics Inc. Apparatus and method for processing video signals

Also Published As

Publication number Publication date
KR20050037787A (ko) 2005-04-25
US20050111549A1 (en) 2005-05-26
US7446819B2 (en) 2008-11-04

Similar Documents

Publication Publication Date Title
KR100504471B1 (ko) 비디오 디코딩 시스템
US6658056B1 (en) Digital video decoding, buffering and frame-rate converting method and apparatus
US6470051B1 (en) MPEG video decoder with integrated scaling and display functions
US6917652B2 (en) Device and method for decoding video signal
KR100301826B1 (ko) 비디오디코더
EP1202575A2 (en) Video decoding with multiwindow display
KR100710290B1 (ko) 비디오 디코딩 장치 및 방법
JP3789048B2 (ja) 動画像再符号化装置
KR100995032B1 (ko) 화면 정지 기능을 갖는 비디오 디코딩 장치 및 방법
US7369612B2 (en) Video decoder and method for using the same
US8077778B2 (en) Video display and decode utilizing off-chip processor and DRAM
JP4010617B2 (ja) 画像復号化装置及び画像復号化方法
KR20050010747A (ko) 복호 장치 및 복호 방법
KR100556357B1 (ko) 디지털 비디오 포맷을 지원하는 엠펙 비디오 디코딩 시스템
WO2009093557A1 (ja) マルチ画面表示装置
WO2000059218A1 (en) Digital video decoding, buffering and frame-rate converting method and apparatus
KR100385527B1 (ko) 비픽처인픽처 텔레비전 시스템을 위한 다중 스크린 디스플레이 형성 방법과 그 시스템 및 기록매체
JP3962053B2 (ja) 動画像再符号化装置
JP4433319B2 (ja) 信号再生装置
KR100425136B1 (ko) 비디오 디코딩 시스템
JP2000032475A (ja) 動画像再生装置
JPH1141591A (ja) 画像復号化装置
JPH11205798A (ja) 画像復号化装置及び多重化装置
KR20000013744A (ko) 정지 화면 처리 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131024

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20141024

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20151023

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20191014

Year of fee payment: 10