KR100988024B1 - 자동 주소 설정 기능을 구비한 메모리 테스트 시스템 - Google Patents

자동 주소 설정 기능을 구비한 메모리 테스트 시스템 Download PDF

Info

Publication number
KR100988024B1
KR100988024B1 KR1020080087819A KR20080087819A KR100988024B1 KR 100988024 B1 KR100988024 B1 KR 100988024B1 KR 1020080087819 A KR1020080087819 A KR 1020080087819A KR 20080087819 A KR20080087819 A KR 20080087819A KR 100988024 B1 KR100988024 B1 KR 100988024B1
Authority
KR
South Korea
Prior art keywords
tester
test
address
identifier
sub
Prior art date
Application number
KR1020080087819A
Other languages
English (en)
Other versions
KR20100028876A (ko
Inventor
윤장섭
정현재
Original Assignee
프롬써어티 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 프롬써어티 주식회사 filed Critical 프롬써어티 주식회사
Priority to KR1020080087819A priority Critical patent/KR100988024B1/ko
Publication of KR20100028876A publication Critical patent/KR20100028876A/ko
Application granted granted Critical
Publication of KR100988024B1 publication Critical patent/KR100988024B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/10—Test algorithms, e.g. memory scan [MScan] algorithms; Test patterns, e.g. checkerboard patterns 

Landscapes

  • Tests Of Electronic Circuits (AREA)

Abstract

본 발명은 메모리 테스트 시스템에 관한 것으로, 보다 구체적으로 다수의 서브 테스터를 구비하는 메모리 테스트 시스템에서 각 서브 테스터의 주소를 사용자가 개별적으로 설정해 줄 필요없이 서브 테스터의 부팅 과정에서 서브 테스터의 주소를 자동으로 할당해주는 메모리 테스트 시스템에 관한 것이다.
본 발명에 따른 메모리 테스트 시스템은 서브 테스터에 접속되어 있는 식별부에서 각 서브 테스터의 주소를 자동으로 할당함으로써, 서브 테스터의 주소를 할당하는데 소용되는 시간을 절약할 수 있으며 테스트 시간을 줄여 테스트 비용을 효과적으로 절감할 수 있다. 또한, 본 발명에 따른 메모리 테스트 시스템은 서브 테스터에 접속되어 있는 식별부의 스위치를 통해 각 서브 테스터의 주소를 기계적으로 설정함으로써, 서브 테스터의 고장 또는 수리로 인하여 서브 테스터를 교체하거나 메인 테스터에 접속되어 있는 서브 테스터의 순서를 변경하더라도 용이하게 서브 테스터의 주소를 식별할 수 있어 관리가 수월하다.
SSD, 메모리 테스터, 주소 설정, IP

Description

자동 주소 설정 기능을 구비한 메모리 테스트 시스템{Memory test system comprising automatic address setting function}
본 발명은 메모리 테스트 시스템에 관한 것으로, 보다 구체적으로 다수의 서브 테스터를 구비하는 메모리 테스트 시스템에서 각 서브 테스터의 주소를 사용자가 개별적으로 설정해 줄 필요없이 서브 테스터의 부팅 과정에서 서브 테스터의 주소를 자동으로 할당해주는 메모리 테스트 시스템에 관한 것이다.
차세대 저장 장치로 각광받고 있는 SSD(Solid State Disk)는 반도체에 기반을 둔 저장 장치이다. 대표적인 데이터 저장 수단인 HDD(Hard Disk Drive)에서 사용하는 모터와 기계적 구동장치를 없앰으로써, SSD는 외부 충격에 강하면서 HDD보다 20~100배 빠른 전송 속도를 가진다.
SSD가 가지는 여러 장점들에도 불구하고 초기 비싼 가격 때문에 SSD는 일부 제품에만 한정적으로 사용되고 있지만, 안정성과 속도면에서 SSD는 HHD보다 월등하며 가격이 빠르게 하락하고 있어 노트북용 SSD를 중심으로 그 사용량이 빠르게 증가하고 있다.
도 1은 종래 SSD 테스트 시스템을 설명하기 위한 기능 블록도이다.
도 1을 참고로 종래 SSD 테스트 시스템에 대해 보다 구체적으로 살펴보면, 종래 SSD 테스트 시스템은 메인 테스터(10), 서브 테스터(20), 서브 테스터(20)의 동작 전원을 제공하는 전원 공급부(30) 및 테스트하고자 하는 다수의 SSD들(40)로 구성되어 있다. 메인 테스터(10)에는 다수의 서브 테스터(20)들이 접속되어 있으며, 각 서브 테스터(20)에는 전원 공급부(30)가 할당되어 있다. 한편, 각 서브 테스터(20)에는 테스트하고자 하는 다수의 SSD들(40)이 접속되어 있다.
메인 테스터(10)는 서브 테스터(20)에 접속되어 있는 SSD의 종류와 특성에 따라 각 서브 테스터(20)별로 상이한 테스트 데이터를 생성하고 생성한 테스트 데이터를 각 서브 테스터(20)로 송신한다. 서브 테스터(20)는 수신한 테스트 데이터를 각 SSD(40)로 인가하고 인가한 테스트 데이터에 응답하여 SSD(40)로부터 출력되는 테스트 결과 데이터를 메인 테스터(10)로 송신한다.
테스트 데이터는 SSD의 불량 여부와 SSD의 특성 또는 기능을 테스트하기 위한, 소정 패턴을 가진 신호로서, 통상적으로 패턴 발생기(Algorithmic pattern generator, ALPG)에 의해 생성된다. 서브 테스터(20)는 수신한 테스트 데이터에 기초하여 각 SSD(40)로 테스트 데이터를 라이트하고 리드하는 과정을 반복하여 각 SSD(40)의 불량 여부, 성능, 기능을 테스트한다.
메인 테스터(10)는 서브 테스터(20)로부터 각 SSD에 대해 행한 테스트 결과 데이터를 수신한다. 메인 테스터(10)는 각 서브 테스터(20)로부터 수신한 테스트 결과 데이터와 각 서브 테스터(20)로 송신한 테스트 데이터에 대한 기대값을 비교하여 SSD(40)의 불량 여부, 성능, 기능을 판단한다.
메인 테스터(10)에는 다수의 서브 테스터(20)들이 접속되어 있으며 서브 테스터(20)에는 서로 다른 종류의 SSD들이 접속되어 있다. 따라서, 메인 테스터(10)는 다수의 서브 테스터(20)들 중 각 서브 테스터(20)에 접속되어 있는 SSD의 종류와 테스트하고자 하는 특성에 따라 서로 상이한 테스트 데이터를 생성하며, 메인 테스터(10)는 서로 상이한 종류와 특성의 SSD를 테스트하는 다수의 서브 테스터들(20)로부터 SSD의 테스트 결과 데이터를 수신한다. 따라서, 메인 테스터(10)에접속되어 있는 다수의 서브 테스터들(20)을 메인 테스터(10)에서 서로 식별하기 위하여 사용자는 다수의 서브 테스터들(20)의 주소를 설정해주어야 한다.
사용자는 SSD 테스트 시스템을 작동하기 전에 다수의 서브 테스터들(20) 각각에 대해 직접 각 서브 테스터(20)의 주소를 입력하여 다수의 서브 테스터들(20) 모두의 주소를 차례로 순차적으로 할당한다.
메모리의 테스트 시간은 테스트 비용으로 이어지며, 테스트 비용은 메모리 비용으로 다시 이어진다. 따라서, SSD를 포함한 모든 메모리 테스트 장비는 최소의 테스트 시간에 최고의 검출율을 가져야 한다.
그러나 종래 SSD 테스트 시스템은 메인 테스터(10)에 접속되어 있는 다수의 서브 테스터(20)의 주소를 일일이 사용자가 직접 입력해주어야 하며, 이로 인해 테스트 시스템을 초기 세팅하기 위하여 많은 시간이 소요된다는 문제점을 가진다. 더욱이 메인 테스터(10)에 접속되는 서브 테스터(20)의 순서가 변경되거나 서브 테 스터(20)를 교체하는 경우, 메인 테스터(10)에 접속되어 있는 전체 서브 테스터(20)의 주소를 확인하거나 새롭게 주소를 설정해주어야 하는 관리상의 불편함이 있다.
따라서 본 발명이 이루고자 하는 목적은 서브 테스터의 주소를 사용자의 개입없이 자동으로 설정해주는 메모리 테스트 시스템을 제공하는 것이다.
본 발명이 이루고자 하는 다른 목적은 서브 테스터의 주소를 기계적으로 손쉽게 변경할 수 있는 메모리 테스트 시스템을 제공하는 것이다.
본 발명이 이루고자 하는 또 다른 목적은 사용자가 서브 테스터의 주소를 용이하게 식별할 수 있으며, 관리가 쉬운 메모리 테스트 시스템을 제공하는 것이다.
본 발명에 따른 메모리 테스트 시스템은 테스트 데이터를 생성하는 메인 테스터와, 메인 테스터로부터 테스트 데이터를 수신하고 수신한 테스트 데이터를 접속된 테스트 메모리로 인가하여 메모리를 테스트하는 서브 테스터 및 서브 테스터를 식별하기 위한 식별자를 생성하는 식별부를 포함하며, 서브 테스터는 생성한 식별자에 기초하여 주소를 설정하고 설정한 주소를 소스 주소로 하여 메모리의 테스트 결과를 메인 테스터로 송신하는 것을 특징으로 것을 특징으로 한다.
바람직하게, 상기 식별부는 서브 테스터에 제공되는 식별자를 설정하기 위한 식별자 설정부와, 식별자 설정부의 설정 상태를 판단하여 서브 테스터를 구분하기 위한 식별자를 생성하는 식별자 생성부 및 생성한 식별자를 서브 테스터로 송신하는 식별자 송신부를 포함하는 것을 특징으로 한다.
바람직하게, 서브 테스터는 테스트 데이터를 테스트 메모리에 인가하여 테스트 메모리를 테스트하는 테스트부와, 식별부로부터 수신한 식별자에 기초하여 서브 테스트의 주소를 설정하는 주소 설정부 및 설정한 주소를 소스 주소로 부여하여 테스트부의 테스트 결과 데이터를 메인 테스터로 송신하는 송신부 것을 특징으로 한다.
본 발명에 따른 메모리 테스트 시스템은 종래 메모리 테스트 시스템과 비교하여 다음과 같은 다양한 효과들을 가진다.
첫째, 본 발명에 따른 메모리 테스트 시스템은 서브 테스터에 접속되어 있는 식별부에서 각 서브 테스터의 주소를 자동으로 할당함으로써, 서브 테스터의 주소를 할당하는데 소용되는 시간을 절약할 수 있다.
둘째, 본 발명에 따른 메모리 테스트 시스템은 서브 테스터에 접속되어 있는 식별부의 스위치를 통해 각 서브 테스터의 주소를 기계적으로 설정함으로써, 서브 테스터의 고장 또는 수리로 인하여 서브 테스터를 교체하거나 메인 테스터에 접속되어 있는 서브 테스터의 순서를 변경하더라도 용이하게 서브 테스터의 주소를 식별할 수 있어 관리가 수월하다.
셋째, 본 발명에 따른 메모리 테스트 시스템은 사용자가 직접 서브 테스터의 주소를 개별적으로 설정하는 대신 서브 테스터의 부팅 후 서브 테스터에 접속되어 있는 식별부에서 자동으로 서브 테스터의 주소를 할당함으로써, 테스트 시간을 줄여 테스트 비용을 효과적으로 절감할 수 있다.
이하 첨부한 도면을 참고로 본 발명에 따른 메모리 테스트 시스템에 대해 보다 구체적으로 살펴본다.
도 2는 본 발명에 따른 SSD 테스트 시스템을 설명하기 위한 기능 블록도이다.
도 2를 참고로 보다 구체적으로 살펴보면, SSD 테스트 시스템은 메인 테스터(100), 서브 테스터(200), 서브 테스터(200)의 동작 전원을 제공하는 전원 공급부(300), 서브 테스터(200)을 식별하기 위한 식별자를 생성하는 식별부(400) 및 테스트하고자 하는 다수의 SSD들(500)로 구성되어 있다. 메인 테스터(100)에는 다수의 서브 테스터(200)들이 접속되어 있으며, 각 서브 테스터(200)에는 전원 공급부(300)와 식별부(400)가 할당되어 있다. 한편, 각 서브 테스터(200)에는 테스트하고자 하는 다수의 SSD들(500)이 접속되어 있다.
서브 테스터(200)를 부팅하여 초기화시키는 경우, 전원 공급부(300)는 서브 시스템(200)의 동작 전원을 제공하며, 식별부(400)는 접속되어 있는 서브 테스터(200)의 주소를 설정하기 위한 식별자를 생성한다. 서브 테스트(200)는 식별부(400)로부터 생성된 식별자를 수신하고, 수신한 식별자에 기초하여 서브 테스트(200)의 주소를 설정한다. 바람직하게, 서브 테스트(200)와 식별부(400) 사이에서 식별자를 송수신하기 위하여 시리얼 통신 방식을 사용한다. 식별부(400)로부터 수신한 식별자에 기초하여 주소를 설정한 각 서브 테스터(200)는 메인 테스터(100)로 설정한 주소를 송신한다. 메인 테스터(100)는 각 서브 테스터(200)로부터 수신 한 주소에 기초하여 다수의 서브 테스터(200)들을 구별한다.
메인 테스터(100)는 서브 테스터(200)에 접속되어 있는 SSD의 종류와 특성에 따라 각 서브 테스터(200)별로 상이한 테스트 데이터를 생성하고 생성한 테스트 데이터를 수신한 각 서브 테스터(200)의 주소에 기초하여 각 서브 테스터(200)로 송신한다. 서브 테스터(200)는 수신한 테스트 데이터를 각 SSD(400)로 인가하여 각 서브 테스터(200)에 접속되어 있는 SSD(400)의 불량 여부 또는 성능, 기능 테스트를 수행한다. 서브 테스터(200)는 SSD(400)로 인가한 테스트 데이터에 응답하여 SSD(400)로부터 테스트 결과 데이터를 수신하고, 수신한 테스트 결과 데이터를 메인 테스터(100)로 송신한다. 바람직하게, 서브 테스터(200)는 SSD의 테스트 결과를 메인 테스터(100)에 알려주기 위하여 설정한 서브 테스터(200)의 주소를 소스 주소로 하며 테스트 결과 데이터를 패이로드(payload)에 저장하고 있는 프레임 또는 패킷을 생성하며, 생성한 프레임 또는 패킷을 메인 테스터(100)로 송신한다.
메인 테스터(100)는 서브 테스터(200)로부터 수신한 프레임 또는 패킷의 헤더에서 소스 주소를 추출하여 수신한 프레임 또는 패킷이 다수의 서브 테스터들(200) 중 어떤 서브 테스터(200)로부터 수신한 것인지 식별하며, 각 서브 테스터(200)의 테스트 결과를 구분하여 디스플레이부(미도시)로 출력한다. 사용자는 출력된 테스트 결과에 기초하여 다수의 서브 테스터들(200)에 접속되어 있는 SSD(400)의 불량 여부와 성능 또는 기능 테스트 결과를 각 서브 테스트(200)별로 모니터링할 수 있다.
도 3은 본 발명에 따른 서브 테스터의 일 예를 설명하기 위한 기능 블록도이 다.
도 3을 참고로 본 발명에 따른 서브 테스터(200)를 보다 구체적으로 살펴보면, 송수신부(210)는 메인 테스터로부터 테스트 데이터를 수신하고 수신한 테스트 데이터를 테스트부(270)에 제공한다. 테스트부(270)는 테스트 데이터를 SSD에 인가하고 인가한 테스트 데이터에 응답하여 SSD로부터 출력되는 테스트 결과 데이터를 수신하여 SSD의 불량 여부 또는 성능/기능을 테스트한다. SSD의 불량 여부 또는 성능/기능을 테스트하기 위하여, 테스트부(270)는 테스트 데이터를 반복하여 SSD에 라이트(write)하고 라이트한 데이터를 SSD로부터 리드(read)하여 라이트한 데이터와 리드한 데이터를 비교 분석한다.
한편, 수신부(230)는 식별부로부터 서브 테스터(300)의 식별자를 수신하며, 주소 설정부(250)는 수신한 식별자에 기초하여 서브 테스터의 주소를 설정한다. 송수신부(210)는 설정한 서브 테스터의 주소를 서브 주소로 하며 테스트 결과 데이터를 포함하는 프레임 또는 패킷을 생성하여 메인 테스터로 송신한다. 송수신부(210)에서 생성한 프레임 또는 패킷의 헤더에는 서브 테스터의 소스 주소와 프레임 또는 패킷의 종류를 나타내기 위한, 즉 서브 테스터에서 메인 테스터로 테스트 결과 데이터를 송신하기 위한 프레임 또는 패킷임을 나타내는 필드가 설정되어 있다.
도 4는 본 발명에 따른 식별부(400)의 일 예를 설명하기 위한 기능 블록도이다.
도 4를 참고로 본 발명에 따른 식별부를 보다 구체적으로 살펴보면, 식별 신 호 생성부(410)는 서브 테스터로부터 부팅 완료 신호를 수신하거나 또는 식별자를 요청하는 신호를 수신하면, 스위치부(430)의 설정 상태에 기초하여 식별 신호를 생성한다. 스위치부(430)는 고유 번호를 사용자가 설정할 수 있는 장치이다. 식별 신호 송신부(450)는 생성한 식별 신호를 서브 테스터로 송신한다.
도 5를 참고로 스위치부(430)의 일 예와 스위치부(430)의 값을 판독하는 일 예를 살펴보면, 스위치부(430)는 6개의 ON/OFF 스위치들(431 내지 436)로 구성되어 있으며 각 ON/OFF 스위치는 사용자의 설정에 의해 ON로 설정되거나 OFF로 설정될 수 있다. 식별 신호 생성부(410)는 스위치부(430)의 각 스위치들(431 내지 436)으로 소정 크기의 전원을 인가하여 각 스위치들(431 내지 436)으로부터 출력되는 값을 임계값과 비교하여 각 스위치들(431 내지 436)이 ON 또는 OFF 중 어떤 것으로 설정되어 있는지 판단한다. 식별 신호 생성부(410)는 각 스위치들(431 내지 436)으로부터 출력되는 값을 임계값과 비교하여, 출력 값이 임계값보다 크면 1로 식별하고 출력 값이 임계값보다 작으면 0으로 식별하여 식별 신호를 생성한다.
바람직하게, 각 스위치(431 내지 436)은 사용자의 선택에 의해 기계적으로 ON 또는 OFF 상태로 설정되며 시각에 의해서도 바로 각 스위치의 ON/OFF 상태를 확인할 수 있는 버튼식 스위치인 것을 특징으로 한다.
스위치부(430)에 구비되어 있는 스위치의 수는 메인 테스터에 접속되어 있는 서브 테스터의 수 또는 설정하고자 하는 주소의 종류와 길이에 따라 달라질 수 있으며, 이는 본 발명의 범위에 속한다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것 에 불과하며, 본 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다.
예를 들어, 본 발명에 따른 식별부와 전원 공급부를 개별적으로 분리하여 구성되어 있는 것으로 설명하였으나, 식별부는 전원 공급부에 통합되어 제작될 수 있다. 또한, 서브 테스터의 식별자를 생성하는 식별부의 일 예로 스위치를 설명하였으나, 식별부는 사용자의 설정에 의해 서브 테스터의 고유 번호를 생성하는 모든 수단을 포함한다. 또한, 본 발명은 서브 테스터에 접속되어 있는 SSD의 불량 여부, 성능, 기능을 테스트하기 위한 시스템으로 설명하였으나, 메인 테스터에 접속되어 있는 다수의 서브 테스터를 이용하여 다양한 메모리의 성능을 측정하기 위하여 본 발명이 적용될 수 있다.
따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
도 1은 종래 SSD 테스트 시스템을 설명하기 위한 기능 블록도이다.
도 2는 본 발명에 따른 메모리 테스트 시스템을 설명하기 위한 기능 블록도이다.
도 3은 본 발명에 따른 서브 테스터의 일 예를 설명하기 위한 기능 블록도이다.
도 4는 본 발명에 따른 식별부(400)의 일 예를 설명하기 위한 기능 블록도이다.
도 5는 스위치부의 일 예를 설명하기 위한 기능 블록도이다
<도면의 주요 부분에 대한 설명>
10, 100: 메인 테스터
20, 200: 서브 테스터
30, 300: 전원 공급부
40, 500: SSD
400: 식별부
210: 송수신부 230: 수신부
250: 주소 설정부 270: 테스트부
310: 식별자 생성부 330: 스위치부
350: 식별자 송신부

Claims (6)

  1. 테스트 데이터를 생성하는 메인 테스터;
    상기 메인 테스터로부터 테스트 데이터를 수신하고 상기 수신한 테스트 데이터를 접속된 테스트 메모리로 인가하여 메모리를 테스트하는 서브 테스터; 및
    상기 서브 테스터를 식별하기 위한 식별자를 생성하는 식별부를 포함하며,
    상기 서브 테스터는 상기 생성한 식별자에 기초하여 주소를 설정하고 상기 설정한 주소를 소스 주소로 하여 상기 메모리의 테스트 결과를 상기 메인 테스터로 송신하는 것을 특징으로 하는 메모리 테스트 시스템.
  2. 제 1 항에 있어서, 상기 테스트 메모리는
    SSD(Solid State Disk)인 것을 특징으로 하는 메모리 테스트 시스템.
  3. 제 1 항에 있어서, 상기 식별부는
    상기 서브 테스터에 제공되는 식별자를 설정하기 위한 식별자 설정부;
    상기 식별자 설정부의 설정 상태를 판단하여 상기 서브 테스터를 구분하기 위한 식별자를 생성하는 식별자 생성부;
    상기 생성한 식별자를 상기 서브 테스터로 송신하는 식별자 송신부를 포함하는 것을 특징으로 하는 메모리 테스트 시스템.
  4. 제 3 항에 있어서, 상기 식별자 설정부는
    다수의 온/오프 스위치이며,
    상기 식별자 생성부는 상기 다수의 온/오프 스위치의 온/오프 설정 상태를 판단하여 상기 서브 테스터를 구분하기 위한 식별자를 생성하는 것을 특징으로 하는 메모리 테스트 시스템.
  5. 제 3 항에 있어서, 상기 서브 테스터는
    상기 테스트 데이터를 테스트 메모리에 인가하여 상기 테스트 메모리를 테스트하는 테스트부;
    상기 식별부로부터 수신한 식별자에 기초하여 상기 서브 테스트의 주소를 설정하는 주소 설정부; 및
    상기 설정한 주소를 소스 주소로 부여하여 상기 테스트부의 테스트 결과 데이터를 상기 메인 테스터로 송신하는 송신부를 포함하는 것을 특징으로 하는 메모리 테스트 시스템.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서, 상기 메모리 테스트 시스템은
    다수의 서브 테스터를 구비하고 있으며,
    상기 다수의 서브 테스터는 각 서브 테스터에 접속되어 있는 식별부로부터 수신한 식별자에 기초하여 주소를 설정하며,
    상기 메인 테스터는 식별자에 기초하여 설정된 주소로 상기 다수의 서브 테스터를 식별하는 것을 특징으로 하는 메모리 테스트 시스템.
KR1020080087819A 2008-09-05 2008-09-05 자동 주소 설정 기능을 구비한 메모리 테스트 시스템 KR100988024B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080087819A KR100988024B1 (ko) 2008-09-05 2008-09-05 자동 주소 설정 기능을 구비한 메모리 테스트 시스템

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080087819A KR100988024B1 (ko) 2008-09-05 2008-09-05 자동 주소 설정 기능을 구비한 메모리 테스트 시스템

Publications (2)

Publication Number Publication Date
KR20100028876A KR20100028876A (ko) 2010-03-15
KR100988024B1 true KR100988024B1 (ko) 2010-10-18

Family

ID=42179358

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080087819A KR100988024B1 (ko) 2008-09-05 2008-09-05 자동 주소 설정 기능을 구비한 메모리 테스트 시스템

Country Status (1)

Country Link
KR (1) KR100988024B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102083489B1 (ko) 2013-09-17 2020-03-03 삼성전자 주식회사 에스에스디 제조용 자동화 모듈 장치
CN109524049B (zh) * 2018-11-26 2021-04-20 深圳忆联信息系统有限公司 Ssd异常掉电测试方法、装置、计算机设备和存储介质

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09244917A (ja) * 1996-03-08 1997-09-19 Hewlett Packard Co <Hp> モデルベース診断システムの自動分析方法
JP2001222561A (ja) 2000-02-07 2001-08-17 Mitsubishi Electric Corp 論理設計装置及び消費電力測定方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09244917A (ja) * 1996-03-08 1997-09-19 Hewlett Packard Co <Hp> モデルベース診断システムの自動分析方法
JP2001222561A (ja) 2000-02-07 2001-08-17 Mitsubishi Electric Corp 論理設計装置及び消費電力測定方法

Also Published As

Publication number Publication date
KR20100028876A (ko) 2010-03-15

Similar Documents

Publication Publication Date Title
US9171604B2 (en) Refresh control circuit of semiconductor apparatus and refresh method using the same
CN104516843A (zh) 基于fpga的非安装型存储器测试装置
US20090306925A1 (en) Systems and methods for testing integrated circuit devices
JP2004222297A (ja) トランシーバ
CN112272243B (zh) 地址分配方法
CN112069074A (zh) 一种基于uvm的rfid标签芯片验证装置
CN102077102A (zh) 测试装置、程序和记录介质
CN1794186A (zh) 寻址错误和地址检测系统和方法
CN111145826A (zh) 一种存储器内建自测试方法、电路及计算机存储介质
KR100988024B1 (ko) 자동 주소 설정 기능을 구비한 메모리 테스트 시스템
CN116340076A (zh) 硬盘性能测试方法、装置及介质
CN102348125B (zh) 视频数据接收系统的验证方法及其装置
US20100011146A1 (en) Conveying Information With a PCI Express Tag Field
CN105022682B (zh) 处理目标存储器
US8516311B2 (en) System and method for testing peripheral component interconnect express switch
US7107172B2 (en) Test apparatus and setting method therefor
CN215642683U (zh) I2c总线数据传输监测装置
CN113219319B (zh) 集成测试板卡、芯片测试系统及芯片测试方法
CN112540881B (zh) 存储装置测试管理方法以及存储装置测试管理系统
CN113468028A (zh) 用于计算设备的设备管理方法、计算设备、装置和介质
KR20170060297A (ko) 반도체 장치 및 그를 포함하는 반도체 시스템
CN111157942A (zh) 一种窃电事件监控方法、电子监控设备和防窃电系统
US20070259569A1 (en) Device and Method for Generating Predetermined Signal Patterns
KR20060023862A (ko) 캔 네트워크 관리 시스템 및 이의 테스트 및 디버깅 방법
CN113381808B (zh) 一种矩阵光开关的测试装置及方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131007

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20141008

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20151008

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20161010

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20171010

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20181008

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20190930

Year of fee payment: 10