JP2001222561A - 論理設計装置及び消費電力測定方法 - Google Patents
論理設計装置及び消費電力測定方法Info
- Publication number
- JP2001222561A JP2001222561A JP2000028978A JP2000028978A JP2001222561A JP 2001222561 A JP2001222561 A JP 2001222561A JP 2000028978 A JP2000028978 A JP 2000028978A JP 2000028978 A JP2000028978 A JP 2000028978A JP 2001222561 A JP2001222561 A JP 2001222561A
- Authority
- JP
- Japan
- Prior art keywords
- power consumption
- logic
- power
- circuit
- emulator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】
【課題】 デバイスで消費される電力を予測する論理設
計装置を提供する。 【解決手段】 エミュレータ２０に実装された電気的に
書き換え可能な複数の論理素子２２それぞれに、電力を
供給するサブ電源８と、消費される電力を測定する回
路、電圧／電流計７とを設け、論理素子２２へＭＰＵや
ＩＣＥ機能を実装し、エミュレータ２０上でソフトウエ
アを実行し、電圧／電流計７は、実行されたソフトウエ
アの所定の命令単位を実行するのに要した消費電力を測
定し、消費電力集計部３１は、測定された消費電力につ
いて、最大値、最小値、平均値を求め、表示部３３は、
インサーキットエミュレータのソースコードデバッガー
に付属するメモリウインドウの画面に表示し、消費電力
集計部３１は、換算表記憶部３２に記憶された消費電力
換算表に基づいて、測定した消費電力を最終製品のＬＳ
Ｉ等のターゲットデバイスで消費される電力に換算す
る。
計装置を提供する。 【解決手段】 エミュレータ２０に実装された電気的に
書き換え可能な複数の論理素子２２それぞれに、電力を
供給するサブ電源８と、消費される電力を測定する回
路、電圧／電流計７とを設け、論理素子２２へＭＰＵや
ＩＣＥ機能を実装し、エミュレータ２０上でソフトウエ
アを実行し、電圧／電流計７は、実行されたソフトウエ
アの所定の命令単位を実行するのに要した消費電力を測
定し、消費電力集計部３１は、測定された消費電力につ
いて、最大値、最小値、平均値を求め、表示部３３は、
インサーキットエミュレータのソースコードデバッガー
に付属するメモリウインドウの画面に表示し、消費電力
集計部３１は、換算表記憶部３２に記憶された消費電力
換算表に基づいて、測定した消費電力を最終製品のＬＳ
Ｉ等のターゲットデバイスで消費される電力に換算す
る。
Description
【０００１】
【発明の属する技術分野】本発明は、回路の消費電力測
定方法とそれを支援する論理設計装置に関するものであ
る。
定方法とそれを支援する論理設計装置に関するものであ
る。
【０００２】
【従来の技術】従来、消費電力を予測する手法として、
設計仕様書から回路の動作率を見積もり、人手で計算し
たり、或いは、論理シミュレータを用いて単位時間に変
化する回路内のセルの入出力端子で発生するイベントの
変化から動作率を求め、消費電力を計算する方法などが
一般的であった。
設計仕様書から回路の動作率を見積もり、人手で計算し
たり、或いは、論理シミュレータを用いて単位時間に変
化する回路内のセルの入出力端子で発生するイベントの
変化から動作率を求め、消費電力を計算する方法などが
一般的であった。
【０００３】しかしながら、設計仕様書から回路の動作
率を見積もり、人手で計算する方法では、回路の動作率
の予測が困難で、誤差が大きいという問題があった。ま
た、論理シミュレータを用いて、セルの入出力端子で発
生するイベントの変化から動作率を求め、消費電力を計
算する方式では、回路が大規模になると発生するイベン
トが増加するために、論理シミュレータの速度が遅くな
るという問題があり、実際の設計開発においては、消費
電力を計算する際に使用するテストデータを絞り、実際
のシステム動作のある一部の動作を用いて消費電力を算
出している。そのための誤差が含まれてくるという問題
があった。
率を見積もり、人手で計算する方法では、回路の動作率
の予測が困難で、誤差が大きいという問題があった。ま
た、論理シミュレータを用いて、セルの入出力端子で発
生するイベントの変化から動作率を求め、消費電力を計
算する方式では、回路が大規模になると発生するイベン
トが増加するために、論理シミュレータの速度が遅くな
るという問題があり、実際の設計開発においては、消費
電力を計算する際に使用するテストデータを絞り、実際
のシステム動作のある一部の動作を用いて消費電力を算
出している。そのための誤差が含まれてくるという問題
があった。
【０００４】ここで、論理シミュレータを用いた消費電
力の計算方式の従来技術の例を２つ示す。まず、論理シ
ミュレータを用いた消費電力計算方式の１番目の従来技
術の例として、「消費電力計算方式」（特開平８−３１
４９９２）がある。図４に示すように、この従来技術
は、論理シミュレーション結果を入力として、イベント
の識別部１０２及び変化信号の識別部１０３から変化信
号を識別し、この信号が接続されている全ての部品を計
算対象とする。出力値により計算できる消費エネルギー
計算部１０６と、入力値変化により計算できる部品内部
のエネルギー計算部１０７及び部品共通動作部の消費エ
ネルギー計算部１０８で消費エネルギーを計算する。消
費エネルギー集計部１０９で全イベント、全部品に対し
て集計した後、消費電力集計部１１０において、平均消
費電力、ピーク電力、平均及び時間毎のチップ電力分布
等を計算する。
力の計算方式の従来技術の例を２つ示す。まず、論理シ
ミュレータを用いた消費電力計算方式の１番目の従来技
術の例として、「消費電力計算方式」（特開平８−３１
４９９２）がある。図４に示すように、この従来技術
は、論理シミュレーション結果を入力として、イベント
の識別部１０２及び変化信号の識別部１０３から変化信
号を識別し、この信号が接続されている全ての部品を計
算対象とする。出力値により計算できる消費エネルギー
計算部１０６と、入力値変化により計算できる部品内部
のエネルギー計算部１０７及び部品共通動作部の消費エ
ネルギー計算部１０８で消費エネルギーを計算する。消
費エネルギー集計部１０９で全イベント、全部品に対し
て集計した後、消費電力集計部１１０において、平均消
費電力、ピーク電力、平均及び時間毎のチップ電力分布
等を計算する。
【０００５】このような方式により、論理シミュレーシ
ョンを行って得られる各部品の入出力端子の論理変化を
もとに識別した部品内のゲート動作状態と、レイアウト
設計で求めた実配線容量を基に消費エネルギーを計算し
集計することで消費電力を求めることができる。
ョンを行って得られる各部品の入出力端子の論理変化を
もとに識別した部品内のゲート動作状態と、レイアウト
設計で求めた実配線容量を基に消費エネルギーを計算し
集計することで消費電力を求めることができる。
【０００６】次に、２番目の従来技術の例として、「電
子回路の消費電力計算方法および装置」（特開平１０−
１８６００１）がある。この従来技術に示された内容
は、図５のように、対象ＬＳＩ（Ｌａｒｇｅ Ｓｃａｌ
ｅ Ｉｎｔｅｇｒａｔｉｏｎ）にて使用可能な全論理素
子について、論理素子内での動作を考慮して取り得る全
ての状態を入出力信号の信号値の組み合わせに基づいて
定義し、各々の状態遷移の消費電力を回路シミュレーシ
ョンによって予め算出して設計データベース１２４に保
持する。
子回路の消費電力計算方法および装置」（特開平１０−
１８６００１）がある。この従来技術に示された内容
は、図５のように、対象ＬＳＩ（Ｌａｒｇｅ Ｓｃａｌ
ｅ Ｉｎｔｅｇｒａｔｉｏｎ）にて使用可能な全論理素
子について、論理素子内での動作を考慮して取り得る全
ての状態を入出力信号の信号値の組み合わせに基づいて
定義し、各々の状態遷移の消費電力を回路シミュレーシ
ョンによって予め算出して設計データベース１２４に保
持する。
【０００７】同様に、回路シミュレーションによって、
無動作時の消費電力、出力信号の変化などの消費電力を
算出して設計データベース１２４に保持する。消費電力
計算部１２１は、設計データベース１２４のデータに基
づいて、対象ＬＳＩの全論理素子の消費電力を、消費電
力が発生する全ての状態遷移に対して計算する。負荷容
量計算部１２２は、論理素子の負荷容量を計算し、出力
変化等の消費電力計算に反映させる。このような消費電
力計算により、ＬＳＩ等の電子回路における実動作に近
い消費電力値の算出を可能にする。
無動作時の消費電力、出力信号の変化などの消費電力を
算出して設計データベース１２４に保持する。消費電力
計算部１２１は、設計データベース１２４のデータに基
づいて、対象ＬＳＩの全論理素子の消費電力を、消費電
力が発生する全ての状態遷移に対して計算する。負荷容
量計算部１２２は、論理素子の負荷容量を計算し、出力
変化等の消費電力計算に反映させる。このような消費電
力計算により、ＬＳＩ等の電子回路における実動作に近
い消費電力値の算出を可能にする。
【０００８】上記とは、別の従来技術として、エミュレ
ータに電流測定機能を実装した「電流値測定機能付きエ
ミュレータ」（特開平７−４４４１６）がある。この従
来技術は、ＬＳＩ等のターゲットデバイスの消費電力を
予測することを目的とするのではなく、エミュレータに
電流測定機能をつけ、ハードウエアの設計不良以外のア
ナログ的な不良解析の効果の向上を目指したものであ
る。
ータに電流測定機能を実装した「電流値測定機能付きエ
ミュレータ」（特開平７−４４４１６）がある。この従
来技術は、ＬＳＩ等のターゲットデバイスの消費電力を
予測することを目的とするのではなく、エミュレータに
電流測定機能をつけ、ハードウエアの設計不良以外のア
ナログ的な不良解析の効果の向上を目指したものであ
る。
【０００９】この従来技術に記載された内容は、図６に
示すように、ユーザシステムの開発におけるデバッグや
詳細な評価を行う為のエミュレータ１４０であって、従
来のターゲット・マイクロコンピュータの機能を代行す
るスレーブ・マイクロコンピュータ１３１、プログラム
の実行やトレースを停止させるブレーク制御部１３３、
各種データやステータス信号等を実時間でサンプリング
して格納するトレースメモリ部１３４、それらの制御を
司るためのマスタ・コンピュータ１３０などの構成に、
入力端子１４１に取り込まれる信号の電流値を測定する
測定回路１３６、この測定値をデイジタルデータに変換
する変換回路１３５、選択出力するマルチプレクサ１３
２が追加された構成となっている。
示すように、ユーザシステムの開発におけるデバッグや
詳細な評価を行う為のエミュレータ１４０であって、従
来のターゲット・マイクロコンピュータの機能を代行す
るスレーブ・マイクロコンピュータ１３１、プログラム
の実行やトレースを停止させるブレーク制御部１３３、
各種データやステータス信号等を実時間でサンプリング
して格納するトレースメモリ部１３４、それらの制御を
司るためのマスタ・コンピュータ１３０などの構成に、
入力端子１４１に取り込まれる信号の電流値を測定する
測定回路１３６、この測定値をデイジタルデータに変換
する変換回路１３５、選択出力するマルチプレクサ１３
２が追加された構成となっている。
【００１０】この電流値測定機能付きエミュレータによ
り、信号線での電流値をデバイスなどの端子の部分で実
際に測定し、論理的なハードウエアの設計不良以外のア
ナログ的な不良解析に効果を上げることができる。この
従来技術は、電流値を測定する機能を持ったエミュレー
タに関するものであるが、ＬＳＩ等のターゲットデバイ
スの消費電力を予測するための機能を有していない。
り、信号線での電流値をデバイスなどの端子の部分で実
際に測定し、論理的なハードウエアの設計不良以外のア
ナログ的な不良解析に効果を上げることができる。この
従来技術は、電流値を測定する機能を持ったエミュレー
タに関するものであるが、ＬＳＩ等のターゲットデバイ
スの消費電力を予測するための機能を有していない。
【００１１】
【発明が解決しようとする課題】本発明は、上述の問題
を解決する為になされたもので、特に、マイクロプロセ
ッサを含む大規模な回路に対して、最終製品のＬＳＩ等
のターゲットデバイスで消費される電力を予測するため
の手法と論理設計装置及び消費電力測定方法を提供する
ことを目的とする。また、従来の論理シミュレーション
による速度の問題を解決し、更に、マイクロプロセッサ
を含む大規模な回路に対して、実行される命令単位に消
費される電力と実行される命令に対応した消費電力の動
的な分布傾向を設計の上流段階で大まかに予測すること
を目的とする。
を解決する為になされたもので、特に、マイクロプロセ
ッサを含む大規模な回路に対して、最終製品のＬＳＩ等
のターゲットデバイスで消費される電力を予測するため
の手法と論理設計装置及び消費電力測定方法を提供する
ことを目的とする。また、従来の論理シミュレーション
による速度の問題を解決し、更に、マイクロプロセッサ
を含む大規模な回路に対して、実行される命令単位に消
費される電力と実行される命令に対応した消費電力の動
的な分布傾向を設計の上流段階で大まかに予測すること
を目的とする。
【００１２】
【課題を解決するための手段】この発明に係る論理設計
装置は、エミュレータを備え、エミュレータを用いてエ
ミュレーション対象の回路の消費電力を測定する論理設
計装置において、エミュレータに電力を供給するメイン
電源と、上記メイン電源とは分離したサブ電源とを備
え、上記エミュレータは、電気的に書き換え可能であっ
て、エミュレーション対象の回路をマッピングする論理
素子と、上記サブ電源によって上記論理素子へ供給する
電力を制御する制御回路と、上記サブ電源によって上記
論理素子へ供給された電力のうち、上記論理素子におい
て消費される電力を消費電力として測定する電圧／電流
計とを備えたことを特徴とする。
装置は、エミュレータを備え、エミュレータを用いてエ
ミュレーション対象の回路の消費電力を測定する論理設
計装置において、エミュレータに電力を供給するメイン
電源と、上記メイン電源とは分離したサブ電源とを備
え、上記エミュレータは、電気的に書き換え可能であっ
て、エミュレーション対象の回路をマッピングする論理
素子と、上記サブ電源によって上記論理素子へ供給する
電力を制御する制御回路と、上記サブ電源によって上記
論理素子へ供給された電力のうち、上記論理素子におい
て消費される電力を消費電力として測定する電圧／電流
計とを備えたことを特徴とする。
【００１３】上記論理素子は、複数の論理素子を備え、
上記サブ電源は、上記複数の論理素子それぞれに対応す
る複数のサブ電源を備え、上記電圧／電流計は、上記複
数の論理素子それぞれに対応する複数の電圧／電流計を
備えたことを特徴とする。
上記サブ電源は、上記複数の論理素子それぞれに対応す
る複数のサブ電源を備え、上記電圧／電流計は、上記複
数の論理素子それぞれに対応する複数の電圧／電流計を
備えたことを特徴とする。
【００１４】上記エミュレーション対象の回路は、複数
の回路に分割され、分割された複数の回路それぞれが上
記複数の論理素子のいずれかへマッピングされ、上記複
数の電圧／電流計は、上記複数の回路がマッピングされ
た上記複数の論理素子毎に消費電力を測定することを特
徴とする。
の回路に分割され、分割された複数の回路それぞれが上
記複数の論理素子のいずれかへマッピングされ、上記複
数の電圧／電流計は、上記複数の回路がマッピングされ
た上記複数の論理素子毎に消費電力を測定することを特
徴とする。
【００１５】上記論理設計装置は、さらに、複数の命令
を実行するマイクロプロセッサと、上記マイクロプロセ
ッサによって実行される複数の命令から構成されるソフ
トウェアをエミュレータへ提供するインサーキットエミ
ュレータとを備え、上記制御回路は、上記ソフトウェア
を構成する複数の命令それぞれの実行と同期をとり、一
の命令の実行毎に消費電力を測定することを制御する測
定回路制御部を備え、上記複数の電圧／電流計は、上記
測定回路制御部からの制御に基づいて、一の命令の実行
毎に消費電力を測定することを特徴とする。
を実行するマイクロプロセッサと、上記マイクロプロセ
ッサによって実行される複数の命令から構成されるソフ
トウェアをエミュレータへ提供するインサーキットエミ
ュレータとを備え、上記制御回路は、上記ソフトウェア
を構成する複数の命令それぞれの実行と同期をとり、一
の命令の実行毎に消費電力を測定することを制御する測
定回路制御部を備え、上記複数の電圧／電流計は、上記
測定回路制御部からの制御に基づいて、一の命令の実行
毎に消費電力を測定することを特徴とする。
【００１６】上記論理設計装置は、さらに、上記測定回
路制御部からの制御に基づいて、上記複数の電圧／電流
計で測定された消費電力を収集し、収集した消費電力を
所定の規則に基づいて計算する消費電力集計部を備えた
ことを特徴とする。
路制御部からの制御に基づいて、上記複数の電圧／電流
計で測定された消費電力を収集し、収集した消費電力を
所定の規則に基づいて計算する消費電力集計部を備えた
ことを特徴とする。
【００１７】上記消費電力集計部は、上記複数の命令の
からなる処理単位毎に消費電力を計算することを特徴と
する。
からなる処理単位毎に消費電力を計算することを特徴と
する。
【００１８】上記消費電力集計部は、命令が実行される
時に使用するメモリ領域毎に消費電力を集計することを
特徴とする。
時に使用するメモリ領域毎に消費電力を集計することを
特徴とする。
【００１９】上記消費電力集計部は、実行される命令毎
に消費電力を集計し、実行される命令毎の消費電力に関
して、最小消費電力、最大消費電力、平均消費電力とを
求めることを特徴とする。
に消費電力を集計し、実行される命令毎の消費電力に関
して、最小消費電力、最大消費電力、平均消費電力とを
求めることを特徴とする。
【００２０】上記論理設計装置は、さらに、論理設計装
置で予測される消費電力をエミュレーション対象の回路
を実装するデバイスの消費電力へ換算するための消費電
力換算表を記憶する換算表記憶部を備え、上記消費電力
集計部は、上記換算表記憶部に記憶された消費電力換算
表と、上記複数の電圧／電流計で測定された消費電力と
に基づいて、測定された消費電力からデバイスの消費電
力を換算して求め、デバイスの消費電力を予測すること
を特徴とする。
置で予測される消費電力をエミュレーション対象の回路
を実装するデバイスの消費電力へ換算するための消費電
力換算表を記憶する換算表記憶部を備え、上記消費電力
集計部は、上記換算表記憶部に記憶された消費電力換算
表と、上記複数の電圧／電流計で測定された消費電力と
に基づいて、測定された消費電力からデバイスの消費電
力を換算して求め、デバイスの消費電力を予測すること
を特徴とする。
【００２１】上記消費電力集計部は、上記エミュレーシ
ョン対象の回路が複数の回路に分割され、分割された複
数の回路それぞれが上記複数の論理素子のいずれかへマ
ッピングされることによって増加する消費電力を予測さ
れた消費電力から差し引くことを特徴とする。
ョン対象の回路が複数の回路に分割され、分割された複
数の回路それぞれが上記複数の論理素子のいずれかへマ
ッピングされることによって増加する消費電力を予測さ
れた消費電力から差し引くことを特徴とする。
【００２２】上記論理設計装置は、さらに、上記複数の
電圧／電流計によって測定された消費電力を表示する表
示部を備えたことを特徴とする。
電圧／電流計によって測定された消費電力を表示する表
示部を備えたことを特徴とする。
【００２３】上記論理素子は、フィールド・プログラマ
ブル・ゲート・アレイ（ＦＰＧＡ）であることを特徴と
する。
ブル・ゲート・アレイ（ＦＰＧＡ）であることを特徴と
する。
【００２４】この発明に係る消費電力測定方法は、エミ
ュレータと、電気的に書き換え可能な論理素子とを備
え、エミュレーション対象の回路の消費電力を測定する
消費電力測定方法において、エミュレータを制御する制
御工程と、上記制御工程に電力を供給するメイン電力供
給工程と、エミュレーション対象の回路を上記論理素子
へマッピングするマッピング工程と、上記メイン電力供
給工程とは分離され、上記論理素子に電力を供給するサ
ブ電力供給工程と、上記サブ電力供給工程によって上記
論理素子へ供給された電力のうち、上記論理素子におい
て消費される電力を消費電力として測定する測定工程と
を備えたことを特徴とする。
ュレータと、電気的に書き換え可能な論理素子とを備
え、エミュレーション対象の回路の消費電力を測定する
消費電力測定方法において、エミュレータを制御する制
御工程と、上記制御工程に電力を供給するメイン電力供
給工程と、エミュレーション対象の回路を上記論理素子
へマッピングするマッピング工程と、上記メイン電力供
給工程とは分離され、上記論理素子に電力を供給するサ
ブ電力供給工程と、上記サブ電力供給工程によって上記
論理素子へ供給された電力のうち、上記論理素子におい
て消費される電力を消費電力として測定する測定工程と
を備えたことを特徴とする。
【００２５】
【発明の実施の形態】実施の形態１．本発明に関する第
１の実施形態の機能構成要素の一例を図１に示す。この
図は、本発明が提供する消費電力予測用の論理設計装置
の一例である。図１では、論理設計装置は、パーソナル
・コンピュータ１、メイン電源２、サブ電源８、インサ
ーキットエミュレータ（ＩＣＥ：Ｉｎ−Ｃｉｒｃｕｉｔ
Ｅｍｕｌａｔｏｒ）用電源１１、インサーキットエミ
ュレータ（ＩＣＥ）１２、エミュレータ２０から構成さ
れる例を示している。
１の実施形態の機能構成要素の一例を図１に示す。この
図は、本発明が提供する消費電力予測用の論理設計装置
の一例である。図１では、論理設計装置は、パーソナル
・コンピュータ１、メイン電源２、サブ電源８、インサ
ーキットエミュレータ（ＩＣＥ：Ｉｎ−Ｃｉｒｃｕｉｔ
Ｅｍｕｌａｔｏｒ）用電源１１、インサーキットエミ
ュレータ（ＩＣＥ）１２、エミュレータ２０から構成さ
れる例を示している。
【００２６】パーソナル・コンピュータ（ＰＣ）１は、
ユーザとエミュレータ２０とのインタフェースを司る計
算機であり、この例では、ＰＣを使用する場合を示して
いる。しかし、この他の計算機であっても構わない。Ｐ
Ｃ１は、後述する論理素子２２のデータや、インサーキ
ットエミュレータ（ＩＣＥ）１２のソフトウエアデバッ
ガ等をインストールしたものを使用する。メイン電源２
は、エミュレータ２０の制御回路２１（制御回路２１に
ついては後述する）に電源を供給する。サブ電源８は、
エミュレータ２０内の論理素子２２へ電源を供給する。
サブ電源８は、メイン電源２とは分離している。図１の
例では、サブ電源８は、複数のサブ電源0 〜サブ電源n
を備えている例を示している。ＩＣＥ用電源１１は、Ｉ
ＣＥ専用の電源である。ＩＣＥ１２は、インサーキット
エミュレータとして機能する。エミュレータ２０は、エ
ミュレーション対象の回路の消費電力を測定する。
ユーザとエミュレータ２０とのインタフェースを司る計
算機であり、この例では、ＰＣを使用する場合を示して
いる。しかし、この他の計算機であっても構わない。Ｐ
Ｃ１は、後述する論理素子２２のデータや、インサーキ
ットエミュレータ（ＩＣＥ）１２のソフトウエアデバッ
ガ等をインストールしたものを使用する。メイン電源２
は、エミュレータ２０の制御回路２１（制御回路２１に
ついては後述する）に電源を供給する。サブ電源８は、
エミュレータ２０内の論理素子２２へ電源を供給する。
サブ電源８は、メイン電源２とは分離している。図１の
例では、サブ電源８は、複数のサブ電源0 〜サブ電源n
を備えている例を示している。ＩＣＥ用電源１１は、Ｉ
ＣＥ専用の電源である。ＩＣＥ１２は、インサーキット
エミュレータとして機能する。エミュレータ２０は、エ
ミュレーション対象の回路の消費電力を測定する。
【００２７】論理設計装置は、このエミュレータ２０を
用いて、エミュレーション対象の回路の消費電力を予測
する。エミュレーション対象の回路は、試験対象となる
回路であり、ユーザが作成する。以下の説明では、エミ
ュレーション対象の回路を「ユーザ論理」ともいう。ま
た、ソフトウェアは、実行する命令から構成されるプロ
グラムのロードモジュールを指す。ソフトウェアは、マ
イクロプロセッサによって、それぞれの命令が実行され
る。ソフトウェアも、ユーザが作成する。
用いて、エミュレーション対象の回路の消費電力を予測
する。エミュレーション対象の回路は、試験対象となる
回路であり、ユーザが作成する。以下の説明では、エミ
ュレーション対象の回路を「ユーザ論理」ともいう。ま
た、ソフトウェアは、実行する命令から構成されるプロ
グラムのロードモジュールを指す。ソフトウェアは、マ
イクロプロセッサによって、それぞれの命令が実行され
る。ソフトウェアも、ユーザが作成する。
【００２８】エミュレータ２０は、論理素子２２とサブ
電源８と制御回路２１とを含む構成である。論理素子２
２は、電気的に書き換え可能であって、エミュレーショ
ン対象の回路をマッピングする。図１では、複数のＦＰ
ＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍａｂｌｅ Ｇａｔｅ
Ａｒｒａｙ）0 〜ＦＰＧＡn から構成されている例を示
している。しかし、論理素子は、一のＦＰＧＡであって
もよい。更に、ＦＰＧＡに限られることなく、電気的に
書き換え可能な論理素子であれば、その他のものであっ
ても構わない。
電源８と制御回路２１とを含む構成である。論理素子２
２は、電気的に書き換え可能であって、エミュレーショ
ン対象の回路をマッピングする。図１では、複数のＦＰ
ＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍａｂｌｅ Ｇａｔｅ
Ａｒｒａｙ）0 〜ＦＰＧＡn から構成されている例を示
している。しかし、論理素子は、一のＦＰＧＡであって
もよい。更に、ＦＰＧＡに限られることなく、電気的に
書き換え可能な論理素子であれば、その他のものであっ
ても構わない。
【００２９】この実施の形態では、ＦＰＧＡ0 ３は、マ
イクロプロセッサ（ＭＰＵ：Ｍｉｃｒｏｐｒｏｃｅｓｓ
ｏｒ Ｕｎｉｔ）をマッピングした例を示している。Ｆ
ＰＧＡ0 ３は、ＭＰＵそのものであっも構わない。ま
た、ＦＰＧＡ0 ３へマイクロプロセッサとインサーキッ
トエミュレータとをマッピングする場合もある。また、
この実施の形態では、ＦＰＧＡ1 ６ａ〜ＦＰＧＡn ６ｎ
は、エミュレーション対象の回路としてユーザ論理をマ
ッピングする例を示している。以下の説明において、Ｆ
ＰＧＡ６とした場合は、ＦＰＧＡ1 ６ａ〜ＦＰＧＡn ６
ｎを示す。
イクロプロセッサ（ＭＰＵ：Ｍｉｃｒｏｐｒｏｃｅｓｓ
ｏｒ Ｕｎｉｔ）をマッピングした例を示している。Ｆ
ＰＧＡ0 ３は、ＭＰＵそのものであっも構わない。ま
た、ＦＰＧＡ0 ３へマイクロプロセッサとインサーキッ
トエミュレータとをマッピングする場合もある。また、
この実施の形態では、ＦＰＧＡ1 ６ａ〜ＦＰＧＡn ６ｎ
は、エミュレーション対象の回路としてユーザ論理をマ
ッピングする例を示している。以下の説明において、Ｆ
ＰＧＡ６とした場合は、ＦＰＧＡ1 ６ａ〜ＦＰＧＡn ６
ｎを示す。
【００３０】電圧／電流計７は、各々のＦＰＧＡで消費
される消費電力を測定する。図１の例では、電圧／電流
計７は、上記複数の論理素子２２それぞれに対応した電
圧／電流計0 〜電圧／電流計n を備えている例を示して
いる。
される消費電力を測定する。図１の例では、電圧／電流
計７は、上記複数の論理素子２２それぞれに対応した電
圧／電流計0 〜電圧／電流計n を備えている例を示して
いる。
【００３１】制御回路２１は、エミュレータを制御する
回路である。制御回路２１は、シリアルＩ／Ｆ４、エミ
ュレータ制御部５、測定回路制御部９、サブ電源制御部
１０とを含む。シリアルＩ／Ｆ４は、パーソナルコンピ
ュータ１と論理設計装置間でデータをやり取りする。エ
ミュレータ制御部５は、エミュレータ２０に含まれる各
構成要素を制御する。
回路である。制御回路２１は、シリアルＩ／Ｆ４、エミ
ュレータ制御部５、測定回路制御部９、サブ電源制御部
１０とを含む。シリアルＩ／Ｆ４は、パーソナルコンピ
ュータ１と論理設計装置間でデータをやり取りする。エ
ミュレータ制御部５は、エミュレータ２０に含まれる各
構成要素を制御する。
【００３２】測定回路制御部９は、論理素子２２の消費
電力を測定する装置として電圧／電流計７を制御する。
図１では、測定回路制御部１０は、電圧／電流計0 〜電
圧／電流計n を制御する例を示している。
電力を測定する装置として電圧／電流計７を制御する。
図１では、測定回路制御部１０は、電圧／電流計0 〜電
圧／電流計n を制御する例を示している。
【００３３】サブ電源制御部１０は、エミュレータ制御
部５の制御のもとで、論理素子２２へ電力を供給する。
図１では、サブ電源制御部１０は、サブ電源0 〜サブ電
源n を制御する例を示している。サブ電源８は、制御回
路２１の制御に基づいて、各論理素子２２へ電力を供給
する。
部５の制御のもとで、論理素子２２へ電力を供給する。
図１では、サブ電源制御部１０は、サブ電源0 〜サブ電
源n を制御する例を示している。サブ電源８は、制御回
路２１の制御に基づいて、各論理素子２２へ電力を供給
する。
【００３４】次に、電力の供給経路について説明する。
メイン電源２は、エミュレータ２０に電力を供給する。
ＩＣＥ用電源１１は、ＩＣＥ１２に電力を供給する。サ
ブ電源８は、論理素子２２へ電力を供給する。具体的に
は、サブ電源0 〜サブ電源n は、ユーザ論理が実装され
るＦＰＧＡ0 ３、ＦＰＧＡ６に電力を供給する。電圧／
電流計７は、ＦＰＧＡ0 ３、ＦＰＧＡ６で消費される電
力を測定する。このような構成にすることにより、エミ
ュレータ２０で消費される電力とは別に、ユーザ論理で
消費される電力を各々測定することができるようにな
る。
メイン電源２は、エミュレータ２０に電力を供給する。
ＩＣＥ用電源１１は、ＩＣＥ１２に電力を供給する。サ
ブ電源８は、論理素子２２へ電力を供給する。具体的に
は、サブ電源0 〜サブ電源n は、ユーザ論理が実装され
るＦＰＧＡ0 ３、ＦＰＧＡ６に電力を供給する。電圧／
電流計７は、ＦＰＧＡ0 ３、ＦＰＧＡ６で消費される電
力を測定する。このような構成にすることにより、エミ
ュレータ２０で消費される電力とは別に、ユーザ論理で
消費される電力を各々測定することができるようにな
る。
【００３５】ユーザが作成したユーザ論理は、一のＦＰ
ＡＧにマッピングすることも可能である。この場合は、
一のＦＰＧＡの消費電力を測定すればよいことになる。
また、ユーザ論理を複数の回路に分割し、分割された複
数の回路を複数のＦＰＧＡ６のいずれかにマッピングす
ることもできる。この場合は、各々のＦＰＧＡ1 〜ＦＰ
ＧＡn で消費される電力を測定することができるので、
ユーザが分割された複数の回路で消費される電力も細か
く測定することができる。
ＡＧにマッピングすることも可能である。この場合は、
一のＦＰＧＡの消費電力を測定すればよいことになる。
また、ユーザ論理を複数の回路に分割し、分割された複
数の回路を複数のＦＰＧＡ６のいずれかにマッピングす
ることもできる。この場合は、各々のＦＰＧＡ1 〜ＦＰ
ＧＡn で消費される電力を測定することができるので、
ユーザが分割された複数の回路で消費される電力も細か
く測定することができる。
【００３６】次に、ソフトウェアを用いて、ユーザが作
成したユーザ論理を消費電力を測定する場合について説
明する。ソフトウェアは、マイクロプロセッサによっ
て、ソフトウェアを構成する命令を実行する。図１の例
では、ＦＰＧＡ0 へマイクロプロセッサを実装（マッピ
ング）している。
成したユーザ論理を消費電力を測定する場合について説
明する。ソフトウェアは、マイクロプロセッサによっ
て、ソフトウェアを構成する命令を実行する。図１の例
では、ＦＰＧＡ0 へマイクロプロセッサを実装（マッピ
ング）している。
【００３７】次に、ソフトウェアは、パーソナル・コン
ピュータ１によって制御されるＩＣＥ１２を介して、Ｆ
ＰＧＡ0 に内蔵するＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅ
ｍｏｒｙ）へマッピングする。このようにして、ソフト
ウェアの実行を可能にする。
ピュータ１によって制御されるＩＣＥ１２を介して、Ｆ
ＰＧＡ0 に内蔵するＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅ
ｍｏｒｙ）へマッピングする。このようにして、ソフト
ウェアの実行を可能にする。
【００３８】エミュレータ２０では、エミュレータ制御
部５の制御に基づいて、ユーザ論理の実行（命令の実
行）に合わせて、各々のＦＰＧＡ0 〜ＦＰＧＡn で消費
される電力を収集する。電圧／電流計７で測定された消
費電力は、測定回路制御部９によって制御され、収集さ
れる。収集された消費電力は、シリアルＩ／Ｆ４経由で
パーソナル・コンピュータ１に送信する。この機能によ
り、ソフトウエアが実行された命令単位にユーザが作成
した論理で消費される消費電力を知ることができる。
部５の制御に基づいて、ユーザ論理の実行（命令の実
行）に合わせて、各々のＦＰＧＡ0 〜ＦＰＧＡn で消費
される電力を収集する。電圧／電流計７で測定された消
費電力は、測定回路制御部９によって制御され、収集さ
れる。収集された消費電力は、シリアルＩ／Ｆ４経由で
パーソナル・コンピュータ１に送信する。この機能によ
り、ソフトウエアが実行された命令単位にユーザが作成
した論理で消費される消費電力を知ることができる。
【００３９】また、マイクロプロセッサに加え、インサ
ーキットエミュレータをＦＰＧＡ0へマッピングしてイ
ンサーキットエミュレータの機能を利用して、消費電力
を測定することもできる。また、この場合は、ソフトウ
ェアを、エミュレータ２０内のインサーキットエミュレ
ータ用に備えられたメモリ内にマッピングすることも可
能である。このようにして、ユーザ論理としてマイクロ
プロセッサのエミュレーション機能、トレース機能、ブ
レーク機能などの各種デバッグ機能を付加したインサー
キットエミュレータの機能をＦＰＧＡに実装することに
より、パーソナルコンピュータから、インサーキットエ
ミュレータの機能を利用することができる。つまり、マ
イクロプロセッサ及びインサーキットエミュレータの機
能を論理素子２２へマッピングすることにより、ユーザ
論理に使用されているマイクロプロセッサが変更された
場合に、インサーキットエミュレータの機能を実現する
論理も変更することが容易にできる。従って、システム
に柔軟性を持たせることができるようになる。
ーキットエミュレータをＦＰＧＡ0へマッピングしてイ
ンサーキットエミュレータの機能を利用して、消費電力
を測定することもできる。また、この場合は、ソフトウ
ェアを、エミュレータ２０内のインサーキットエミュレ
ータ用に備えられたメモリ内にマッピングすることも可
能である。このようにして、ユーザ論理としてマイクロ
プロセッサのエミュレーション機能、トレース機能、ブ
レーク機能などの各種デバッグ機能を付加したインサー
キットエミュレータの機能をＦＰＧＡに実装することに
より、パーソナルコンピュータから、インサーキットエ
ミュレータの機能を利用することができる。つまり、マ
イクロプロセッサ及びインサーキットエミュレータの機
能を論理素子２２へマッピングすることにより、ユーザ
論理に使用されているマイクロプロセッサが変更された
場合に、インサーキットエミュレータの機能を実現する
論理も変更することが容易にできる。従って、システム
に柔軟性を持たせることができるようになる。
【００４０】このように、この発明に係る論理設計装置
は、電気的に書き換え可能な論理素子（ＦＰＧＡ等）を
用いて構成されるエミュレータ装置において、エミュレ
ータを制御する回路とエミュレーション対象の回路に対
して、各々のブロックに電力を供給することができる手
段と各々のブロックで消費される電力（電圧と電流）を
測定することができる装置を備えることを特徴とする。
は、電気的に書き換え可能な論理素子（ＦＰＧＡ等）を
用いて構成されるエミュレータ装置において、エミュレ
ータを制御する回路とエミュレーション対象の回路に対
して、各々のブロックに電力を供給することができる手
段と各々のブロックで消費される電力（電圧と電流）を
測定することができる装置を備えることを特徴とする。
【００４１】更に、この発明に係る論理設計装置は、エ
ミュレーション対象の回路を複数の回路に分割し、それ
ぞれの回路をエミュレータ上の電気的に書き換え可能な
複数の論理素子（ＦＰＧＡ等）のいずれかにマッピング
する。マッピングしたＦＰＧＡ毎に、電力を供給するこ
とができる手段と個々のＦＰＧＡで消費された電力（電
圧と電流）を測定することができる装置を備えることを
特徴とする。
ミュレーション対象の回路を複数の回路に分割し、それ
ぞれの回路をエミュレータ上の電気的に書き換え可能な
複数の論理素子（ＦＰＧＡ等）のいずれかにマッピング
する。マッピングしたＦＰＧＡ毎に、電力を供給するこ
とができる手段と個々のＦＰＧＡで消費された電力（電
圧と電流）を測定することができる装置を備えることを
特徴とする。
【００４２】実施の形態２．図２は、この実施の形態の
論理設計装置の一例を表わしている。図２の論理設計装
置は、図１の論理設計装置に、消費電力集計部３１、換
算表記憶部３２、及び、表示部３３とを追加した構成で
ある。消費電力集計部３１は、複数の電圧／電流計７で
測定された消費電力を収集し、収集した消費電力を所定
の規則に基づいて計算する。表示部３３は、上記複数の
電圧／電流計７によって測定された消費電力を表示す
る。
論理設計装置の一例を表わしている。図２の論理設計装
置は、図１の論理設計装置に、消費電力集計部３１、換
算表記憶部３２、及び、表示部３３とを追加した構成で
ある。消費電力集計部３１は、複数の電圧／電流計７で
測定された消費電力を収集し、収集した消費電力を所定
の規則に基づいて計算する。表示部３３は、上記複数の
電圧／電流計７によって測定された消費電力を表示す
る。
【００４３】換算表記憶部３２は、論理設計装置で予測
される消費電力をエミュレーション対象の回路を実装す
るデバイスの消費電力へ換算するための消費電力換算表
を記憶する。消費電力換算表は、予め論理設計装置で測
定された消費電力を、実際の半導体集積回路などのター
ゲットデバイスの消費電力に換算する為の消費電力換算
表を事前に理論値、ならびに、評価回路等を用いた実測
値から作成しておく。また、図２では、ＰＣ１に上記追
加する構成要素を備えている例を示しているが、これに
限られるわけではない。
される消費電力をエミュレーション対象の回路を実装す
るデバイスの消費電力へ換算するための消費電力換算表
を記憶する。消費電力換算表は、予め論理設計装置で測
定された消費電力を、実際の半導体集積回路などのター
ゲットデバイスの消費電力に換算する為の消費電力換算
表を事前に理論値、ならびに、評価回路等を用いた実測
値から作成しておく。また、図２では、ＰＣ１に上記追
加する構成要素を備えている例を示しているが、これに
限られるわけではない。
【００４４】また、消費電力集計部３１が計算する場合
の所定の規則として、以下のような場合が一例としてあ
げられる。 （１）命令毎に消費電力を計算する、複数の命令のから
なる処理単位毎に消費電力を計算する。 （２）命令が実行される時に使用するメモリ領域毎に消
費電力を集計する。 （３）実行される命令毎に消費電力を集計し、実行され
る命令毎の消費電力に関して、最小消費電力、最大消費
電力、平均消費電力とを求める。 （４）消費電力換算表と、上記複数の電圧／電流計で測
定された消費電力とに基づいて、測定された消費電力か
らデバイス（最終製品のＬＳＩ等のターゲットデバイ
ス）の消費電力を換算して求め、デバイスの消費電力を
予測する。 （５）消費電力換算表と実システムの動作周波数とエミ
ュレータ動作周波数の差分情報や実システムの電圧値と
エミュレータの電圧値の差分情報から半導体集積回路な
どのターゲットデバイスの消費電力を予測する。 （６）エミュレーション対象回路が複数の回路に分割さ
れ、複数の回路それぞれが論理素子にマッピングされる
際に、Ｉ／Ｏバッファで余計に消費される電力を差し引
き、デバイスの消費電力を予測する。
の所定の規則として、以下のような場合が一例としてあ
げられる。 （１）命令毎に消費電力を計算する、複数の命令のから
なる処理単位毎に消費電力を計算する。 （２）命令が実行される時に使用するメモリ領域毎に消
費電力を集計する。 （３）実行される命令毎に消費電力を集計し、実行され
る命令毎の消費電力に関して、最小消費電力、最大消費
電力、平均消費電力とを求める。 （４）消費電力換算表と、上記複数の電圧／電流計で測
定された消費電力とに基づいて、測定された消費電力か
らデバイス（最終製品のＬＳＩ等のターゲットデバイ
ス）の消費電力を換算して求め、デバイスの消費電力を
予測する。 （５）消費電力換算表と実システムの動作周波数とエミ
ュレータ動作周波数の差分情報や実システムの電圧値と
エミュレータの電圧値の差分情報から半導体集積回路な
どのターゲットデバイスの消費電力を予測する。 （６）エミュレーション対象回路が複数の回路に分割さ
れ、複数の回路それぞれが論理素子にマッピングされる
際に、Ｉ／Ｏバッファで余計に消費される電力を差し引
き、デバイスの消費電力を予測する。
【００４５】図３は、この実施の形態の処理の流れの一
例を表わした図である。まず、ユーザは、エミュレータ
のメイン電源をＯＮにする（Ｓ２０）。次に、ユーザ論
理をＦＰＧＡに実装できるように、複数の論理回路に分
割する。分割する論理回路は、極力意味のある論理回路
のブロックにするようにする。エミュレータ２０上に複
数備えられたＦＰＧＡの中で、ユーザが作成したユーザ
論理を実装するＦＰＧＡを選択する（Ｓ２１）。選択し
たＦＰＧＡに電源が供給されるようにサブ電源をＯＮに
し、インサーキットエミュレータ（ＩＣＥ）用電源もＯ
Ｎにする（Ｓ２２）。
例を表わした図である。まず、ユーザは、エミュレータ
のメイン電源をＯＮにする（Ｓ２０）。次に、ユーザ論
理をＦＰＧＡに実装できるように、複数の論理回路に分
割する。分割する論理回路は、極力意味のある論理回路
のブロックにするようにする。エミュレータ２０上に複
数備えられたＦＰＧＡの中で、ユーザが作成したユーザ
論理を実装するＦＰＧＡを選択する（Ｓ２１）。選択し
たＦＰＧＡに電源が供給されるようにサブ電源をＯＮに
し、インサーキットエミュレータ（ＩＣＥ）用電源もＯ
Ｎにする（Ｓ２２）。
【００４６】ユーザが作成した論理をＦＰＧＡにダウン
ロードする（Ｓ２３）。次に、インサーキットエミュレ
ータとマイクロプロセッサとの機能を実現する論理をＦ
ＰＧＡにダウンロードする（Ｓ２４）。この実施の形態
では、ＦＰＧＡ0 にダウンロードしている。次に、ユー
ザ論理上で実行するソフトウエアをマイクロプロセッサ
内のＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、ま
たは、ＩＣＥを使用している場合には、エミュレーショ
ン用に用意されたメモリへダウンロードする（Ｓ２
５）。
ロードする（Ｓ２３）。次に、インサーキットエミュレ
ータとマイクロプロセッサとの機能を実現する論理をＦ
ＰＧＡにダウンロードする（Ｓ２４）。この実施の形態
では、ＦＰＧＡ0 にダウンロードしている。次に、ユー
ザ論理上で実行するソフトウエアをマイクロプロセッサ
内のＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、ま
たは、ＩＣＥを使用している場合には、エミュレーショ
ン用に用意されたメモリへダウンロードする（Ｓ２
５）。
【００４７】ＦＰＧＡの電圧と電流の測定を開始し（Ｓ
２６）、ユーザ論理を実行するソフトウエアを実行する
（Ｓ２７）。ソフトウエア実行中、電圧／電流計７は、
命令が実行される度に、消費電力を測定し、測定結果を
パーソナル・コンピュータ１の消費電力集計部３１に転
送する。ソフトウエアの実行終了後、消費電力集計部３
１は、実行された命令と命令実行中に消費された電力か
ら、最大消費電力、最小消費電力、平均消費電力を求め
る。更に、事前に、最終製品とエミュレータに実装した
ＦＰＧＡで消費される消費電力を理論値および評価回路
で測定した結果から作成した消費電力換算表に基づい
て、最終製品で消費される消費電力を計算する統計処理
を行う（Ｓ２８）。
２６）、ユーザ論理を実行するソフトウエアを実行する
（Ｓ２７）。ソフトウエア実行中、電圧／電流計７は、
命令が実行される度に、消費電力を測定し、測定結果を
パーソナル・コンピュータ１の消費電力集計部３１に転
送する。ソフトウエアの実行終了後、消費電力集計部３
１は、実行された命令と命令実行中に消費された電力か
ら、最大消費電力、最小消費電力、平均消費電力を求め
る。更に、事前に、最終製品とエミュレータに実装した
ＦＰＧＡで消費される消費電力を理論値および評価回路
で測定した結果から作成した消費電力換算表に基づい
て、最終製品で消費される消費電力を計算する統計処理
を行う（Ｓ２８）。
【００４８】表示部３３は、インサーキットエミュレー
タのソースコードデバッガーの画面上に、統計処理の結
果と、命令単位で消費される電力値、或いは、高級言語
の場合には、１ライン分のソースコードを実行するのに
要した消費電力（電圧や電流）と実行した命令がアクセ
スしたメモリ領域毎に、消費電力の最大値、最小値、平
均値を表示する（Ｓ２９）。このようにして、実行され
る命令に対応して、ＦＰＧＡにマッピングした論理で消
費される電力の傾向が設計上流段階で分かる。
タのソースコードデバッガーの画面上に、統計処理の結
果と、命令単位で消費される電力値、或いは、高級言語
の場合には、１ライン分のソースコードを実行するのに
要した消費電力（電圧や電流）と実行した命令がアクセ
スしたメモリ領域毎に、消費電力の最大値、最小値、平
均値を表示する（Ｓ２９）。このようにして、実行され
る命令に対応して、ＦＰＧＡにマッピングした論理で消
費される電力の傾向が設計上流段階で分かる。
【００４９】実施の形態３．上記実施の形態では、マイ
クロプロセッサ、または、マイクロプロセッサとインサ
ーキットエミュレータとを論理素子２２へマッピングす
る例を示した。しかし、ユーザ論理をソフトウェアを利
用しないで、消費電力を測定する場合は、論理素子２２
へユーザ論理をマッピングすれば充分であり、マイクロ
プロセッサとインサーキットエミュレータを論理素子２
２へマッピングしていなくてもよい。
クロプロセッサ、または、マイクロプロセッサとインサ
ーキットエミュレータとを論理素子２２へマッピングす
る例を示した。しかし、ユーザ論理をソフトウェアを利
用しないで、消費電力を測定する場合は、論理素子２２
へユーザ論理をマッピングすれば充分であり、マイクロ
プロセッサとインサーキットエミュレータを論理素子２
２へマッピングしていなくてもよい。
【００５０】
【発明の効果】以上、説明したように、本発明に係る論
理設計装置及び論理設計方法によれば従来、設計上流段
階で見積もりが困難であった大規模回路、特に、マイク
ロプロセッサを含む回路に対して、エミュレータとイン
サーキットエミュレータを組み合わせた論理設計装置と
エミュレータ上に実装されるＦＰＧＡと最終製品のター
ゲットデバイス（例えば、ＬＳＩ）との消費電力換算に
よって、消費電力を予測することができる。
理設計装置及び論理設計方法によれば従来、設計上流段
階で見積もりが困難であった大規模回路、特に、マイク
ロプロセッサを含む回路に対して、エミュレータとイン
サーキットエミュレータを組み合わせた論理設計装置と
エミュレータ上に実装されるＦＰＧＡと最終製品のター
ゲットデバイス（例えば、ＬＳＩ）との消費電力換算に
よって、消費電力を予測することができる。
【００５１】また、この発明によれば、実行される命令
毎に消費電力を測定することができる。
毎に消費電力を測定することができる。
【図１】 本発明の実施の形態１を説明するための論理
設計装置の一例を示す図である。
設計装置の一例を示す図である。
【図２】 本発明の実施の形態２を説明するための論理
設計装置の一例を示す図である。
設計装置の一例を示す図である。
【図３】 本発明の実施の形態２を説明するためのフロ
ーチャート図である。
ーチャート図である。
【図４】 従来技術の消費電力計算方式の一例を表す図
である。
である。
【図５】 従来技術の電子回路の消費電力計算方法およ
び装置の一例を表す図である。
び装置の一例を表す図である。
【図６】 従来技術の電流値測定機能付きエミュレータ
の一例を表す図である。
の一例を表す図である。
１ パーソナル・コンピュータ（ＰＣ）、２ メイン電
源、３ ＦＰＧＡ0 、４ シリアルＩ／Ｆ、５ エミュ
レータ制御部、６ ＦＰＧＡ1 〜ＦＰＧＡn 、７ 電圧
／電流計、８ サブ電源、９ 測定回路制御部、１０
サブ電源制御部、１１ ＩＣＥ用電源、１２ ＩＣＥ
（インサーキットエミュレータ）、２０エミュレータ、
２１ 制御回路、２２ 論理素子、３１ 消費電力集計
部、３２換算表記憶部、３３ 表示部、１００ 消費電
力計算部、１０１ 変化信号の配線容量抽出部、１０２
イベントの識別部、１０３ 変化信号の識別部、１０
４ 変化部品の識別部、１０５ 部品種別消費エネルギ
ー収集部、１０６ 出力値変化による消費エネルギーの
計算部、１０７ 入力値変化による消費エネルギーの計
算部、１０８ 部品内共通動作部の消費エネルギー計算
部、１０９ 変化部品消費エネルギー集計部、１１０
消費電力集計部、１１１ 配線容量、１１２ シミュレ
ーション結果、１１３ 論理回路、１２０ 消費電力処
理装置、１２１ 消費電力計算部、１２２ 負荷容量計
算部、１２３ メモリ装置、１２４設計データベース
（設計ＤＢ）、１３０ マスタ・マイクロコンピュー
タ、１３１ スレーブ・マイクロコンピュータ、１３２
マルチプレクサ、１３３ ブレーク制御部（比較手
段、保持手段）、１３４ トレースメモリ部（記憶手
段）、１３５ 変換回路、１３６ 測定回路、１３７
ユーザシステム、１３８ マスタ・バス、１３９ スレ
ーブ・バス、１４０ エミュレータ、１４１ 入力端
子。
源、３ ＦＰＧＡ0 、４ シリアルＩ／Ｆ、５ エミュ
レータ制御部、６ ＦＰＧＡ1 〜ＦＰＧＡn 、７ 電圧
／電流計、８ サブ電源、９ 測定回路制御部、１０
サブ電源制御部、１１ ＩＣＥ用電源、１２ ＩＣＥ
（インサーキットエミュレータ）、２０エミュレータ、
２１ 制御回路、２２ 論理素子、３１ 消費電力集計
部、３２換算表記憶部、３３ 表示部、１００ 消費電
力計算部、１０１ 変化信号の配線容量抽出部、１０２
イベントの識別部、１０３ 変化信号の識別部、１０
４ 変化部品の識別部、１０５ 部品種別消費エネルギ
ー収集部、１０６ 出力値変化による消費エネルギーの
計算部、１０７ 入力値変化による消費エネルギーの計
算部、１０８ 部品内共通動作部の消費エネルギー計算
部、１０９ 変化部品消費エネルギー集計部、１１０
消費電力集計部、１１１ 配線容量、１１２ シミュレ
ーション結果、１１３ 論理回路、１２０ 消費電力処
理装置、１２１ 消費電力計算部、１２２ 負荷容量計
算部、１２３ メモリ装置、１２４設計データベース
（設計ＤＢ）、１３０ マスタ・マイクロコンピュー
タ、１３１ スレーブ・マイクロコンピュータ、１３２
マルチプレクサ、１３３ ブレーク制御部（比較手
段、保持手段）、１３４ トレースメモリ部（記憶手
段）、１３５ 変換回路、１３６ 測定回路、１３７
ユーザシステム、１３８ マスタ・バス、１３９ スレ
ーブ・バス、１４０ エミュレータ、１４１ 入力端
子。
Claims (13)
- 【請求項１】 エミュレータを備え、エミュレータを用
いてエミュレーション対象の回路の消費電力を測定する
論理設計装置において、 エミュレータに電力を供給するメイン電源と、 上記メイン電源とは分離したサブ電源とを備え、 上記エミュレータは、 電気的に書き換え可能であって、エミュレーション対象
の回路をマッピングする論理素子と、 上記サブ電源によって上記論理素子へ供給する電力を制
御する制御回路と、 上記サブ電源によって上記論理素子へ供給された電力の
うち、上記論理素子において消費される電力を消費電力
として測定する電圧／電流計とを備えたことを特徴とす
る論理設計装置。 - 【請求項２】 上記論理素子は、複数の論理素子を備
え、 上記サブ電源は、上記複数の論理素子それぞれに対応す
る複数のサブ電源を備え、 上記電圧／電流計は、上記複数の論理素子それぞれに対
応する複数の電圧／電流計を備えたことを特徴とする請
求項１記載の論理設計装置。 - 【請求項３】 上記エミュレーション対象の回路は、複
数の回路に分割され、分割された複数の回路それぞれが
上記複数の論理素子のいずれかへマッピングされ、 上記複数の電圧／電流計は、上記複数の回路がマッピン
グされた上記複数の論理素子毎に消費電力を測定するこ
とを特徴とする請求項２記載の論理設計装置。 - 【請求項４】 上記論理設計装置は、さらに、複数の命
令を実行するマイクロプロセッサと、 上記マイクロプロセッサによって実行される複数の命令
から構成されるソフトウェアをエミュレータへ提供する
インサーキットエミュレータとを備え、 上記制御回路は、上記ソフトウェアを構成する複数の命
令それぞれの実行と同期をとり、一の命令の実行毎に消
費電力を測定することを制御する測定回路制御部を備
え、 上記複数の電圧／電流計は、上記測定回路制御部からの
制御に基づいて、一の命令の実行毎に消費電力を測定す
ることを特徴とする請求項２または３記載の論理設計装
置。 - 【請求項５】 上記論理設計装置は、さらに、上記測定
回路制御部からの制御に基づいて、上記複数の電圧／電
流計で測定された消費電力を収集し、収集した消費電力
を所定の規則に基づいて計算する消費電力集計部を備え
たことを特徴とする請求項４記載の論理設計装置。 - 【請求項６】 上記消費電力集計部は、上記複数の命令
のからなる処理単位毎に消費電力を計算することを特徴
とする請求項４記載の論理設計装置。 - 【請求項７】 上記消費電力集計部は、命令が実行され
る時に使用するメモリ領域毎に消費電力を集計すること
を特徴とする請求項５記載の論理設計装置。 - 【請求項８】 上記消費電力集計部は、実行される命令
毎に消費電力を集計し、実行される命令毎の消費電力に
関して、最小消費電力、最大消費電力、平均消費電力と
を求めることを特徴とする請求項５記載の論理設計装
置。 - 【請求項９】 上記論理設計装置は、さらに、論理設計
装置で予測される消費電力をエミュレーション対象の回
路を実装するデバイスの消費電力へ換算するための消費
電力換算表を記憶する換算表記憶部を備え、 上記消費電力集計部は、上記換算表記憶部に記憶された
消費電力換算表と、上記複数の電圧／電流計で測定され
た消費電力とに基づいて、測定された消費電力からデバ
イスの消費電力を換算して求め、デバイスの消費電力を
予測することを特徴とする請求項５から８いずれかに記
載の論理設計装置。 - 【請求項１０】 上記消費電力集計部は、上記エミュレ
ーション対象の回路が複数の回路に分割され、分割され
た複数の回路それぞれが上記複数の論理素子のいずれか
へマッピングされることによって増加する消費電力を予
測された消費電力から差し引くことを特徴とする請求項
９記載の論理設計装置。 - 【請求項１１】 上記論理設計装置は、さらに、上記複
数の電圧／電流計によって測定された消費電力を表示す
る表示部を備えたことを特徴とする請求項２から４いず
れかに記載の論理設計装置。 - 【請求項１２】 上記論理素子は、フィールド・プログ
ラマブル・ゲート・アレイ（ＦＰＧＡ）であることを特
徴とする請求項１記載の論理設計装置。 - 【請求項１３】 エミュレータと、電気的に書き換え可
能な論理素子とを備え、エミュレーション対象の回路の
消費電力を測定する消費電力測定方法において、 エミュレータを制御する制御工程と、 上記制御工程に電力を供給するメイン電力供給工程と、 エミュレーション対象の回路を上記論理素子へマッピン
グするマッピング工程と、 上記メイン電力供給工程とは分離され、上記論理素子に
電力を供給するサブ電力供給工程と、 上記サブ電力供給工程によって上記論理素子へ供給され
た電力のうち、上記論理素子において消費される電力を
消費電力として測定する測定工程とを備えたことを特徴
とする消費電力測定方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000028978A JP4275282B2 (ja) | 2000-02-07 | 2000-02-07 | 論理設計装置及び消費電力測定方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000028978A JP4275282B2 (ja) | 2000-02-07 | 2000-02-07 | 論理設計装置及び消費電力測定方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001222561A true JP2001222561A (ja) | 2001-08-17 |
| JP4275282B2 JP4275282B2 (ja) | 2009-06-10 |
Family
ID=18554308
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000028978A Expired - Fee Related JP4275282B2 (ja) | 2000-02-07 | 2000-02-07 | 論理設計装置及び消費電力測定方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4275282B2 (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005062106A (ja) * | 2003-08-19 | 2005-03-10 | Toshiba Corp | トレースデータ処理装置、トレースデータ処理方法およびトレースデータ処理プログラム |
| JP2005536789A (ja) * | 2002-08-01 | 2005-12-02 | テラディン インコーポレイティッド | 様々なシリアルバスタイプをシミュレーションし、エミュレーションし、試験するための普遍的なアプローチ |
| JP2007213556A (ja) * | 2006-01-11 | 2007-08-23 | Matsushita Electric Ind Co Ltd | 回路解析装置 |
| JP2007293542A (ja) * | 2006-04-24 | 2007-11-08 | Fujitsu Ltd | Ｆｐｇａの消費電流関係式導出方法およびプログラム、ｆｐｇａの消費電流関係式導出システムおよびｆｐｇａの見積りツール精度評価プログラム |
| US7301361B2 (en) | 2005-10-11 | 2007-11-27 | Mitsubishi Denki Kabushiki Kaisha | Logic circuit for board power-supply evaluation and board power-supply evaluating method |
| KR100988024B1 (ko) | 2008-09-05 | 2010-10-18 | 프롬써어티 주식회사 | 자동 주소 설정 기능을 구비한 메모리 테스트 시스템 |
| JP2011253413A (ja) * | 2010-06-03 | 2011-12-15 | Fujitsu Semiconductor Ltd | 半導体集積回路、半導体集積回路の動作方法およびデバッグシステム |
| JP2018060382A (ja) * | 2016-10-06 | 2018-04-12 | 日本電気株式会社 | 測定制御装置、電子機器、ホスト装置、情報処理システム、方法およびプログラム |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2811407A4 (en) | 2012-01-31 | 2015-09-30 | Nec Corp | INFORMATION PROCESSING DEVICE AND ELECTRICITY CALCULATION METHOD FOR THE INFORMATION PROCESSING DEVICE |
| KR101871460B1 (ko) * | 2016-07-15 | 2018-06-27 | 김은주 | 브레드보드 에뮬레이션 서비스 제공 방법 및 시스템 |
-
2000
- 2000-02-07 JP JP2000028978A patent/JP4275282B2/ja not_active Expired - Fee Related
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005536789A (ja) * | 2002-08-01 | 2005-12-02 | テラディン インコーポレイティッド | 様々なシリアルバスタイプをシミュレーションし、エミュレーションし、試験するための普遍的なアプローチ |
| JP2005062106A (ja) * | 2003-08-19 | 2005-03-10 | Toshiba Corp | トレースデータ処理装置、トレースデータ処理方法およびトレースデータ処理プログラム |
| US7301361B2 (en) | 2005-10-11 | 2007-11-27 | Mitsubishi Denki Kabushiki Kaisha | Logic circuit for board power-supply evaluation and board power-supply evaluating method |
| JP2007213556A (ja) * | 2006-01-11 | 2007-08-23 | Matsushita Electric Ind Co Ltd | 回路解析装置 |
| JP2007293542A (ja) * | 2006-04-24 | 2007-11-08 | Fujitsu Ltd | Ｆｐｇａの消費電流関係式導出方法およびプログラム、ｆｐｇａの消費電流関係式導出システムおよびｆｐｇａの見積りツール精度評価プログラム |
| KR100988024B1 (ko) | 2008-09-05 | 2010-10-18 | 프롬써어티 주식회사 | 자동 주소 설정 기능을 구비한 메모리 테스트 시스템 |
| JP2011253413A (ja) * | 2010-06-03 | 2011-12-15 | Fujitsu Semiconductor Ltd | 半導体集積回路、半導体集積回路の動作方法およびデバッグシステム |
| US8595562B2 (en) | 2010-06-03 | 2013-11-26 | Spansion Llc | Semiconductor integrated circuit, operating method of semiconductor integrated circuit, and debug system |
| US9255961B2 (en) | 2010-06-03 | 2016-02-09 | Cypress Semiconductor Corporation | Semiconductor integrated circuit, operating method of semiconductor integrated circuit, and debug system |
| JP2018060382A (ja) * | 2016-10-06 | 2018-04-12 | 日本電気株式会社 | 測定制御装置、電子機器、ホスト装置、情報処理システム、方法およびプログラム |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4275282B2 (ja) | 2009-06-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3942765B2 (ja) | 半導体デバイスシミュレート装置及びそれを用いた半導体試験用プログラムデバッグ装置 | |
| Givargis et al. | Instruction-based system-level power evaluation of system-on-a-chip peripheral cores | |
| Bouhadiba et al. | System-level modeling of energy in TLM for early validation of power and thermal management | |
| JP2002535684A (ja) | 集積回路のリアルバージョンテストとシミュレートバージョンテストを行うシステム | |
| JP4275282B2 (ja) | 論理設計装置及び消費電力測定方法 | |
| US7506291B2 (en) | Test emulator, emulation program and method for manufacturing semiconductor device | |
| US6094527A (en) | Method and apparatus for estimating IC power consumption | |
| US20080270099A1 (en) | Clock control module simulator and method thereof | |
| CN101395484A (zh) | 转换数目的高效计算及连续扫描测试中的功率耗散的估计 | |
| US9255961B2 (en) | Semiconductor integrated circuit, operating method of semiconductor integrated circuit, and debug system | |
| Konstantakos et al. | Measurement of power consumption in digital systems | |
| Hung et al. | KAPow: A system identification approach to online per-module power estimation in FPGA designs | |
| Lee et al. | Cycle-accurate energy measurement and characterization of FPGAs | |
| JP2006190149A (ja) | 半導体集積回路の低消費電力設計方法 | |
| Shannon et al. | Maximizing system performance: Using reconfigurability to monitor system communications | |
| CN101470149A (zh) | 抖动量估计方法、噪声量与抖动量之间的相关度计算方法 | |
| Mavroidis et al. | Accelerating emulation and providing full chip observability and controllability | |
| US5801972A (en) | Individual test program producing system | |
| Pan et al. | Modeling power consumption at system-level for design of power integrity-aware AMS-circuits | |
| Arshak et al. | Power testing of an FPGA based system using modelsim code coverage capability | |
| Abdel-Haleem et al. | TLM virtual platform for fast and accurate power estimation | |
| TW200510738A (en) | Universal test platform and test method for latch-up | |
| Pieralisi et al. | Power analysis methodology and library in SystemC | |
| JP2004007921A (ja) | ディジタル形保護継電装置の点検試験器 | |
| Ghasemi et al. | Degradation Monitoring Through Software-controlled On-chip Sensors for RISC-V |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20040517 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20041018 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061011 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081202 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090116 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090303 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090304 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120313 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120313 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130313 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130313 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140313 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |