CN101395484A - 转换数目的高效计算及连续扫描测试中的功率耗散的估计 - Google Patents

转换数目的高效计算及连续扫描测试中的功率耗散的估计 Download PDF

Info

Publication number
CN101395484A
CN101395484A CNA200780007341XA CN200780007341A CN101395484A CN 101395484 A CN101395484 A CN 101395484A CN A200780007341X A CNA200780007341X A CN A200780007341XA CN 200780007341 A CN200780007341 A CN 200780007341A CN 101395484 A CN101395484 A CN 101395484A
Authority
CN
China
Prior art keywords
scanning
input
scan
input vector
counting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA200780007341XA
Other languages
English (en)
Inventor
森蒂尔·阿拉苏·蒂鲁那乌卡拉苏
德瓦纳坦·瓦拉达拉简
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of CN101395484A publication Critical patent/CN101395484A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/3185Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318575Power distribution; Power saving

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

仅通过检验输入向量的位及所期望的评估结果来确定扫描链(用于连续扫描测试)的各种扫描元件处的转换(410-470)。在实施例中,假设存在输入向量的N个位(其中首先扫描输入第N位且最后扫描输入第一位)及扫描链的N个元件(其中第一扫描元件首先接收每一位),第N扫描元件处的转换数目等于第N位与在扫描输入操作之前存储于所述第一扫描元件中的位的“异或”运算。第P扫描元件处的转换数目于是等于(第(P+1)位与(第P位)的“异或”运算)与第(P+1)元件处的转换数目的和。还可以类似地确定因扫描输出操作所致的转换。可将所计算的转换数目用于确定连续扫描测试期间的功率耗散。

Description

转换数目的高效计算及连续扫描测试中的功率耗散的估计
技术领域
本发明通常涉及集成电路的测试,且更具体来说,涉及一种用于计算转换数目及估计连续扫描测试中将耗散的功率量的方法及设备。
背景技术
连续扫描测试通常用于测试集成电路。根据典型的连续扫描技术,在功能模式中,根据所需设计来连接集成电路中的元件并使其提供集成电路的主要设计所针对的所需功效。
在测试模式中,集成电路经设计以连接各种存储器元件(含在集成电路中),例如,称为“扫描链”的呈序列形式的触发器(即,将一个元件的输出作为输入连接到下一元件)。所述扫描链中的第一元件通常经设计以接收输入位且所述扫描链中的最后元件经设计以扫描输出评估结果,如以下所述。
在典型的扫描测试方案中,经由第一元件将一数目的0及1(输入向量)的呈特定模式的位连续(每一时钟循环一个位)加载到(扫描输入)扫描链中。含在输入向量中的位的数目通常等于对应扫描链中的存储器元件的数目。
一旦用输入向量加载了扫描链,便基于扫描输入的位评估集成电路中的元件(通常为组合逻辑)。触发器经设计以锁存评估结果,且经由扫描链中的最后元件连续扫描输出(每一时钟循环一个位)锁存在扫描链中的位。将所接收的扫描输出与对应于输入向量的所期望扫描输出相比较,以确定集成电路内的各种故障。
发明内容
许多此类扫描链广泛地用于测试集成电路。为对应于复杂/大的设计,扫描链的数目以及扫描链的长度通常较大。而又必须用一数目的输入向量来测试每一扫描链。因此,因此,可用所需组的输入向量来测试集成电路,以确定集成电路是否以所需方式操作。
通常需要计算将在此类连续扫描测试期间发生的转换数目(在扫描元件的输入及/或输出中)。例如,所述数目可用于估计集成电路在连续扫描测试期间将耗散的功率。例如,所述估计可以是相关的,因为扫描测试期间所耗散的功率通常大于(因为将触发更多触发器)正常操作期间(非测试持续时间)所耗散的功率,且所述测试功率可能烧除待测试集成电路的若干部分。
因此,估计集成电路的每一可能设计的测试功率,且改变设计或输入向量以确保最终的集成电路将在连续扫描模式期间在功率规格内操作。至少针对此原因,需要估计给定组的输入向量的功率耗散。
附图说明
图1是其中可实施本发明的各种方面的实例性系统的框图。
图2是图解说明先前实施例中其中执行功率估计的方式的框图。
图3A是电路图,其图解说明先前实施例中其中模拟集成电路的一部分以确定各种元件的输入/输出端子处的转换数目的方式。
图3B用于以数字方式图解说明先前实施例中其中模拟集成电路的一部分以确定各种元件的输入/输出端子处的转换数目的方式。
图4是流程图,其图解说明根据本发明的方面其中可计算连续扫描测试期间的转换数目的方式。
图5A是图解说明其中可仅通过检验输入向量而针对每一扫描元件计算转换数目的方式的图表。
图5B是图解说明其中通过检验存储于扫描元件中的所期望结果(所捕获数据)来计算因所捕获数据的扫描输出所致的转换数目的方式的图表。
图6是图解说明根据本发明的方面其中可估计功率耗散的方式的框图。
具体实施方式
1.概述
本发明的方面仅通过检验将被扫描到扫描链中的输入向量来确定集成电路的连续扫描测试中扫描链的每一扫描元件处的转换数目。因此,可在不检验集成电路的任何网表类型表示的情况下执行确定。
每一扫描元件的此数目的转换可在逻辑上视为含有三个分量:(1)因扫描输入操作所致的转换;(2)因扫描输出操作所致的转换;及(3)因输入向量的第一位及输出向量的最后位所致的转换(通常为扫描输入操作之前的第一扫描元件的值)。传统上,将三个对应计数分别称为第一计数、第二计数及第三计数。
关于(1),假设将输入向量视为N个位的序列,通过将每一第K位与第(K+1)位相比较以产生第K位置的比较结果来计算第一计数。在经比较的位不相等且否则等于0的情况下,比较结果等于1,且第P扫描元件处的转换数目等于从第P位置到第(N-1)位置的比较结果的和。那么,第一计数等于每一扫描元件处将遭遇的转换数目的和。
还可使用如以下章节中更详细地描述的类似方法来计算第二计数(或以上为(2))。仅通过检验待扫描输入的输入向量的第一位(形成输入向量的位序列的第N位)及在扫描输入操作之前存储于扫描链的第一元件中的位,来确定第三计数(或以上为(3))。
根据本发明的另一方面,接着使用表示三个分量(针对每一元件)的和的总计数来估计在测试期间将耗散的功率。通常,功率耗散具有与总计数的正相关,且可以已知方式执行估计。
下文参照实例来描述本发明的数个方面以供图解说明。应了解,本文列举各种特定细节、关系及方法以提供对本发明的完全理解。然而,所属技术领域的技术人员将易于认识到,本发明可在不具有一个或一个以上所述特定细节的情况下实践,或使用其它方法等来实践。在其它实例中,不详细显示众所周知的结构或操作以避免混淆本发明的特征。
2.计算机系统
图1是计算机系统100的框图,其图解说明其中根据本发明的各种态样的实例性系统。所述系统可实施设计工具,其促进根据本发明的各种方面计算触发数目且基于所计算的触发数目估计测试功率。尽管针对单个系统提供说明仅为图解说明,但应了解可使用数个系统来实施所述特征,复杂集成电路设计中的情况通常就是这样。所述计算机系统通常经联网以在目标集成电路的设计中分配各种任务。
计算机系统100可含有一个或一个以上处理器,例如中央处理单元(CPU)110、随机存取存储器(RAM)120、二级存储器130、特性控制器160、显示器单元170、网络接口180及输入接口190。除显示器单元170外的所有组件可通过通信路径150互相通信,通信路径150可含有数个总线,如相关技术领域中所众所周知。以下将更详细地描述图1的组件。
CPU 110可执行存储于RAM 120中的指令以提供本发明的数个特征(通过执行对应于以下所述的各种方法的任务)。CPU 110可含有多个处理单元,其中每一处理单元可经设计以用于一特定任务。另一选择是,CPU 110可仅含有单个处理单元。RAM120可使用通信路径150从二级存储器130接收指令。表示IC的设计(网表)、双态切换活动、输入向量等的数据(在以下章节中描述)可存储于二级存储器130(及/或RAM120)中且在执行指令期间从二级存储器130(及/或RAM 120)检索。
图形控制器160基于从CPU 110接收的数据/指令而向显示器单元170产生显示信号(例如,以RGB格式)。显示器单元170含有显示屏幕以显示由显示信号界定的图像。输入接口190可对应于键盘及/或鼠标且通常使用户能够提供输入。网络接口180使一些输入(及输出)能够被提供于网络上。通常,根据本发明的各种方面,显示器单元170、输入接口190及网络接口180使用户能够计算触发数目且估计测试功率。
二级存储器130可含有硬驱动器131、快闪存储器136及可拆卸存储驱动器137。二级存储装置130可存储软件指令(其执行以下所述的动作)及使计算机系统100能够提供根据本发明的数个特征的数据。一些或全部所述数据及指令可提供于可拆卸存储单元140上,且所述数据及指令可由可拆卸存储驱动器137读取且提供到CPU 110。软盘驱动器、磁带驱动器、CD-ROM驱动器、DVD驱动器、快闪存储器、可拆卸存储器芯片(PCMCIA卡、EPROM)是此可拆卸存储驱动器137的实例。
可拆卸存储单元140可使用与可拆卸存储驱动器137可兼容的媒体及存储格式来实施,以使得可拆卸存储驱动器137可读取数据及指令。因此,可拆卸存储单元140包含其中存储有计算机软件及/或数据的计算机可读取存储媒体。使用运行(即,执行)于计算机系统100中的软件实施本发明的实施例。
在此文档中,术语“计算机程序产品”通常用于指代可拆卸存储单元140或安装于硬驱动器135中的硬盘。这些计算机程序产品是用于向计算机系统100提供软件的构件。如上所述,CPU 110可检索软件指令且执行指令以提供以下所述的本发明的各种特征。通过与先前方法相比较,本发明的特征可能会更清楚且因此以下将简要描述先前方法。
3.实例性先前功率估计
图2是图解说明先前实施例中执行功率估计的方式的框图。显示框图含有测试模式210、模拟块220、网表230、双态切换活动240、功率特性250及功率估计块270。以下将更详细地描述每一块。
测试模式210表示用于测试集成电路的多个组的输入向量。每一组(含有若干输入向量)的输入向量可经设计以被扫描到对应扫描链中。含在一个组中的每一输入向量可测试集成电路的部分的特定操作。
网表230表示以所需数据格式测试所需的集成电路的设计的细节。所述细节通常识别形成集成电路的组件(晶体管、电容器、存储器元件等)、在功能模式中所述组件之间的连接性细节、测试模式中的连接性细节(扫描链及扫描链中的元件的细节)、输入/输出接口等。
功率特性250含有表征待测试集成电路的各种组件的功率消耗的参数值,所述功率消耗例如是操作电压、电流、最小供电电压、功率耗散、所消耗的功率等。功率估计器270根据功率特性250及双态切换活动240中的数据估计集成电路的所期望功率耗散(曾经使用网表根据数据制成)。可使用数种众所周知技术中的一种来执行估计。
模拟器220使用从测试模式210接收的输入向量及来自网表230的电路说明来模拟连续扫描测试,且在所述过程中确定在每一扫描链的各种元件的输入/输出端子处发生的转换数目。通常,模拟器220确定每一操作(扫描输入位、扫描输出位、评估)对每一组件的影响(由网表表示),且计数每一所关注输入/输出端子处的转换数目,如关于图3A及3B所图解说明。
图3A是电路图,其图解说明先前实施例中其中模拟集成电路的一部分以确定各种元件的输入/输出端子处的转换数目的方式。显示电路图含有扫描元件(FF)310、320及330、“与”门315及“非”门305和325。以下将更详细描述每一组件。
显示每一扫描元件310、320及330含有两个输入端子D及SD以及一个输出端子Q。显示“与”门315具有两个输入端子且显示其分别连接到第一输入路径301及扫描元件310的输出Q。“与”门的输出端子连接到扫描元件320的D输入端子。
显示“非”门305连接于第二输入路径302与扫描元件310的D输入之间。显示“非”门325连接于扫描元件320的输出端子与扫描元件330的输入端子D之间。显示时钟信号350提供到每一扫描元件310、320及330的时钟输入。
显示扫描元件320及330的扫描输入端子(SD)分别从扫描元件310及320(在路径322及332上)接收输出Q。显示扫描元件310的扫描输入端子SD连接到扫描输入路径322。使输入D在集成电路以正常模式操作时操作且使输入SD(扫描数据)在集成电路200以测试模式操作时操作。
因此,模拟器220模拟含有扫描元件310、320及330以及路径312、322、332及339(如由虚线所示)的扫描链以执行连续扫描测试。在扫描链中,扫描元件310称为第一扫描元件(因为其首先接收扫描位)且扫描元件330称为最后扫描元件(第N)。从路径312扫描输入输入向量且从路径339扫描输出结果。
模拟器220在扫描输入输入向量且扫描输出评估结果的同时计算转换数目。通常,在扫描输入输入向量时,平行地扫描输出来自先前输入向量的(评估)结果。每一时钟循环扫描输入一个位的输入向量且扫描输出一个位的结果。
图3B中图解说明其中在扫描输入实例性输入向量010且扫描输出先前结果100(或初始状态)的同时计算转换数目的方式。显示存在含有扫描元件310、320及330、输入向量360及转换371-373、381-383及391-393的扫描链。以下将更详细地描述每一转换。
显示输入向量360含有具有值0的第一位361、具有值1的第二位362及具有值0的第三位363(第N位的实例)。显示扫描元件310、320及330的输出(最初)存储分别表示对应于先前输入向量所执行的评估结果的1、0及0。
转换371、372及373的行表示当扫描输入第N位(363)时对应触发器310、320及330的输出处的状态改变。转换371表示因扫描输入具有值0的第三位(第N)所致的扫描元件310的输出处的从逻辑1到逻辑0的转换。
转换372表示扫描元件320的输出处的从逻辑0到逻辑1的转换。导致转换372的原因是将存储在扫描元件310的输出处的逻辑1作为输入提供到扫描元件320。转换373表示由于输出仍保持在同一逻辑级0而在扫描元件330的输出处没有转换。类似地,导致转换381-383的原因是扫描输入具有值1的第二位363且导致转换391-393的原因是将第一位361扫描输入到扫描链中。
模拟器220将每一输出端子的输出与对应的先前值相比较,且存储指示连续扫描测试期间在扫描元件310的输出处发生的转换371、381及391的数据。类似地,存储指示转换372、382及392对应于扫描元件320的发生的数据且存储指示转换383及393对应于扫描元件330的发生的数据。
可通过检验所存储的数据将因扫描输入输入向量010及扫描输出结果100所致的总转换计数计算为8(在扫描元件310及320的输出处各3次转换且在扫描元件330的输出处2次转换),所述存储的数据接着可由功率估计器270来使用(如上所述)。
然而,可了解使用模拟确定转换计数需要各种开销。例如,由于需要模拟扫描链的操作、需要确定所关注元件的每一端子处的转换且需要计数转换,因此此确定的计算复杂性(且因此所需的时间)相当大。所述开销在一些环境中是不可接受的。
在替代实施例中,使用统计方法来估计将在连续扫描测试中发生的转换数目。所述技术可导致计算复杂性减小,但估计可能达不到所需的水平。如以下更详细描述,本发明的各种方面克服所述缺点。
4.确定转换数目
图4是图解说明根据本发明的方面其中可计算连续扫描测试期间的转换数目的方式的流程图。针对上述图(明确地说,在图1的系统中)提供所述说明仅出于图解说明。然而,还可以在各种其它环境中实施所述特征。所述流程图开始于步骤401中,其中控制转移到步骤410。
在步骤410中,例如,从测试模式210读取(或接收)用于下一连续扫描测试所需的输入向量。在步骤420中,通过检验输入向量及存储于扫描链的第一元件中的位值来计算(calculated)、计算(computed)、确定因扫描输入输入向量所致的每一扫描元件处的触发(转换)数目。可从先前输入向量的所期望评估结果获得存储于第一元件中的位值。
如参照图5A所描述,可仅通过检验输入向量的位以及存储于扫描链的第一元件(即,图3A的310)中的位值来确定因扫描输入操作所致的转换数目。通过仅基于处理/检验所述位确定转换数目,可显著减小计算复杂性(且因此所需的时间)。此外,由于可在任何通用计算机系统(不需要EDA工具的模拟器类型)中执行计算,因此还可减小总成本。
在步骤430中,还通过检验(已扫描输入的输入向量的)所期望评估结果来计算因扫描输出所捕获数据所致的转换数目。可基于集成电路的设计来确定所期望的结果而不必恢复到模拟(在连续扫描测试中通常与输入向量一起提供)。以下关于图5B描述可确定所述数目的方式。
在步骤440中,存储转换数目,所述转换数目接着可视需要(例如)用于确定与功率耗散相关的参数。所述数目可存储为相应扫描元件的个别计数或额外处理的结果(例如,一些/全部计数的和)。
在步骤470中,在存在更多输入向量的情况下,控制转移到步骤410(以处理下一输入向量),且否则转移到步骤490。假设功率估计器270仅需要总转换数目,那么便在步骤490中基于在步骤440中所存储的值来计算所述数目。接着方法在步骤499中结束。
以下参照实例描述可仅基于以上存储的各种值来计算转换数目的方式。
5.实例
图5A是图表,其描绘实例性输入向量的转换数目且用于图解说明可仅通过检验输入向量(及存储于第一扫描元件中的位)而针对每一扫描元件计算转换数目的方式。所述图表是参照扫描链来描述的,所述扫描链含有表示于图3B中的扫描元件310、320及330、输入向量360及为100的初始位。因此,显示图解表的X轴表示实例性扫描元件310、320及330且图表的Y轴描绘表示相应扫描元件310、320及330中的转换数目的级(510、520及530)。以下将更详细地描述根据步骤420计算转换的方式。
级530表示在扫描元件330的输出处发生的转换数目。在输入向量的第三位(第N位)与存储于第一扫描元件(310)中的位不同的情况下,将转换数目(级530)设定为1,且在相同的情况下,设定为0。因此,显示级530表示转换数目等于1。因此,通常,最后扫描元件的转换数目将仅等于1或0。
级520表示对应于扫描元件320的转换数目。将转换数目(级520)设定为((第三位363(第N位)与第二位362(第N-1位)的“异或”运算)+级530)。在此情况下,“异或”运算结果等于1,因为第N位等于0且第(N-1)位等于1。因此,显示级520表示转换数目等于2,即,(1+1)。
级510表示对应于扫描元件310的转换数目。将转换数目(级510)设定为(第二位362(第N-1位)与第一位361(第N-2位)的“异或”运算)+级520)。在此情况下,“异或”运算结果等于1,因为第N位等于0且第(N-1)位等于1。因此,显示级510表示转换数目等于3,即,(1+2)。
通常,基于输入向量的第N位及存储于第一扫描元件中的位是不同还是相同,将第N扫描元件处的转换数目设定为1/0。且如下计算任一第K扫描元件NT[第K元件]:
NT[第K元件]=XOR(第K位、第K+1位)+NT[第(K+1)元件]。----------方程(1)
其中XOR(第K及第(K+1)位)表示“异或”运算且在第K位与第(K+1)位不同(具有不同的值)的情况下等于1而在第K与第(K+1)位相同的情况下等于0。针对从0到N-1的K值计算方程1,因为如上所述第N元件处的转换数目是基于输入向量的第N位及存储于第一扫描元件中的位计算的。
应了解,可将以上计算视为具有两个分量:(1)在不考虑扫描输入操作之前存储于第一扫描元件中的位的情况;及(2)在因考虑存储于第一扫描元件中的位所致的转换的情况。
类似地,参照图5B图解说明其中通过检验存储于扫描元件中的所期望的结果(所捕获数据)来计算因扫描输出所捕获数据所致的转换数目的方式。显示X轴上存在所期望结果560、扫描元件310、320及330且Y轴上存在分别表示扫描元件310、320及330中因扫描输出所捕获结果所致的转换数目的转换数目(级)570、580及590。
将级570设定为0,因为在图5A中在计算因扫描输入操作所致的转换数目的同时考虑及计算因扫描输出所致的转换。将转换数目(级580)设定为(“异或”运算(561、562)+级570)。“异或”运算(561、562)表示存储于第一扫描元件及第二扫描元件中的位的“异或”运算。因此,在存储于第一扫描元件及第二扫描元件中的位不同的情况下,将“异或”运算(561、562)设定为1,且在相同的情况下,设定为0。显示级520表示转换数目等于1(0+1)。
将转换数目(级590)设定为(“异或”运算(562、563)+级580)。“异或”运算(562、563)表示存储于第二扫描元件及第三扫描元件中的位的“异或”运算。因此,在存储于第二扫描元件及第三扫描元件中的位不同的情况下,将“异或”运算(562、563)设定为1而在相同的情况下设定为0。显示级590表示转换数目等于1(1+0)。
通常,将第一扫描元件处的转换数目设定为0且如下计算任一第K扫描元件PT[第K元件]处因扫描输出操作所致的转换数目:
PT[第K元件]=XOR(FF(K-1)、FF(K))+PT[第(K+1)元件]。----------方程(2)
其中FF(K)表示存储于第K扫描元件中的位。针对2到N的K值计算方程2,因为如上所述第一元件的转换数目设定为0。
因此所产生的转换计数可用于估计功率耗散,如以下将更详细地描述。
6.估计频率耗散
图6是图解说明其中可使用根据上述方法所计算的转换计数来估计功率耗散的方式的框图。出于简洁及清晰起见,将比照图2的方法来图解说明所述方法。显示框图含有测试模式210、网表230、功率特性250、触发计数估计器650、转换数据670及功率估计器690。
如可看到,图6的方法也使用测试模式210及功率特性数据250。然而,双态切换活动670含有所有转换的总计数或更详细信息(例如,每一扫描元件中的个别计数),所述总计数或更详细信息是功率估计器690估计功率耗散所需的且由触发计数估计器650产生(根据以上关于图4、5A及5B所述的方法)。功率估计器690接着视需要估计功率耗散。
可了解,由于上述方法,可以减小的计算复杂性(且也减小的成本,因为可不需要例如模拟器的工具)来产生转换计数。
尽管上文已描述了本发明的各种实施例,但应了解,所述实施例仅是以实例方式而非限定方式呈现。与本发明相关的领域的技术人员将了解,所主张发明的范围内存在对所述实施例的许多修改及其它实施例。

Claims (11)

1、一种确定将在集成电路的连续扫描测试中发生的转换数目的方法,其中所述集成电路包括将在所述连续扫描测试期间连接为扫描链的多个扫描元件,所述方法包括:
接收输入向量;及
计算相应的第一计数,其表示在将所述输入向量扫描输入到所述扫描链的情况下将在所述扫描链中的所述扫描元件的每一者处发生的转换数目,
其中通过仅检验所述输入向量来执行所述计算。
2、如权利要求1所述的方法,其中在不检验表示所述集成电路的设计的网表的情况下执行所述计算。
3、如权利要求1所述的方法,其中所述输入向量包括N个位的序列,其中首先将第N位扫描输入到所述扫描链且最后将第一位扫描输入到所述扫描链,其中所述计算包括:
将所述N个位的序列中的每一第K位与第(K+1)位相比较,以产生第K位置的比较结果,其中K等于取值1到(N-1)的整数,其中在所述所比较的位不相等的情况下,所述比较结果等于1且否则等于0;及
产生第P扫描元件处的所述第一计数,以等于从第P位置到第(N-1)位置的所述比较结果的和。
4、如权利要求1所述的方法,所述方法进一步包括:
在扫描输入所述第一输入向量后,接收对应于所述集成电路的评估的所期望输出向量;及
计算相应的第二计数,其表示在扫描输出所述期望的输出向量的情况下将在所述扫描链中的所述扫描元件的每一者中发生的转换数目,
其中仅通过检验所述期望的输出向量来执行所述计算,其中所述期望的输出向量包括在所述多个输出向量中。
5、如权利要求4所述的方法,其中所述期望的输出向量包括N个位的序列,其中从所述扫描链首先扫描输出第N位且最后扫描输出第一位,其中所述计算包括:
将所述N个位的序列中的每一第K位与第(K+1)位相比较,以产生第K位置的比较结果,其中K等于取值1到(N-1)的整数,其中在所述所比较的位不相等的情况下,所述比较结果等于1且否则等于0;及
产生第P扫描元件的所述第二计数,以等于从第一位置到第P位置的所述比较结果的和。
6、如权利要求5所述的方法,其进一步包括通过将所述多个扫描元件的每一者的所述第一计数与所述第二计数相加来产生相应总计数。
7、如权利要求4所述的方法,其进一步包括:
在所述扫描输入操作之前,接收所述扫描链中的第一扫描元件的位值;及
确定相应的第三计数,其表示由于跟随有所述第一输入向量的第一位的所述位值的传播而将在所述扫描链的所述多个扫描元件的每一者中发生的转换数目,
其中仅通过检验所述位值及所述第一位来执行所述确定。
8、如权利要求7所述的方法,其进一步包括:
确定等于所述第一计数、所述第二计数及所述第三计数的和的总计数。
9、如权利要求1-8中任一权利要求所述的方法,其进一步包括估计集成电路将在连续扫描测试期间耗散的功率量,其中在所述连续扫描测试期间,将在扫描输入操作中将多个输入向量扫描到所述扫描链中且在扫描输出操作中在对所述集成电路的对应评估之后,将扫描输出对应的多个输出向量;所述计算包括计算所述相应的第一计数,其表示在扫描输入第一输入向量的情况下将在所述扫描链的所述多个扫描元件的每一者中发生的所述转换数目,
其中仅通过检验所述第一输入向量来执行所述计算,且其中所述第一输入向量包括在所述多个输入向量中,且
其中基于所述第一计数来估计所述功率量。
10、一种计算机可读媒体,其携载一个或一个以上指令序列以促进使用数字处理系统确定将在集成电路的连续扫描测试中发生的转换数目,所述集成电路包括将在所述连续扫描测试期间连接为扫描链的多个扫描元件,其中包含在所述数字处理系统中的一个或一个以上处理器对所述一个或一个以上指令序列的执行致使所述一个或一个以上处理器执行以下动作:
接收输入向量;及
计算相应的第一计数,其表示在将所述输入向量扫描输入到所述扫描链的情况下将在所述扫描链中的所述扫描元件的每一者处发生的转换数目,
其中仅通过检验所述输入向量来执行所述计算。
11、一种计算机可读媒体,其携载一个或一个以上指令序列以促进使用数字处理系统估计集成电路将在连续扫描测试期间耗散的功率量,其中所述集成电路包括将在所述连续扫描测试期间连接为扫描链的多个扫描元件,其中在所述连续扫描测试期间,将在扫描输入操作中将多个输入向量扫描输入到所述扫描链中且在扫描输出操作中在对所述集成电路的对应评估之后,将扫描输出对应的多个输出向量,其中包含在所述数字处理系统中的一个或一个以上处理器对所述一个或一个以上指令序列的执行致使所述一个或一个以上处理器执行以下动作:
计算相应的第一计数,其表示在扫描输入第一输入向量的情况下将在所述扫描链的所述多个扫描元件的每一者中发生的转换数目,
其中仅通过检验所述第一输入向量来执行所述计算,且其中所述第一输入向量包括在所述多个输入向量中,
其中基于所述第一计数来估计所述功率量。
CNA200780007341XA 2006-01-04 2007-01-02 转换数目的高效计算及连续扫描测试中的功率耗散的估计 Pending CN101395484A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/306,598 2006-01-04
US11/306,598 US7277803B2 (en) 2006-01-04 2006-01-04 Efficient calculation of a number of transitions and estimation of power dissipation in sequential scan tests

Publications (1)

Publication Number Publication Date
CN101395484A true CN101395484A (zh) 2009-03-25

Family

ID=38225614

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA200780007341XA Pending CN101395484A (zh) 2006-01-04 2007-01-02 转换数目的高效计算及连续扫描测试中的功率耗散的估计

Country Status (4)

Country Link
US (1) US7277803B2 (zh)
EP (1) EP1974306B1 (zh)
CN (1) CN101395484A (zh)
WO (1) WO2007079468A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114217212A (zh) * 2021-12-15 2022-03-22 四川创安微电子有限公司 一种降低扫描链测试中移位阶段功耗的方法及电路

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7693676B1 (en) * 2006-09-08 2010-04-06 Cadence Design Systems, Inc. Low power scan test for integrated circuits
US20080072112A1 (en) * 2006-09-14 2008-03-20 Texas Instruments Incorporated Sequential Scan Technique Providing Reliable Testing of an Integrated Circuit
US7877715B1 (en) 2008-03-28 2011-01-25 Cadence Design Systems, Inc. Method and apparatus to use physical design information to detect IR drop prone test patterns
US7944285B1 (en) * 2008-04-09 2011-05-17 Cadence Design Systems, Inc. Method and apparatus to detect manufacturing faults in power switches
US8615692B1 (en) * 2009-12-15 2013-12-24 Cadence Design Systems, Inc. Method and system for analyzing test vectors to determine toggle counts
US8677200B2 (en) 2011-09-08 2014-03-18 Lsi Corporation Integrated circuit with transition control circuitry for limiting scan test signal transitions during scan testing
US11493971B2 (en) * 2020-04-27 2022-11-08 Synopsys, Inc. Power estimation system

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5535370A (en) * 1993-12-22 1996-07-09 Intel Corporation Method and apparatus for realistic current and power calculation using simulation with realistic test vectors
WO1995034036A2 (en) * 1994-06-03 1995-12-14 Synopsys, Inc. Method and apparatus for estimating the power dissipated by a digital circuit
US6061511A (en) * 1998-06-12 2000-05-09 Ikos Systems, Inc. Reconstruction engine for a hardware circuit emulator
US6501288B1 (en) * 2000-09-28 2002-12-31 Schlumberger Technologies, Inc. On-chip optically triggered latch for IC time measurements

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114217212A (zh) * 2021-12-15 2022-03-22 四川创安微电子有限公司 一种降低扫描链测试中移位阶段功耗的方法及电路
CN114217212B (zh) * 2021-12-15 2023-09-01 四川创安微电子有限公司 一种降低扫描链测试中移位阶段功耗的方法及电路

Also Published As

Publication number Publication date
WO2007079468A2 (en) 2007-07-12
EP1974306A4 (en) 2011-04-06
US20070156356A1 (en) 2007-07-05
US7277803B2 (en) 2007-10-02
EP1974306B1 (en) 2012-06-13
WO2007079468A3 (en) 2008-05-02
EP1974306A2 (en) 2008-10-01

Similar Documents

Publication Publication Date Title
US6885983B1 (en) Method for automatically searching for functional defects in a description of a circuit
CN101395484A (zh) 转换数目的高效计算及连续扫描测试中的功率耗散的估计
US5535370A (en) Method and apparatus for realistic current and power calculation using simulation with realistic test vectors
US9141736B2 (en) Method for power estimation for virtual prototyping models for semiconductors
US7185300B2 (en) Vectorless instantaneous current estimation
US7643979B2 (en) Method to analyze an analog circuit design with a verification program
JP2009266237A (ja) エミュレーションシステムを用いるデジタル設計のピーク電力検出
US6339837B1 (en) Hybrid method for design verification
US11636246B2 (en) Systems and methods for predicting and managing power and energy use of semiconductor devices
KR100876717B1 (ko) 탬퍼링 방지성 평가 장치 및 탬퍼링 방지성 평가 방법
US20100194436A1 (en) Verification support system and method
CN116126700A (zh) 一种基于SystemC的芯片验证方法及系统
US20080072112A1 (en) Sequential Scan Technique Providing Reliable Testing of an Integrated Circuit
US10606732B2 (en) Hybrid genetic concolic co-verification of hardware and software
US8615692B1 (en) Method and system for analyzing test vectors to determine toggle counts
US7555687B2 (en) Sequential scan technique for testing integrated circuits with reduced power, time and/or cost
US8943457B2 (en) Simulating scan tests with reduced resources
CN113609804B (zh) 用例生成方法及装置、测试方法、可测试性设计方法
US20030149915A1 (en) Testability analysis system and method, and design for testability system and method
Wolf et al. Execution cost interval refinement in static software analysis
Chakravarty et al. A study of I/sub DDQ/subset selection algorithms for bridging faults
CN117350208A (zh) 时序逻辑元件性能检查方法及设备
US6546514B1 (en) Integrated circuit analysis and design involving defective circuit element replacement on a netlist
US6854102B1 (en) System and method of acquiring delay, setup and hold values for integrated circuit cells
US7277840B2 (en) Method for detecting bus contention from RTL description

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20090325