CN108154022B - 少针脚型接口lpc从设备及lpc主设备验证方法 - Google Patents
少针脚型接口lpc从设备及lpc主设备验证方法 Download PDFInfo
- Publication number
- CN108154022B CN108154022B CN201611096002.0A CN201611096002A CN108154022B CN 108154022 B CN108154022 B CN 108154022B CN 201611096002 A CN201611096002 A CN 201611096002A CN 108154022 B CN108154022 B CN 108154022B
- Authority
- CN
- China
- Prior art keywords
- lpc
- bus
- data
- signal
- slave device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/30—Authentication, i.e. establishing the identity or authorisation of security principals
- G06F21/44—Program or device authentication
- G06F21/445—Program or device authentication by mutual authentication, e.g. between devices or programs
Abstract
本发明实施例提供一种少针脚型接口LPC从设备及LPC主设备验证方法。该LPC从设备包括：驱动器和监视器；监视器用于监听LPC总线上的信号，LPC总线分别连接LPC从设备和LPC主设备；当监视器监听到LPC总线上的开始信号时，从LPC总线上依次采集第一信号和第二信号，根据第一信号和第二信号，确定第二信号为写命令或读命令；若第二信号为写命令，则监视器从LPC总线上采集数据；若第二信号为读命令，则驱动器向LPC总线发送数据。本发明实施例通过LPC从设备监听总线上由LPC主设备发送的开始信号，依据开始信号采集总线上LPC主设备发送的复用信号，实现了能够验证LPC主设备功能的验证模型。
Description
技术领域
本发明实施例涉及片上系统验证技术领域，尤其涉及一种少针脚型接口LPC从设备及LPC主设备验证方法。
背景技术
片上系统集成了很多外部设备控制器，每个外部设备控制器可能具有多项功能，因此需要对外部设备控制器具有的多项功能进行验证。
龙芯3A8片上系统芯片中集成了一款LPC主设备，该LPC主设备具有LPC的输入输出接口(IO)、内存(MEMORY)和固件内存(FIRMWARE MEMORY)的功能，为了充分验证该LPC主设备的功能的正确性，需要一款具有LPC的IO、MEMORY和FIRMWARE MEMORY功能的验证模型。
但是，现有技术中没有能够验证LPC主设备功能的验证模型。
发明内容
本发明实施例提供一种少针脚型接口LPC从设备及LPC主设备验证方法，以实现能够验证LPC主设备功能的验证模型。
本发明实施例的一个方面是提供一种少针脚型接口LPC从设备，包括：驱动器和监视器；
所述监视器用于监听LPC总线上的信号，所述LPC总线分别连接所述LPC从设备和LPC主设备；
当所述监视器监听到所述LPC总线上所述LPC主设备发送的开始信号时，从所述LPC总线上依次采集第一信号和第二信号，所述第一信号和所述第二信号相差预设时间；
所述监视器根据所述第一信号的值和所述第二信号的值，确定所述第二信号为写命令或读命令；
若所述第二信号为写命令，则所述监视器从所述LPC总线上采集数据；
若所述第二信号为读命令，则所述驱动器向所述LPC总线发送数据。
本发明实施例的另一个方面是提供一种少针脚型接口LPC主设备验证方法，包括：
LPC从设备监听LPC总线上的信号，所述LPC总线分别连接所述LPC从设备和LPC主设备；
当所述LPC从设备监听到所述LPC总线上所述LPC主设备发送的开始信号时，从所述LPC总线上依次采集第一信号和第二信号，所述第一信号和所述第二信号相差预设时间；
根据所述第一信号的值和所述第二信号的值，确定所述第二信号为写命令或读命令；
若所述第二信号为写命令，则所述LPC从设备从所述LPC总线上采集数据；
若所述第二信号为读命令，则所述LPC从设备向所述LPC总线发送数据。
本发明实施例提供的少针脚型接口LPC从设备及LPC主设备验证方法，通过建立LPC从设备验证模型，该LPC从设备验证模型能够监听总线上由LPC主设备发送的开始信号，依据开始信号采集总线上LPC主设备发送的复用信号，识别复用信号生成命令，并依据该命令执行写操作或读操作，实现了能够验证LPC主设备功能的验证模型。
附图说明
图1为本发明实施例提供的少针脚型接口LPC从设备和LPC主设备连接的示意图；
图2为本发明实施例提供的驱动器状态转换图；
图3为本发明实施例提供的监视器状态转换图；
图4为本发明另一实施例提供的LPC从设备和LPC主设备连接的示意图；
图5为本发明实施例提供的少针脚型接口LPC主设备验证方法的流程图；
图6为本发明另一实施例提供的少针脚型接口LPC主设备验证方法的流程图。
具体实施方式
图1为本发明实施例提供的少针脚型接口(Low Pin Count，简称LPC)从设备和LPC主设备连接的示意图。本发明实施例针对现有技术中没有具有LPC的IO、MEMORY和FIRMWAREMEMORY功能的验证模型，提供了LPC从设备验证模型，该LPC从设备验证模型具体为LPC从设备的一个功能或模块即LPC从设备包括该LPC从设备验证模型，如图1所示，LPC从设备9包括LPC从设备验证模型10，LPC从设备验证模型10包括监视器11和驱动器12，LPC从设备9和LPC主设备14通过LPC总线13连接，并且LPC从设备9和LPC主设备14通过LPC总线13进行通信，监视器11用于监听LPC总线13上的信号。当监视器11监听到LPC总线13上LPC主设备14发送的开始信号时，监视器11从LPC总线13上依次采集第一信号和第二信号，所述第一信号和所述第二信号相差预设时间，可选的，第一信号和第二信号相差一个时钟周期。
具体的，监视器11上电复位后进入总线空闲状态，等待LPC主设备14发送命令，监视器11不断监听LPC总线13上的信号，直到总线上出现开始信号，该开始信号是LPC主设备14发送到LPC总线13上的信号。监视器11监听到开始信号后，进入命令接收状态，在命令接收状态，监视器11采集LPC总线13上的复用信号，该复用信号具体为命令/地址/数据复用总线即LPC总线13上的信号，监视器11将采集到的值存入开始寄存器中，一个时钟周期后监视器11进入命令译码状态，在命令译码状态，监视器11再次采集LPC总线13上的复用信号，并将采集到的值存入命令寄存器中。因此，开始寄存器中存储着第一信号的值，命令寄存器中存储着第二信号的值，具体的，监视器11根据第一信号的值和第二信号的值，即根据开始寄存器中存储的值和命令寄存器中存储的值，确定第二信号为写命令或读命令，具体的，若开始寄存器的值为4’h0，命令寄存器的值为4’h0，则判断第二信号为IO读命令；若开始寄存器的值为4’h0，命令寄存器的值为4’h1，则第二信号为IO写命令；若开始寄存器的值为4’h0，命令寄存器的值为4’h2，则第二信号为MEMORY读命令；若开始寄存器的值为4’h0，命令寄存器的值为4’h3，则第二信号为MEMORY写命令；若开始寄存器为4’hd，则所述复用信号为FIRMWARE MEMORY读命令，如果命令寄存器中的设备号与从设备上电时配置的设备号不匹配，则监视器11返回总线空闲状态；若开始寄存器为4’he，则第二信号为FIRMWARE MEMORY写命令，如果命令寄存器中的设备号与从设备上电时配置的设备号不匹配，则监视器11返回总线空闲状态。
如果第二信号是写命令，例如IO写命令、MEMORY写命令、或者FIRMWARE MEMORY写命令，则监视器11从LPC总线13上采集数据，具体的，监视器11从接收到第二信号之后开始采集LPC总线13上的复用信号，此时的复用信号是LPC主设备14发送到LPC总线13上的数据，用于将数据写到LPC从设备9中，其中，监视器11从接收到第二信号之后的第几个时钟周期开始采集到的复用信号是LPC主设备14发送的数据，是由LPC协议确定的。
如果第二信号是读命令，例如IO读命令、MEMORY读命令、或者FIRMWARE MEMORY读命令，则驱动器12向LPC总线13发送数据，具体的，监视器11接收到第二信号之后，驱动器12开始向LPC总线13发送数据，该数据是发送给LPC主设备14的数据，即LPC主设备14从LPC从设备9中读取的数据，其中，监视器11接收到第二信号之后的第几个时钟周期驱动器12开始向LPC总线13发送数据，是由LPC协议确定的。
本发明实施例通过建立LPC从设备验证模型，该LPC从设备验证模型能够监听总线上由LPC主设备发送的开始信号，依据开始信号采集总线上LPC主设备发送的复用信号，识别复用信号生成命令，并依据该命令执行写操作或读操作，实现了能够验证LPC主设备功能的验证模型。
图2为本发明实施例提供的驱动器状态转换图；图3为本发明实施例提供的监视器状态转换图。在本实施例中，驱动器的状态和监视器的状态可以用于描述LPC总线13的状态。
如图2所述，驱动器12的状态转换过程具体如下：
总线空闲状态：驱动器上电复位后进入总线空闲状态，等待主设备发送命令，监视器不断监听总线上的信号，直到总线上出现开始信号，驱动器进入命令接收状态。
命令接收状态：驱动器采集总线上的复用信号，该复用信号具体为命令/地址/数据复用总线信号，将采集的值存入开始寄存器中。一个时钟周期后进入命令译码状态。
命令译码状态：驱动器再次采集总线上的复用信号，并将采集的值存入命令寄存器中。若开始寄存器的值为4’h0，命令寄存器的值为4’h0，则判断所述复用信号(此处的复用信号是指命令译码状态时再次采集的总线上的复用信号)为IO读命令；若开始寄存器的值为4’h0，命令寄存器的值为4’h1，则所述复用信号为IO写命令；若开始寄存器的值为4’h0，命令寄存器的值为4’h2，则所述复用信号为MEMORY读命令；若开始寄存器的值为4’h0，命令寄存器的值为4’h3，则所述复用信号为MEMORY写命令；若开始寄存器为4’hd，则所述复用信号为FIRMWARE MEMORY读命令，如果命令寄存器中的设备号与从设备上电时配置的设备号不匹配，则返回总线空闲状态；若开始寄存器为4’he，则所述复用信号为FIRMWAREMEMORY写命令，如果命令寄存器中的设备号与从设备上电时配置的设备号不匹配，则返回总线空闲状态。一个时钟周期后进入总线地址接收状态，此处的一个时钟周期是指命令接收状态中涉及到的一个时钟周期后的一个时钟周期，下文中某状态涉及到的时钟周期均是该状态之前的状态涉及到的时钟周期后的时钟周期。
总线地址接收状态：若所述复用信号为IO命令(包括IO读命令和IO写命令)，则驱动器从总线采样四个周期的信号，该四个周期的信号为地址信号；若所述复用信号为MEMORY命令(包括MEMORY读命令和MEMORY写命令)，则驱动器从总线采样八个周期的信号，该八个周期的信号为地址信号；若所述复用信号为FIRMWARE MEMORY命令(包括FIRMWAREMEMORY读命令和FIRMWARE MEMORY写命令)，则驱动器从总线采样七个周期的信号，该七个周期的信号为地址信号。所述复用信号为读命令(IO读命令、MEMORY读命令或FIRMWAREMEMORY读命令)时，驱动器采集完相应的地址信号后进入读操作总线转换状态；所述复用信号为写命令(IO写命令、MEMORY写命令或FIRMWARE MEMORY写命令)时，驱动器采集完相应的地址信号后进入写数据接收状态。
读操作总线转换状态：如果数据寄存器中数据的长度不为零，两个时钟周期后进入读操作响应等待状态；如果数据寄存器中数据的长度为零，两个时钟周期后进入总线空闲状态。
读操作响应等待状态：范围在1～16之间的随机值个时钟周期后进入读数据发送状态。
读数据发送状态：第一个时钟周期(此处的第一个时钟周期是指驱动器开始发数据的第一个时钟周期)驱动器将数据寄存器的低四位发送到总线上，第二个时钟周期驱动器将数据寄存器的高四位发送到总线上，之后返回读操作总线转换状态重复执行。
写数据接收状态：第一个时钟周期采样复用信号，将其赋值给数据寄存器的低四位；第二个时钟周期采样复用信号，将其赋值给数据寄存器的高四位，之后进入写操作总线转换状态。
写操作总线转换状态：两个周期后进入写操作响应等待状态。
写操作响应等待状态:范围在1～16之间个随机值时钟周期后进入写操作总线转换状态；
写操作总线转换状态：如果数据寄存器中数据的长度不为零，两个时钟周期后进入写数据接收状态；如果数据寄存器中数据的长度等于零，两个时钟周期后进入总线空闲状态。
如图3所述，监视器11的状态转换过程具体如下：
总线空闲状态：监视器上电复位后进入总线空闲状态，等待主设备发送命令，监视器不断监听总线上的信号，直到总线上出现开始信号，监视器进入命令接收状态。
命令接收状态：监视器采集总线上的复用信号，该复用信号具体为命令/地址/数据复用总线信号，将采集的值存入开始寄存器中。一个时钟周期后进入命令译码状态。
命令译码状态：监视器再次采集总线上的复用信号，并将采集的值存入命令寄存器中。若开始寄存器的值为4’h0，命令寄存器的值为4’h0，则判断所述复用信号(此处的复用信号是指命令译码状态时，监视器再次采集的总线上的复用信号)为IO读命令；若开始寄存器的值为4’h0，命令寄存器的值为4’h1，则所述复用信号为IO写命令；若开始寄存器的值为4’h0，命令寄存器的值为4’h2，则所述复用信号为MEMORY读命令；若开始寄存器的值为4’h0，命令寄存器的值为4’h3，则所述复用信号为MEMORY写命令；若开始寄存器为4’hd，则所述复用信号为FIRMWARE MEMORY读命令，如果命令寄存器中的设备号与从设备上电时配置的设备号不匹配，则返回总线空闲状态；若开始寄存器为4’he，则所述复用信号为FIRMWAREMEMORY写命令，如果命令寄存器中的设备号与从设备上电时配置的设备号不匹配，则返回总线空闲状态。一个时钟周期后进入总线地址接收状态，此处的一个时钟周期是指命令接收状态中涉及到的一个时钟周期后的一个时钟周期，下文中某状态涉及到的时钟周期均是该状态之前的状态涉及到的时钟周期后的时钟周期。
总线地址接收状态：若所述复用信号为IO命令(包括IO读命令和IO写命令)，则监视器从总线采样四个周期的信号，该四个周期的信号为地址信号；若所述复用信号为MEMORY命令(包括MEMORY读命令和MEMORY写命令)，则监视器从总线采样八个周期的信号，该八个周期的信号为地址信号；若所述复用信号为FIRMWARE MEMORY命令(包括FIRMWAREMEMORY读命令和FIRMWARE MEMORY写命令)，则监视器从总线采样七个周期的信号，该七个周期的信号为地址信号。所述复用信号为读命令(IO读命令、MEMORY读命令或FIRMWAREMEMORY读命令)时，监视器采集完相应的地址信号后进入读操作总线转换状态；所述复用信号为写命令(IO写命令、MEMORY写命令或FIRMWARE MEMORY写命令)时，监视器采集完相应的地址信号后进入写数据接收状态。
读操作总线转换状态：如果数据寄存器中数据的长度不为零，两个时钟周期后进入读操作响应等待状态；如果数据寄存器中数据的长度为零，两个时钟周期后进入读数据包发送状态。
读操作响应等待状态：范围在1～16之间的随机值个时钟周期后进入读数据接收状态。
读数据接收状态：第一个时钟周期(此处的第一个时钟周期是指监视器开始采集数据的第一个时钟周期)采集总线上复用信号的值并存入数据寄存器的低四位，第二个时钟周期采集总线上复用信号的值并存入数据寄存器的高四位，之后进入读操作总线转换状态。
读操作总线转换状态：如果数据寄存器中数据的长度不为零，两个时钟周期后进入读操作响应等待状态；如果数据寄存器中数据的长度为零，两个时钟周期后进入读数据包发送状态。
读数据包发送状态：监视器将其在总线上监听到的命令、地址、数据打包成lpc_package，将lpc_package发送给计分板端口和反馈通道之后进入总线空闲状态，开始新一轮的命令、地址、数据接收。
写数据接收状态：第一个时钟周期采样复用信号，将其赋值给数据寄存器的低四位；第二个时钟周期采样复用信号，将其赋值给数据寄存器的高四位，之后进入写操作总线转换状态。
写操作总线转换状态：两个周期后进入写操作响应等待状态。
写操作响应等待状态:范围在1～16之间个随机值时钟周期后进入写操作总线转换状态；
写操作总线转换状态：如果数据寄存器中数据的长度不为零，两个时钟周期后进入写数据接收状态；如果数据寄存器中数据的长度等于零，两个时钟周期后进入写数据包发送状态；
写数据包发送状态：监视器将其在总线上监听到的命令、地址、数据打包成lpc_package，将lpc_package发送给计分板端口和反馈通道之后进入总线空闲状态，开始新一轮的命令、地址、数据接收。
本发明实施例具体提供了驱动器和监视器的状态转换过程。
图4为本发明另一实施例提供的LPC从设备和LPC主设备连接的示意图。在图1所示实施例的基础上，监视器11不仅可以监听LPC总线13上LPC主设备14发送的命令、数据或地址，还可以监听驱动器12发送到LPC总线13上的数据，当监视器11监听到驱动器12发送到LPC总线13上的数据时，还可以采集驱动器12发送到LPC总线13上的数据，并将驱动器12发送到LPC总线13上的数据发送给计分板，该计分板一端接监视器11，另一端接LPC主设备14。当驱动器12将LPC主设备14读取的数据发送到LPC总线13上时，LPC主设备14依据LPC协议，从LPC总线13上获取该数据，并将其获取到的数据发送给该计分板，则该计分板可比较驱动器12发送到LPC总线13上的数据和LPC主设备14从LPC总线13上获取的数据，并判断两者是否一致，若一致，表示LPC从设备验证模型10对LPC主设备14的读功能验证成功。
另外，当LPC主设备14执行写功能时，LPC主设备14向LPC总线13上发送数据，以便将数据写入LPC从设备9，当LPC主设备14向LPC总线13上发送数据后，LPC主设备14还可将其发送到LPC总线13上的数据发送给计分板，监视器11还可以将其从LPC总线13上采集到的数据发送给该计分板，如此，该计分板通过比较LPC主设备14发送到LPC总线13上的数据和监视器11从LPC总线13上采集到的数据，判断两者是否一致，若一致，表示LPC从设备验证模型10对LPC主设备14的写功能验证成功。
此外，如图4所示，LPC从设备验证模型10还包括激励生成器15和反馈通道16，反馈通道16分别与激励生成器15和监视器11连接，激励生成器15还与驱动器12连接；激励生成器15用于产生测试激励，并将所述测试激励发送给驱动器12，驱动器12将该测试激励放入数据寄存器，即此处的测试激励为上述实施例中所述数据寄存器中的数据；当所述命令为读命令时，驱动器12将所述测试激励通过所述总线发送给所述LPC主设备，即当命令为读命令时，驱动器12向总线发数据，具体的，驱动器12从所述数据寄存器中获取数据并发送到总线13上。
在本实施例中，监视器11还用于将其从LPC总线13上采集到的数据通过反馈通道16发送给激励生成器15，激励生成器15根据监视器11从LPC总线13上采集到的数据，生成激励数据即测试激励，并将激励数据发送给驱动器12，驱动器12将激励数据发送到LPC总线13上，此时，激励生成器15生成的激励数据和监视器11从LPC总线13上采集到的数据相关联。
另外，监视器11还用于将驱动器12发送到LPC总线13上的数据通过反馈通道16发送给激励生成器15，激励生成器15根据驱动器12发送到LPC总线13上的数据，生成激励数据即测试激励，并将激励数据发送给驱动器12，驱动器12将激励数据发送到LPC总线13上，此时，激励生成器15生成的激励数据和驱动器12发送到LPC总线13上的数据相关联。
此外，监视器11从LPC总线13上采集到的数据可以实时发送到激励生成器15，也可以间隔预设时间发送给激励生成器15，同理，驱动器12发送到LPC总线13上的数据可以实时发送到激励生成器15，也可以间隔预设时间发送给激励生成器15，如果是间隔预设时间发送给激励生成器15，反馈通道16中还可以包括一个缓冲队列，该缓冲队列存放监视器11从LPC总线13上采集到的数据，或者，驱动器12发送到LPC总线13上的数据，反馈通道16可根据该缓冲队列依次将监视器11从LPC总线13上采集到的数据，或者，驱动器12发送到LPC总线13上的数据发送给激励生成器15。
本发明实施例通过计分板比较驱动器发送到LPC总线上的数据和LPC主设备从LPC总线上获取的数据，可确定LPC从设备验证模型对LPC主设备的读功能验证是否成功，通过计分板比较LPC主设备发送到LPC总线上的数据和监视器从LPC总线上采集到的数据，可确定LPC从设备验证模型对LPC主设备的写功能验证是否成功，从而实现了对LPC主设备读写功能的验证；另外，通过激励生成器具体依据监视器监听到的总线上LPC从设备发送的信号和/或LPC主设备发送的信号产生测试激励，即将总线上的信号作为激励生成器生成测试激励的依据，使激励生成器前后生成的测试激励具有相关性，进一步增加了验证模型的功能。
本发明实施例提供一种LPC从设备，如图1或图4所示，该LPC从设备9包括上述任一一个实施例所述的LPC从设备验证模型10。
图5为本发明实施例提供的少针脚型接口LPC主设备验证方法的流程图。如图5所述，本实施例提供的少针脚型接口LPC主设备验证方法的具体步骤如下：
步骤S101、LPC从设备监听LPC总线上的信号，所述LPC总线分别连接所述LPC从设备和LPC主设备。
步骤S102、当所述LPC从设备监听到所述LPC总线上所述LPC主设备发送的开始信号时，从所述LPC总线上依次采集第一信号和第二信号，所述第一信号和所述第二信号相差预设时间。
步骤S103、根据所述第一信号的值和所述第二信号的值，确定所述第二信号为写命令或读命令，若为写命令，则执行步骤S104，若为读命令，则执行步骤S105。
步骤S104、所述LPC从设备从所述LPC总线上采集数据。
步骤S105、所述LPC从设备向所述LPC总线发送数据。
其中，所述写命令包括如下至少一种：IO写命令、MEMORY写命令、FIRMWARE MEMORY写命令；所述读命令包括如下至少一种：IO读命令、MEMORY读命令、FIRMWARE MEMORY读命令。
本实施例所述的方法原理和图1所示实施例的原理一致，此处不再赘述。
本发明实施例通过建立LPC从设备验证模型，该LPC从设备验证模型能够监听总线上由LPC主设备发送的开始信号，依据开始信号采集总线上LPC主设备发送的复用信号，识别复用信号生成命令，并依据该命令执行写操作或读操作，实现了能够验证LPC主设备功能的验证模型。
图6为本发明另一实施例提供的少针脚型接口LPC主设备验证方法的流程图。如图6所述，本实施例提供的少针脚型接口LPC主设备验证方法的具体步骤如下：
步骤S201、LPC从设备监听LPC总线上的信号，所述LPC总线分别连接所述LPC从设备和LPC主设备。
步骤S202、当所述LPC从设备监听到所述LPC总线上所述LPC主设备发送的开始信号时，从所述LPC总线上依次采集第一信号和第二信号，所述第一信号和所述第二信号相差预设时间。
步骤S203、根据所述第一信号的值和所述第二信号的值，确定所述第二信号为写命令或读命令，若为写命令，则执行步骤S204，若为读命令，则执行步骤S207。
步骤S204、所述LPC从设备从所述LPC总线上采集数据。
步骤S205、所述LPC从设备将其从所述LPC总线上采集到的数据发送给计分板，所述计分板用于比较所述LPC主设备发送到所述LPC总线上的数据和所述LPC从设备从所述LPC总线上采集到的数据是否一致。
步骤S206、所述LPC从设备根据所述LPC从设备从所述LPC总线上采集到的数据，生成激励数据，并将所述激励数据发送到所述LPC总线上。
其中，所述激励数据和所述LPC从设备从所述LPC总线上采集到的数据相关联。
步骤S207、所述LPC从设备向所述LPC总线发送数据。
步骤S208、所述LPC从设备将其发送到所述LPC总线上的数据发送给计分板，所述计分板用于比较所述LPC主设备从所述LPC总线上获取的数据和所述LPC从设备发送到所述LPC总线上的数据是否一致。
步骤S209、所述LPC从设备根据所述LPC从设备发送到所述LPC总线上的数据，生成激励数据，并将所述激励数据发送到所述LPC总线上。
其中，所述激励数据和所述LPC从设备发送到所述LPC总线上的数据相关联。
本实施例所述的方法原理和图4所示实施例的原理一致，此处不再赘述。
本发明实施例通过计分板比较驱动器发送到LPC总线上的数据和LPC主设备从LPC总线上获取的数据，可确定LPC从设备验证模型对LPC主设备的读功能验证是否成功，通过计分板比较LPC主设备发送到LPC总线上的数据和监视器从LPC总线上采集到的数据，可确定LPC从设备验证模型对LPC主设备的写功能验证是否成功，从而实现了对LPC主设备读写功能的验证；另外，通过激励生成器具体依据监视器监听到的总线上LPC从设备发送的信号和/或LPC主设备发送的信号产生测试激励，即将总线上的信号作为激励生成器生成测试激励的依据，使激励生成器前后生成的测试激励具有相关性，进一步增加了验证模型的功能。
综上所述，本发明实施例通过建立LPC从设备验证模型，该LPC从设备验证模型能够监听总线上由LPC主设备发送的开始信号，依据开始信号采集总线上LPC主设备发送的复用信号，识别复用信号生成命令，并依据该命令执行写操作或读操作，实现了能够验证LPC主设备功能的验证模型；具体提供了驱动器和监视器的状态转换过程；通过计分板比较驱动器发送到LPC总线上的数据和LPC主设备从LPC总线上获取的数据，可确定LPC从设备验证模型对LPC主设备的读功能验证是否成功，通过计分板比较LPC主设备发送到LPC总线上的数据和监视器从LPC总线上采集到的数据，可确定LPC从设备验证模型对LPC主设备的写功能验证是否成功，从而实现了对LPC主设备读写功能的验证；另外，通过激励生成器具体依据监视器监听到的总线上LPC从设备发送的信号和/或LPC主设备发送的信号产生测试激励，即将总线上的信号作为激励生成器生成测试激励的依据，使激励生成器前后生成的测试激励具有相关性，进一步增加了验证模型的功能。
在本发明所提供的几个实施例中，应该理解到，所揭露的装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外，在本发明各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用硬件加软件功能单元的形式实现。
上述以软件功能单元的形式实现的集成的单元，可以存储在一个计算机可读取存储介质中。上述软件功能单元存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)或处理器(processor)执行本发明各个实施例所述方法的部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(Read-Only Memory，ROM)、随机存取存储器(Random Access Memory，RAM)、磁碟或者光盘等各种可以存储程序代码的介质。
本领域技术人员可以清楚地了解到，为描述的方便和简洁，仅以上述各功能模块的划分进行举例说明，实际应用中，可以根据需要而将上述功能分配由不同的功能模块完成，即将装置的内部结构划分成不同的功能模块，以完成以上描述的全部或者部分功能。上述描述的装置的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
Claims (4)
1.一种少针脚型接口LPC从设备，其特征在于，包括：监视器和驱动器；
所述监视器用于监听LPC总线上的信号，所述LPC总线分别连接所述LPC从设备和LPC主设备；
当所述监视器监听到所述LPC总线上所述LPC主设备发送的开始信号时，从所述LPC总线上依次采集第一信号和第二信号，所述第一信号和所述第二信号相差预设时间；
所述监视器根据所述第一信号的值和所述第二信号的值，确定所述第二信号为写命令或读命令；
若所述第二信号为写命令，则所述监视器从所述LPC总线上采集数据；
若所述第二信号为读命令，则所述驱动器向所述LPC总线发送数据；
所述写命令包括如下至少一种：IO写命令、MEMORY写命令、FIRMWARE MEMORY写命令；所述读命令包括如下至少一种：IO读命令、MEMORY读命令、FIRMWARE MEMORY读命令；
所述监视器还用于将其从所述LPC总线上采集到的数据发送给计分板，所述计分板用于比较所述LPC主设备发送到所述LPC总线上的数据和所述监视器从所述LPC总线上采集到的数据是否一致，若一致，表示对所述LPC主设备的写功能验证成功；和/或，所述监视器还用于采集所述驱动器发送到所述LPC总线上的数据，并将所述驱动器发送到所述LPC总线上的数据发送给计分板，所述计分板用于比较所述LPC主设备从所述LPC总线上获取的数据和所述驱动器发送到所述LPC总线上的数据是否一致，若一致，表示对所述LPC主设备的读功能验证成功；
其中，所述LPC从设备还包括：反馈通道和激励生成器；所述反馈通道分别连接所述激励生成器和所述监视器；所述激励生成器还与所述驱动器连接；所述反馈通道包括缓冲队列，所述缓冲队列存放所述监视器从所述LPC总线上采集到的数据或所述驱动器发送到所述LPC总线上的数据。
2.根据权利要求1所述的LPC从设备，其特征在于，
所述监视器还用于将其从所述LPC总线上采集到的数据通过所述反馈通道发送给所述激励生成器；
所述激励生成器根据所述监视器从所述LPC总线上采集到的数据，生成激励数据，并将所述激励数据发送给所述驱动器；
所述驱动器将所述激励数据发送到所述LPC总线上；
其中，所述激励数据和所述监视器从所述LPC总线上采集到的数据相关联；
和/或，
所述监视器还用于将所述驱动器发送到所述LPC总线上的数据通过所述反馈通道发送给所述激励生成器；
所述激励生成器根据所述驱动器发送到所述LPC总线上的数据，生成激励数据，并将所述激励数据发送给所述驱动器；
所述驱动器将所述激励数据发送到所述LPC总线上；
其中，所述激励数据和所述驱动器发送到所述LPC总线上的数据相关联。
3.一种少针脚型接口LPC主设备验证方法，其特征在于，包括：
LPC从设备监听LPC总线上的信号，所述LPC总线分别连接所述LPC从设备和LPC主设备；
当所述LPC从设备监听到所述LPC总线上所述LPC主设备发送的开始信号时，从所述LPC总线上依次采集第一信号和第二信号，所述第一信号和所述第二信号相差预设时间；
根据所述第一信号的值和所述第二信号的值，确定所述第二信号为写命令或读命令；
若所述第二信号为写命令，则所述LPC从设备从所述LPC总线上采集数据；
若所述第二信号为读命令，则所述LPC从设备向所述LPC总线发送数据；
所述写命令包括如下至少一种：IO写命令、MEMORY写命令、FIRMWARE MEMORY写命令；所述读命令包括如下至少一种：IO读命令、MEMORY读命令、FIRMWARE MEMORY读命令；
所述LPC从设备从所述LPC总线上采集数据之后，还包括：所述LPC从设备将其从所述LPC总线上采集到的数据发送给计分板，所述计分板用于比较所述LPC主设备发送到所述LPC总线上的数据和所述LPC从设备从所述LPC总线上采集到的数据是否一致，若一致，表示对所述LPC主设备的写功能验证成功；
所述LPC从设备向所述LPC总线发送数据之后，还包括：所述LPC从设备将其发送到所述LPC总线上的数据发送给计分板，所述计分板用于比较所述LPC主设备从所述LPC总线上获取的数据和所述LPC从设备发送到所述LPC总线上的数据是否一致，若一致，表示对所述LPC主设备的读功能验证成功；
其中，所述LPC从设备还包括：反馈通道；所述反馈通道包括缓冲队列，所述缓冲队列存放所述LPC从设备从所述LPC总线上采集到的数据或所述LPC从设备发送到所述LPC总线上的数据。
4.根据权利要求3所述的方法，其特征在于，还包括：
所述LPC从设备根据所述LPC从设备从所述LPC总线上采集到的数据，生成激励数据，并将所述激励数据发送到所述LPC总线上；其中，所述激励数据和所述LPC从设备从所述LPC总线上采集到的数据相关联；或者，
所述LPC从设备根据所述LPC从设备发送到所述LPC总线上的数据，生成激励数据，并将所述激励数据发送到所述LPC总线上；其中，所述激励数据和所述LPC从设备发送到所述LPC总线上的数据相关联。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201611096002.0A CN108154022B (zh) | 2016-12-02 | 2016-12-02 | 少针脚型接口lpc从设备及lpc主设备验证方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201611096002.0A CN108154022B (zh) | 2016-12-02 | 2016-12-02 | 少针脚型接口lpc从设备及lpc主设备验证方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108154022A CN108154022A (zh) | 2018-06-12 |
| CN108154022B true CN108154022B (zh) | 2020-11-06 |
Family
ID=62470000
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201611096002.0A Active CN108154022B (zh) | 2016-12-02 | 2016-12-02 | 少针脚型接口lpc从设备及lpc主设备验证方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108154022B (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101515301A (zh) * | 2008-02-23 | 2009-08-26 | 炬力集成电路设计有限公司 | 一种片上系统芯片验证的方法和装置 |
| CN101777030A (zh) * | 2009-12-31 | 2010-07-14 | 华亚微电子（上海）有限公司 | 数据传输系统的验证装置和方法 |
| CN103530216A (zh) * | 2013-10-12 | 2014-01-22 | 江苏华丽网络工程有限公司 | 一种基于uvm验证方法学的pcie验证方法 |
| CN104462626A (zh) * | 2013-09-24 | 2015-03-25 | 上海华虹集成电路有限责任公司 | 基于vmm验证方法学的rfif验证平台及实现方法 |
| CN106021044A (zh) * | 2016-05-10 | 2016-10-12 | 中国电子科技集团公司第三十八研究所 | 可重用spi总线协议模块验证环境平台及其验证方法 |
-
2016
- 2016-12-02 CN CN201611096002.0A patent/CN108154022B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101515301A (zh) * | 2008-02-23 | 2009-08-26 | 炬力集成电路设计有限公司 | 一种片上系统芯片验证的方法和装置 |
| CN101777030A (zh) * | 2009-12-31 | 2010-07-14 | 华亚微电子（上海）有限公司 | 数据传输系统的验证装置和方法 |
| CN104462626A (zh) * | 2013-09-24 | 2015-03-25 | 上海华虹集成电路有限责任公司 | 基于vmm验证方法学的rfif验证平台及实现方法 |
| CN103530216A (zh) * | 2013-10-12 | 2014-01-22 | 江苏华丽网络工程有限公司 | 一种基于uvm验证方法学的pcie验证方法 |
| CN106021044A (zh) * | 2016-05-10 | 2016-10-12 | 中国电子科技集团公司第三十八研究所 | 可重用spi总线协议模块验证环境平台及其验证方法 |
Non-Patent Citations (1)
| Title |
|---|
| 面向接口协议验证的激励生成技术的研究;何立春;《中国优秀硕士学位论文全文数据库 信息科技辑》;20130215;第I135-228页 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108154022A (zh) | 2018-06-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109766302B (zh) | 设备管理的方法和装置 | |
| US10127170B2 (en) | High density serial over LAN management system | |
| US7987389B2 (en) | System and method for testing sleep and wake functions of computer | |
| CN107025203B (zh) | 第一板卡、第二板卡及一种设备 | |
| US9330049B2 (en) | Method and apparatuses for monitoring system bus | |
| CN102033840B (zh) | 总线协议转换装置和总线协议转换方法 | |
| CN105955911B (zh) | 一种热插拔控制电路及其控制方法 | |
| CN107592250B (zh) | 基于航空fc总线多速率自适应测试设备 | |
| CN106598898A (zh) | 共享总线端口的系统及共享总线端口的方法 | |
| US9507744B2 (en) | Handling two SGPIO channels using single SGPIO decoder on a backplane controller | |
| TW201423413A (zh) | 匯流排訊號監測裝置及方法 | |
| CN105940384A (zh) | 外围设备的通用串行总线仿真 | |
| CN112817899B (zh) | 基于pcie的数据传输方法、装置、存储介质和电子设备 | |
| US8391162B2 (en) | Apparatus and method for testing SMNP cards | |
| CN108154022B (zh) | 少针脚型接口lpc从设备及lpc主设备验证方法 | |
| CN103853680A (zh) | 总线信号监测装置及方法 | |
| CN109003646B (zh) | 一种数据处理方法及单片机 | |
| CN115345098B (zh) | Soc验证方法、装置、电子设备及存储介质 | |
| KR20150061348A (ko) | I2c 통신에서 디바이스 어드레스를 설정하는 방법 및 디바이스 어드레스를 설정하는 장치 | |
| CN111447121B (zh) | Pcie控制器的测试方法、装置、设备及存储介质 | |
| CN108710508B (zh) | 一种处理方法、装置及电子设备 | |
| CN112615739A (zh) | 一种多主机应用环境下ocp3.0网卡的适配方法及系统 | |
| CN117436405B (zh) | 一种仿真验证方法、装置及电子设备 | |
| CN115952074B (zh) | 片上系统的性能验证方法及装置 | |
| CN115905101A (zh) | 发放信息的处理方法、处理核、众核系统、设备和介质 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP01 | Change in the name or title of a patent holder | ||
| CP01 | Change in the name or title of a patent holder |
Address after: 100095 Building 2, Longxin Industrial Park, Zhongguancun environmental protection technology demonstration park, Haidian District, Beijing Patentee after: Loongson Zhongke Technology Co.,Ltd. Address before: 100095 Building 2, Longxin Industrial Park, Zhongguancun environmental protection technology demonstration park, Haidian District, Beijing Patentee before: LOONGSON TECHNOLOGY Corp.,Ltd. |