KR100985550B1 - 직접 디지털 주파수 합성 장치 및 방법 - Google Patents

직접 디지털 주파수 합성 장치 및 방법 Download PDF

Info

Publication number
KR100985550B1
KR100985550B1 KR1020090093847A KR20090093847A KR100985550B1 KR 100985550 B1 KR100985550 B1 KR 100985550B1 KR 1020090093847 A KR1020090093847 A KR 1020090093847A KR 20090093847 A KR20090093847 A KR 20090093847A KR 100985550 B1 KR100985550 B1 KR 100985550B1
Authority
KR
South Korea
Prior art keywords
phase
frequency
signal
information
quadrature
Prior art date
Application number
KR1020090093847A
Other languages
English (en)
Inventor
공영균
정재훈
Original Assignee
엘아이지넥스원 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘아이지넥스원 주식회사 filed Critical 엘아이지넥스원 주식회사
Priority to KR1020090093847A priority Critical patent/KR100985550B1/ko
Application granted granted Critical
Publication of KR100985550B1 publication Critical patent/KR100985550B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/02—Digital function generators
    • G06F1/03—Digital function generators working, at least partly, by table look-up
    • G06F1/0321—Waveform generators, i.e. devices for generating periodical functions of time, e.g. direct digital synthesizers
    • G06F1/0328—Waveform generators, i.e. devices for generating periodical functions of time, e.g. direct digital synthesizers in which the phase increment is adjustable, e.g. by using an adder-accumulator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Radar Systems Or Details Thereof (AREA)

Abstract

본 발명은 직접 디지털 주파수 합성 장치 및 방법에 관한 것이다. 보다 상세하게는 일정한 주파수를 갖는 클럭 신호를 입력으로 하여 사용자가 원하는 임의의 파형과 주파수를 갖는 신호를 생성하는 직접 디지털 합성 장치 및 방법에 관한 것이다. 본 발명은 합성하고자 하는 신호의 주파수 조절을 위한 시간에 따른 주파수 정보를 입력받아 상기 주파수 정보에 따른 위상 정보를 생성하여 출력하는 위상 정보 변환부, 상기 위상 정보를 기준 클럭에 따라 누산하여 출력하는 위상 정보 누산부, 위상에 따른 진폭 정보가 미리 저장되어 있으며, 상기 누산된 위상 정보에 매칭되는 진폭 정보를 이산 형태(Discrete form)의 동위상 신호와 직교 위상 신호로 각각 분리하여 출력하는 이산 신호 생성부, 상기 주파수 정보를 수신받은 후 상기 주파수 정보와 상기 출력된 직교 위상 신호를 비교하여 상기 주파수 정보 중 주파수 감소 구간에 대응되는 직교 위상 신호의 위상을 천이하여 출력하는 위상 변환부, 및 상기 이산 신호 생성부로부터 출력되는 동위상 신호와 상기 위상 변환부로부터 출력되는 직교 위상 신호를 아날로그 신호로 변환하여 출력하는 D/A 컨버터부를 포함하는 것을 특징으로 한다.
Figure R1020090093847
레이더, 주파수 합성, DDFS, 대역폭

Description

직접 디지털 주파수 합성 장치 및 방법{Apparatus and method For synthesizing direct digital frequency}
본 발명은 직접 디지털 주파수 합성 장치 및 방법에 관한 것이다. 보다 상세하게는 일정한 주파수를 갖는 클럭 신호를 입력으로 하여 사용자가 원하는 임의의 파형과 주파수를 갖는 신호를 합성하는 직접 디지털 주파수 합성 장치 및 방법에 관한 것이다.
일반적으로 레이더에서 해상도란 물체를 구분하는 최소 단위로써 탐지 신호의 펄스 폭에 의해 결정된다.
이때, 탐지 신호의 펄스 폭은 탐지 신호의 대역폭에 반비례하므로 레이더의 해상도를 향상시키기 위해서는 탐지 신호의 대역폭을 최대한 넓게 형성하여야 한다.
그러나, 송수신 신호의 대역폭을 넓게 형성하여 송수신 신호의 펄스 폭이 좁아지는 경우 송신 에너지가 저하되고, 이는 레이더의 탐지 거리를 제한하게 되므로 실제로는 외부로 송신되는 탐지 신호의 송신시에 펄스 폭을 넓게 하고 탐지 신호의 수신시에 펄스 폭을 좁게 하는 펄스 압축 기법이 사용된다.
따라서, 레이더의 탐지 신호로써 시간에 따라 주파수가 변하는 첩(Chirp) 신호를 사용하며 첩 신호를 생성하기 위하여 사용자가 원하는 임의의 파형과 주파수를 가지는 신호를 디지털 방식으로 생성하는 장치인 직접 디지털 주파수 합성 장치(Direct Digital Frequency Synthesis:DDFS)를 사용할 수 있다.
상기와 같은 직접 디지털 주파수 합성 장치에서 생성되는 첩 신호의 경우 직접 디지털 주파수 합성 장치에서 발생가능한 동기 신호의 주파수를 fHz라고 할때, 나이퀴스트(Nyquist) 샘플링 이론에 따라 최대 f/2Hz의 대역폭을 갖는 첩 신호를 생성할 수 있다.
그리고, 현재 직접 디지털 주파수 합성 장치에서 발생가능한 동기 신호의 주파수가 1KHz 인 것을 고려해보면 직접 디지털 주파수 합성 장치로부터 출력되는 첩 신호의 대역폭은 최대 500Mhz에 머무르게 되므로 레이더의 해상도를 향상시키는데 있어서 한계가 발생하는 문제점이 있다.
본 발명은 상기와 같은 문제점을 해결하고자 안출된 것으로 미리 결정된 주파수를 갖는 클럭 신호에 따라 합성가능한 첩 신호의 대역폭을 향상시켜 합성 개구 레이더에서 첩 신호를 탐지 신호로 사용하여 획득되는 영상 정보의 해상도를 향상시키는 것이 가능한 직접 디지털 주파수 합성 장치 및 방법을 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위한 본 발명에 따른 직접 디지털 주파수 합성 장치는 합성하고자 하는 신호의 주파수 조절을 위한 시간에 따른 주파수 정보를 입력받아 상기 주파수 정보에 따른 위상 정보를 생성하여 출력하는 위상 정보 변환부, 상기 위상 정보를 기준 클럭에 따라 누산하여 출력하는 위상 정보 누산부, 위상에 따른 진폭 정보가 미리 저장되어 있으며, 상기 누산된 위상 정보에 매칭되는 진폭 정보를 이산 형태(Discrete form)의 동위상 신호와 직교 위상 신호로 각각 분리하여 출력하는 이산 신호 생성부, 상기 주파수 정보를 수신받은 후 상기 주파수 정보와 상기 출력된 직교 위상 신호를 비교하여 상기 주파수 정보 중 주파수 감소 구간에 대응되는 직교 위상 신호의 위상을 천이하여 출력하는 위상 변환부, 및 상기 이산 신호 생성부로부터 출력되는 동위상 신호와 상기 위상 변환부로부터 출력되는 직교 위상 신호를 아날로그 신호로 변환하여 출력하는 D/A 컨버터부를 포함하는 것을 특징으로 한다.
또한, 본 발명에 따른 직접 디지털 주파수 합성 방법은 (a) 합성하고자 하는 신호의 주파수 조절을 위한 시간에 따른 주파수 정보를 입력받아 상기 주파수 정보에 따른 위상 정보를 생성하여 출력하는 단계, (b) 상기 위상 정보를 기준 클럭에 따라 누산하여 출력하는 단계, (c) 상기 누산된 위상 정보에 매칭되는 진폭 정보를 이산 형태(Discrete form)의 동위상 신호와 직교 위상 신호로 각각 분리하여 출력하는 단계, (d) 상기 주파수 정보를 수신받은 후 상기 주파수 정보와 상기 출력된 직교 위상 신호를 비교하여 상기 주파수 정보 중 주파수 감소 구간에 대응되는 직교 위상 신호의 의상을 천이하여 출력하는 단계, 및 (e) 상기 동위상 신호와 상기 (d) 단계에서 출력된 직교 위상 신호를 아날로그 신호로 변환하여 출력하는 단계를 포함하는 것을 특징으로 한다.
본 발명에 의하면 직접 디지털 주파수 합성 장치에서 사용되는 기준 클럭 신호의 주파수와 동일한 대역폭을 갖는 첩신호를 생성하는 것이 가능하므로 레이더의 탐지 신호 발생 장치에 적용하여 레이더의 해상도를 최대 2배 향상시킬 수 있는 효과를 가진다.
이하, 본 발명의 바람직한 실시예를 첨부된 도면들을 참조하여 상세하게 설명한다. 우선 각 도면의 구성 요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호들을 가지도록 하고 있음에 유의해야 한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략한다. 또한, 이하에서 본 발명의 바람직한 실시예를 설명할 것이나, 본 발명의 기술적 사상은 이에 한정하거나 제한되지 않고 당업자에 의해 실시될 수 있음은 물론이다.
도 1은 본 발명의 바람직한 실시예에 따른 직접 디지털 주파수 합성 장치의 블록도 이다.
이때, I는 동위상(In Phase) 신호를 의미하며, Q는 직교 위상(Quardrature) 신호를 의미한다.
도 1에 도시된 바와 같이 본 발명의 바람직한 실시예에 따른 직접 디지털 주파수 합성 장치(1)는 위상 정보 변환부(10), 위상 정보 누산부(20), 이산 신호 생성부(30), 위상 변환부(40), D/A 컨버터부(50), 합성 신호 출력부(60), 및 클럭 신호 공급부(70)를 포함한다.
위상 정보 변환부(10)는 합성하고자 하는 신호의 주파수 조절을 위한 시간에 따른 주파수 정보를 입력받아 상기 주파수 정보에 따른 위상 정보를 생성하여 출력한다.
이때, 위상 정보 변환부(10)는 레지스터일 수 있으며, 상기 주파수 정보는 이진 데이터 워드(Word) 형태로 입력이 이루어질 수 있다.
또한, 상기 주파수 정보는 상기 합성하고자 하는 신호의 시간에 따른 주파수 변화량에 대한 정보이며, 미리 결정된 시간을 기준으로 주파수 증가 구간과 주파수 감소 구간이 대칭 형태를 갖도록 생성될 수 있다.
위상 정보 누산부(20)는 위상 정보 변환부(10)에서 출력되는 상기 위상 정보 를 입력받아 상기 위상 정보를 기준 클럭에 따라 누산하여 출력한다.
이때, 위상 정보 누산부(20)는 상기 위상 정보를 입력받아 상기 기준 클럭에 따라 상기 위상 정보를 가산하는 위상 가산부(22)와 상기 가산된 위상 정보를 저장하는 위상 정보 저장부(24)를 포함한다.
또한, 상기 위상 정보의 누산은 위상 가산부(22)에서 가산된 후 위상 정보 저장부(24)에 저장된 위상 정보를 다시 위상 정보 가산부(22)로 궤환한 후 상기 기준 클럭에 따라 위상 정보 가산부(22)로 입력되는 위상 정보와 상기 궤환된 위상 정보 저장부(24)에 저장된 위상 정보를 가산하여 다시 위상 정보 저장부(24)에 저장하는 방식으로 이루어질 수 있다.
또한, 위상 정보 저장부(24)는 레지스터일 수 있다.
이산 신호 생성부(30)는 위상에 따른 진폭 정보가 미리 저장되어 있으며,상기 누산된 위상 정보에 매칭되는 진폭 정보를 이산 형태(Discrete form)의 동위상 신호와 직교 위상 신호로 각각 분리하여 출력한다.
이때, 이산 신호 생성부(30)는 룩업 테이블(Look-up table) 방식을 이용하는 롬(ROM)일 수 있다.
여기에서, 룩업 테이블 방식이란 위상에 따른 진폭 데이터를 롬에 저장한 후 입력되는 어드레스 비트에 따라 상기 어드레스 비트에 매칭되는 일련의 데이터들을 출력하는 방식을 의미하며, 상기 어드레스 비트는 위상 정보 누산부(20)에서 누산된 후 이산 신호 생성부(30)에 입력되는 위상 정보일 수 있다.
위상 변환부(40)는 상기 주파수 정보를 수신받은 후 상기 주파수 정보와 상 기 직교 위상 신호를 비교하여 상기 주파수 정보 중 주파수 감소 구간에 대응되는 상기 직교 위상 신호의 위상을 천이하여 출력한다.
이때, 위상 변환부(40)의 상세한 구성은 이하 도 2에서 설명하도록 한다.
D/A 컨버터부(50)는 이산 신호 생성부(30)로부터 출력되는 동위상 신호와 위상 변환부(40)로부터 출력되는 직교 위상 신호를 아날로그 신호로 변환하여 출력한다.
이때, D/A 컨버터부(50)는 디지털-아날로그 컨버터(Digital To Analog Converter:DAC)일 수 있다.
합성 신호 출력부(60)는 상기 아날로그 신호로 변환된 동위상 신호와 직교 위상 신호를 합성하여 출력한다.
클럭 신호 공급부(70)는 위상 정보 가산부(22)와 합성 신호 출력부(60)의 동작을 위한 기준 클럭 신호를 공급한다.
또한, 본 발명의 직접 디지털 주파수 합성 장치(1)는 합성 신호 출력부(60)로부터 출력되는 상기 합성된 동위상 신호와 직교 위상 신호에 대한 필터링을 수행하는 필터부를 더 포함할 수 있으며, 상기 필터부는 로우-패스 필터(Low-pass Filter)일 수 있다.
도 2는 본 발명의 바람직한 실시예에 따른 위상 변환부의 상세 블록도 이다.
도 2에 도시된 바와 같이 본 발명의 바람직한 실시예에 따른 위상 변환부(40)는 제1 입력부(42), 제2 입력부(44), 스위치부(46), 및 180도 위상 천이부(48)를 포함한다.
제1 입력부(42)는 상기 주파수 정보 중 주파수 증가 구간에 대응되는 직교 위상 신호가 입력되며, 제2 입력부(44)는 상기 주파수 정보 중 주파수 감소 구간에 대응되는 직교 위상 신호가 입력된다.
스위치부(46)는 일측이 디지털 파형 생성부(30)에 연결되고 타측이 제1 입력부(42)와 제2 입력부(44)의 일측에 연결되며, 상기 주파수 증가 구간인 경우 디지털 파형 생성부(30)와 제1 입력부(42)를 연결시키고 상기 주파수 감소 구간인 경우 디지털 파형 생성부(30)와 제2 입력부(44)를 연결시킨다.
180도 위상 천이부(48)는 제2 입력부(44) 타측에 연결되어 상기 주파수 감소 구간에 대응되는 직교 위상 신호를 180도 위상 천이시켜 출력한다.
따라서, 이산 신호 생성부(30)에서 출력되는 직교 위상 신호 중 상기 주파수 증가 구간에 매칭되는 상기 직교 위상 신호는 스위치부(46)의 동작에 의해 제1 입력부(42)로 입력되어 D/A 컨버터부(50)로 출력될 수 있다.
또한, 이산 신호 생성부(30)에서 출력되는 직교 위상 신호 중 상기 주파수 감소 구간에 대응되는 상기 직교 위상 신호는 스위치부(46)의 동작에 의해 제2 입력부(44)로 입력된 후 180도 위상 천이부(48)에 의해 180도 위상 천이가 이루어진 후 아날로그 변환부(50)로 출력될 수 있다.
이와 같이, 본 발명의 바람직한 실시예에 따른 직접 디지털 주파수 합성 장치(1)의 위상 변환부(40)에서 상기 주파수 감소 구간에 대응되는 상기 직교 위상 신호를 180도 위상 천이한 후 아날로그 변환부(50)로 출력하는 이유를 이하 도 3a 내지 도 3f를 참조하여 설명하도록 한다.
도 3a는 본 발명의 바람직한 실시예에 따른 주파수 정보의 참고 그래프, 도 3b는 본 발명의 바람직한 실시예에 따른 누산된 위상 정보의 참고 그래프, 도 3c는 본 발명의 바람직한 실시예에 따른 이산 형태의 동위상 신호의 참고 그래프, 도 3d는 본 발명의 바람직한 실시예에 따른 이산 형태의 직교 위상 신호의 참고 그래프, 도 3e는 본 발명의 바람직한 실시예에 따른 아날로그 신호로 변환된 동위상 신호와 직교 위상 신호의 주파수 정보의 참고 그래프, 및 도 3f는 본 발명의 바람직한 실시예에 따른 아날로그 신호로 변환된 동위상 신호와 직교 위상 신호의 참고 그래프이다.
이때, 도 3a 내지 도 3f를 참조하여 본 발명의 바람직한 실시예에 따른 직접 디지털 주파수 합성 장치의 동작을 설명하면 다음과 같다.
먼저, 위상 정보 변환부(10)에 생성하고자 하는 신호의 주파수 조절을 위한 시간에 따른 주파수 정보가 입력된 후 상기 주파수 정보에 따른 위상 정보가 생성되어 출력된다.
이때, 상기 주파수 정보는 도 3a에 도시된 바와 같이 0<t<t0 구간에서 시간에 따라 주파수가 감소하는 주파수 감소 구간을 형성하고 t0<t<2t0 구간에서 시간에 따라 주파수가 증가하는 주파수 증가 구간을 형성하며, 미리 결정되어 있는 시간 t0를 기준으로 상기 주파수 감소 구간과 상기 주파수 증가 구간이 대칭 형태를 이루도록 생성된 후 위상 정보 변환부(10)에 입력될 수 있다.
위상 정보 변환부(10)로부터 출력되는 상기 위상 정보는 위상 정보 가산 부(22)로 전송되며, 위상 정보 가산부(22)는 클럭 신호 공급부(70)로부터 공급되는 기준 클럭에 따라 상기 위상 정보를 가산한 후 위상 정보 저장부(24)로 출력한다.
그리고, 위상 정보 저장부(24)는 상기 출력된 위상 정보를 저장한 후 상기 저장된 위상 정보를 위상 정보 가산부(22)로 궤환하며, 위상 정보 가산부(22)는 다시 상기 기준 클럭에 따라 상기 입력되는 위상 정보와 위상 정보 저장부(24)로부터 궤한된 위상 정보를 가산한 후 위상 정보 저장부(24)로 출력하는 방식으로 상기 주파수 정보에 따른 위상 정보의 누산을 수행할 수 있다.
이때, 0<t<2t0 시간 구간에서의 상기 주파수 정보에 따라 위상 정보 누산부(20)에서 누산된 후 이산 신호 생성부(30)로 출력되는 위상 정보는 도 3b와 같이 나타낼 수 있다.
이산 신호 생성부(30)는 위상에 따른 진폭 정보가 미리 저장되어 있으며, 상기 누산된 위상 정보에 매칭되는 진폭 정보를 이산 형태(Discrete form)의 동위상 신호와 직교 위상 신호로 각각 분리하여 출력한다.
이때, 이산 신호 생성부(30)는 룩 업 테이블(Look-Up Table) 방식으로 동작하는 롬(ROM)일 수 있으며, 상기 누산된 위상 정보는 이산 신호 생성부(30)에 입력된 후 어드레스 비트의 역할을 수행하므로 이산 신호 생성부(30)로부터 상기 어드레스 비트에 해당하는 진폭 정보의 출력이 이루어질 수 있다.
이산 신호 생성부(30)로부터 출력되는 이산 형태의 상기 동위상 신호는 D/A 컨버터부(50)로 입력되며, 이산 형태의 상기 직교위상 신호는 위상 변환부(40)로 출력이 이루어진다
이때, 이산 신호 생성부(30)로부터 D/A 컨버터부(50)로 입력되는 이산 형태의 상기 동위상 신호는 도 3c의 (a)와 (b)에 도시된 바와 같이 나타낼 수 있다.
또한, 위상 변환부(40)는 상기 주파수 정보를 수신받은 후, 상기 주파수 정보와 상기 직교 위상 신호를 비교하여 상기 주파수 정보 중 주파소 감소 구간인 시간구간 0<t<t0에 대응되는 직교 위상 신호가 입력되는 경우 이산 신호 생성부(30)와 제2 입력부(44)를 연결시켜 상기 주파수 정보 중 주파소 감소 구간인 시간구간0<t<t0에 대응되는 직교 위상 신호를 3d의 (a)에 도시된 바와 같이 180도 위상 천이부(48)에서 180도 위상 천이시킨 후 D/A 컨버터부(50)로 출력할 수 있다.
또한, 상기 주파수 정보와 상기 직교 위상 신호를 비교하여 3d에 도시된 바와 같이 상기 주파수 정보 중 주파수 증가 구간인 시간구간 t0<t<2t0에 대응되는 직교 위상 신호가 입력되는 경우 이산 신호 생성부(30)와 제1 입력부(42)를 연결시켜 상기 주파수 정보 중 주파수 증가 구간인 시간구간 t0<t<2t0에 대응되는 직교 위상 신호를 D/A 컨버터부(50)로 출력할 수 있다.
D/A 컨버터부(50)는 이산 신호 생성부(30)로부터 출력되는 동위상 신호와 위상 변환부(40)로부터 출력되는 직교 위상 신호를 아날로그 신호로 변환하여 출력한다.
이때, D/A 컨버터부(50)로부터 출력되는 상기 동위상 신호와 상기 직교위상 신호의 주파수는 도 3e에 도시된 바와 같이 0<t<t0 시간 구간에서 -Bmax를 최대값으로 하는 음의 주파수 성분을 갖는 상향 첩(Chirp)신호 일 수 있으며, t0<t<2t0 시간 구간에서 Bmax를 최대값으로 하는 양의 주파수 성분을 갖는 상향 첩(Chirp)신호 일 수 있다.
따라서, 아날로그 신호 변환부(50)로부터 출력되는 상기 동위상 신호와 상기직교 위상 신호의 대역폭은 -Bmax 내지 Bmax로써 최대 2Bmax일 수 있다.
또한, D/A 컨버터부(50)로부터 출력되는 상기 동위상 신호와 상기 직교위상 신호는 도 3f의 (a)와 (b)에 도시된 바와 같은 파형을 갖는 시간에 따라 주파수가 변화하는 첩(Chirp) 신호일 수 있다.
합성 신호 출력부(60)는 D/A 컨버터부(50)로부터 출력되는 동위상 신호와 직교 위상 신호를 합성하여 출력한다.
종래의 직접 디지털 주파수 합성 장치에서 출력되는 첩 신호는 항상 양의 주파수 성분을 갖게 되므로 도 3a에 도시된 바와 같은 0Hz에서 BmaxHz의 주파수 변화 범위를 갖는 주파수 정보가 입력되는 경우, 출력되는 첩 신호의 최대 송신 대역폭은 Bmax가 된다.
그러나, 본 발명의 직접 디지털 주파수 합성 장치의 경우 도 3a에 도시된 바와 같이 미리 결정되어 있는 시간 t0를 기준으로 상기 주파수 감소 구간과 상기 주파수 증가 구간이 대칭 형태를 이루도록 0<t<t0 시간 구간에서 시간에 따라 주파수 가 감소하는 주파수 감소 구간을 갖고 t0<t<2t0 구간에서 시간에 따라 주파수가 증가하는 주파수 증가 구간을 갖도록 주파수 정보를 생성하여 입력하게 되면 주파수 감소 구간인 0<t<t0 시간 구간에서 직교 위상 신호의 위상을 180도 위상 천이하는 방식으로 양의 주파수를 음의 주파수로 바꾸고, 주파수 증가 구간인 t0<t<2t0 시간 구간에서는 양의 주파수를 유지하여 대역폭이 -Bmax 내지 Bmax 즉 최대 대역폭 2Bmax를 갖는 상향 첩 신호를 합성하는 것이 가능해진다.
도 4a는 종래의 직접 디지털 주파수 합성 장치로부터 출력되는 동위상 신호와 직교 위상 신호의 참고 그래프, 도 4b는 본 발명의 바람직한 실시예에 따른 직접 디지털 주파수 합성 장치로부터 출력되는 동위상 신호와 직교 위상 신호의 참고 그래프이다.
도 4a에 도시된 바와 같이 종래의 직접 디지털 주파수 합성 장치의 경우 최대 1GHz의 주파수를 갖는 기준 클럭 신호를 사용하는 경우 나이퀴스트 법칙에 의해 최대 500MHz의 송신 대역폭을 갖는 동위상 신호(도 4a의 (a))와 직교위상 신호(도 4a의 (b))를 포함하는 첩 신호를 합성할 수 있는 반면, 도 4b에 도시된 바와 같이 본 발명의 직접 디지털 주파수 합성 장치를 이용하면 최대 1GHz의 주파수를 갖는 기준 클럭 신호를 사용하는 경우 최대 1GHz의 송신 대역폭을 갖는 동위상 신호(도 4b의 (a))와 직교위상 신호(도 4b의 (b))를 포함하는 첩 신호를 합성하는 것이 가능해진다.
따라서, 본 발명의 직접 디지털 주파수 합성 장치에서 합성 가능한 첩 신호 를 레이더의 탐지 신호로 활용하는 경우 레이더의 해상도를 최대 2배 향상시킬 수 있다.
얘를 들어, 본 발명의 직접 디지털 주파수 합성 장치에서 합성 가능한 첩 신호를 합성 개구 레이더(Synthesis Aperture Radar:SAR)의 탐지 신호로 활용하는 경우 현재 최대 0.3m 정도인 합성 개구 레이더에서 생성가능한 영상 정보의 해상도를 최대 2배 향상시킬 수 있다.
여기에서, 합성 개구 레이더란 일반적인 레이더들과는 달리 레이더로부터 송신되는 탐지 신호가 지상에 위치하는 물체로부터 반사되는 것을 이용하여 지상의 물체에 대한 3차원 영상 정보를 생성하여 제공할 수 있는 레이더로써 기상 상태와 상관없이 활용가능한 장점을 가진다.
따라서, 본 발명의 직접 디지털 주파수 합성 장치에서 합성 가능한 첩 신호를 합성 개구 레이더의 탐지 신호로 적용하는 경우 합성 개구 레이더로부터 획득되는 영상 정보의 해상도를 종래에 비해 최대 2배 향상시키는 것이 가능해진다.
도 5는 본 발명의 바람직한 실시예에 따른 직접 디지털 주파수 합성 방법에 대한 순서도 이다.
도 5에 도시된 바와 같이 본 발명의 바람직한 실시예에 따른 직접 디지털 주파수 합성 방법은 직접 디지털 주파수 합성 장치(1)에서 시계열적으로 수행되는 하기 단계들을 포함한다.
S10에서 위상 정보 변환부(10)는 합성하고자 하는 신호의 주파수 조절을 위한 시간에 따른 주파수 정보를 입력받아 상기 주파수 정보에 따른 위상 정보를 생 성한 후 상기 위상 정보를 출력한다.
이때, 상기 주파수 정보는 상기 합성하고자 하는 신호의 시간에 따른 주파수 변화량에 대한 정보이며, 미리 결정된 시간을 기준으로 주파수 증가 구간과 주파수 감소 구간이 대칭 형태를 갖도록 생성될 수 있다.
또한, 위상 정보 변환부(10)는 레지스터일 수 있다.
S20에서 위상 정보 누산부(20)는 위상 정보 변환부(10)로부터 출력된 상기 위상 정보를 입력받아 상기 주파수 정보에 대한 위상 정보를 기준 클럭에 따라 누산하여 출력한다.
이때, S20의 상세한 단계는 이하 도 6에서 설명하도록 한다.
S30에서 이산 신호 생성부(30)는 상기 누산된 위상 정보에 매칭되는 진폭 정보를 이산 형태(Discrete form)의 동위상 신호와 직교 위상 신호로 각각 분리하여 출력한다.
이때, 이산 신호 생성부(30)는 룩 업 테이블(Look-Up Table) 방식으로 동작하는 롬(ROM)일 수 있으며, 상기 누산된 위상 정보는 이산 신호 생성부(30)에 입력된 후 어드레스 비트의 역할을 수행하므로 이산 신호 생성부(30)로부터 상기 어드레스 비트의 역할을 수행하는 누산된 위상 정보에 해당하는 진폭 정보의 출력이 이루어질 수 있다.
S40에서 위상 변환부(40)는 상기 주파수 정보를 수신받은 후 상기 주파수 정보와 상기 출력된 직교 위상 신호를 비교하여 상기 주파수 정보 중 주파수 감소 구간에 대응되는 직교 위상의 신호의 위상을 천이하여 출력한다.
이때, S40의 상세한 단계는 이하 도 7에서 설명하도록 한다.
S50에서 D/A 컨버터부(50)는 상기 동위상 신호와 상기 직교 위상 신호를 아날로그 신호로 변환하여 출력한다.
S60에서 합성 신호 출력부(60)가 상기 아날로그 변환된 동위상 신호와 직교 위상 신호를 합성하여 출력하면 종료가 이루어진다.
도 6은 도 4의 S20에 대한 상세 순서도, 도 7은 도 4의 S40에 대한 상세 순서도 이다.
도 6을 참조하여 S20의 상세 단계를 설명하면 다음과 같다.
S22에서 위상 정보 가산부(22)는 위상 정보 변환부(10)로부터 상기 위상 정보를 입력받은 후 상기 기준 클럭에 따라 상기 위상 정보를 가산하여 출력한다.
S24에서 위상 정보 저장부(24)는 상기 출력된 위상 정보를 저장한 후 상기 저장된 위상 정보를 위상 정보 가산부(22)로 궤환한다.
S26에서 위상 정보 가산부(22)는 상기 기준 클럭에 따라 위상 정보 변환부(10)로부터 입력되는 위상 정보와 위상 정보 저장부(24)로부터 궤환된 상기 저장된 위상 정보를 가산하여 위상 정보 저장부(24)로 출력한다.
S28에서 위상 정보 가산부(22)는 위상 정보 변환부(10)로부터 상기 위상 정보가 입력되는지를 확인하여 상기 위상 정보의 입력이 이루어지지 않으면 종료가 이루어지며, 상기 위상 정보의 입력이 이루어지면 S24와 S26을 반복 수행한다.
도 7을 참조하여 S40의 상세 단계를 설명하면 다음과 같다.
S42에서 스위치부(46)는 상기 주파수 정보를 수신받은 후 디지털 파형 생성 부(30)로부터 출력된 상기 직교 위상 신호와 상기 주파수 정보를 비교한다.
S44에서 스위치부(46)는 상기 주파수 정보가 주파수 증가 구간인지를 판단하여 상기 주파수 증가 구간인 경우 S46에서 스위치부(46)는 이산 신호 생성부(30)와 제1 입력부(42)가 연결되도록 동작하여 상기 주파수 증가 구간에 대응되는 직교 위상 신호를 D/A 컨버터부(50)로 출력한다.
그리고 상기 주파수 정보가 주파수 감소 구간인 경우 S48에서 스위치부(46)는 이산 신호 생성부(30)와 제2 입력부(44)가 연결되도록 동작하여 상기 주파수 감소 구간에 대응되는 직교 위상 신호는 180도 위상 천이부(48)에서 180도 위상 천이되며 D/A 컨버터부(50)로 출력된 후 종료가 이루어진다.
본 발명의 직접 디지털 주파수 합성 방법은 도 3a에 도시된 바와 같은 형태의 주파수 정보를 생성하여 위상 정보 변환부(10)에 입력하게 되면 주파수 감소 구간인 0<t<t0 시간 구간에서 직교 위상 신호의 위상을 180도 위상 천이하는 방식으로 양의 주파수를 음의 주파수로 바꾸고, 주파수 증가 구간인 t0<t<2t0 시간 구간에서는 양의 주파수를 유지하여 대역폭이 -Bmax 내지 Bmax 즉 최대 대역폭 2Bmax를 갖는 상향 첩 신호를 생성하는 것이 가능해진다.
따라서, 기존의 직접 디지털 주파수 합성 장치가 최대 1GHz의 주파수를 갖는 기준 클럭을 사용하는 경우 나이퀴스트 법칙에 의해 최대 500MHz의 송신 대역폭을 갖는 첩 신호를 합성할 수 있는 반면, 본 발명의 직접 디지털 주파수 합성 장치를 이용하면 최대 1GHz의 주파수를 갖는 기준 클럭에 따라 최대 1GHz의 대역폭을 갖는 첩 신호를 합성하는 것이 가능해진다.
이상의 설명은 본 발명의 기술적 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위 내에서 다양한 수정, 변경, 및 치환이 가능할 것이다. 따라서, 본 발명에 개시된 실시예 및 첨부된 도면들에 의해서 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구 범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리 범위에 포함되는 것으로 해석되어야 할 것이다.
본 발명에 의하면 기준 클럭의 주파수와 동일한 송신 대역폭을 갖는 첩 신호를 생성하는 것이 가능하므로 레이더의 해상도를 향상시키기 위한 탐지 신호 발생 장치로 활용될 수 있다.
도 1은 본 발명의 바람직한 실시예에 따른 직접 디지털 주파수 합성 장치의 블록도,
도 2는 본 발명의 바람직한 실시예에 따른 위상 변환부의 상세 블록도,
도 3a는 본 발명의 바람직한 실시예에 따른 주파수 정보의 참고 그래프,
도 3b는 본 발명의 바람직한 실시예에 따른 누산된 위상 정보의 참고 그래프,
도 3c는 본 발명의 바람직한 실시예에 따른 이산 형태의 동위상 신호의 참고 그래프,
도 3d는 본 발명의 바람직한 실시예에 따른 이산 형태의 직교 위상 신호의 참고 그래프,
도 3e는 본 발명의 바람직한 실시예에 따른 아날로그 신호로 변환된 동위상 신호와 직교 위상 신호에 대한 주파수 정보의 참고 그래프,
도 3f는 본 발명의 바람직한 실시예에 따른 아날로그 신호로 변환된 동위상 신호와 직교 위상 신호의 참고 그래프,
도 4a는 종래의 직접 디지털 주파수 합성 장치로부터 출력되는 동위상 신호와 직교 위상 신호의 참고 그래프,
도 4b는 본 발명의 바람직한 실시예에 따른 직접 디지털 주파수 합성 장치로부터 출력되는 동위상 신호와 직교 위상 신호의 참고 그래프,
도 5는 본 발명의 바람직한 실시예에 따른 직접 디지털 주파수 합성 방법의 순서도,
도 6은 도 5의 S20에 대한 상세 순서도, 및
도 7은 도 6의 S40에 대한 상세 순서도 이다.
<도면의 주요 부위에 대한 상세한 설명>
(1) : 직접 디지털 주파수 합성 장치 (10) : 위상 정보 변환부
(20) : 위상 정보 누산부 (22) : 위상 정보 가산부
(24) : 위상 정보 저장부 (30) : 이산 신호 생성부
(40) : 위상 변환부 (42) : 제1 입력부
(44) : 제2 입력부 (46) : 스위치부
(48) : 180도 위상 천이부 (50) : D/A 컨버터부
(60) : 합성 신호 출력부

Claims (11)

  1. 합성하고자 하는 신호의 주파수 조절을 위한 시간에 따른 주파수 정보를 입력받아 상기 주파수 정보에 따른 위상 정보를 생성하여 출력하는 위상 정보 변환부;
    상기 위상 정보를 기준 클럭에 따라 누산하여 출력하는 위상 정보 누산부;
    위상에 따른 진폭 정보가 미리 저장되어 있으며, 상기 누산된 위상 정보에 매칭되는 진폭 정보를 이산 형태(Discrete form)의 동위상 신호와 직교 위상 신호로 각각 분리하여 출력하는 이산 신호 생성부;
    상기 주파수 정보를 수신받은 후 상기 주파수 정보와 상기 출력된 직교 위상 신호를 비교하여 상기 주파수 정보 중 주파수 감소 구간에 대응되는 직교 위상 신호의 위상을 천이하여 출력하는 위상 변환부; 및
    상기 이산 신호 생성부로부터 출력되는 동위상 신호와 상기 위상 변환부로부터 출력되는 직교 위상 신호를 아날로그 신호로 변환하여 출력하는 D/A 컨버터부를 포함하는 것을 특징으로 하는 직접 디지털 주파수 합성 장치.
  2. 제 1항에 있어서,
    상기 위상 변환부는,
    상기 주파수 정보 중 주파수 증가 구간에 대응되는 직교 위상 신호가 입력되는 제1 입력부, 상기 주파수 중 주파수 감소 구간에 대응되는 직교 위상 신호가 입 력되는 제2 입력부, 일측이 상기 이산 신호 생성부에 연결되고 타측이 상기 제1 입력부와 상기 제2 입력부의 일측에 연결되며 상기 주파수 증가 구간인 경우 상기 이산 신호 생성부와 상기 제1 입력부를 연결시키고 상기 주파수 감소 구간인 경우 상기 이산 신호 생성부와 상기 제2 입력부를 연결시키는 스위치부, 및 상기 제2 입력부 타측에 연결되어 상기 주파수 감소 구간에 매칭되는 직교 위상 신호를 180도 위상 천이하여 출력하는 180도 위상 천이부를 포함하는 것을 특징으로 하는 직접 디지털 주파수 합성 장치.
  3. 제 1항에 있어서,
    상기 위상 정보 누산부는,
    상기 위상 정보를 입력받아 상기 기준 클럭에 따라 상기 위상 정보를 가산한 후 출력하는 위상 정보 가산부와 상기 가산된 위상 정보를 저장하는 위상 정보 저장부를 포함하는 것을 특징으로 하는 직접 디지털 주파수 합성 장치.
  4. 제 1항에 있어서,
    상기 아날로그 신호로 변환된 동위상 신호와 직교 위상 신호를 합성하여 출력하는 합성 신호 출력부를 더 포함하는 것을 특징으로 하는 직접 디지털 주파수 합성 장치.
  5. 제 3항 또는 제 4항에 있어서,
    상기 위상 정보 가산부와 상기 합성 신호 출력부에 상기 기준 클럭 신호를 공급하는 클럭 신호 공급부를 더 포함하는 것을 특징으로 하는 직접 디지털 주파수 합성 장치.
  6. 제 1항에 있어서,
    상기 주파수 정보는 미리 결정된 시간을 기준으로 주파수 증가 구간과 주파수 감소 구간이 대칭 형태를 갖도록 생성되는 것을 특징으로 하는 직접 디지털 주파수 합성 장치.
  7. a) 합성하고자 하는 신호의 주파수 조절을 위한 시간에 따른 주파수 정보를 입력받아 상기 주파수 정보에 따른 위상 정보를 생성하여 출력하는 단계;
    (b) 상기 위상 정보를 기준 클럭에 따라 누산하여 출력하는 단계;
    (c) 상기 누산된 위상 정보에 매칭되는 진폭 정보를 이산 형태(Discrete form)의 동위상 신호와 직교 위상 신호로 각각 분리하여 출력하는 단계;
    (d) 상기 주파수 정보를 수신받은 후 상기 주파수 정보와 상기 출력된 직교 위상 신호를 비교하여 상기 주파수 정보 중 주파수 감소 구간에 대응되는 직교 위상 신호의 의상을 천이하여 출력하는 단계; 및
    (e) 상기 동위상 신호와 상기 (d) 단계에서 출력된 직교 위상 신호를 아날로그 신호로 변환하여 출력하는 단계를 포함하는 것을 특징으로 하는 직접 디지털 주파수 합성 방법.
  8. 제 7항에 있어서,
    상기 (d) 단계는,
    (d1) 상기 주파수 정보를 수신받은 후 상기 주파수 정보와 상기 출력된 직교 위상 신호를 비교하는 단계; 및
    (d2) 상기 비교 결과 주파수 증가 구간인 경우 상기 주파수 증가 구간에 대응되는 직교 위상 신호를 출력하고, 주파수 감소 구간인 경우 상기 주파수 감소 구간에 대응되는 직교 위상 신호를 180도 위상 천이하여 출력하는 단계를 포함하는 것을 특징으로 하는 직접 디지털 주파수 합성 방법.
  9. 제 7항에 있어서, 상기 (b) 단계는,
    (b1) 상기 기준 클럭에 따라 상기 위상 정보를 가산하여 출력하는 단계;
    (b2) 상기 출력된 위상 정보를 저장한 후 상기 저장된 위상 정보를 궤환하는 단계;
    (b3) 상기 기준 클럭에 따라 상기 궤환된 위상 정보에 상기 위상 정보를 가산하여 출력하는 단계; 및
    (b4) 상기 주파수 정보의 입력 종료 여부에 따라 상기 (b2)와 상기 (b3) 단계를 반복 수행하는 단계를 포함하는 것을 특징으로 하는 직접 주파수 합성 방법.
  10. 제 7항에 있어서,
    상기 (e) 단계에 이어서,
    (f) 상기 아날로그 신호로 변환된 동위상 신호와 직교 위상 신호를 합성하여 출력하는 단계를 더 포함하는 것을 특징으로 하는 직접 주파수 합성 방법.
  11. 제 7항에 있어서,
    상기 (a) 단계에서,
    상기 주파수 정보는 미리 결정된 시간을 기준으로 주파수 증가 구간과 주파수 감소 구간이 대칭 형태를 갖도록 생성되는 것을 특징으로 하는 직접 주파수 합성 방법.
KR1020090093847A 2009-10-01 2009-10-01 직접 디지털 주파수 합성 장치 및 방법 KR100985550B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090093847A KR100985550B1 (ko) 2009-10-01 2009-10-01 직접 디지털 주파수 합성 장치 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090093847A KR100985550B1 (ko) 2009-10-01 2009-10-01 직접 디지털 주파수 합성 장치 및 방법

Publications (1)

Publication Number Publication Date
KR100985550B1 true KR100985550B1 (ko) 2010-10-05

Family

ID=43135021

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090093847A KR100985550B1 (ko) 2009-10-01 2009-10-01 직접 디지털 주파수 합성 장치 및 방법

Country Status (1)

Country Link
KR (1) KR100985550B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0774630A (ja) * 1993-05-12 1995-03-17 Alcatel Nv デジタル周波数合成装置出力信号の寄生スペクトル線減少装置
KR20020029877A (ko) * 2002-02-14 2002-04-20 유흥균 초고속 주파수합성을 위한 디지털 하이브리드 주파수합성기의 타이밍 동기방법과 디지털룩업회로 대체 회로설계방법
KR20020087024A (ko) * 2002-10-09 2002-11-21 유흥균 초고속 분수형 디지털 하이브리드 주파수 합성기설계방법과 장치
KR20030002262A (ko) * 2001-06-30 2003-01-08 주식회사 하이닉스반도체 선형 보간을 이용한 직접 디지털 주파수 합성기 및 주파수합성방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0774630A (ja) * 1993-05-12 1995-03-17 Alcatel Nv デジタル周波数合成装置出力信号の寄生スペクトル線減少装置
KR20030002262A (ko) * 2001-06-30 2003-01-08 주식회사 하이닉스반도체 선형 보간을 이용한 직접 디지털 주파수 합성기 및 주파수합성방법
KR20020029877A (ko) * 2002-02-14 2002-04-20 유흥균 초고속 주파수합성을 위한 디지털 하이브리드 주파수합성기의 타이밍 동기방법과 디지털룩업회로 대체 회로설계방법
KR20020087024A (ko) * 2002-10-09 2002-11-21 유흥균 초고속 분수형 디지털 하이브리드 주파수 합성기설계방법과 장치

Similar Documents

Publication Publication Date Title
US6016113A (en) System for enhancing the accuracy of analog-digital-analog conversions
US8571161B2 (en) Electronic device for generating a fractional frequency
US8115519B2 (en) Phase accumulator generating reference phase for phase coherent direct digital synthesis outputs
US8892617B2 (en) Jitter generator for generating jittered clock signal
CN101149630A (zh) Dds信号源幅频特性补偿方法及相应的dds信号源
US10148473B2 (en) Method and apparatus for spectrum spreading of a pulse-density modulated waveform
US7437391B2 (en) Numerically controlled oscillator and method of operation
JP2009258051A (ja) 擬似目標信号発生装置
KR100973725B1 (ko) Ｄｄｓ를 이용한 클럭 발생 장치
US20090157783A1 (en) Numerically-controlled oscillator capable of generating cosine signal and sine signal only using cosine look up table and operating method of the numerically-controlled oscillator
KR100985550B1 (ko) 직접 디지털 주파수 합성 장치 및 방법
CN110768665B (zh) 一种二倍时钟采样速率的dds信号扫频源系统
US7408491B2 (en) Method for determining and method for compensating a characteristic of an A/D converter, circuit arrangement for determining such a characteristic, and A/D converter circuit arrangement
JP4900697B2 (ja) シリアルデータ通信システムおよび画像形成装置
US20030210758A1 (en) Recovered clock generator with high phase resolution and recovered clock generating method
US6317457B1 (en) Pulse density modulator
JP3637891B2 (ja) 変調信号発生装置
JP3525831B2 (ja) クロック信号伝送方式及びディジタル信号伝送方式並びにクロック信号伝送方法及びディジタル信号伝送方法
US6166568A (en) Method and arrangement for generating orthogonal sinusoidal signals
JP4694362B2 (ja) 遅延補償回路
JP2993570B2 (ja) デジタル／アナログ変換回路
JP3588019B2 (ja) 移相器
JP2009200807A (ja) 信号発生装置及び方法
JP5448645B2 (ja) 周波数シンセサイザ
JP5219873B2 (ja) 周波数シンセサイザ

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130617

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140509

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150804

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160725

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170720

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20180710

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20190731

Year of fee payment: 10