KR100985001B1 - 자기저항효과 소자 및 자기 메모리 장치 - Google Patents

자기저항효과 소자 및 자기 메모리 장치 Download PDF

Info

Publication number
KR100985001B1
KR100985001B1 KR1020047002391A KR20047002391A KR100985001B1 KR 100985001 B1 KR100985001 B1 KR 100985001B1 KR 1020047002391 A KR1020047002391 A KR 1020047002391A KR 20047002391 A KR20047002391 A KR 20047002391A KR 100985001 B1 KR100985001 B1 KR 100985001B1
Authority
KR
South Korea
Prior art keywords
layer
free layer
resistance
magnetoresistive element
magnetization free
Prior art date
Application number
KR1020047002391A
Other languages
English (en)
Other versions
KR20050007287A (ko
Inventor
소네다케유키
벳쇼가즈히로
호소미마사노리
미즈구치데쓰야
오바가즈히로
야마모토데쓰야
히고유타카
가노히로시
Original Assignee
소니 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 주식회사 filed Critical 소니 주식회사
Publication of KR20050007287A publication Critical patent/KR20050007287A/ko
Application granted granted Critical
Publication of KR100985001B1 publication Critical patent/KR100985001B1/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y25/00—Nanomagnetism, e.g. magnetoimpedance, anisotropic magnetoresistance, giant magnetoresistance or tunneling magnetoresistance
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/02—Measuring direction or magnitude of magnetic fields or magnetic flux
    • G01R33/06—Measuring direction or magnitude of magnetic fields or magnetic flux using galvano-magnetic devices
    • G01R33/09—Magnetoresistive devices
    • G01R33/093—Magnetoresistive devices using multilayer structures, e.g. giant magnetoresistance sensors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3254—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the spacer being semiconducting or insulating, e.g. for spin tunnel junction [STJ]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3268—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn
    • H01F10/3272—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn by use of anti-parallel coupled [APC] ferromagnetic layers, e.g. artificial ferrimagnets [AFI], artificial [AAF] or synthetic [SAF] anti-ferromagnets
    • H01F10/3277—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn by use of anti-parallel coupled [APC] ferromagnetic layers, e.g. artificial ferrimagnets [AFI], artificial [AAF] or synthetic [SAF] anti-ferromagnets by use of artificial ferrimagnets [AFI] only
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Nanotechnology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Semiconductor Memories (AREA)

Abstract

본원은 양호한 자기 특성을 갖는 자기저항효과 소자, 및 당해 자기저항효과 소자를 구비하여 우수한 기록ㆍ판독 특성을 갖는 자기 메모리 장치를 제공한다.
한 쌍의 강자성층(자화 고정 층(5)과 자화 자유 층(7))이 중간 층(6)을 개재시켜 대향되어 있고, 막 면에 대하여 수직으로 전류를 흐르게 함으로써 자기저항 변화를 수득하는 구성이며, 자화 자유 층(7)의 막 두께 방향으로 전류를 흐르게 했을 때의 비저항과 막 두께의 곱을 규격화 저항이라고 정의했을 때, 이러한 규격화 저항이 2000 내지 100OOΩnm2인 자기저항효과 소자(1), 및 이러한 자기저항효과 소자(1)와 자기저항효과 소자(1)를 두께 방향으로 끼워넣는 비트선 및 워드선을 구비한 자기 메모리 장치를 구성한다.
자기저항효과 소자, 자기 메모리 장치, 자화 고정 층, 자화 자유 층, 비트선, 워드선.

Description

자기저항효과 소자 및 자기 메모리 장치{Magnetoresistive device and magnetic memory device}
본 발명은, 막 면에 대하여 수직으로 전류를 흐르게 함으로써 자기저항 변화를 수득하는 구성의 자기저항효과 소자 및 자기저항효과 소자를 구비하여 이루어진 자기 메모리 장치에 관한 것이다.
정보통신기기, 특히 휴대 단말기 등의 개인용 소형기기의 비약적인 보급에 따라, 이것을 구성하는 메모리나 로직(logic) 등의 소자에는 고집적화, 고속화, 저전력화 등 더욱 고성능화가 요구되고 있다. 특히 불휘발성 메모리의 고밀도·대용량화는, 가동 부분의 존재로 인해 본질적으로 소형화가 불가능한 하드디스크나 광디스크를 대체하는 기술로서 점점 더 중요해지고 있다.
불휘발성 메모리로서는, 반도체를 사용한 플래시 메모리나, 강유전체를 사용한 FRAM(Ferro electric Random Access Memory) 등을 들 수 있다.
그러나, 플래시 메모리는 기록 속도가 μ초 정도로 느리다는 결점이 있다. 한편, FRAM에서는 갱신 가능 회수가 적다는 문제가 지적되고 있다.
이러한 결점이 없는 불휘발성 메모리로서 주목받고 있는 것이, 예를 들면 , 문헌[참조: Wang et al., IEEE Trans. Magn. 33(1997), 4498]에 기재되어 있는 MRAM(Magnetic Random Access Memory)라고 불리는 자기 메모리이다. 당해 MRAM은 구조가 단순하기 때문에 고집적화가 용이하며, 또한 자기 모멘트의 회전에 의해 기록하기 때문에 갱신 가능 회수가 많다. 또한, 액세스 시간에 있어서도 대단히 고속일 것으로 예상되며, 이미 나노초대로 동작 가능한 것이 확인되고 있다.
당해 MRAM에 사용되는 자기저항효과 소자, 특히 터널 자기저항효과(Tunnel Magnetoresistance:TMR) 소자는 기본적으로 강자성 층/터널 배리어 층/강자성 층의 적층 구조로 구성된다. 이러한 소자에서는, 강자성 층간에 일정한 전류를 흐르게 한 상태에서 강자성 층간에 외부 자장을 인가한 경우, 양자성층의 자화의 상대각도에 따라 자기저항효과가 나타난다. 쌍방의 강자성 층의 자화 방향이 반평행인 경우에는 저항치가 최대가 되며, 평행인 경우에는 저항치가 최소가 된다. 메모리 소자로서의 기능은 외부 자장에 의해 반평행과 평행의 상태를 만들어냄으로써 초래된다.
특히, 스핀 밸브형의 TMR 소자에 있어서는, 한쪽의 강자성 층이 인접하는 반강자성 층과 반강자성적으로 결합함으로써 자화의 방향이 항상 일정해진 자화 고정 층이 된다. 다른 쪽의 강자성 층은 외부 자장 등에 의해서 용이하게 자화반전하는 자화 자유 층이 된다. 그리고, 이러한 자화 자유 층이 자기 메모리에 있어서 정보 기록 층이 된다.
스핀 밸브형의 TMR 소자에 있어서, 이의 저항치의 변화율은, 각각의 강자성 층의 스핀 분극율을 P1 및 P2로 하면, 화학식 1로 나타내어진다.
2P1P2/(1-P1P2)
이와 같이, 각각의 스핀 분극율이 클수록 저항 변화율이 커진다.
강자성 층에 사용되는 재료와 이러한 저항 변화율의 관계에 대해서는, 지금까지 Fe, Co, Ni 등의 Fe족의 강자성체 원소나 이들 3종류 사이의 합금이 보고되고 있다.
그런데, MRAM의 기본적인 구성은, 예를 들면, 일본 공개특허공보 제(평)10-116490호 등에 개시되어 있는 바와 같이, 복수의 비트 기록선[소위 비트선(bit line)]과, 이러한 복수의 비트 기록선에 직교하는 복수의 워드 기록선[소위 워드선(word line)]을 설치하고, 이러한 비트 기록선과 워드 기록선의 교차점에 자기 메모리 소자로서 TMR 소자가 배치되어 있다. 그리고, 이러한 MRAM로 기록(정보의 기록)할 때에는 아스테로이드 특성을 이용하여 TMR 소자에 대하여 선택 기록을 실시한다.
이 때의 기록선에는 Cu나 Al과 같은 반도체에서 통상적으로 사용되는 도체박막이 사용되며, 예를 들면, 반전자계 200e의 소자에 0.25㎛ 선폭의 기록선으로 기록하기 위해서는 약 2mA의 전류가 필요하였다. 기록선의 두께가 선폭과 동일한 경우, 이 때의 전류 밀도는 3.2×106A/㎝2이 되고, 일렉트로 마이그레이션에 의한 단선 한계치에 가깝다. 또한, 기록 전류에 의한 발열 문제나 소비전력 감소의 관점에서도 이러한 기록 전류를 감소시킬 필요가 있다.
MRAM에서 기록 전류의 감소를 실현하는 수법으로서는 TMR 소자의 보자력保磁力)을 감소시키는 것을 들 수 있다. TMR 소자의 보자력은 소자의 크기, 형상, 막구성, 재료의 선택 등에 의해서 적절하게 결정되는 것이다.
그러나, 예를 들면, MRAM의 기록 밀도를 향상시킬 목적으로 TMR 소자를 미세화한 경우에는 TMR 소자의 보자력이 상승하는 것과 같은 문제가 생긴다.
따라서, MRAM의 미세화(고집적화)와 기록 전류의 감소를 동시에 달성하기 위해서는 재료면에서 TMR 소자의 보자력 감소를 달성할 필요가 있다.
또한, MRAM에서 TMR 소자의 자기 특성이 소자마다 균일하지 않은 점과, 동일소자를 반복 사용한 경우의 불균일이 존재하면, 아스테로이드 특성을 사용한 선택 기록이 곤란해진다는 문제점이 있다.
따라서, TMR 소자에는 이상적인 아스테로이드 곡선을 그리기 위한 자기 특성도 요구된다.
이상적인 아스테로이드 곡선을 그리기 위해서는, TMR 측정을 실시하였을 때의 R-H(저항-자장) 루프에 있어서 발크하우젠 노이즈 등의 노이즈가 없는 것, 파형의 각형성이 양호한 것, 자화상태가 안정되어 보자력(Hc)의 불균일이 적은 것이 필요하다.
한편, MRAM의 TMR 소자에 있어서 정보의 판독은, 절연층을 끼워넣은 한쪽의 강자성 층과 다른 쪽의 강자성 층의 자기 모멘트의 방향이 반평행하고 저항치가 높은 경우를, 예를 들면, "1", 반대로 각각의 자기 모멘트가 평행한 경우를 "0"으로 하여, 일반적으로 정전압원을 사용하여 이러한 상태에서의 차전류(差電流)에 의해 판독을 실시한다.
따라서, 소자간의 저항 불균일이 동일한 경우에는 TMR 비(자기저항 변화율)가 높을수록 유리하며, 고속이면서 집적도가 높고, 에러 비율이 낮은 메모리가 실현된다.
또한, 강자성 층/터널 절연 층/강자성 층의 기본구조를 갖는 TMR 소자에는 TMR 비의 바이어스 전압 의존성이 존재하며, 바이어스 전압이 상승함에 따라서 TMR 비가 감소되는 것이 공지되어 있다. 대부분의 경우에 TMR 비가 바이어스 전압 의존성에 의해 반감되는 전압(Vh) 근방에서 판독 신호의 최대치를 획득하는 것이 공지되어 있기 때문에, 바이어스 전압 의존성도 적은 쪽이 판독 에러의 감소에 있어서 유효하다.
따라서, MRAM에 사용되는 TMR 소자로서는 상기의 기록 특성 요건과 판독 특성 요건을 동시에 만족시킬 필요가 있다.
그러나, TMR 소자의 강자성 층에, 화학식 1의 P1 및 P2로 나타내어지는 스핀 분극율이 커지는 합금 조성을 Co, Fe, Ni의 강자성 전이금속원소만을 성분으로 하는 재료로부터 선택하면, 일반적으로 TMR 소자의 보자력(Hc)이 증대되는 경향이 있다.
예를 들면, Co75Fe25(원자%) 합금 등을 자화 자유 층(프리층), 즉 정보 기록 층에 사용한 경우에는 스핀 분극율이 크고 40% 이상의 높은 TMR 비를 확보할 수 있지만, 보자력(Hc)도 커진다.
대신에, 연자성 재료로서 공지되어 있는 파마로이라고 불리는 Ni80Fe20(원자%) 합금 등을 사용한 경우에는, 보자력(Hc)은 감소시킬 수 있지만, 상기의 Co75Fe25(원자%) 합금과 비교하여 스핀 분극율이 낮기 때문에 TMR 비가 33% 정도까지 저하된다.
또한, 상기의 2개 조성 합금의 중간 특성을 갖는 Co90Fe10(원자%) 합금을 사용하면, 약 37%의 TMR 비가 수득됨과 동시에, 보자력(Hc)을 상기의 Co75Fe25(원자%) 합금과 Ni80Fe20(원자%) 합금의 중간 정도로 억제할 수 있지만, R-H 루프의 각형성이 떨어지고, 기록을 가능하게 하는 아스테로이드 특성이 수득되지 않는다.
상기한 문제를 해결하기 위해, 본 발명에 있어서는 양호한 자기 특성을 갖는 자기저항효과 소자, 및 이러한 자기저항효과 소자를 구비하여 우수한 기록·판독 특성을 갖는 자기 메모리 장치를 제공하는 것이다.
본 발명의 자기저항효과 소자는, 한 쌍의 강자성 층이 중간 층을 개재시켜 대향되어 있으며, 막 면에 대하여 수직으로 전류를 흐르게 함으로써 자기저항 변화를 수득하는 구성으로서, 강자성 층의 한쪽이 자화 고정 층이고, 다른 한쪽이 자화 자유 층이며, 자화 자유 층은, 막 두께 방향으로 전류를 흐르게 했을 때의 비저항과 막 두께의 곱을 규격화 저항(normalized resistance)이라고 정의했을 때, 이러한 규격화 저항이 2000 내지 10000Ωnm2인 것이다.
본 발명의 자기 메모리 장치는, 한 쌍의 강자성 층 사이에 터널 배리어 층을 끼워넣어 이루어진 강자성 터널 결합을 갖고, 막 면에 수직방향으로 전류가 흐르도록 설계된 자기저항효과 소자와, 당해 자기저항효과 소자를 두께 방향으로 끼워넣는 워드선 및 비트선을 구비하며, 강자성 층의 한쪽이 자화 고정 층이고, 다른 한쪽이 자화 자유 층이며, 자화 자유 층은, 막 두께 방향으로 전류를 흐르게 했을 때의 비저항과 막 두께의 곱을 규격화 저항이라고 정의했을 때, 이러한 규격화 저항이 2000 내지 100OOΩnm2인 것이다.
상기의 본 발명의 자기저항효과 소자의 구성에 의하면, 자화 자유 층은, 막 두께 방향으로 전류를 흐르게 했을 때의 비저항과 막 두께의 곱을 규격화 저항이라고 정의했을 때, 당해 규격화 저항이 2000 내지 100OOΩnm2이기 때문에, 외부자계에 대한 주파수 특성을 높일 수 있고, 자기저항 변화율(자기저항비)을 향상시켜 저항-외부자계 곡선의 각형성을 개선할 수 있다.
또한, 자기저항 변화율(자기저항비)의 바이어스 전압 의존성이나 보자력의 불균일도 개선할 수 있다.
상기의 본 발명의 자기 메모리 장치의 구성에 의하면, 자기저항효과 소자와 자기저항효과 소자를 두께 방향으로 끼워넣는 워드선 및 비트선을 구비하고, 자기저항효과 소자가 상기의 본 발명의 자기저항효과 소자의 구성이기 때문에, 상기와 같이 외부자계에 대한 주파수 특성, 자기저항비, 저항-외부자계 곡선의 각형성, 바이어스 전압 의존성, 보자력의 불균일 등의 자기저항효과 소자의 자기 특성이 개선 되는 점에서, 정보의 기록이나 판독에서 에러를 감소시킬 수 있다.
도 1은, 본 발명의 일실시의 형태의 TMR 소자의 개략 구성도이다.
도 2는, 적층 페리 구조를 갖는 TMR 소자의 개략 구성도이다.
도 3은, 본 발명의 TMR 소자를 메모리 셀로서 갖는 크로스포인트형 MRAM 어레이의 요부(要部)를 도시하는 개략 구성도이다.
도 4는, 도 3에 도시된 메모리 셀의 확대 단면도이다.
도 5는, TMR 소자의 평가용 TEG의 평면도이다.
도 6A는, 도 5의 A-A'에 있어서의 단면도이다.
도 6B는, 도 5의 B-B'에서의 단면도이다.
도 7A는, 자화 자유 층의 규격화 저항과 TMR 비와의 관계를 나타내는 도면이다.
도 7B는, 자화 자유 층의 규격화 저항과 동작 최대 주파수와의 관계를 나타내는 도면이다.
도 7C는, 자화 자유 층의 규격화 저항과 보자력 불균일과의 관계를 나타내는 도면이다.
도 7D는, 자화 자유 층의 규격화 저항과 각형비(角形比)와의 관계를 나타내는 도면이다.
발명을 실시하기 위한 최량의 형태
본 발명은, 한 쌍의 강자성 층이 중간 층을 개재시켜 대향되어 있으며, 막 면에 대하여 수직으로 전류를 흐르게 함으로써 자기저항 변화를 수득하는 구성의 자기저항효과 소자로서, 강자성 층의 한쪽이 자화 고정 층이고, 다른 한쪽이 자화 자유 층이며, 자화 자유 층은, 막 두께 방향으로 전류를 흐르게 했을 때의 비저항과 막 두께의 곱을 규격화 저항이라고 정의했을 때, 당해 규격화 저항이 2000 내지 10000Ωnm2인 자기저항효과 소자이다.
또한, 본 발명은, 상기 자기저항효과 소자에 있어서, 중간 층으로서 절연체 또는 반도체로 이루어진 터널 배리어 층을 사용한 터널 자기저항효과 소자인 구성으로 한다.
또한, 본 발명은, 상기 자기저항효과 소자에 있어서, 적층 페리 구조를 갖는 구성으로 한다.
본 발명은, 한 쌍의 강자성 층 사이에 터널 배리어 층을 끼워넣어 이루어진 강자성 터널 결합을 갖고, 막 면에 수직방향으로 전류가 흐르도록 설계된 자기저항효과 소자와, 당해 자기저항효과 소자를 두께 방향으로 끼워넣는 워드선 및 비트선을 구비한 자기 메모리 장치로서, 강자성 층의 한쪽이 자화 고정 층이고, 다른 한쪽이 자화 자유 층이며, 자화 자유 층은, 막 두께 방향으로 전류를 흐르게 했을 때의 비저항과 막 두께의 곱을 규격화 저항이라고 정의했을 때, 당해 규격화 저항이 2000 내지 10000Ωnm2인 자기 메모리 장치이다.
또한, 본 발명은, 상기 자기 메모리 장치에 있어서, 자기저항효과 소자가 중간 층으로서 절연체 또는 반도체로 이루어진 터널 배리어 층을 사용한 터널 자기저항효과 소자인 구성으로 한다.
또한, 본 발명은, 상기 자기 메모리 장치에 있어서, 자기저항효과 소자가 적층 페리 구조를 갖는 구성으로 한다.
우선, 본 발명의 자기저항효과 소자의 일실시의 형태의 개략 구성도를 도 1에 도시한다. 도 1에 도시하는 실시의 형태는 본 발명을 터널 자기저항효과 소자(이하, TMR 소자라고 칭함)에 적용한 경우를 나타내고 있다.
이러한 TMR 소자(1)는, 실리콘 등으로 이루어진 기판(2) 위에 하지층(3), 반강자성 층(4), 강자성 층인 자화 고정 층(5), 터널 배리어 층(6), 강자성 층인 자화 자유 층(7), 탑 코트 층(8)이 이러한 순서로 적층되어 구성되어 있다.
즉, 강자성 층의 한쪽이 자화 고정 층(5)이 되며, 다른 쪽이 자화 자유 층(7)이 된, 소위 스핀 밸브형의 TMR 소자를 구성하고 있으며, 한 쌍의 강성자층인 자화 고정 층(5)과 자화 자유 층(7)에서 터널 배리어 층(6)을 끼워넣음으로써 강자성 터널 접합(9)을 형성하고 있다.
그리고, 자기 메모리 장치 등에 당해 TMR 소자(1)를 적용한 경우에는 자화 자유 층(7)이 정보 기록 층이 되며, 여기에 정보가 기록된다.
반강자성 층(4)은, 강자성 층의 한쪽인 자화 고정 층(5)과 반강자성적으로 결합함으로써, 기록을 위한 전류자계에 의해서도 자화 고정 층(5)의 자화를 반전시키지 않고서, 자화 고정 층(5)의 자화의 방향을 항상 일정하게 하기 위한 층이다. 즉, 도 1에 도시하는 TMR 소자(1)에 있어서는, 다른 쪽의 강자성 층인 자화 자유 층(7)만을 외부 자장 등에 의해서 자화반전시킨다. 자화 자유 층(7)은, TMR 소자(1)를, 예를 들면, 자기 메모리 장치 등에 적용한 경우에 정보가 기록되는 층이 되기 때문에, 정보 기록 층으로도 칭해진다.
반강자성 층(4)을 구성하는 재료로서는 Fe, Ni, Pt, Ir, Rh 등을 포함하는 Mn 합금, Co 산화물, Ni 산화물 등을 사용할 수 있다.
자화 고정 층(5)을 구성하는 강자성체 재료로서는, 특별한 한정은 없지만, 철, 니켈, 코발트의 1종 또는 2종 이상으로 이루어진 합금 재료를 사용할 수 있다.
도 1에 도시하는 스핀 밸브형의 TMR 소자(1)에 있어서는, 자화 고정 층(5)은, 반강자성 층(4)과 반강자성적으로 결합함으로써 자화의 방향이 일정해진다. 이에 의해, 기록시의 전류자계에 의해서도 자화 고정 층(5)의 자화는 반전되지 않는다.
터널 배리어 층(6)은, 자화 고정 층(5)과 자화 자유 층(7)을 자기적으로 분리함과 동시에, 터널 전류를 흐르게 하기 위한 층이다.
터널 배리어 층(6)을 구성하는 재료로서는, 예를 들면, Al, Mg, Si, Li, Ca 등의 산화물, 질화물, 할로겐화물 등의 절연 재료를 사용할 수 있다.
이러한 터널 배리어 층(6)은, 스퍼터링법이나 증착법 등에 의해 성막된 금속막을 산화 또는 질화함으로써 수득할 수 있다.
또한, 유기금속과 산소, 오존, 질소, 할로겐, 할로겐화가스 등을 사용하는 CVD법에 의해서도 수득할 수 있다.
본 실시의 형태에 있어서는, 특히 자화 자유 층(7)의 비저항과 막 두께의 곱을 규격화 저항이라고 정의했을 때, 당해 자화 자유 층(7)의 규격화 저항이 2OOO 내지 10000Ωnm2인 구성으로 한다.
이러한 구성으로 함으로써, 외부자계에 대한 주파수 특성을 높일 수 있으며, 자기저항 변화율(TMR 비)을 향상시켜 저항-외부자계 곡선의 각형성이나 보자력의 불균일 및 바이어스 전압 의존성을 개선하는 것이 가능해진다.
이러한 규격화 저항의 범위가 되는 강자성체로 이루어진 구성이면, 자화 자유 층(7)의 조성이나 구조는 특별히 한정되지 않고, 금속, 합금, 기타 재료를 사용할 수 있으며, 또한 단층막 또는 적층막이라도 양호하다.
적층막에 의해 자화 자유 층(7)을 구성하는 경우에는 적층막의 전체 규격화 저항이 상기의 범위내에 포함되면 양호하다.
상기의 본 실시 형태의 TMR 소자(1)에 의하면, 자화 자유 층(7)의 비저항과 막 두께의 곱을 규격화 저항이라고 정의했을 때, 이러한 자화 자유 층(7)의 규격화 저항이 2000 내지 10000Ωnm2인 구성으로 함으로써, 외부자계에 대한 주파수 특성을 높일 수 있고, 자기저항 변화율(TMR 비)을 향상시켜 저항-외부자계 곡선의 각형성이나 보자력의 불균일 및 바이어스 전압 의존성을 개선하는 것이 가능해진다.
이에 의해, 예를 들면, 다수의 TMR 소자를 갖는 자기 메모리 장치에 TMR 소자(1)를 적용한 경우, 메모리 장치의 동작의 안정성이 향상됨과 동시에, 판독에 있어서는, TMR 비의 바이어스 의존성이 개선되어 저저항 상태와 고저항 상태의 판별 이 용이해지고, 판독 특성이 향상된다.
또한, 기록에 있어서는, 저항-외부자계 곡선의 노이즈가 감소되고, TMR 소자(1)의 아스테로이드 곡선의 형상(아스테로이드 특성)이 향상되는 점에서 기록 에러가 감소되며, 기록 특성이 향상된다.
또한, 본 발명에 있어서는, 도 1에 도시하는 바와 같은 자화 고정 층(5) 및 자화 자유 층(7) 각각이 단층으로 구성된 TMR 소자(1)에 한정되지 않는다.
예를 들면, 도 2에 도시하는 바와 같이, 자화 고정 층(5)이 제1 자화 고정 층(5a)과 제2 자화 고정 층(5b)에 비자성 도전체층(5c)을 끼워넣어 이루어진 적층 페리 구조가 되는 경우에도 본 발명의 효과를 수득할 수 있다.
도 2에 도시하는 TMR 소자(10)에서는 제1 자화 고정 층(5a)이 반강자성 층(4)과 접하고 있으며, 이들 층간에 작용하는 교환 상호작용에 의해서, 제1 자화 고정 층(5a)은 강한 한 방향의 자기이방성을 가진다. 또한, 제2의 자화 고정 층(5b)은, 터널 배리어 층(6)을 개재시켜 자화 자유 층(7)과 대향하고, 스핀의 방향이 자화 자유 층(7)과 비교하여 직접 MR비에 관계하는 강자성 층이 되기 때문에, 참조층으로도 칭해진다.
적층 페리 구조의 비자성 도전체층(5c)에 사용되는 재료로서는, 예를 들면, Ru, Rh, Ir, Cu, Cr, Au, Ag 등을 들 수 있다. 도 2의 TMR 소자(10)에 있어서, 기타 층은 도 1에 도시하는 TMR 소자(1)와 거의 동일한 구성이기 때문에, 도 1과 동일한 부호를 붙이며 상세한 설명을 생략한다.
이러한 적층 페리 구조를 갖는 TMR 소자(10)에 있어서도, 자화 자유 층(7)의 규격화 저항을 2000 내지 10000Ωnm2인 구성으로 함으로써, 도 1에 도시한 TMR 소자(1)와 동일하게, 저항-외부자계 곡선의 각형성을 향상시켜 발크하우젠 노이즈를 감소시킬 수 있다. 또한, 보자력(Hc)의 불균일을 억제하여 TMR 소자(10)의 아스테로이드 곡선의 형상을 개선할 수 있다.
또한, 상기의 실시 형태에서는, 자기저항효과 소자로서 TMR 소자(터널 자기저항효과 소자)(1,10)를 사용하였지만, 본 발명은, 한 쌍의 강자성 층이 중간 층을 개재시켜 대향되며, 막 면에 대하여 수직으로 전류를 흐르게 하여 자기저항 변화를 수득하는 구성을 갖는 기타 자기저항효과 소자에도 적용할 수 있다.
예를 들면, 중간 층으로서 Cu 등의 비자성 도전층을 사용한 거대 자기저항효과 소자(GMR 소자)이고, 막 면에 대하여 수직으로 전류를 흐르게 하여 자기저항효과를 수득하는 구성, 즉 소위 CPP형의 GMR 소자에도 본 발명을 적용할 수 있다.
또한, 자화 고정 층이나 반강자성체의 재료, 반강자성체 층의 유무, 자화 고정 층 측에서의 적층 페리 구조의 유무 등은, 본 발명의 본질을 손상시키지 않는 한 여러 가지 변형이 가능하다.
상기와 같은 TMR 소자(1,10) 등의 자기저항효과 소자는, 예를 들면, MRAM 등의 자기 메모리 장치에 적합하게 사용된다. 이하, 본 발명의 TMR 소자를 사용한 MRAM에 대해서, 도면을 참조하면서 설명한다.
본 발명의 TMR 소자를 갖는 크로스포인트형의 MRAM 어레이를 도 3에 도시한다. 당해 MRAM 어레이는 복수의 워드선(WL)과, 이러한 워드선(WL)과 직교하는 복 수의 비트선(BL)을 가지며, 워드선(WL)과 비트선(BL)과의 교차점에 본 발명의 TMR 소자가 배치되어 있는 메모리 셀(11)을 갖는다. 즉, 당해 MRAM 어레이에서는 3×3의 메모리 셀(11)이 매트릭스형으로 배치된다.
또한, MRAM 어레이에 사용되는 TMR 소자로서는 도 1에 도시된 TMR 소자(1)에 한정되지 않고, 적층 페리 구조를 갖는 도 2에 도시하는 TMR 소자(10)등, 막 면에 대하여 수직으로 전류를 흐르게 함으로써 자기저항 변화를 수득하는 구성의 자기저항효과 소자에 있어서 자화 자유 층의 규격화 저항이 상기한 특정범위내인 구성이면 어떠한 구성이라도 상관없다.
또한, 메모리 소자에 다수 존재하는 메모리 셀로부터 1개의 메모리 셀을 취출하여 단면 구조를 도 4에 도시한다.
각 메모리 셀(11)은, 도 4에 도시하는 바와 같이, 예를 들면, 실리콘 기판(12) 위에 게이트 전극(13), 소스 영역(14) 및 드레인 영역(15)으로 이루어진 트랜지스터(16)를 갖는다. 게이트 전극(13)은 판독용 워드선(WL1)을 구성하고 있다. 게이트 전극(13) 위에는, 절연층을 개재시켜 기록용 워드선(상기한 워드 기록선에 상당한다)(WL2)이 형성되어 있다. 트랜지스터(16)의 드레인 영역(15)에는 콘택트 메탈(17)이 접속되며, 추가로 콘택트 메탈(17)에는 하지층(18)이 접속되어 있다. 당해 하지층(18) 위의 기록용 워드선(WL2)의 상방(上方)에 대응하는 위치에 본 발명의 TMR 소자(1)가 형성되어 있다. 이러한 TMR 소자(1) 위에, 워드선(WL1 및 WL2)과 직교하는 비트선(상기한 비트 기록선에 상당한다)(BL)이 형성되어 있다. 한편, 하지막(18)은, 평면 위치가 다른 TMR 소자(1)와 드레인 영역(15)과의 전기적 접속을 실행하는 역할을 하기 때문에 바이패스라고도 칭해진다.
또한, 각 워드선(WL1 및 WL2)과 TMR 소자(1)를 절연하기 위한 층간 절연막(19) 및 절연막(20)과, 전체를 보호하는 패시베이션 막(도시하지 않음) 등을 갖고 있다.
당해 MRAM은, 자화 자유 층(7)의 규격화 저항이 상기한 특정범위 내인 구성으로 된 TMR 소자(1)를 사용하고 있기 때문에, TMR 소자(1)의 TMR 비의 바이어스 전압 의존성이 개선되고, 저저항 상태와 고저항 상태의 판별이 용이해지며, 판독 에러의 감소를 도모할 수 있다. 또한, 저항-외부자계 곡선(R-H 곡선)에 있어서 노이즈가 감소되고, 아스테로이드 특성이 향상되기 때문에, 기록 에러의 감소를 도모할 수 있다.
이하, 본 발명을 적용한 구체적인 실시예에 대해서, 실험 결과에 근거하여 설명한다.
또한, 도 4에 도시하는 바와 같이, MRAM에는 TMR 소자(1) 이외에 스위칭용의 트랜지스터(16)가 존재하지만, 본 실시예에서는 TMR 특성을 조사하기 위해서, 도 5및 도 6에 도시하는 바와 같은 강자성 터널 접합만을 형성한 웨이퍼에 의해 특성의 측정·평가를 실시한다. 도 5는 평면도, 도 6A는 도 5의 A-A'에 있어서의 단면도, 도 6B는 도 5의 B-B'에 있어서의 단면도를 도시한다.
그리고, 강자성 터널 접합의 자화 자유 층의 조성과 막 두께를 다양하게 변 형하여 샘플을 제작하고, 각 샘플의 자기 특성을 조사하였다.
샘플 1
도 5 및 도 6에 도시하는 바와 같이, 특성 평가용 소자 TEG(Test Element Group)로서, 기판(21) 위에 비트선(BL)과 2개의 워드선(WWL 및 RWL)이 직교하여 배치되고, 한쪽의 워드선(WWL)과 비트선(BL)의 교차 부분에 TMR 소자(22)가 형성된 구조를 제작하였다. 2개의 워드선(WWL 및 RWL) 중, TMR 소자(22)와 평면 위치가 중복되는 쪽을 라이트선(WWL)이라고 하며, 다른 한쪽을 리드선(RWL)이라고 한다. TMR 소자(22)와 리드선(RWL)은 바이패스막(28) 및 콘택트층(29)을 통해 전기적으로 접속되어 있다.
당해 TEG는, TMR 소자(22)가 단축 0.5㎛×장축 1.0㎛인 타원형상이고, 워드선(WWL 및 RWL) 및 비트선(BL)의 양 말단에는 각각 단자 패드(23, 24 및 25)가 형성되며, 워드선(WWL 및 RWL)과 비트선(BL)을 Al2O3로 이루어진 절연막(26 및 27)에 의해서 서로 전기적으로 절연한 구성으로 이루어져 있다.
이러한 구성의 TEG도, TMR 소자를 자기 메모리 장치에 사용하는 경우와 같이, 전류자계에 의해서 TMR 소자(22)의 자화 자유 층의 자화가 반전된다.
그리고, 라이트선(WWL)에 흐르는 전류에 의해, 자화 자유 층에 대하여 -150 Oe에서 +150 Oe까지 소인(掃引)할 수 있다.
구체적으로는, 다음과 같이 하여 도 5 및 도 6에 도시하는 TEG를 제작한다.
우선, 표면에 열산화막(두께 2㎛)이 형성된 두께 2mm의 실리콘으로 이루어진 기판(21)을 준비한다.
다음에, 당해 기판(21) 위에 워드선의 재료로서 Cu 막을 성막하고, 포토리소그래피에 의해서 차단한 후에 워드선 이외의 부분을 Ar 플라즈마에 의해 선택적으로 에칭하여 2개의 워드선(WWL 및 RWL)을 형성한다. 이 때, 워드선(WWL 및 RWL) 이외의 영역은 기판(21)의 깊이 5nm까지 에칭한다.
그 후, 워드선(WWL 및 RWL)을 피복하여 두께 100nm 정도의 절연막(27)을 형성하고, 표면을 평탄화한다. 이 때, 절연막(27)은, 워드선의 측정용 패드(23 및 24) 및 리드선(RWL)과 TMR 소자와의 콘택트층(29)을 형성하는 부분 이외에 형성한다.
계속해서, 하기의 층구성(A)으로 이루어진 TMR 소자(22)를 공지의 리소그래피법 및 에칭에 의해 제작한다. 층구성(A)은 /의 좌측이 기판측이 되고, ()안은 막 두께를 나타낸다.
Ta(3nm)/PtMn(30nm)/CoFe(2nm)/Ru(0.8nm)/CoFe(2nm)/Al(1nm)-Oχ/자화 자유 층(tnm)/Ta(5nm)-(A)
한편, 상기의 층구성(A) 중, 자화 자유 층의 조성을 Co75Fe25(원자%)로 하고, 자화 자유 층의 막 두께(t)를 3nm로 한다. 이 때, 자화 자유 층의 비저항은 115Ωnm이기 때문에, 자화 자유 층의 규격화 저항은 345Ωnm2이 된다.
또한, 각 CoFe 막의 조성을 Co90Fe10(원자%)로 한다.
터널 배리어 층(6)의 Al-Oχ막은, 우선 금속 Al막을 DC 스퍼터법에 의해 1nm 퇴적시킨 다음, 산소/아르곤의 유량비를 1:1로 하고, 챔버 가스압을 0.1mTorr로 하여, ICP(유도결합 플라즈마)로부터의 플라즈마에 의해 금속 Al막을 플라즈마 산화시킴으로써 형성한다. 산화 시간은 ICP 플라즈마 출력에 의존하지만, 본 실시예에서는 30초로 한다.
또한, 터널 배리어 층(6)의 Al-Oχ막 이외의 막은 DC 마그네트론 스퍼터법으로 성막한다.
다음에, 자장 중 열처리로로 10kOe의 자계 중에서 270℃로 4시간 동안 열처리를 실시하고, 반강자성 층인 PtMn층의 규칙화 열처리를 실시하여 강자성 터널 접합(9)을 형성한다.
또한, 리드선(RWL)과 TMR막과의 콘택트 부분을 포함하는 50㎛×75㎛의 범위(바이패스층(28)의 평면 패턴이 최종적으로 당해 범위가 된다)를, 포토리소그래피로 차단한 후에, Cu층 직상까지 Ar 플라즈마에 의해 선택 에칭한다. 이에 의해, 바이패스층(28)은 Ta(3nm)/PtMn(30nm)/CoFe(2nm)/Ru(0.8nm)/CoFe(2nm)/Al-Oχ와 같은 층구성이 된다.
다음에, TMR 소자(22)가 되는 부분을 포토리소그래피에 의해 차단한 후에, 터널 배리어 층(6)의 직상까지 에칭함으로써 도 5에 도시하는 평면 패턴을 갖는 TMR 소자(22)를 형성한다.
이어서, Al2O3를 스퍼터함으로써, 두께 100nm 정도의 절연층(26)을 성막하여 TMR 소자(22) 이외의 부분을 절연한다.
추가로, 포토리소그래피에 의해 TMR 소자(22)부를 포함하도록 비트선(BL) 및 측정용의 단자 패드(25)를 형성하고, 도 5 및 도 6에 도시된 TEG를 수득한다.
샘플 2
자화 자유 층의 조성을 Ni81Fe19(원자%)로 하고, 자화 자유 층의 막 두께를 4nm로 하는 이외에는 샘플 1과 동일하게 하여 TEG를 수득한다. 이 때 자화 자유 층의 비저항은 233Ωnm이기 때문에, 자화 자유 층의 규격화 저항은 932Ωnm2가 된다.
샘플 3 내지 샘플 8
자화 자유 층의 조성을 Co72Fe8B20(원자%)로 하고, 자화 자유 층의 막 두께를 각각 1nm, 2nm, 3nm, 5nm, 6nm 및 8nm로 하는 이외에는 샘플 1과 동일하게 하여 TEG를 수득한다. 이 때 자화 자유 층의 비저항은 1198Ωnm이다.
샘플 9 내지 샘플 11
자화 자유 층의 조성을 Co81Fe9B20(원자%)로 하고, 자화 자유 층의 막 두께를 각각 3nm, 4nm 및 5nm로 하는 이외에는 샘플 1과 동일하게 하여 TEG를 수득한다. 이 때 자화 자유 층의 비저항은 983Ωnm이다.
샘플 12 내지 샘플 14
자화 자유 층의 조성을 Co63Fe7B30(원자%)로 하고, 자화 자유 층의 막 두께를 각각 2nm, 4nm 및 5nm로 하는 이외에는 샘플 1과 동일하게 하여 TEG를 수득한다. 이 때 자화 자유 층의 비저항은 1305Ωnm이다.
샘플 15 내지 샘플 17
자화 자유 층의 조성을 Co48Fe32B20(원자%)로 하고, 자화 자유 층의 막 두께를 각각 1nm, 3nm 및 5nm로 하는 이외에는 샘플 1과 동일하게 하여 TEG를 수득한다. 이 때 자화 자유 층의 비저항은 1458Ωnm이다.
샘플 18 내지 샘플 20
자화 자유 층의 조성을 Co60Fe20B20(원자%)로 하고, 자화 자유 층의 막 두께를 각각 1nm, 4nm 및 5nm로 하는 이외에는 샘플 1과 동일하게 하여 TEG를 수득한다. 이 때 자화 자유 층의 비저항은 1296Ωnm이다.
샘플 21 내지 샘플 23
자화 자유 층의 조성을 Co40Fe40B20(원자%)로 하고, 자화 자유 층의 막 두께를 각각 3nm, 4nm 및 5nm로 하는 이외에는 샘플 1과 동일하게 하여 TEG를 수득한다. 이 때 자화 자유 층의 비저항은 1552Ωnm이다.
샘플 24
자화 자유 층의 조성을 Co70Fe5Si1OB15(원자%)로 하고, 자화 자유 층의 막 두께를 3nm로 하는 이외에는 샘플 1과 동일하게 하여 TEG를 수득한다. 이 때 자화 자유 층의 비저항은 2004Ωnm이기 때문에, 자화 자유 층의 규격화 저항은 6012Ωnm2이 된다.
샘플 25 내지 샘플 28
자화 자유 층의 조성을 Co75.3Fe4.7Si4B16(원자%)로 하고, 자화 자유 층의 막 두께를 각각 2nm, 3nm, 4nm 및 5nm로 하는 이외에는 샘플 1과 동일하게 하여 TEG를 수득한다. 이 때 자화 자유 층의 비저항은 2453Ωnm이다.
샘플 29 내지 샘플 32
자화 자유 층의 조성을 Co65.7Fe4.3Si17B13(원자%)로 하고, 자화 자유 층의 막 두께를 각각 2nm, 3nm, 4nm 및 5nm로 하는 이외에는 샘플 1과 동일하게 하여 TEG를 수득한다. 이 때 자화 자유 층의 비저항은 2241Ωnm이다.
샘플 33 내지 샘플 36
자화 자유 층의 조성을 Co67Fe4Si19B10(원자%)로 하고, 자화 자유 층의 막 두께를 각각 2nm, 3nm, 4nm 및 5nm로 하는 이외에는 샘플 1과 동일하게 하여 TEG를 수득한다. 이 때 자화 자유 층의 비저항은 2098Ωnm이다.
샘플 37
자화 자유 층의 조성을 Co61.6Fe4.2Ni4.2Si10B20(원자%)로 하고, 자화 자유 층의 막 두께를 4nm로 하는 이외에는 샘플 1과 동일하게 하여 TEG를 수득한다. 이 때 자화 자유 층의 비저항은 2350Ωnm이기 때문에, 자화 자유 층의 규격화 저항은 9400Ωnm2이 된다.
샘플 38
자화 자유 층의 조성을 Co69.6Fe4.6Mo1.8Si8B16(원자%)로 하고, 자화 자유 층의 막 두께를 4nm로 하는 이외에는 샘플 1과 동일하게 하여 TEG를 수득한다. 이 때 자화 자유 층의 비저항은 2865Ωnm이기 때문에, 자화 자유 층의 규격화 저항은 11460Ωnm2이 된다.
샘플 39
자화 자유 층의 조성을 Co70Mn6B24(원자%)로 하고, 자화 자유 층의 막 두께를 4nm로 하는 이외에는 샘플 1과 동일하게 하여 TEG를 수득한다. 이 때 자화 자유 층의 비저항은 2713Ωnm이기 때문에, 자화 자유 층의 규격화 저항은 10852Ωnm2이 된다.
샘플 40
자화 자유 층의 조성을 Co81.5Mo9.5Zr9.0(원자%)로 하고, 자화 자유 층의 막 두께를 4nm로 하는 이외에는 샘플 1과 동일하게 하여 TEG를 수득한다. 이 때 자화 자유 층의 비저항은 3075Ωnm이기 때문에, 자화 자유 층의 규격화 저항은 12300Ωnm2이 된다.
그리고, 수득된 각 샘플 1 내지 샘플 40의 TEG에 대해서, 하기와 같이 하여 R-H 곡선의 측정을 실시하고, 추가로 R-H 곡선으로부터 자기저항 변화율(TMR 비),반복 측정시의 보자력의 불균일 및 각형비를 구한다. 또한, 동작 최대 주파수와 바이어스 전압 의존성을 측정한다.
R-H 곡선의 측정
라이트선(WWL)에 전류를 흐르게 함으로써, TMR 소자(22)의 자화 자유 층을 자화반전시키기 위한 외부자계를 인가한다.
다음에, 자화 자유 층의 자화용이축의 한쪽 측에서 보아 -150 Oe에서 +150 Oe까지 소인함과 동시에, 라이트선(WWL)의 단자 패드(23)와 비트선(BL)의 단자 패드(24)에 걸리는 바이어스 전압이 100mV가 되도록 조절하여, 강자성 터널 접합에 터널 전류를 흐르게 한다. 이 때의 각 외부자계에 대한 저항치를 측정하여 R-H 곡선을 수득한다.
자기저항 변화율
자화 고정 층과 자화 자유 층의 자화가 반평행한 상태에 있어서 저항이 높은 상태의 저항치와, 자화 고정 층과 자화 자유 층의 자화가 평행한 상태에 있어서 저항이 낮은 상태의 저항치로부터 자기저항 변화율(TMR 비)을 구한다.
반복 측정시의 보자력(Hc)의 불균일
상기의 측정방법에 의해 R-H 곡선을 측정하고, R-H 곡선으로부터 자화 고정 층과 자화 자유 층의 자화가 반평행한 상태에 있어서 저항이 높은 상태에서의 저항치와, 자화 고정 층과 자화 자유 층의 자화가 평행한 상태에 있어서 저항이 낮은 상태에서의 저항치와의 평균치를 구하고, 당해 평균치의 저항치가 수득될 때의 외부자계의 값을 보자력(Hc)으로 한다. 그리고, 이러한 보자력(Hc)을 동일 소자(TEC)에 있어서 50회 반복하여 측정하고, 이들의 표준편차(ΔHc)를 구한다. 그리고, ΔHc/(Hc의 평균치)를 보자력(Hc)의 불균일 값으로 한다.
각형비
R-H 곡선으로부터 파형의 각형비를 구한다. 즉, 측정시의 -500 Oe 내지 +500 Oe의 자장범위에 있어서 R-H 곡선의 R1 max-R1 min과 제로자장(H=0)에서의 R2 max-R2 min과의 비, (R2 max-R2 min)/(R1 max-R1 min)의 값을 구하여, 이것을 각형비로 한다.
동작 최대 주파수의 측정
라이트선(WWL)으로 소인하는 전류의 주파수를 증가시키고, 자기저항 변화율(TMR 비)이 3dB 낮아졌을 때의 주파수를 구하여, 이것을 동작 최대 주파수로 한다.
바이어스 의존성의 측정
바이어스 전압을 100 내지 1000mV까지 10mV 단위로 변화시키면서, R-H 곡선의 측정을 실시하여 자기저항 변화율(TMR 비)을 구한다.
그리고, 바이어스 전압에 대하여 자기저항 변화율(TMR 비)을 플롯하고, 외삽된 0mV에서의 TMR 비에 대하여 절반이 되는 바이어스 전압을 구하여 이것을 Vhalf로 한다.
각 샘플 1 내지 샘플 40에 대해서, 자화 자유 층의 조성 및 막 두께, 비저항 및 규격화 저항을 표 1에 기재하며, 또한 동작 최대 주파수, TMR 비, 반복 측정시의 보자력(Hc)의 불균일, 각형비 및 Vhalf를 표 2에 기재한다
Figure 112004006683034-pct00001
Figure 112004006683034-pct00002
또한, 각 샘플 1 내지 샘플 40에 대해서, 자화 자유 층의 규격화 저항을 횡축에 취하고, 세로축에 각각 TMR 비, 동작 최대 주파수, 보자력 불균일 및 각형비를 취하여 도 7A, 도 7B, 도 7C 및 도 7D에 도시한다.
도 7A 내지 도 7D로부터, 자화 자유 층의 규격화 저항을 2000 내지 10000Ωnm2 로 하면, 즉 도면 중의 파선으로 둘러싸인 범위내로 함으로써, 동작 최대 주파수 및 각형비는 현저하게 개선되는 것을 알 수 있다. 또한, TMR 비나 보자력(Hc)의 불균일도 개선되는 것을 알 수 있다.
또한, 표 2로부터, 자화 자유 층의 규격화 저항이 2000 내지 10000Ωnm2가 되는 경우(샘플 4 내지 샘플 14, 샘플 16, 샘플 17, 샘플 19 내지 샘플 27, 샘플 29 내지 샘플 31, 샘플 33 내지 샘플 35 및 샘플 37)에는 Vhalf도 550mV 이상의 높은 값이 되어 바이어스 전압 의존성도 개선되는 것을 알 수 있다.
이 경우, 자화 자유 층 이외에는 일반적인 TMR막의 구성이지만, 자화 자유 층의 규격화 저항은 일반적인 TMR막(FeCo 합금 등)보다도 커지고 있다.
구체적으로는, 자화 자유 층의 규격화 저항을 상기의 범위내로 함으로써, 도 7C로부터 보자력(Hc)의 불균일이 4% 이하로 제어되고 있으며, TMR 소자가 자기적으로 대단히 안정되어 있다고 말할 수 있다.
또한, 도 7A로부터 TMR 비가 45% 이상, 표 2로부터 Vhalf값도 550mV 이상으로 높아지고 있다. 이에 의해, MRAM의 동작시에 있어서 "1"과 "O"의 차전압이 커진다.
한편, 자화 자유 층에 CoFe 등의 합금을 사용한 종래의 구성에서는 표 1로부터 규격화 저항이 2000Ωnm 미만으로 낮아지는 것을 알 수 있다.
이러한 종래의 구성과 비교하여, 본 발명에서는 자화 자유 층의 규격화 저항 을 2000 내지 10000Ωnm2로 크게 함으로써, 동작 최대 주파수 및 각형비를 대폭 개선하고 TMR 비나 보자력(Hc)의 불균일도 개선할 수 있다.
따라서, TMR 소자의 자화 자유 층의 규격화 저항을 상기한 2000 내지 10000Ωnm2인 구성으로 함으로써, TMR 소자를 자기 메모리 장치에 적용한 경우, 아스테로이드 특성을 향상시킴과 동시에 동작시의 "1"과 "O"의 차전압을 크게 하여 기록 및 판독과 함께 에러가 대단히 적은 MRAM을 구성할 수 있음을 알 수 있다.
또한, 본 발명의 자기저항효과 소자(TMR 소자 등)는, 상기한 자기 메모리 장치 뿐만 아니라, 자기헤드 및 이러한 자기헤드를 탑재한 하드디스크 드라이브나 자기센서, 집적회로칩, 또는 퍼스널 컴퓨터, 휴대 단말기, 휴대 전화를 비롯한 각종 전자기기 등에 적용할 수 있다.
본 발명은 상기의 실시 형태에 한정되는 것이 아니며, 본 발명의 요지를 일탈하지 않는 범위에서 기타 다양한 구성을 취할 수 있다.
상기의 본 발명의 자기저항효과 소자에 의하면, 자화 자유 층의 규격화 저항의 범위를 규정함으로써, 외부자계에 대한 주파수 특성을 높일 수 있으며, 자기저항 변화율(자기저항비)을 향상시켜 저항-외부자계 곡선의 각형성을 개선하는 것이 가능해진다.
또한, 자기저항 변화율(자기저항비)의 바이어스 전압 의존성이나 보자력의 불균일도 개선할 수 있다.
따라서, 양호한 자기 특성을 안정적으로 갖는 자기저항효과 소자를 구성할 수 있다.
본 발명의 자기 메모리 장치에 의하면, 판독에 있어서, 자기저항 변화율(자기저항비)의 바이어스 의존 특성이 향상되어 저저항 상태와 고저항 상태의 판별이 용이해지고, 판독 특성이 향상된다. 또한, 기록에 있어서, 저항-외부자계 곡선의 노이즈가 감소되고, 아스테로이드 특성이 향상되고, 기록 에러가 감소되어 기록 특성이 향상된다.
따라서, 기록 에러나 판독 에러가 대단히 적고, 우수한 기록 특성 및 판독 특성을 가지며, 안정적으로 동작하는 자기 메모리 장치를 구성할 수 있다.
인용 부호의 설명
1, 10, 22: 터널 자기저항효과 소자(TMR 소자)
2, 21: 기판
3: 하지층
4: 반강자성 층
5: 자화 고정 층
5a: 제1 자화 고정 층
5b: 제2 자화 고정 층(참조층)
5c: 비자성 도전체층
6: 터널 배리어 층
7: 자화 자유 층
9: 강자성 터널 접합
11: 메모리 셀
23, 24, 25: 패드
WL, WL1, WL2: 워드선
WWL: 라이트선(워드선)
PWL: 리드선(워드선)
BL: 비트선

Claims (6)

  1. 한 쌍의 강자성 층이 중간 층을 개재시켜 대향되어 있으며, 막 면에 대하여 수직으로 전류를 흐르게 함으로써 자기저항 변화를 수득하는 구성의 자기저항효과 소자로서,
    상기 강자성 층의 한쪽이 자화 고정 층이고, 다른 한쪽이 자화 자유 층이며,
    상기 자화 자유 층은, 막 두께 방향으로 전류를 흐르게 했을 때의 비저항과 막 두께의 곱을 규격화 저항이라고 정의했을 때, 당해 규격화 저항이 2000 내지 100OOΩnm2임을 특징으로 하는 자기저항효과 소자.
  2. 제1항에 있어서, 상기 중간 층으로서 절연체 또는 반도체로 이루어진 터널 배리어 층(tunnel barrier layer)을 사용한 터널 자기저항효과 소자임을 특징으로 하는, 자기저항효과 소자.
  3. 제1항에 있어서, 상기 자기저항효과 소자가 적층 페리 구조를 가짐을 특징으로 하는, 자기저항효과 소자.
  4. 한 쌍의 강자성 층 사이에 터널 배리어 층을 끼워넣어 이루어진 강자성 터널 결합을 갖고, 막 면에 대해 수직방향으로 전류가 흐르도록 설계된 자기저항효과 소자와
    상기 자기저항효과 소자를 두께 방향으로 끼워넣는 워드선(word line) 및 비트선(bit line)을 구비한 자기 메모리 장치로서,
    상기 강자성 층의 한쪽이 자화 고정 층이고, 다른 한쪽이 자화 자유 층이며,
    상기 자화 자유 층은, 막 두께 방향으로 전류를 흐르게 했을 때의 비저항과 막 두께의 곱을 규격화 저항이라고 정의했을 때, 당해 규격화 저항이 2000 내지 10000Ωnm2임을 특징으로 하는 자기 메모리 장치.
  5. 제4항에 있어서, 상기 자기저항효과 소자가 중간 층으로서 절연체 또는 반도체로 이루어진 터널 배리어 층을 사용한 터널 자기저항효과 소자임을 특징으로 하는, 자기 메모리 장치.
  6. 제4항에 있어서, 상기 자기저항효과 소자가 적층 페리 구조를 가짐을 특징으로 하는, 자기 메모리 장치.
KR1020047002391A 2002-06-19 2003-06-12 자기저항효과 소자 및 자기 메모리 장치 KR100985001B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2002-00178963 2002-06-19
JP2002178963A JP4042478B2 (ja) 2002-06-19 2002-06-19 磁気抵抗効果素子及び磁気メモリ装置
PCT/JP2003/007495 WO2004001872A1 (ja) 2002-06-19 2003-06-12 磁気抵抗効果素子及び磁気メモリ装置

Publications (2)

Publication Number Publication Date
KR20050007287A KR20050007287A (ko) 2005-01-17
KR100985001B1 true KR100985001B1 (ko) 2010-10-04

Family

ID=29996546

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020047002391A KR100985001B1 (ko) 2002-06-19 2003-06-12 자기저항효과 소자 및 자기 메모리 장치

Country Status (5)

Country Link
US (3) US6879473B2 (ko)
EP (1) EP1517383B1 (ko)
JP (1) JP4042478B2 (ko)
KR (1) KR100985001B1 (ko)
WO (1) WO2004001872A1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008047669A (ja) * 2006-08-14 2008-02-28 Tdk Corp 磁気メモリ、磁気記憶素子の情報読み書き方法。
JP2008160031A (ja) * 2006-12-26 2008-07-10 Sony Corp 記憶素子及びメモリ
US7863911B2 (en) * 2007-12-31 2011-01-04 Hitachi Global Storage Technologies, Netherlands, B.V. Test device and method for measurement of tunneling magnetoresistance properties of a manufacturable wafer by the current-in-plane-tunneling technique
US8227896B2 (en) * 2009-12-11 2012-07-24 International Business Machines Corporation Resistive switching in nitrogen-doped MgO
JP2012069694A (ja) * 2010-09-22 2012-04-05 Toshiba Corp 磁気メモリ
JP2013016530A (ja) * 2011-06-30 2013-01-24 Sony Corp 記憶素子およびその製造方法ならびに記憶装置
US9837602B2 (en) * 2015-12-16 2017-12-05 Western Digital Technologies, Inc. Spin-orbit torque bit design for improved switching efficiency
US10830840B2 (en) 2015-12-28 2020-11-10 Konica Minolta, Inc. Magnetic sensor, sensor unit, magnetic detection device, and magnetic measurement device
CN109643813B (zh) 2016-05-03 2022-06-07 欧普斯12公司 用于co２、co和其他化学化合物的电化学反应的具有先进架构的反应器

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09251621A (ja) * 1996-03-18 1997-09-22 Toshiba Corp 磁気抵抗効果素子及び磁気情報再生方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5920500A (en) 1996-08-23 1999-07-06 Motorola, Inc. Magnetic random access memory having stacked memory cells and fabrication method therefor
US6226160B1 (en) * 1999-04-15 2001-05-01 International Business Machines Corporation Small area magnetic tunnel junction devices with low resistance and high magnetoresistance
US6436526B1 (en) 1999-06-17 2002-08-20 Matsushita Electric Industrial Co., Ltd. Magneto-resistance effect element, magneto-resistance effect memory cell, MRAM and method for performing information write to or read from the magneto-resistance effect memory cell
DE19938215A1 (de) * 1999-08-12 2001-02-22 Forschungszentrum Juelich Gmbh Verfahren zur Herstellung eines magnetischen Tunnelkontakts sowie magnetischer Tunnelkontakt
JP2001308413A (ja) 2000-02-18 2001-11-02 Sony Corp 磁気抵抗効果薄膜、磁気抵抗効果素子及び磁気抵抗効果型磁気ヘッド
US6767655B2 (en) * 2000-08-21 2004-07-27 Matsushita Electric Industrial Co., Ltd. Magneto-resistive element
US6730395B2 (en) * 2000-12-18 2004-05-04 Seagate Technology Llc Magnetic tunnel junction using nanoparticle monolayers and applications therefor
US6347049B1 (en) * 2001-07-25 2002-02-12 International Business Machines Corporation Low resistance magnetic tunnel junction device with bilayer or multilayer tunnel barrier
US6584029B2 (en) * 2001-08-09 2003-06-24 Hewlett-Packard Development Company, L.P. One-time programmable memory using fuse/anti-fuse and vertically oriented fuse unit memory cells
US6781801B2 (en) * 2001-08-10 2004-08-24 Seagate Technology Llc Tunneling magnetoresistive sensor with spin polarized current injection
US6791806B1 (en) * 2001-09-28 2004-09-14 Seagate Technology Llc Tunneling barrier material for a magnetic recording head
JP2003248909A (ja) * 2002-02-27 2003-09-05 Hitachi Ltd 磁気ヘッド及びそれを備える磁気記録再生装置、並びに磁気メモリ
US6756128B2 (en) * 2002-11-07 2004-06-29 International Business Machines Corporation Low-resistance high-magnetoresistance magnetic tunnel junction device with improved tunnel barrier
JP2005136309A (ja) * 2003-10-31 2005-05-26 Toshiba Corp 磁気抵抗効果素子、磁気ヘッド、ヘッドサスペンションアッセンブリ、磁気再生装置、磁気抵抗効果素子の製造方法、および、磁気抵抗効果素子製造装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09251621A (ja) * 1996-03-18 1997-09-22 Toshiba Corp 磁気抵抗効果素子及び磁気情報再生方法

Also Published As

Publication number Publication date
EP1517383B1 (en) 2012-02-08
US20050162905A1 (en) 2005-07-28
US20040246788A1 (en) 2004-12-09
KR20050007287A (ko) 2005-01-17
EP1517383A4 (en) 2008-05-21
US6879473B2 (en) 2005-04-12
US20050162904A1 (en) 2005-07-28
WO2004001872A1 (ja) 2003-12-31
JP4042478B2 (ja) 2008-02-06
US6999288B2 (en) 2006-02-14
US6992868B2 (en) 2006-01-31
EP1517383A1 (en) 2005-03-23
JP2004022135A (ja) 2004-01-22

Similar Documents

Publication Publication Date Title
KR100989792B1 (ko) 자기 저항 효과 소자 및 자기 메모리 장치
KR100995464B1 (ko) 자기 저항 효과 소자 및 자기 메모리 장치, 자기 저항효과 소자 및 자기 메모리 장치의 제조 방법
KR100991674B1 (ko) 자기 저항 효과 소자 및 자기 메모리 장치
KR101055595B1 (ko) 자기저항 소자 및 자기 메모리 장치
KR20050039842A (ko) 자기 저항 효과 소자 및 자기 메모리 장치
KR101053333B1 (ko) 자기 저항 효과 소자 및 자기 메모리 장치
US6992868B2 (en) Magnetoresistive effect element and magnetic memory device
JP2005203702A (ja) 磁気抵抗効果素子及び磁気メモリ装置
JP2004146614A (ja) 磁気抵抗効果素子および磁気メモリ装置
JP2004063592A (ja) 磁気抵抗効果素子および磁気メモリ装置
JP2004022599A (ja) 磁気抵抗効果素子及び磁気メモリ装置、磁気抵抗効果素子及び磁気メモリ装置の製造方法
JP2009218611A (ja) 磁気抵抗効果素子及び磁気メモリ装置、磁気抵抗効果素子及び磁気メモリ装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130923

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140919

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150918

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160919

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180921

Year of fee payment: 9