KR100974798B1 - 아날로그 반도체 소자의 제조방법 - Google Patents
아날로그 반도체 소자의 제조방법 Download PDFInfo
- Publication number
- KR100974798B1 KR100974798B1 KR1020030071089A KR20030071089A KR100974798B1 KR 100974798 B1 KR100974798 B1 KR 100974798B1 KR 1020030071089 A KR1020030071089 A KR 1020030071089A KR 20030071089 A KR20030071089 A KR 20030071089A KR 100974798 B1 KR100974798 B1 KR 100974798B1
- Authority
- KR
- South Korea
- Prior art keywords
- trench
- insulating film
- film
- polysilicon
- mask pattern
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
본 발명은 별도의 부가공정을 수행하는 것 없이 적정 저항값을 가지는 폴리실리콘 저항 형성을 가능하게 하여 공정을 단순화시키고 제조비용을 절감할 수 있는 아날로그 반도체 소자의 제조방법을 제공한다.
본 발명은 반도체 기판 상에 마스크 패턴을 형성하는 단계; 마스크 패턴에 의해 노출된 기판을 식각하여 제 1 트렌치를 형성하여 필드영역을 한정하는 단계; 제 1 트렌치를 매립하도록 기판 전면 상에 매립용 절연막을 형성하는 단계; 제 1 트렌치 상의 절연막을 소정 두께만큼 식각하여 제 1 트렌치보다 작은 제 2 트렌치를 형성하여 저항 영역을 한정하는 단계; 제 2 트렌치를 매립하도록 절연막 상에 도핑된 폴리실리콘막을 증착하는 단계; 및 마스크 패턴의 표면이 노출되도록 폴리실리콘막 및 절연막을 식각하여 필드절연막과 폴리실리콘 저항을 동시에 형성하는 단계를 포함하는 아날로그 반도체 소자의 제조방법에 의해 달성될 수 있다.
아날로그, 폴리실리콘, 저항, 필드절연막, 트렌치
Description
도 1a 내지 도 1e는 본 발명의 실시예에 따른 아날로그 반도체 소자의 제조방법을 설명하기 위한 단면도.
※도면의 주요부분에 대한 부호의 설명
10 : 반도체 기판 11 : 패드 산화막
12 : 패드 질화막 13A, 13B : 제 1 및 제 2 트렌치
14 : 산화막 14A, 14B : 필드절연막
15 : 제 3 트렌치 16 : 도핑된 폴리실리콘막
16A : 폴리실리콘 저항 100 : 마스크 패턴
본 발명은 아날로그 반도체 소자의 제조방법에 관한 것으로, 특히 아날로그 반도체 소자의 폴리실리콘 저항 제조방법에 관한 것이다.
일반적으로, 반도체 소자에 모스(MOS; Metal Oxide Silicon)에서 아날로그 신호를 디지털 신호로 변화시켜야 하는 옵션 프로세스가 적용되는 경우, 액티브 영역에 트랜지스터를 형성하면서 필드절연막 상에 폴리실리콘 저항 등이 형성된 아날로그 반도체 소자를 적용하고 있다.
그러나, 필드절연막 상에 폴리실리콘 저항을 형성하기 위해서는 별도의 저항용 마스크 제작이 요구될 뿐만 아니라 패터닝을 위한 포토리소그라피, 식각 및 에싱(ashing) 공정과 저항값 조절을 위한 이온주입 공정 등의 부가적인 공정을 더 수행해야 하므로 공정이 복잡해지고 제조비용이 높아지게 되는 문제가 발생하게 된다.
본 발명은 상기와 같은 종래기술의 문제점을 해결하기 위하여 제안된 것으로, 별도의 마스크 제작 및 패터닝과 저항값 조절을 위한 부가공정을 수행하는 것 없이 적정 저항값을 가지는 폴리실리콘 저항 형성을 가능하게 하여 공정을 단순화시키고 제조비용을 절감할 수 있는 아날로그 반도체 소자의 제조방법을 제공하는데 그 목적이 있다.
상기의 기술적 과제를 달성하기 위한 본 발명의 일 측면에 따르면, 상기의 본 발명의 목적은 반도체 기판 상에 마스크 패턴을 형성하는 단계; 마스크 패턴에 의해 노출된 기판을 식각하여 제 1 트렌치를 형성하여 필드영역을 한정하는 단계; 제 1 트렌치를 매립하도록 기판 전면 상에 매립용 절연막을 형성하는 단계; 제 1 트렌치 상의 절연막을 소정 두께만큼 식각하여 제 1 트렌치보다 작은 제 2 트렌치를 형성하여 저항 영역을 한정하는 단계; 제 2 트렌치를 매립하도록 절연막 상에 폴리실리콘막을 증착하는 단계; 및 마스크 패턴의 표면이 노출되도록 폴리실리콘막 및 절연막을 식각하여 필드절연막과 폴리실리콘 저항을 동시에 형성하는 단계를 포함하는 아날로그 반도체 소자의 제조방법에 의해 달성될 수 있다.
바람직하게, 폴리실리콘막은 도핑된 폴리실리콘막이고, 제 2 트렌치는 평탄화용 마스크를 이용하여 형성하며, 마스크 패턴은 패드 산화막과 패드 질화막의 적층막으로 이루어진다.
이하, 본 발명이 속한 기술분야에서 통상의 지식을 가진 자가 본 발명을 보다 용이하게 실시할 수 있도록 하기 위하여 본 발명의 바람직한 실시예를 소개하기로 한다.
도 1a 내지 도 1e는 본 발명의 실시예에 따른 아날로그 반도체 소자의 제조방법을 설명하기 위한 단면도이다.
도 1a를 참조하면, 반도체 기판(10) 상에 패드 산화막(11)과 패드 질화막(12)을 순차적으로 증착하고, 포토리소그라피 및 식각공정에 의해 패드 질화막(12)과 패드 산화막(11)을 패터닝하여 기판(10)의 일부를 노출시키는 마스크 패턴(100)을 형성한다. 그 다음, 마스크 패턴(100)에 의해 노출된 기판(10)을 소정 깊이만큼 식각하여 제 1 및 제 2 트렌치(13A, 13B)를 형성하여 필드영역을 한정한 후, 도 1b에 도시된 바와 같이, 제 1 및 제 2 트렌치(13A, 13B)를 매립하도록 기판 전면 상에 매립용 절연막으로서 산화막(14)을 증착한다.
도 1c를 참조하면, 평탄화(planarization)용 마스크를 이용한 포토리소그라피에 의해 마스크 패턴(100)과 저항이 형성될 제 2 트렌치(13B) 상의 산화막(14)을 일부 노출시키는 포토레지스트 패턴(미도시)을 형성하고, 포토레지스트 패턴을 마스크로하여 노출된 산화막(14)을 소정 두께만큼 식각하여 제 2 트렌치(13B) 보다 작은 제 3 트렌치(15)를 형성하여 저항영역을 한정한다. 즉, 평탄화용 마스크를 이용하여 저항영역을 한정하므로 별도의 저항용 마스크 제작을 생략할 수 있다. 그 후, 공지된 방법에 의해 포토레지스트 패턴을 제거한다.
도 1d를 참조하면, 제 3 트렌치(15)를 매립하도록 산화막(14) 상부에 도핑된 폴리실리콘막(16)을 증착하고, 도 1e에 도시된 바와 같이, 마스크 패턴(100)의 표면이 노출되도록 화학기계연마(Chemical Mechanical Polishing; CMP)에 의해 폴리실리콘막(16)과 산화막(14)을 식각하여 제 1 및 제 2 필드절연막(14A, 14B)과 제 2 필드절연막(14B)에 매립된 폴리실리콘 저항(16A)을 형성함과 동시에 표면을 평탄화한다. 즉, 폴리실리콘 저항(16A)을 필드절연막 형성시 CMP에 의해 동시에 형성하므로 포토리소그라피, 식각 및 에싱 등의 패터닝 공정을 생략할 수 있을 뿐만 아니라 도핑된 폴리실리콘막을 사용하므로 이온주입 공정을 수행하는 것 없이 적정 저항값을 얻을 수 있을 수 있다.
상기 실시예에 의하면, 평탄화용 마스크를 이용하여 트렌치에 저항영역을 한정하고 도핑된 폴리실리콘막으로 필드절연막 형성시 폴리실리콘 저항을 동시에 형 성하므로, 별도의 저항용 마스크 제작 공정 뿐만 아니라 패터닝 및 저항값 조절을 위한 이온주입 공정 등의 부가공정을 수행하는 것 없이 적정 저항값의 폴리실리콘 저항을 용이하게 형성할 수 있게 된다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
전술한 본 발명은 아날로그 반도체 소자의 폴리실리콘 저항 형성시 별도의 마스크 제작, 패터닝 및 저항값 조절을 위한 이온주입 공정 등을 수행하는 것 없이 적정 저항값의 폴리실리콘 저항을 용이하게 형성할 수 있으므로, 공정단순화 및 비용절감 측면에서 우수한 효과를 얻을 수 있다.
Claims (4)
- 반도체 기판 상에 마스크 패턴을 형성하는 단계;상기 마스크 패턴에 의해 노출된 기판을 식각하여 제 1 트렌치를 형성하여 필드영역을 한정하는 단계;상기 제 1 트렌치를 매립하도록 상기 기판 전면 상에 매립용 절연막을 형성하는 단계;상기 제 1 트렌치 상의 절연막을 소정 두께만큼 식각하여 상기 제 1 트렌치보다 작은 제 2 트렌치를 형성하여 저항 영역을 한정하는 단계;상기 제 2 트렌치를 매립하도록 상기 절연막 상에 폴리실리콘막을 증착하는 단계; 및상기 마스크 패턴의 표면이 노출되도록 폴리실리콘막 및 절연막을 식각하여 필드절연막과 폴리실리콘 저항을 동시에 형성하는 단계를 포함하는 아날로그 반도체 소자의 제조방법.
- 제 1 항에 있어서,상기 폴리실리콘막은 도핑된 폴리실리콘막인 것을 특징으로 하는 아날로그 반도체 소자의 제조방법.
- 제 1 항 또는 제 2 항에 있어서,상기 제 2 트렌치는 평탄화용 마스크를 이용하여 형성하는 것을 특징으로 하는 아날로그 반도체 소자의 제조방법.
- 제 1 항에 있어서,상기 마스크 패턴은 패드 산화막과 패드 질화막의 적층막으로 이루어진 것을 특징으로 하는 아날로그 반도체 소자의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030071089A KR100974798B1 (ko) | 2003-10-13 | 2003-10-13 | 아날로그 반도체 소자의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030071089A KR100974798B1 (ko) | 2003-10-13 | 2003-10-13 | 아날로그 반도체 소자의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050035426A KR20050035426A (ko) | 2005-04-18 |
| KR100974798B1 true KR100974798B1 (ko) | 2010-08-06 |
Family
ID=37238860
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030071089A KR100974798B1 (ko) | 2003-10-13 | 2003-10-13 | 아날로그 반도체 소자의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100974798B1 (ko) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05102059A (ja) * | 1991-10-09 | 1993-04-23 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| KR940001286A (ko) * | 1992-06-27 | 1994-01-11 | 김광호 | 반도체 장치의 콘택 형성방법 |
| KR20010004615A (ko) * | 1999-06-29 | 2001-01-15 | 김영환 | 에스램 디바이스의 제조방법 |
| KR20030048999A (ko) * | 2001-12-13 | 2003-06-25 | 삼성전자주식회사 | 반도체 소자의 저항 및 그 형성 방법 |
-
2003
- 2003-10-13 KR KR1020030071089A patent/KR100974798B1/ko active IP Right Grant
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05102059A (ja) * | 1991-10-09 | 1993-04-23 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| KR940001286A (ko) * | 1992-06-27 | 1994-01-11 | 김광호 | 반도체 장치의 콘택 형성방법 |
| KR20010004615A (ko) * | 1999-06-29 | 2001-01-15 | 김영환 | 에스램 디바이스의 제조방법 |
| KR20030048999A (ko) * | 2001-12-13 | 2003-06-25 | 삼성전자주식회사 | 반도체 소자의 저항 및 그 형성 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20050035426A (ko) | 2005-04-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2005191331A (ja) | 半導体装置の製造方法 | |
| KR100469913B1 (ko) | 반도체소자의 제조방법 | |
| KR100845103B1 (ko) | 반도체소자의 제조방법 | |
| KR100974798B1 (ko) | 아날로그 반도체 소자의 제조방법 | |
| US6103581A (en) | Method for producing shallow trench isolation structure | |
| KR100878498B1 (ko) | 트랜지스터 제조방법 | |
| US20010026995A1 (en) | Method of forming shallow trench isolation | |
| KR100941876B1 (ko) | 아날로그 반도체 소자의 캐패시터 제조방법 | |
| KR20060124022A (ko) | 플래쉬 메모리 소자의 게이트 형성방법 | |
| KR100712983B1 (ko) | 반도체 소자의 평탄화 방법 | |
| KR100557551B1 (ko) | 반도체소자의 트랜지스터 형성방법 | |
| KR100920000B1 (ko) | 반도체 소자의 컨택 형성 방법 | |
| KR100261867B1 (ko) | 모스 트랜지스터의 게이트 전극 및 그 형성 방법 | |
| US20060008971A1 (en) | Method for fabricating shallow trench isolation layer of semiconductor device | |
| KR100694975B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR20030002702A (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| KR100475135B1 (ko) | 반도체 소자의 콘택 형성방법 | |
| JP2004356220A (ja) | 半導体装置および製造方法 | |
| KR100734651B1 (ko) | 반도체 소자 제조방법 | |
| KR100587593B1 (ko) | 화학적기계적연마를 이용한 선택적 실리사이드 형성 방법 | |
| KR20020054664A (ko) | 반도체소자의 소자분리막 형성방법 | |
| KR20100077998A (ko) | 반도체 소자 및 이의 제조방법 | |
| KR20020056269A (ko) | 반도체소자의 제조방법 | |
| KR20050050191A (ko) | 모스 트랜지스터의 게이트 형성 방법 | |
| KR20050059703A (ko) | 반도체 소자의 소자분리막 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130730 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20150716 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20160718 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20170719 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20180717 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20190716 Year of fee payment: 10 |