KR100974637B1 - 정전용량 검출 장치 및 이를 포함하는 정전용량 센서 - Google Patents

Abstract

정전용량 검출 장치는 제1 시간 구간에는 제1 커패시터(상기 제1 커패시터는 기준 정전용량을 가짐)와 제2 커패시터 간의 전하량 차이를 적분(이하, "적분 과정"이라 함)하고, 제2 시간 구간에는 상기 적분된 전하량을 보존(이하, "보존 과정"이라 함)하는 제어부를 포함한다. 따라서 정전용량 검출 장치는 기준 정전용량을 가지는 커패시터와의 전하량 차이를 기초로 정전용량을 검출할 수 있다.

Description

정전용량 검출 장치 및 이를 포함하는 정전용량 센서{CAPACITANCE DETECTION APPARATUS AND CAPACITIVE SENSOR HAVING THE SAME}

본 발명의 실시예들은 정전용량 검출 장치 및 이를 포함하는 정전용량 센서에 관한 것이다.

정전용량 센서는 휴먼 인터페이스(human interface)와 기계 제어를 위하여 사용될 수 있다. 정전용량 센서는 오늘날 보편적으로 사용되고 있으므로, 효율적인 정전용량 센서가 요구된다.

본 발명의 목적은 정전용량 검출 장치를 제공하는 데 있다.

본 발명의 다른 목적은 이를 포함하는 정전용량 센서를 제공하는 데 있다.

본 발명의 일 실시예에 따른, 정전용량 검출 장치는 제1 시간 구간에는 제1 커패시터(상기 제1 커패시터는 기준 정전용량을 가짐)와 제2 커패시터 간의 전하량 차이를 적분(이하, "적분 과정"이라 함)하고, 제2 시간 구간에는 상기 적분된 전하 량을 보존(이하, "보존 과정"이라 함)하는 제어부를 포함한다.

상기 제1 및 제2 커패시터들은 제1 클록 신호와 상기 제1 클록 신호와 상보적인 관계를 가지는 제2 클록 신호를 각각 입력받을 수 있다. 예를 들어, 상기 제1 시간 구간은 상기 제1 및 제2 클록 신호들의 제1 전이 시간에 상응할 수 있고, 상기 제2 시간 구간은 상기 제1 및 제 클록 신호들의 제2 전이 시간에 상응할 수 있다.

상기 제어부는 소정 시간 동안, 소정 횟수만큼 또는 상기 적분된 전하가 소정의 기준 이상일 때까지 상기 적분 과정과 상기 보존 과정을 반복할 수 있다.

상기 제어부는 상기 전하량 차이를 적분할 수 있는 적분기를 포함할 수 있다. 일 실시예에 따라, 상기 적분기는 적분 커패시터 및 상기 제1 시간 구간에는, 입력단은 상기 제1 커패시터, 상기 제2 커패시터 및 상기 적분 커패시터 각각의 제1 단과 연결되고, 출력단은 상기 적분 커패시터의 제2 단과 연결되는 연산 증폭기를 포함할 수 있다. 상기 출력단은 상기 제2 시간 구간에는 상기 제1 단과 연결될 수 있다.

예를 들어, 상기 정전용량 검출 장치는 정전용량 센서(Capacitive Sensor)에 이용될 수 있다.

본 발명의 다른 일 실시예에 따른, 정전용량 센서(Capacitive Sensor)는 기준 정전용량을 가지는 기준 커패시터, 제1 단이 각각 연결된 적어도 하나의 커패시터를 포함하는 커패시터 어레이, 커패시터 주소를 기초로 상기 적어도 하나의 커패시터 중 하나를 선택하는 선택부 및 제1 시간 구간에는 상기 선택된 하나의 커패시 터와 상기 기준 커패시터 간의 전하량 차이를 적분(이하, "적분 과정"이라 함)하고, 제2 시간 구간에는 상기 적분된 전하량을 보존(이하, "보존 과정"이라 함)하는 제어부를 포함한다.

상기 기준 커패시터와 상기 선택된 하나의 커패시터는 제1 클록 신호와 상기 제1 클록 신호와 상보적인 관계를 가지는 제2 클록 신호를 각각 입력받을 수 있다. 예를 들어, 상기 제1 시간 구간은 상기 제1 및 제2 클록 신호들의 제1 전이 시간에 상응하고, 상기 제2 시간 구간은 상기 제1 및 제 클록 신호들의 제2 전이 시간에 상응할 수 있다.

상기 제어부는 소정 시간 동안, 소정 횟수만큼 또는 상기 적분된 전하가 소정의 기준 이상일 때까지 상기 적분 과정과 상기 보존 과정을 반복할 수 있다.

상기 제어부는 상기 전하량 차이를 적분할 수 있는 적분기를 포함할 수 있다. 일 실시예에 따라, 상기 적분기는 적분 커패시터 및 상기 제1 시간 구간에는, 입력단은 상기 제1 커패시터, 상기 제2 커패시터 및 상기 적분 커패시터 각각의 제1 단과 연결되고, 출력단은 상기 적분 커패시터의 제2 단과 연결되는 연산 증폭기를 포함할 수 있다. 상기 출력단은 상기 제2 시간 구간에는 상기 제1 단과 연결될 수 있다.

본 발명의 또 다른 일 실시예에 따른, 정전용량 센서는 기준 정전용량을 가지는 제1 커패시터, 및 제2 커패시터 및 제1 시간 구간에는 상기 제1 및 제2 커패시터들 간의 전하량 차이를 적분(이하, "적분 과정"이라 함)하고, 제2 시간 구간에는 상기 적분된 전하량을 보존(이하, "보존 과정"이라 함)하는 제어부를 포함한다.

상기 제1 및 제2 커패시터들은 제1 클록 신호와 상기 제1 클록 신호와 상보적인 관계를 가지는 제2 클록 신호를 각각 입력받을 수 있다. 예를 들어, 제17항에 있어서, 상기 제1 시간 구간은 상기 제1 및 제2 클록 신호들의 제1 전이 시간에 상응할 수 있고, 상기 제2 시간 구간은 상기 제1 및 제 클록 신호들의 제2 전이 시간에 상응할 수 있다.

상기 제어부는 소정 시간 동안, 소정 횟수만큼 또는 상기 적분된 전하가 소정의 기준 이상일 때까지 상기 적분 과정과 상기 보존 과정을 반복할 수 있다.

본 발명의 실시예들에 관한 설명은 본 발명의 구조적 내지 기능적 설명들을 위하여 예시된 것에 불과하므로, 본 발명의 권리범위는 본문에 설명된 실시예들에 의하여 제한되는 것으로 해석되어서는 아니 된다. 즉, 본 발명의 실시예들은 다양한 변경이 가능하고 여러 가지 형태를 가질 수 있으므로 본 발명의 기술적 사상을 실현할 수 있는 균등물들을 포함하는 것으로 이해되어야 한다.

한편, 본 발명에서 서술되는 용어의 의미는 다음과 같이 이해되어야 할 것이다.

“제1”, “제2” 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위한 것으로 이들 용어들에 의해 본 발명의 권리범위가 한정되어서는 아니 된다. 예를 들어, 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.

“및/또는”의 용어는 하나 이상의 관련 항목으로부터 제시가능 한 모든 조 합을 포함하는 것으로 이해되어야 한다. 예를 들어, “제1 항목, 제2 항목 및/또는 제3 항목”의 의미는 "제1 항목, 제2 항목 및 제3 항목 중 적어도 하나 이상"을 의미하는 것으로, 제1, 제2 또는 제3 항목뿐만 아니라 제1, 제2 및 제3 항목들 중 2개 이상으로부터 제시될 수 있는 모든 항목의 조합을 의미한다.

어떤 구성요소가 다른 구성요소에 "연결되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결될 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 한편, 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.

본 발명에서 기재된 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한 복수의 표현을 포함하는 것으로 이해되어야 하고, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.

본 발명에서 기술한 각 단계들은 문맥상 명백하게 특정 순서를 기재하지 않은 이상 명기된 순서와 다르게 일어날 수 있다. 즉, 각 단계들은 명기된 순서와 동일하게 일어날 수도 있고 실질적으로 동시에 수행될 수도 있으며 반대의 순서대로 수행될 수도 있다.

여기서 사용되는 모든 용어들은 다르게 정의되지 않는 한, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한 이상적이거나 과도하게 형식적인 의미를 지니는 것으로 해석될 수 없다.

도 1은 본 발명의 일 실시예에 따른 정전용량 센서를 설명하기 위한 도면이다.

도 1A를 참조하면, 정전용량 센서(1000)는 제1 커패시터(이하, "기준 커패시터"라 함)(1100), 제2 커패시터(이하, "센싱 커패시터"라 함)(1200) 및 정정용량 검출을 위한 제어부(1300)를 포함한다. 제어부(1300)는 연산 증폭기(1310), 적분 커패시터(1320) 및 스위치부(1330)를 포함할 수 있다.

기준 커패시터(1100)는 기준 정전용량(capacitance)을 가지고, 센싱 커패시터(1200)는 센싱 대상의 변화에 따라 정전용량이 변할 수 있다.

제어부(130))는 제1 시간 구간에는 기준 커패시터와 센싱 커패시터 간의 전하량 차이를 적분(이하, "적분 과정"이라 함)하고, 제2 시간 구간에는 상기 충전된 전하량을 보존(이하, "보존 과정"이라 함)한다.

도 1B에서, 정전용량 센서(1000)는 동작 타이밍을 알려주는 동작 클록 신호(1400)에 따라 동작될 수 있고, 동작 클록 신호(1400)는 스위치부(1330)를 제어 하기 위한 리셋 클록 신호(RST), 제1 스위치 제어 신호(PHI1) 및 제2 스위치 제어 신호(PHI2)와, 제1 클록 신호(CLK) 및 제2 클록 신호(CLKB)를 포함한다. 제2 클록 신호(CLKB)는 제1 클록 신호(CLK)와 상보적인 관계를 가진다.

도 2 내지 도 4는 정전용량 센서의 동작 과정을 설명하기 위한 도면이다.

도 2는 정전용량 센서를 초기화하는 과정을 나타낸다.

도 2에서, 정전용량 센서(1000)는 리셋 타이밍을 위한 동작 클록 신호(1500)에 따라 적분 커패시터(1320)를 초기화한다.

기준 커패시터(1100)는 제1 논리 레벨(예를 들어, 논리 로우)에서 제2 논리 레벨(예를 들어, 논리 하이)로 천이하는 제2 클록 신호(CLKB)를 입력받고, 센싱 커패시터(1200)는 제2 클록 신호(CLKB)와 상보적인 관계를 가지는 제1 클록 신호(CLK)를 입력받는다.

제어부(1300)는 제2 논리 레벨(예를 들어, 논리 하이)을 가지는 리셋 클록 신호(RST)와 제1 스위치 제어 신호(PHI1), 및 제1 논리 레벨(예를 들어, 논리 로우)을 가지는 제2 스위치 제어 신호(PHI2)를 입력받는다. 결과적으로, 연산 증폭기(1310)의 제1 입력단(-)과 출력단은 기준 커패시터(1100), 센싱 커패시터(1200) 및 적분 커패시터(1320) 각각의 제1 단과 연결되고, 연산 증폭기(1310)의 제2 입력단(+)은 공통 전압(COM), 적분 커패시터(1320)의 제2 단 및 제어부(1300)의 출력단과 연결된다. 여기에서, 공통 전압(COM)은 소정의 전압을 의미할 수 있고, 예를 들어, 공통 전압(COM)은 접지 전압(GND) 또는 전원전압(VDD)의 절반에 상응할 수 있다.

따라서 제어부(1300)는 리셋 타이밍에 적분 커패시터(1320)를 초기화할 수 있다.

도 3은 정전용량 센서에 기준 커패시터와 센싱 커패시터 간의 전하량 차이를 적분하는 과정을 나타낸다.

도 3에서, 정전용량 센서(1000)는 적분 타이밍을 위한 동작 클록 신호(1600)에 따라 적분 커패시터(1320)에 전하를 적분한다.

기준 커패시터(1100)는 제2 논리 레벨(예를 들어, 논리 하이)에서 제1 논리 레벨(예를 들어, 논리 로우)로 천이하는 제2 클록 신호(CLKB)를 입력받고, 센싱 커패시터(1200)는 제2 클록 신호(CLKB)와 상보적인 관계를 가지는 제1 클록 신호(CLK)를 입력받는다.

제어부(1300)는 제1 논리 레벨(예를 들어, 논리 로우)을 가지는 리셋 클록 신호(RST)와 제1 스위치 제어 신호(PHI1), 및 제2 논리 레벨(예를 들어, 논리 하이)을 가지는 제2 스위치 제어 신호(PHI2)를 입력받는다. 결과적으로, 연산 증폭기(1310)의 제1 입력단(-)은 기준 커패시터(1100), 센싱 커패시터(1200) 및 적분 커패시터(1320) 각각의 제1 단과 연결되고, 연산 증폭기(1310)의 제2 입력단(+)은 공통 전압(COM)과 연결되며, 연산 증폭기(1310)의 출력단은 적분 커패시터(1320)의 제2 단 및 제어부(1300)의 출력단과 연결된다.

따라서 제어부(1300)는 적분 타이밍에 기준 커패시터(1100)와 센싱 커패시터(1200) 간의 전하량 차이를 적분 커패시터(1320)에 적분할 수 있다.

도 4는 정전용량 센서에 적분된 전하량을 보존하는 과정을 나타낸다.

도 4에서, 정전용량 센서(1000)는 보존 타이밍을 위한 동작 클록 신호(1700)에 따라 적분 커패시터(1320)에 적분된 전하를 보존한다.

기준 커패시터(1100)는 제1 논리 레벨(예를 들어, 논리 로우)에서 제2 논리 레벨(예를 들어, 논리 하이)로 천이하는 제2 클록 신호(CLKB)를 입력받고, 센싱 커패시터(1200)는 제2 클록 신호(CLKB)와 상보적인 관계를 가지는 제1 클록 신호(CLK)를 입력받는다.

제어부(1300)는 제1 논리 레벨(예를 들어, 논리 로우)을 가지는 리셋 클록 신호(RST)와 제2스위치 제어 신호(PHI1), 및 제2 논리 레벨(예를 들어, 논리 하이)을 가지는 제1스위치 제어 신호(PHI2)를 입력받는다. 결과적으로, 연산 증폭기(1310)의 제1 입력단(-)과 출력단은 기준 커패시터(1100), 센싱 커패시터(1200) 및 적분 커패시터(1320) 각각의 제1 단과 연결되고, 연산 증폭기(1310)의 제2 입력단(+)은 공통 전압(COM)과 연결된다.

따라서 제어부(1300)는 보존 타이밍에 적분 커패시터(1320)에 적분된 전하량을 보존할 수 있다.

일 실시예에 따라, 정전용량 센서(1000)는 도 3의 적분 과정과 도 4의 보존 과정을 반복할 수 있다. 적분 커패시터(1320)에 적분된 전하량이 소정의 기준보다 작은 경우에는 정전용량 센서(1000)는 제어부(1300)의 출력단으로 출력되는 신호(즉, 전압 또는 전류)를 적절하게 결정할 수 없을 수 있기 때문이다.

예를 들어, 정전용량 센서(1000)는 소정의 횟수만큼 적분 과정과 보존 과정을 반복하여 제어부(1300)의 출력단으로 출력되는 신호를 결정할 수 있다. 다른 예 를 들어, 정전용량 센서(1000)는 소정의 시간만큼 적분 과정과 보존 과정을 반복하여 제어부(1300)의 출력단으로 출력되는 신호를 결정할 수 있다. 또 다른 예를 들어, 정전용량 센서(1000)는 소정의 기준을 초과할 때까지 적분 과정과 보존 과정을 반복하여 반복 횟수를 얻고, 반복 횟수를 기초로 제어부(1300)의 출력단으로 출력되는 신호를 결정할 수 있다.

도 5는 도 1의 정전용량 센서의 시뮬레이션 결과를 나타내는 그래프이다.

도 5는 전하량 차이가 5fF에 상응하고 동작 클록 신호(1400)의 주기가 2MHz에 상응한다고 가정하였다.

도 5에서, 제1 그래프(510)는 리셋 클록 신호(RST)를 나타내고, 제2 그래프(520)는 제1 및 제2 스위치 클록 신호들(PHI1, PHI2)을 나타내며, 제3 그래프(530)는 제1 및 제2 클록 신호들(CLK, CLKB)을 나타낸다.

제4 및 제5 그래프들(540, 550)는 리셋 클록 신호(RST), 제1 및 제2 스위치 클록 신호들(PHI1, PHI2)과 제1 및 제2 클록 신호들(CLK, CLKB)에 따른 적분 커패시터(1320)와 제어부(1300)의 출력 신호를 각각 나타낸다. 제4 그래프(540)의 변동(fluctuation)은 제1 및 제2 클록 신호(CLK, CLKB)의 타이밍이 정확히 일치하지 않기 때문에 발생할 수 있다.

도 6은 본 발명의 다른 일 실시예에 따른 정전용량 센서를 설명하기 위한 도면이다.

도 6A를 참조하면, 정전용량 센서(6000)는 기준 커패시터(6100), 커패시터 어레이(6200), 선택부(6300) 및 제어부(6400)를 포함한다. 도 6의 정전용량 센 서(6000)는 도 1의 정전용량 센서(1000)와 실질적으로 유사하므로, 도 1과 다른 부분을 위주로 설명하기로 한다.

커패시터 어레이(6200)는 제1 단이 각각 연결된 적어도 하나의 커패시터(6210)를 포함한다. 선택부(6300)는 커패시터 주소를 기초로 적어도 하나의 커패시터(6210) 중 하나를 선택한다.

일 실시예에 따라, 적어도 하나의 커패시터(6210)의 개수가 2ⁿ개에 상응하는 경우에는, 선택부(6300)는 n 비트를 가지는 커패시터 주소를 입력받아 2ⁿ 개의 커패시터 중 하나를 선택할 수 있다.

도 6B에서, 정전용량 센서(6000)는 동작 타이밍을 알려주는 동작 클록 신호(6500)에 따라 동작될 수 있고, 동작 클록 신호(6500)는 스위치부(6430)를 제어하기 위한 리셋 클록 신호(RST), 제1 스위치 제어 신호(PHI1) 및 제2 스위치 제어 신호(PHI2)와, 제1 클록 신호(CLK_k), 제2 클록 신호(CLK_!k) 및 제3 클록 신호(CLKB)를 포함한다. 제1 클록 신호(CLK_k)는 적어도 하나의 커패시터(6210) 중 선택된 커패시터에 입력되고, 제2 클록 신호(CLK_!k)는 적어도 하나의 커패시터(6210) 중 선택되지 않은 커패시터에 입력되며, 제3 클록 신호(CLKB)는 제1 클록 신호(CLK)와 상보적인 관계를 가진다.

상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영 역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

상기에서 제시한 본 발명의 실시예들은 다음의 장점들을 포함하는 효과를 가질 수 있다. 다만, 본 발명의 모든 실시예들이 이를 전부 포함하여야 한다거나 본 발명의 특정 실시예가 다음의 장점만을 포함하여야 한다는 의미는 아니므로, 본 발명의 권리범위는 이에 의하여 제한되는 것으로 이해되어서는 아니 될 것이다.

본 발명의 일 실시예는 기준 정전용량을 가지는 커패시터와의 전하량 차이를 기초로 정전용량을 검출할 수 있다.

또한, 본 발명의 일 실시예는 전하량 차이를 반복적으로 적분하여 정전용량을 보다 정밀하게 검출할 수 있다. 즉, 본 발명의 일 실시예는 전하 보존 법칙을 이용하여 저전력으로 정밀하게 정전용량을 검출할 수 있다.

도 1은 본 발명의 일 실시예에 따른 정전용량 센서를 설명하기 위한 도면이다.

도 2 내지 도 4는 정전용량 센서의 동작 과정을 설명하기 위한 도면이다.

도 5는 도 1의 정전용량 센서의 시뮬레이션 결과를 나타내는 그래프이다.

도 6은 본 발명의 다른 일 실시예에 따른 정전용량 센서를 설명하기 위한 도면이다.

Claims (19)

1. 고정된 기준 정전용량을 가지는 제1 커패시터;

   센싱 대상의 변화에 따라 변하는 정전용량을 가지는 제2 커패시터; 및

   제1 시간 구간에는 상기 제1 커패시터와 상기 제2 커패시터 간의 전하량 차이를 적분(이하, "적분 과정"이라 함)하고, 제2 시간 구간에는 상기 적분된 전하량을 보존(이하, "보존 과정"이라 함)하는 제어부를 포함하는 정전용량 검출 장치.
2. 제1항에 있어서, 상기 제1 및 제2 커패시터들은

   제1 클록 신호와 상기 제1 클록 신호와 상보적인 관계를 가지는 제2 클록 신호를 각각 입력받는 것을 특징으로 하는 정전용량 검출 장치.
3. 제2항에 있어서, 상기 제1 시간 구간은 상기 제1 및 제2 클록 신호들의 제1 전이 시간에 상응하고, 상기 제2 시간 구간은 상기 제1 및 제 클록 신호들의 제2 전이 시간에 상응하는 것을 특징으로 하는 정전용량 검출 장치.
4. 제1항에 있어서, 상기 제어부는

   소정 시간 동안, 소정 횟수만큼 또는 상기 적분된 전하가 소정의 기준 이상일 때까지 상기 적분 과정과 상기 보존 과정을 반복하는 것을 특징으로 하는 정전용량 검출 장치.
5. 삭제
6. 삭제
7. 삭제
8. 제1항에 있어서, 상기 정전용량 검출 장치는 정전용량 센서(Capacitive Sensor)에 이용되는 것을 특징으로 하는 정전용량 검출 장치.
9. 고정된 기준 정전용량을 가지는 기준 커패시터;

   센싱 대상의 변화에 따라 변하는 정전용량을 가지며, 제1 단이 각각 연결된 적어도 하나의 커패시터를 포함하는 커패시터 어레이;

   커패시터 주소를 기초로 상기 적어도 하나의 커패시터 중 하나를 선택하는 선택부; 및

   제1 시간 구간에는 상기 선택된 하나의 커패시터와 상기 기준 커패시터 간의 전하량 차이를 적분(이하, "적분 과정"이라 함)하고, 제2 시간 구간에는 상기 적분된 전하량을 보존(이하, "보존 과정"이라 함)하는 제어부를 포함하는 정전용량 센서(Capacitive Sensor).
10. 제9항에 있어서, 상기 기준 커패시터와 상기 선택된 하나의 커패시터는

    제1 클록 신호와 상기 제1 클록 신호와 상보적인 관계를 가지는 제2 클록 신호를 각각 입력받는 것을 특징으로 하는 정전용량 센서.
11. 제10항에 있어서, 상기 제1 시간 구간은 상기 제1 및 제2 클록 신호들의 제1 전이 시간에 상응하고, 상기 제2 시간 구간은 상기 제1 및 제 클록 신호들의 제2 전이 시간에 상응하는 것을 특징으로 하는 정전용량 센서.
12. 제9항에 있어서, 상기 제어부는

    소정 시간 동안, 소정 횟수만큼 또는 상기 적분된 전하가 소정의 기준 이상일 때까지 상기 적분 과정과 상기 보존 과정을 반복하는 것을 특징으로 하는 정전용량 센서.
13. 삭제
14. 삭제
15. 삭제
16. 삭제
17. 삭제
18. 삭제
19. 삭제

Images