KR100970315B1 - 트랜스코더 및 부호화 화상 변환 방법 - Google Patents

트랜스코더 및 부호화 화상 변환 방법 Download PDF

Info

Publication number
KR100970315B1
KR100970315B1 KR20070070842A KR20070070842A KR100970315B1 KR 100970315 B1 KR100970315 B1 KR 100970315B1 KR 20070070842 A KR20070070842 A KR 20070070842A KR 20070070842 A KR20070070842 A KR 20070070842A KR 100970315 B1 KR100970315 B1 KR 100970315B1
Authority
KR
South Korea
Prior art keywords
value
macroblock
calculating
quantization step
rate control
Prior art date
Application number
KR20070070842A
Other languages
English (en)
Other versions
KR20080012753A (ko
Inventor
히로무 하세가와
노부유키 타카스
마유미 오쿠무라
아키라 오카모토
타카시 마츠모토
노리히코 나가이
Original Assignee
가부시끼가이샤 메가 칩스
엔티티 엘렉트로닉스 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 메가 칩스, 엔티티 엘렉트로닉스 가부시키가이샤 filed Critical 가부시끼가이샤 메가 칩스
Publication of KR20080012753A publication Critical patent/KR20080012753A/ko
Application granted granted Critical
Publication of KR100970315B1 publication Critical patent/KR100970315B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/102Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or selection affected or controlled by the adaptive coding
    • H04N19/124Quantisation
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/134Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or criterion affecting or controlling the adaptive coding
    • H04N19/136Incoming video signal characteristics or properties
    • H04N19/137Motion inside a coding unit, e.g. average field, frame or block difference
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/134Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or criterion affecting or controlling the adaptive coding
    • H04N19/136Incoming video signal characteristics or properties
    • H04N19/14Coding unit complexity, e.g. amount of activity or edge presence estimation
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/169Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding
    • H04N19/17Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object
    • H04N19/176Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object the region being a block, e.g. a macroblock
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/40Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using video transcoding, i.e. partial or full decoding of a coded input stream followed by re-encoding of the decoded output stream
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/60Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding
    • H04N19/61Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding in combination with predictive coding

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)

Abstract

부호화 화상의 효율적인 변환 기술에 대한 구체적 방법을 제공하는 것을 과제로 한다.
양자화 스텝 결정부(4)는 매크로 블록(macro block)내의 분산(dispersion)을 나타내는 평가값 ACT_MB와, 그 평균값 ACT_PIC를 입력한다. 감산기(403)에 있어서, 이러한 값의 차분을 취하고, 승산기(404)에 있어서 raq(<1)를 승산하여 가중치(72)를 얻는다. 다음으로, 가산기(405)에 있어서, 소스 데이터의 양자화 스텝 평균값과 가중치(72)를 가산하고, 마지막으로 승산기(406)에 있어서, 스텝값 조정 계수
Figure 112007051339406-pat00001
(>1)를 승산하여, 변환후의 양자화 스텝값 Qstep_AVC를 얻는다. 이에 의해, 매크로 블록의 Activity 값에 따라 비트 배분이 최적화되어 화질의 향상을 도모할 수 있다.

Description

트랜스코더 및 부호화 화상 변환 방법{TRANSCODER AND CODED IMAGE CONVERSION METHOD}
도 1은 본 실시 형태에 관한 트랜스코더의 블록도이다.
도 2는 제1 실시 형태에 관한 양자화 스텝 결정부의 블록도이다.
도 3은 제2 실시 형태에 관한 양자화 스텝 결정부의 블록도이다.
도 4는 제3 실시 형태에 관한 양자화 스텝 결정부의 블록도이다.
도 5는 제4 실시 형태에 관한 양자화 스텝 결정부의 블록도이다.
도 6은 제5 실시 형태에 관한 양자화 스텝 결정부의 블록도이다.
도 7은 제6 실시 형태에 관한 양자화 스텝 결정부의 블록도이다.
도 8은 인트라 매크로 블록이 출현한 경우 SAD값의 산출 방법을 나타내는 도면이다.
도 9는 제7 실시 형태에 관한 양자화 스텝 결정부의 블록도이다.
도 1O은 계수 연산부의 블록도이다.
도 11은 Qstep 비 결정부의 블록도이다.
도 12는 압축률과
Figure 112007051339406-pat00002
값(스텝값 조정 계수)의 관계를 나타내는 도면이다.
도 13은 레이트 제어 계수 산출부의 블록도이다.
도 14는 제8 실시 형태에 관한 레이트 제어 계수 결정부의 블록도이다.
도 15는 제9 실시 형태에 관한 레이트 제어 계수 결정부의 블록도이다.
<부호의 설명>
1 트랜스코더
2 MPEG 디코더
3 H.264 인코더
4 양자화 스텝 결정부
본 발명은 MPEG2나 H.264 등의 규격에 기초하여 부호화 화상을 변환하는 기술에 관한 것이다.
디지털 방송으로 전달되는 화상이나, DVD, 하드디스크 등에 격납되는 화상 등은 각종 부호화 방식에 따라 압축된다. 이것은 전송 대역을 압박하지 않기 위해, 전송 속도를 올리기 위해, 또는 기억 사이즈를 작게 하는 등의 목적을 위한 것이다.
종래부터 채용되어 온 부호화 방식에 MPEG2 방식이 있다. MPEG2는 기록 매체로의 기록뿐만 아니라, 통신 미디어, 방송 미디어로도 이용할 수 있는 부호화 방식이다. 그리고, 디지털 방송이나 텔레비전 회의, 텔레비전 전화 시스템 등에 있어서 MPEG2가 화상 부호화 방식으로서 널리 이용되고 있다.
또한, 화상 부호화 방식의 새로운 규격으로서 H.264(또는 MPEG4_AVC)가 개발 되고 있다. H.264는 MPEG2와 비교해도, 약 2배에서 4배의 압축율의 향상이 도모되고 있다.
[특허 문헌 1] 일본 특개 2006-74635호 공보
상기와 같이, 화상의 부호화 방식에는 다른 규격이 존재한다. 그리고, 입력한 부호화 화상의 부호량을 삭감하는 등의 목적으로 부호화 방식의 변환이 행해지는 경우가 있다. 트랜스코더는 입력한 부호화 화상을 일단 디코드한다. 그리고, 트랜스코더는 디코드한 화상을 다시 다른 부호화 방식(또는 동일한 부호화 방식)으로 부호화하는 것이다.
상기 특허 문헌 1은 제1 압축 부호화 방식으로 압축된 화상을 제2 압축 부호화 방식으로 압축된 화상으로 변환하는 트랜스코더에 관한 것이다. 이 트랜스코더는 제1 압축 부호화 방식으로 압축된 화상을 복호할 때에 발생하는 중간 정보를 이용하여 제2 압축 부호화 방식으로 화상을 압축하도록 하고 있다.
트랜스코더를 이용하여, 공급된 부호화 화상의 부호량을 삭감함으로써, 기록 매체에 기록하는 화상의 사이즈를 작게 할 수 있다. 또, 다른 컴퓨터, 장치 등에 화상을 전송하는 경우에 있어서도, 대역의 부하를 삭감시키고, 처리를 고속화시키는 것도 가능하다. 이와 같이, 트랜스코더를 이용함으로써 생기는 메리트는 많다. 이와 같은 트랜스코더에 대한 개발은 시작되어 있으나, 상기 특허 문헌 1에서 개시된 기술을 포함하여, 아직도 구체적인 처리 방법, 최적의 처리 기술에 대해서는 제안되고 있지 않다.
따라서, 본 발명은 상기 문제점을 감안하여, 부호화 화상의 효율적인 변환 기술에 대한 구체적 방법을 제공하는 것을 목적으로 한다.
상기 과제를 해결하기 위해, 청구항 1에 기재된 발명은 제1 부호화 화상을 디코드하는 디코드 수단과; 상기 디코드 수단에 있어서 디코드된 화상의 매크로 블록내의 화상값의 분산 정도를 나타내는 매크로 블록 평가값을 산출하는 수단과; 상기 매크로 블록 평가값을 프레임내에서 평균하여 매크로 블록 평가 평균값을 산출하는 수단과; 상기 디코드 수단으로 디코드된 화상을 인코드하여 제2 부호화 화상을 생성하는 인코드 수단을 구비하고, 상기 인코드 수단은 상기 제1 부호화 화상의 프레임내의 양자화 스텝값을 평균한 양자화 스텝 평균값을 취득하는 수단과; 상기 매크로 블록 평가값과 상기 매크로 블록 평가 평균값의 차에 기초하여 매크로 블록마다의 가중치를 산출하는 가중치 산출 수단과; 상기 양자화 스텝 평균값에 상기 가중치를 가산한 값에 기초하여, 상기 제2 부호화 화상의 매크로 블록마다의 변환용 양자화 스텝값을 산출하는 스텝값 산출 수단을 구비하는 것을 특징으로 한다.
청구항 2에 기재된 발명은 청구항 1에 기재된 트랜스코더에 있어서, 상기 매크로 블록 평가값은 매크로 블록내의 화소 평균값과 매크로 블록내의 각 화소의 차분 절대값 합인 것을 특징으로 한다.
청구항 3에 기재된 발명은 청구항 1 또는 청구항 2에 기재된 트랜스코더에 있어서, 상기 스텝값 산출 수단은 상기 양자화 스텝 평균값에 상기 가중치를 가산한 값에 1보다 큰 스텝값 조정 계수를 승산하는 수단을 포함하는 것을 특징으로 한 다.
청구항 4에 기재된 발명은 청구항 1 내지 청구항 3 중 어느 하나에 기재된 트랜스 코터에 있어서, 상기 가중치 산출 수단은 상기 매크로 블록 평가값과 상기 매크로 블록 평가 평균값의 차에, 1보다 작은 가중치 조정 계수를 승산하는 수단을 포함하는 것을 특징으로 한다.
청구항 5에 기재된 발명은 청구항 4에 기재된 트랜스코더에 있어서, 상기 가중치 산출 수단은 상기 가중치 조정 계수가 승산된 값에 상한을 부여하는 리미터를 포함하는 것을 특징으로 한다.
청구항 6에 기재된 발명은 청구항 4에 기재된 트랜스코더에 있어서, 상기 가중치 산출 수단은 상기 가중치 조정 계수가 승산된 값에 하한을 부여하는 리미터를 포함하는 것을 특징으로 한다.
청구항 7에 기재된 발명은 청구항 5에 기재된 트랜스코더에 있어서, 상기 가중치 산출 수단은 상기 양자화 스텝 평균값에, 소정의 계수를 승산함으로써 상기 리미터의 상한값을 산출하는 수단을 포함하는 것을 특징으로 한다.
청구항 8에 기재된 발명은 청구항 6에 기재된 트랜스코더에 있어서, 상기 가중치 산출 수단은 상기 양자화 스텝 평균값에, 소정의 계수를 승산함으로써 상기 리미터의 하한값을 산출하는 수단을 포함하는 것을 특징으로 한다.
청구항 9에 기재된 발명은 청구항 7에 기재된 트랜스코더에 있어서, 상기 가중치 산출 수단은 상기 리미터에 설정하는 고정 상한값을 격납하는 수단과; 상기 소정의 계수를 승산함으로써 얻어진 상한값과 상기 고정 상한값 중, 작은 값을 상 기 리미터의 상한값으로서 선택하는 수단을 구비하는 것을 특징으로 한다.
청구항 10에 기재된 발명은 청구항 8에 기재된 트랜스코더에 있어서, 상기 가중치 산출 수단은 상기 리미터에 설정하는 고정 하한값을 격납하는 수단과; 상기 소정의 계수를 승산함으로써 얻어진 하한값과 상기 고정 하한값 중, 큰 값을 상기 리미터의 하한값으로서 선택하는 수단을 구비하는 것을 특징으로 한다.
청구항 11에 기재된 발명은 청구항 3에 기재된 트랜스코더에 있어서, 추가로, 상기 스텝값 산출 수단은 픽쳐 프레임(picture frame) 종별에 따른 픽쳐 대응 조정 계수를 격납하는 수단과; 처리 대상 매크로 블록의 픽쳐 프레임 종별에 따라 상기 픽쳐 대응 조정 계수를 선택하고, 선택된 상기 픽쳐 대응 조정 계수를 상기 스텝값 조정 계수로서 이용하는 수단을 포함하는 것을 특징으로 한다.
청구항 12에 기재된 발명은 청구항 1 내지 청구항 11 중 어느 하나에 기재된 트랜스코더에 있어서, 추가로, 상기 디코드 수단에 있어서 디코드된 화상의 매크로 블록의 시간 방향의 변화 정도를 나타내는 매크로 블록 움직임 평가값을 입력하는 수단을 구비하고, 상기 스텝값 산출 수단은 상기 양자화 스텝 평균값에, 상기 매크로 블록 움직임 평가값에 기초하여 산출된 움직임 조정값을 승산하는 수단을 포함하는 것을 특징으로 한다.
청구항 13에 기재된 발명은 청구항 12에 기재된 트랜스코더에 있어서, 상기 매크로 블록 움직임 평가값은 매크로 블록과 참조 화상 매크로 블록과의 프레임간 차분 절대값 합인 것을 특징으로 한다.
청구항 14에 기재된 발명은 청구항 13에 기재된 트랜스코더에 있어서, 상기 매크로 블록 움직임 평가값을 연산할 수 없는 I 프레임에 대해서는 직전의 P 프레임으로 연산된 상기 매크로 블록 움직임 평가값으로 대용하는 것을 특징으로 한다.
청구항 15에 기재된 발명은 청구항 13에 기재된 트랜스코더에 있어서, P 프레임 또는 B 프레임이어도, 상기 매크로 블록 움직임 평가값을 연산할 수 없는 인트라 매크로 블록에 대해서는 직전의 매크로 블록으로 연산된 상기 매크로 블록 움직임 평가값으로 대용하는 것을 특징으로 한다.
청구항 16에 기재된 발명은 청구항 13에 기재된 트랜스코더에 있어서, P 프레임 또는 B 프레임이어도, 상기 매크로 블록 움직임 평가값을 연산할 수 없는 인트라 매크로 블록에 대해서는 근방의 매크로 블록으로 연산된 상기 매크로 블록 움직임 평가값으로 대용하는 것을 특징으로 한다.
청구항 17에 기재된 발명은 청구항 12 또는 청구항 16에 기재된 트랜스코더에 있어서, 상기 스텝값 산출 수단은 상기 매크로 블록 움직임 평가값과 상기 매크로 블록 평가값의 비율에 따라 상기 움직임 조정값을 산출하는 수단을 포함하는 것을 특징으로 한다.
청구항 18에 기재된 발명은 청구항 3에 기재된 트랜스코더에 있어서, 추가로, 상기 스텝값 산출 수단은 상기 제1 부호화 화상의 소스 비트 레이트와 상기 제2 부호화 화상의 목표 비트 레이트에 기초하여 픽쳐 프레임 종별에 따른 픽쳐 대응 조정 계수를 산출하는 수단과; 처리 대상 매크로 블록의 픽쳐 프레임 종별에 따라 상기 픽쳐 대응 조정 계수를 선택하고, 선택된 상기 픽쳐 대응 조정 계수를 상기 스텝값 조정 계수로서 이용하는 수단을 포함하는 것을 특징으로 한다.
청구항 19에 기재된 발명은 청구항 18에 기재된 트랜스코더에 있어서, 상기 소스 비트 레이트가 변화하는 경우에는 그에 따라 상기 픽쳐 대응 조정 계수를 재계산하는 것을 특징으로 한다.
청구항 20에 기재된 발명은 청구항 18에 기재된 트랜스코더에 있어서, 상기 제2 부호화 화상을 격납하는 기억 매체의 용량에 따라 상기 목표 비트 레이트를 변화시키고, 그 변화에 따라 상기 픽쳐 대응 조정 계수를 재계산하는 것을 특징으로 한다.
청구항 21에 기재된 발명은 청구항 18에 기재된 트랜스코더에 있어서, 상기 제2 부호화 화상을 격납하는 기억 매체의 비어 있는 용량에 따라 상기 목표 비트 레이트를 변화시키고, 그 변화에 따라 상기 레이트 제어 계수를 재계산하는 것을 특징으로 한다.
청구항 22에 기재된 발명은 청구항 3에 기재된 트랜스코더에 있어서, 상기 스텝값 산출 수단은 상기 제2 부호화 화상의 목표 비트 레이트와, 변환된 상기 제2 부호화 화상의 커런트 비트 레이트에 기초하여 레이트 제어 계수를 산출하는 레이트 제어 계수 산출 수단과; 상기 스텝값 조정 계수가 승산된 값에, 상기 레이트 제어 계수를 승산하는 수단을 포함하는 것을 특징으로 한다.
청구항 23에 기재된 발명은 청구항 22에 기재된 트랜스코더에 있어서, 상기 레이트 제어 계수 산출 수단은 상기 목표 비트 레이트와 상기 커런트 비트 레이트의 차분값에 기초하여 상기 레이트 제어 계수를 산출하는 수단을 포함하는 것을 특징으로 한다.
청구항 24에 기재된 발명은 청구항 22에 기재된 트랜스코더에 있어서, 상기 레이트 제어 계수 산출 수단은 상기 목표 비트 레이트의 대수값과 상기 커런트 비트 레이트의 대수값의 차분값에 기초하여 상기 레이트 제어 계수를 산출하는 수단을 포함하는 것을 특징으로 한다.
청구항 25에 기재된 발명은 청구항 22에 기재된 트랜스코더에 있어서, 상기 레이트 제어 계수 산출 수단은 상기 목표 비트 레이트와 상기 커런트 비트 레이트를 입력하여, 레이트 제어 특성값을 출력하는 룩업 테이블(look-up table)을 포함하며, 상기 레이트 제어 계수 산출 수단은 상기 레이트 제어 특성값에 기초하여 상기 레이트 제어 계수를 산출하는 것을 특징으로 한다.
청구항 26에 기재된 발명은 청구항 23 내지 청구항 25 중 어느 하나에 기재된 트랜스코더에 있어서, 상기 레이트 제어 계수 산출 수단은 상기 레이트 제어 계수에 상한을 부여하는 리미터를 포함하는 것을 특징으로 한다.
청구항 27에 기재된 발명은 청구항 23 내지 청구항 25 중 어느 하나에 기재된 트랜스코더에 있어서, 상기 레이트 제어 계수 산출 수단은 상기 레이트 제어 계수에 하한을 부여하는 리미터를 포함하는 것을 특징으로 한다.
청구항 28에 기재된 발명은 청구항 22 내지 청구항 27 중 어느 하나에 기재된 트랜스코더에 있어서, 상기 제2 부호화 화상을 격납하는 기억 매체의 용량에 따라 상기 목표 비트 레이트를 변화시키고, 그 변화에 따라 상기 레이트 제어 계수를 재계산하는 것을 특징으로 한다.
청구항 29에 기재된 발명은 청구항 22 내지 청구항 27 중 어느 하나에 기재된 트랜스코더에 있어서, 상기 제2 부호화 화상을 격납하는 기억 매체의 비어 있는 용량에 따라 상기 목표 비트 레이트를 변화시키고, 그 변화에 따라 상기 레이트 제어 계수를 재계산하는 것을 특징으로 한다.
청구항 30에 기재된 발명은 청구항 18 내지 청구항 21 중 어느 하나에 기재된 트랜스코더에 있어서, 상기 픽쳐 대응 조정 계수를 산출하는 수단이 소프트웨어 처리인 것을 특징으로 한다.
청구항 31에 기재된 발명은 청구항 22 내지 청구항 29 중 어느 하나에 기재된 트랜스코더에 있어서, 상기 레이트 제어 계수 산출 수단이 소프트웨어 처리인 것을 특징으로 한다.
청구항 32에 기재된 발명은 제1 부호화 화상을 디코드하는 디코드 공정과; 상기 디코드하는 공정에 있어서 디코드된 화상의 매크로 블록내의 화소값의 분산 정도를 나타내는 매크로 블록 평가값을 산출하는 공정과; 상기 매크로 블록 평가값을 프레임내에서 평균하여 매크로 블록 평가 평균값을 산출하는 공정과; 상기 디코드 공정으로 디코드된 화상을 인코드하여 제2 부호화 화상을 생성하는 인코드 공정을 구비하고, 상기 인코드 공정은 상기 제1 부호화 화상의 프레임내의 양자화 스텝을 평균한 양자화 스텝 평균값을 취득하는 공정과; 상기 매크로 블록 평가값과 상기 매크로 블록 평가 평균값의 차에 기초하여 매크로 블록마다의 가중치를 산출하는 공정과; 상기 양자화 스텝 평균값에 상기 가중치를 가산한 값에 기초하여 상기 제2 부호화 화상의 매크로 블록마다의 변환용 양자화 스텝값을 산출하는 공정을 구비하는 것을 특징으로 한다.
청구항 33에 기재된 발명은 프로그램으로서, 컴퓨터에 인스톨됨으로써 상기 컴퓨터를 청구항 1 내지 청구항 31 중 어느 하나에 기재된 트랜스코더로서 기능시키는 것을 특징으로 한다.
이하, 도면을 참조하면서 본 발명의 실시 형태에 대하여 설명한다. 도 1은 본 실시 형태와 관련된 트랜스코더(1)의 블록도이다. 본 실시 형태의 트랜스코더(1)는 MPEG2로 부호화된 화상 데이터를 입력하고, H.264로 부호화된 화상 데이터를 출력하는 장치이다. 트랜스코더(1)는 도면에 나타내는 바와 같이, MPEG2 디코더(2)와, H.264 인코더(3)와, 평가값 산출부(5)를 구비하고 있다.
MPEG2 디코더(2)는 MPEG2의 스트림 데이터를 입력하고, 압축되어 있는 부호화 화상을 복호하는 처리부이다. 따라서, MPEG2 디코더(2)는 비압축의 화상 데이터를 출력한다. 이 비압축의 화상 데이터는 H.264 인코더(3)에 입력된다. H.264 인코더(3)는 MPEG2 디코더(2)에 있어서 복호된 화상 데이터를 다시 H.264 형식으로 부호화하는 처리부이다.
H.264 인코더(3)는 도면에 나타내는 바와 같이, 양자화 스텝 결정부(4)를 구비하고 있다. H.264 인코더(3)는 화상 데이터를 직교 변환한다. 그리고, 직교 변환된 각 주파수 성분의 화상의 계수를 양자화하고, 양자화된 계수를 부호화함으로써 화상 데이터를 압축한다. 그리고, H.264 인코더(3)가 직교 변환된 각 주파수 성분의 화상의 계수를 양자화할 때에, 양자화 스텝 결정부(4)에서 산출된 양자화 스텝값을 이용하는 것이다.
평가값 산출부(5)는 매크로 블록 평가값 ACT_MB와, 매크로 블록 평가 평균값 ACT_PIC를 산출하는 처리부이다. 평가값 산출부(5)는 MPEG2 디코더(2)로부터 복호화된 화상 데이터를 입력하고, 이 화상 데이터에 기초하여 매크로 블록 평가값 ACT_MB와 매크로 블록 평가 평균값 ACT_PIC를 산출한다.
매크로 블록 평가값 ACT_MB는 매크로 블록마다의 Activity(ACT) 값을 나타내고 있다. 이것은 매크로 블록내의 화소 평균값과 매크로 블록내의 각 화소의 화소값의 차분 절대값 합을 매크로 블록마다 계산한 것이다. 즉, 매크로 블록 평가값 ACT_MB는 매크로 블록내의 화소의 분산 정도를 나타내는 평가값이다. 이 평가값은 MPEG2의 부호량 제어 모델 TM5 등에서 이용되는 Activity 값과 동일하다.
매크로 블록내의 화상이 평탄한 화상이면, 각 화소의 화소값과 화소 평균값의 차분 절대값 합은 작아진다. 한편, 매크로 블록내의 화상이 변화가 큰 화상이면 차분 절대값 합은 커진다. 즉, 매크로 블록 평가값 ACT_MB가 큰 매크로 블록은 화상의 변화가 큰 매크로 블록이고, 매크로 블록 평가값 ACT_MB가 작은 매크로 블록은 평탄한 화상으로 이루어진 매크로 블록이라고 할 수 있다.
또한, 매크로 블록 평가값 ACT_MB를 산출할 때에는 매크로 블록내의 화소의 휘도값을 이용하여 연산하면 된다. 즉, 매크로 블록내의 화소의 휘도값 평균값과 매크로 블록내의 각 화소의 휘도값의 차분 절대값 합을 계산하여 매크로 블록 평가값 ACT_MB를 산출하면 된다. 예를 들어, MPEG2 디코더(2)로부터 입력하는 화상 데이터가 YCbCr 공간의 화상 데이터이면, 각 화소의 Y 성분의 화소값을 이용하여 매크로 블록 평가값 ACT_MB를 산출하면 된다. 단, 휘도 성분 이외의 화소값을 이용해도 된다. 예를 들어, RGB 공간의 화상 데이터로 변환되어 있는 것이면, G 성분의 화소값을 이용하여 계산해도 되고, 그 외의 색성분의 화소값을 이용하는 것도 가능하다.
평가값 산출부(5)는 MPEG2 디코더(2)가 복호화한 화상 데이터를 입력하고, 매크로 블록마다 매크로 블록 평가값 ACT_MB를 산출한 후, 다시 1 프레임분의 매크로 블록 평가값 ACT_MB를 평균한 매크로 블록 평가 평균값 ACT_PIC를 산출한다. 매크로 블록 평가 평균값 ACT_PIC는 1 프레임내의 모든 매크로 블록에 대해 산출된 매크로 블록 평가값 ACT_MB를 평균한 것이기 때문에, 1 프레임내의 화상의 변화 정도를 나타내는 평가값으로 된다. 즉, 매크로 블록 평가 평균값 ACT_PIC가 작은 프레임은 평탄한 화상의 매크로 블록이 많은 프레임이고, 매크로 블록 평가 평균값 ACT_PIC가 큰 프레임은 화상 변화가 큰 매크로 블록이 많은 프레임이라고 할 수 있다.
이와 같이 하여, 평가값 산출부(5)에 있어서, 매크로 블록 평가값 ACT_MB와 매크로 블록 평가 평균값 ACT_PIC가 산출되면, 이들 평가값은 양자화 스텝 결정부(4)에 출력된다.
또, MPEG2 디코더(2)에 있어서는 MPEG2 스트림을 디코드하는 과정에 있어서, 매크로 블록 움직임 평가값 SAD_MB가 산출된다. 매크로 블록 움직임 평가값 SAD_MB는 매크로 블록마다 참조 화상 매크로 블록내의 화소와의 프레임간 차분 절대값 합을 계산한 것이다. 즉, 매크로 블록의 각 화상과, 참조 화상 매크로 블록의 각 화소를 비교하고, 같은 좌표 위치에 있는 화소끼리의 화소값 차분의 절대값 합을 산출한 것이다. 따라서, 매크로 블록 움직임 평가값 SAD_MB는 매크로 블록마다의 시 간 방향에 관한 변화 정도를 나타내는 평가값으로 된다. 매크로 블록 움직임 평가값 SAD_MB가 크면 그 매크로 블록은 움직임이 많은 화상이고, 매크로 블록 움직임 평가값 SAD_MB가 작으면 그 매크로 블록은 움직임이 적은 화상이라고 할 수 있다.
매크로 블록 움직임 평가값 SAD_MB를 산출할 때에도, 매크로 블록 평가값 ACT_MB의 경우와 동일하게, 각 화소의 휘도값을 이용하면 된다. 또는 그 외의 성분을 이용해도 된다.
MPEG2 디코더(2)에 있어서, 디코드 처리 과정에서 매크로 블록 움직임 평가값 SAD_MB가 산출되면, 매크로 블록 움직임 평가값 SAD_MB는 양자화 스텝 결정부(4)에 대해 출력된다.
또, MPEG2 디코더(2)는 입력하는 MPEG2 스트림으로부터 양자화 스텝 평균값 Qstep_ave_MP2를 산출한다. 양자화 스텝 평균값 Qstep_ave_MP2는 MPEG2 화상 데이터의 1 프레임내의 모든 매크로 블록의 양자화 스텝값을 평균한 것이다. 그리고, 산출한 양자화 스텝 평균값 Qstep_ave_MP2를 양자화 스텝 결정부(4)에 대해 출력한다.
이와 같이 하여, 양자화 스텝 결정부(4)는 매크로 블록 평가값 ACT_MB, 매크로 블록 평가 평균값 ACT_PIC, 매크로 블록 움직임 평가값 SAD_MB, 양자화 스텝 평균값 Qstep_ave_MP2를 입력한다. 그리고, 이들 정보를 이용하여 H.264 인코드를 행하기 위한 양자화 스텝값 Qstep_AVC를 산출하는 것이다. 그리고, H.264 인코더(3)는 MPEG2 디코더(2)로부터 출력된 비압축의 화상 데이터를 입력하고, 이 화상 데이터를 직교 변환하여, 각 주파수 성분의 화상으로 분해한 후, 양자화 스텝 결정 부(4)에 있어서 결정된 양자화 스텝값 Qstep_AVC를 이용하여, 각 주파수 성분의 화상에 부여하는 계수를 양자화하는 것이다.
또한, 본 실시 형태에 있어서는 매크로 블록 평가값 ACT_MB, 매크로 블록 평가 평균값 ACT_PIC를 산출하는 평가값 산출부(5)를 독립한 처리부(블록)로서 설명하고 있으나, 이들 평가값을 산출하는 처리부는 MPEG2 디코더(2)내에 설치되어 있어도 된다. 또는 H.264 인코더(3)내에 설치되어도 된다. 이하, 각 실시 형태에 관한 양자화 스텝 결정부(4)의 구성에 대하여 설명한다.
제1 실시 형태
도 2는 제1 실시 형태에 관한 양자화 스텝 결정부(4)의 블록도이다. 이 양자화 스텝 결정부(4)는 2개의 시프트 연산기(401, 402)와 감산기(403)와 승산기(404)와 가산기(405)와 승산기(406)를 구비하고 있다.
이 양자화 스텝 결정부(4)에는 매크로 블록 평가값 ACT_MB, 매크로 블록 평가 평균값 ACT_PIC, 양자화 스텝 평균값 Qstep_ave_MP2가 입력된다.
매크로 블록 평가값 ACT_MB는 쉬프트 연산기(401)에 입력되고, 매크로 블록 평가 평균값 ACT_PIC는 시프트 연산기(402)에 입력되고, 각각 시프트 연산이 행해져 자릿수 맞춤이 행해진다.
시프트 연산을 거친 매크로 블록 평가값 ACT_MB, 매크로 블록 평가 평균값 ACT_PIC는 감산기(403)에 입력된다. 여기서, 매크로 블록 평가값 ACT_MB로부터 매크로 블록 평가 평균값 ACT_PIC를 감산하는 처리가 행해진다. 이 감산 처리 결과는 각 매크로 블록의 매크로 블록 평가값 ACT_MB가 그 프레임내의 매크로 블록 평가 평균값 ACT_PIC에 대해, 어느 정도 분산이 있는지를 나타내는 값이고, 이 분산 정도에 의해 최종적인 스텝값이 산출된다. 따라서, 이 감산 처리 결과를 가중치 기초값(71)으로 한다.
가중치 기초값(71)은 다음으로, 승산기(404)에 입력되고, 가중치 조정 계수 raq와 승산이 행해진다. 가중치 조정 계수 raq는 양자화 스텝 결정부(4)내의 도시하지 않은 기억부에 격납된 1보다 작은 값이다. 즉, 가중치 조정 계수 raq는 가중치 기초값(71)의 진동폭을 작게 하기 위해 이용된다. 상술한 바와 같이, 감산기(403)에 있어서 감산 처리 결과는 각 매크로 블록의 매크로 블록 평가값 ACT_MB가 그 프레임내의 매크로 블록 평가 평균값 ACT_PIC에 대해, 어느 정도 분산하고 있는지를 나타내는 값이고, 이 진동 정도에 의해 최종적인 스텝값을 결정하게 되나, 이 분산 정도가 스텝값의 결정에 강하게 영향을 주는 것을 피하기 위해, 가중치 조정 계수 raq를 승산하도록 하고 있다.
가중치 기초값(71)에 가중치 조정 계수 raq가 승산됨으로써, 가중치(72)가 산출된다. 이 가중치(72)는 다음으로, 가산기(405)에 입력되고, 양자화 스텝 평균값 Qstep_ave_MP2와 가산 처리가 행해진다.
상술한 바와 같이, 양자화 스텝 평균값 Qstep_ave_MP2는 트랜스코더(1)가 입력한 MPEG2 데이터의 1 프레임내의 양자화 스텝의 평균값이다. 또한, 구체적으로는 현재 양자화 스텝 결정부(4)에 있어서 처리 대상으로 되어 있는 프레임의 MPEG2에 있어서 양자화 스텝의 평균값이다. 따라서, 가중치(72)를, 이 양자화 스텝 평균값 Qstep_ave_MP2에 가산한다고 하는 것은 MPEG2에 있어서 설정되어 있던 양자화 스텝을 기준으로 하여, 매크로 블록 평가값 ACT_MB, 매크로 블록 평가 평균값 ACT_PIC에 기초하여 산출된 가중치(72)만으로, 스텝값을 조정하려고 하는 것이다. 즉, 화상 변화가 많은 매크로 블록에는 큰 스텝값을 할당하고, 평탄한 화상의 매크로 블록에는 작은 스텝값을 할당하는 것이다.
이와 같이, 가산기(405)에 있어서, 양자화 스텝 평균값 Qstep_ave_MP2에 가중치(72)가 가산됨으로써 양자화 스텝 기초값(73)이 산출된다. 다음으로, 양자화 스텝 기초값(73)은 승산기(406)에 입력되고, 스텝값 조정 계수
Figure 112007051339406-pat00003
와 승산 처리가 행해진다. 이에 의해, 양자화 스텝값 Qstep_AVC가 산출되는 것이다. 식 1은 이상 설명한 제1 실시 형태에 관한 인코드 처리의 계산식을 나타내고 있다.
[식 1]
Figure 112007051339406-pat00004
식 1 중, >>mbit 는 시프트 연산기(401)에 있어서 m 비트의 시프트 연산을 나타내고, >>nbit 는 시프트 연산기(402)에 있어서 n 비트의 시프트 연산을 나타내고 있다. 이 시프트량을 조정하는 것에 의해서도, 최종적인 양자화 스텝값 Qstep_AVC의 값을 조정할 수 있다.
여기서, 스텝값 조정 계수
Figure 112007051339406-pat00005
는 1보다 큰 값이고, 양자화 스텝 결정부(4)가 구비하는 도시하지 않은 기억부내에 격납되어 있다. 스텝값 조정 계수
Figure 112007051339406-pat00006
는 1보다 큰 값이므로, 양자화 스텝 기초값(73)을 조금 큰 값으로 변화시키는 작용을 갖는 다(가산기(405)의 출력은 0 이상으로 되도록, 시프트량이나 승산 계수 등이 조정되어 있음). 상기와 같이, 양자화 스텝 평균값 Qstep_ave_MP2에 가중치(72)가 가산됨으로써 양자화 스텝 기초값(73)이 산출된다. 양자화 스텝 기초값(73)은 매크로 블록마다의 화상 상태에 따라, 매크로 블록마다 할당할 스텝값을 조정하는 작용을 갖는다. 즉, 변화가 큰 화상 부분의 매크로 블록의 스텝값을 크게 하고, 평탄한 화상 부분의 매크로 블록의 스텝값을 작게 하는 작용이 있고, 부호를 어떻게 매크로 블록에 할당할지를 최적화하는 작용이 있다. 이에 대해, 스텝값 조정 계수
Figure 112007051339406-pat00007
는 스텝값을 전체적으로 크게 하는 작용이 있고, 부호량을 줄이는 작용을 가지고 있는 것이다.
이와 같이 하여, 어느 매크로 블록에 대해 양자화 스텝값 Qstep_AVC가 산출되면, 양자화 스텝 결정부(4)는 다음의 매크로 블록에 대해서도 동일한 처리를 실시하고, 양자화 스텝값 Qstep_AVC를 산출한다. 1 프레임내의 매크로 블록에 대해 처리를 반복하고 있는 동안은 매크로 블록 평가 평균값 ACT_PIC 및 양자화 스텝 평균값 Qstep_ave_MP2는 같은 값이 이용된다. 그리고, 매크로 블록마다 대응하는 매크로 블록 평가값 ACT_MB를 입력하고, 프레임내의 모든 매크로 블록에 대해 양자화 스텝값 Qstep_AVC를 산출하는 것이다. 어느 프레임에 대해 처리가 종료하면, 다음의 프레임에 대해서도 동일하게 처리가 반복된다.
이상 설명한 바와 같이, 본 실시 형태의 트랜스코더(1)를 이용함으로써, 변화가 많은 화상에 대응한 매크로 블록에는 큰 스텝값을 할당하고, 평탄한 화상에 대응한 매크로 블록에는 작은 스텝값을 할당할 수 있다. 이에 의해, 평탄한 화상 부분에 많은 부호를 할당할 수 있고, 작은 화상의 변화도 재현성을 높일 수 있다. 그 한편, 다소의 반올림 오차는 영향을 주지 않는 변화가 큰 화상 부분에는 적은 부호량을 할당할 수 있고, 부호량을 균형있게 조정할 수 있고, 화질을 향상시키는 것이 가능하다. 또한, 스텝값 조절 계수
Figure 112007051339406-pat00008
를 승산함으로써 스텝값을 전체적으로 크게 하고 있으므로, 부호량을 줄일 수 있고, H.264 데이터의 데이터량을 작게 할 수 있다.
제2 실시 형태
다음으로, 본 발명의 제2 실시 형태에 대하여 설명한다. 도 3은 제2 실시 형태에 관한 양자화 스텝 결정부(4)의 블록도이다. 도 3에 있어서, 제1 실시 형태와 동일한 구성에 대해서는 동일 부호를 부여하고 있다. 이하, 제1 실시 형태와 다른 구성에 대하여 설명하고, 동일한 설명에 대해서는 생략한다.
도면에 나타내는 바와 같이, 제2 실시 형태에 있어서는 승산기(404)와 가산기(405)의 사이에 리미터(410)가 설치되어 있다. 리미터(410)는 승산기(404)로부터 출력된 가중치(72)의 진폭에 제한을 가하는 처리부이다. 리미터(410)는 2개의 입력 단자를 구비하고 있고, 그 1개로부터 입력된 상한 문턱값(Thres_H)을 가중치(72)의 상한으로 설정한다. 또, 다른 한쪽의 단자로부터 입력된 하한 문턱값(Thres_L)을 가중치(72)의 하한으로 설정한다. 또한, 가중치(72)는 반드시 정부(正負)의 값을 취하므로 하한 문턱값(Thres_L)은 부의 값이다.
양자화 스텝 결정부(4)가 구비하는 도시하지 않은 기억부에는 상한 고정 문턱값(LIMIT_THRES_H)과 하한 고정 문턱값(LIMIT_THRES_L)이 격납되어 있고, 이 실시 형태에 있어서 리미터(410)는 기억부로부터 입력한 상한 고정 문턱값(LIMIT_THRES_H)을 상한 문턱값(Thres_H)으로서 가중치(72)의 진폭의 상한을 클립한다. 또, 기억부로부터 입력한 하한 고정 문턱값(LIMIT_THRES_L)을 하한 문턱값(Thres_L)으로서 가중치(72)의 진폭의 하한을 클립한다.
리미터(410)는 승산기(404)로부터 입력한 가중치(72)의 상한 및 하한을 클립하고, 제한 가중치(72a)를 출력한다. 이 후의 처리는 제1 실시 형태와 동일하다. 제한 가중치(72a)에 양자화 스텝 평균값 Qstep_ave_MP2가 가산되고, 스텝값 조정 계수
Figure 112007051339406-pat00009
가 승산되어 양자화 스텝값 Qstep_AVC가 산출된다.
이 실시 형태에 의하면, 가중치(72)의 상한, 하한을 제한함으로써, 매크로 블록 상태에 따라 극단적으로 양자화 스텝 Qstep_AVC가 변화하는 것을 방지할 수 있다.
제3 실시 형태
다음으로, 본 발명의 제3 실시 형태에 대하여 설명한다. 도 4는 제3 실시 형태에 관한 양자화 스텝 결정부(4)의 블록도이다. 도 4에 있어서, 제1, 제2 실시 형태와 동일한 구성에 대해서는 동일한 부호를 부여하고 있다. 이하, 제1, 제2 실시 형태와 다른 구성에 대하여 설명하고, 동일한 설명에 대해서는 생략한다.
제3 실시 형태의 양자화 스텝 결정부(4)는 또한, 2개의 승산기(411, 412)를 구비하고 있다. 승산기(411)의 출력측은 리미터(410)의 하한 문턱값(Thres_L)의 입력 단자에 접속되고, 승산기(412)의 출력측은 리미터(410)의 상한 문턱값(Thres_H)의 입력 단자에 접속되어 있다. 또, 승산기(411)에는 도시하지 않은 기억부에 격납 되어 있는 하한 제한률(LIMIT_RATIO_L)과 양자화 스텝 평균값 Qstep_ave_MP2가 입력되고, 승산기(412)에는 도시하지 않은 기억부에 격납되어 있는 상한 제한률(LIMIT_RATIO_H)과 양자화 스텝 평균값 Qstep_ave_MP2가 입력된다.
그리고, 승산기(411)는 하한 제한률(LIMIT_RATIO_L)과 양자화 스텝 평균값 Qstep_ave_MP2를 승산하고, 그 결과를 하한 문턱값(Thres_L)으로서 리미터(410)에 출력하고, 승산기(412)는 상한 제한률(LIMIT_RATIO_H)과 양자화 스텝 평균값 Qstep_ave_MP2를 승산하고, 그 결과를 상한 문턱값(Thres_H)으로서 리미터(410)에 출력한다.
리미터(410)는 승산기(404)로부터 입력한 가중치(72)의 상한 및 하한을 클립하고, 제한 가중치(72b)를 출력한다. 이 후의 처리는 제1 실시 형태와 동일하다. 제한 가중치(72b)에 양자화 스텝 평균값 Qstep_ave_MP2가 가산되고, 스텝값 조정 계수
Figure 112007051339406-pat00010
가 승산되어 양자화 스텝값 Qstep_AVC가 산출된다.
이 실시 형태에 의해, 가중치(72)의 상한, 하한을 제한함으로써, 매크로 블록 상태에 따라 극단적으로 양자화 스텝값 Qstep_AVC가 변화하는 것을 방지할 수 있다. 또, 제1 및 제2 실시 형태에 있어서는 양자화 스텝 평균값 Qstep_ave_MP2의 값이 매우 작은 경우, 즉, 본래의 MPEG2의 양자화 스텝이 매우 작은 경우에, 양자화 스텝값 Qstep_AVC가 0에 고착할 가능성이 있다(이 경우, 실제로는 이후의 처리로 스텝값을 1로 보정함). 그러나, 이 제3 실시 형태에 있어서는 양자화 스텝 평균값 Qstep_ave_MP2에 따라, 하한 문턱값(Thres_L)을 결정할 수 있으므로, 양자화 스텝값 Qstep_AVC가 0에 고착하는 것을 회피할 수 있다. 즉, 하한 문턱값(Thres_L)은 부의 값이나, 양자화 스텝 평균값 Qstep_ave_MP2가 매우 작은 경우에는 그 하한 문턱값(Thres_L)은 커지도록 조정되므로 양자화 스텝값 Qstep_AVC가 0에 고착하는 것을 회피할 수 있다
제4 실시 형태
다음으로, 본 발명의 제4 실시 형태에 대하여 설명한다. 도 5는 제4 실시 형태에 관한 양자화 스텝 결정부(4)의 블록도이다. 도 5에 있어서, 제1 ~ 제3 실시 형태와 동일한 구성에 대해서는 동일 부호를 부여하고 있다. 이하, 제1 ~ 제3 실시 형태와 다른 구성에 대하여 설명하고, 동일한 설명에 대해서는 생략한다.
제4 실시 형태의 양자화 스텝 결정부(4)는 제2 실시 형태와 제3 실시 형태를 합친 것과 같은 실시 형태이다. 도면에 나타내는 바와 같이, 양자화 스텝 결정부(4)는 또한 셀렉터(413, 414)를 구비하고 있다.
셀렉터(413)는 2개의 입력을 가진다. 하나는 제2 실시 형태에서 설명한 하한 고정 문턱값(LIMIT_THRES_L)이고, 다른 하나는 제3 실시 형태에서 설명한 승산기(411)의 출력이다. 동일하게, 셀렉터(414)도 2개의 입력을 갖는다. 하나는 제2 실시 형태에서 설명한 상한 고정 문턱값(LIMIT_THRES_H)이고, 다른 하나는 제3 실시 형태에서 설명한 승산기(412)의 출력이다.
즉, 제2 실시 형태에서는 고정적인 제한값을 이용하여, 제3 실시 형태에 있어서는 양자화 스텝 평균값 Qstep_ave_MP2에 값에 따라 산출되는 제한값을 이용하였다. 이 제4 실시 형태에서는 이들 2개의 제한값 중, 가중치(72)의 진동폭을 작게 하는 제한기를 선택하는 것이다. 따라서, 셀렉터(413)는 2개의 입력 중, 큰 쪽의 값을 하한 문턱값(Thres_L)으로서 리미터(410)에 출력하고, 셀렉터(414)는 2개의 입력 중, 작은 쪽의 값을 상한 문턱값(Thres_H)으로서 리미터(410)에 출력하는 것이다.
이와 같은 구성으로 함으로써, 제2, 제3 실시 형태와 동일하게, 가중치(72)의 상한, 하한을 제한할 수 있고, 매크로 블록 상태에 따라 극단적으로 양자화 스텝값 Qstep_AVC가 변화하는 것을 방지할 수 있다. 또한, 고정적인 제한값과 양자화 스텝 평균값 Qstep_ave_MP2에 값에 따라 산출되는 제한값 중, 가중치(72)의 진동폭이 작아지는 것과 같은 제한값이 선택되므로, 양자화 스텝값 Qstep_AVC가 0에 고착하는 것을 회피할 수 있는 동시에, 가중치(72)의 진동폭을 억제할 수 있다.
제5 실시 형태
다음으로, 본 발명의 제5 실시 형태에 대하여 설명한다. 도 6은 제5 실시 형태에 관한 양자화 스텝 결정부(4)의 블록도이다. 도 6에 있어서, 제1 ~ 제4 실시 형태와 동일한 구성에 대해서는 동일 부호를 부여하고 있다. 이하, 제1 ~ 제4의 실시 형태와 다른 구성에 대해 설명하고, 동일한 설명에 대해서는 생략한다.
제5 실시 형태의 양자화 스텝 결정부(4)는 또한 셀렉터(420)를 구비하고 있다. 셀렉터(420)는 3 종류의 픽쳐 대응 조정 계수
Figure 112007051339406-pat00011
I,
Figure 112007051339406-pat00012
P,
Figure 112007051339406-pat00013
B를 입력하고, 스텝값 조정 계수
Figure 112007051339406-pat00014
를 출력한다. 또, 셀렉터(420)는 어느 픽쳐 대응 조정 계수
Figure 112007051339406-pat00015
I,
Figure 112007051339406-pat00016
P,
Figure 112007051339406-pat00017
B를 선택할지를 판정하기 위해 픽쳐 종별 정보 P_type_MB를 입력한다. 픽쳐 종별 정보 P_type_MB는 현재 처리 대상의 매크로 블록이 I 픽쳐인지, P 픽쳐인지, B 픽쳐인지를 지정하는 정보이다. 도시하지 않은 기억부에 격납되어 있는 3종류의 픽쳐 대응 조정 계수
Figure 112007051339406-pat00018
I,
Figure 112007051339406-pat00019
P,
Figure 112007051339406-pat00020
B는 각각 I 픽쳐, P 픽쳐, B 픽쳐에 대응하여 미리 설정된 스텝값의 조정 계수이다.
셀렉터(420)가 현재의 픽쳐 종별 정보 P_type_MB를 입력하고, 그 정보에 따라, 대응하는 픽쳐 대응 조정 계수
Figure 112007051339406-pat00021
I,
Figure 112007051339406-pat00022
P,
Figure 112007051339406-pat00023
B를 선택하고, 그 값을 스텝값 조정 계수
Figure 112007051339406-pat00024
로서 승산기(406)에 대해 출력한다. 이 후의 처리는 제1 실시 형태와 동일하다.
제5 실시 형태에 의하면, 픽쳐의 종별에 따라 스텝값 조정 계수
Figure 112007051339406-pat00025
를 변화시킬 수 있다. 이에 의해, 픽쳐 종별에 따라 최적인 부호량을 할당하는 것이 가능하다. 예를 들어, MPEG2에서는 I 픽쳐에 대해 많은 부호량을 할당한다고 하는 부호화 처리가 행해지고 있으나, H.264에서는 그와 같은 할당은 필요하지 않으므로, 픽쳐 대응 조정 계수
Figure 112007051339406-pat00026
I를 다른 픽쳐 대응 조정 계수
Figure 112007051339406-pat00027
P,
Figure 112007051339406-pat00028
B보다 크게 하는 등의 조정이 가능하다.
제6 실시 형태
다음으로, 본 발명의 제6 실시 형태에 대하여 설명한다. 도 7은 제6 실시 형태에 관한 양자화 스텝 결정부(4)의 블록도이다. 도 7에 있어서, 제1 ~ 제5 실시 형태와 동일한 구성에 대해서는 동일한 부호를 부여하고 있다. 이하, 제1 ~ 제5 실시 형태와 다른 구성에 대하여 설명하고, 동일한 설명에 대해서는 생략한다.
제6 실시 형태의 양자화 스텝 결정부(4)는 SAD값을 이용하여, 양자화 스텝값 Qstep_AVC를 산출하는 기준이 되는 양자화 스텝 평균값 Qstep_ave_MP2의 값을 조정한다.
도면에 나타내는 바와 같이, 양자화 스텝 결정부(4)는 또한, 시프트 연산 기(431, 432), 가산기(433), 제산기(434), 룩업 테이블(435), 승산기(436, 437)를 구비하고 있다.
그리고, 매크로 블록 평가값 ACT_MB가 시프트 연산기(431)에 입력되고, 매크로 블록 움직임 평가값 SAD_MB가 시프트 연산기(432)에 입력되고, 각각 시프트 연산이 행해져 자릿수 맞춤이 행해진다. 또한, 시프트 연산이 행해진 매크로 블록 움직임 평가값 SAD_MB에는 가산기(433)에 있어서 오프셋값이 가산된다. 오프셋값은 매크로 블록 평가값 ACT_MB와 매크로 블록 움직임 평가값 SAD_MB와의 비를 조정하기 위한 조정값이다.
시프트 연산을 거친 매크로 블록 평가값 ACT_MB와, 시프트 연산 및 오프셋 연산을 거친 매크로 블록 움직임 평가값 SAD_MB는 제산기(434)에 입력된다. 여기서, 매크로 블록 평가값 ACT_MB를 매크로 블록 움직임 평가값 SAD_MB로 제산하는 처리가 행해진다. 이 제산 처리 결과 x는 식 2로 나타내진다.
[식 2]
Figure 112007051339406-pat00029
식 2 중, >>pbit는 시프트 연산기(431)에 있어서 p 비트의 시프트 연산을 나타내고, >>qbit 는 시프트 연산기(432)에 있어서 q 비트의 시프트 연산을 나타내고 있다. 또, +OFFSET는 오프셋값이 가산되는 것을 나타내고 있다. 이 x는 매크로 블록 움직임 평가값 SAD_MB에 대한 매크로 블록 평가값 ACT_MB의 비율이다. 즉, 시간 방향의 움직임이 작고, 평면 방향으로 변화가 큰 화상에 대응하는 매크로 블록에 대해서는 x의 값이 커지고, 그 반대로 시간 방향의 움직임이 큰 경우나, 평탄한 화상에 대응하는 매크로 블록에 대해서는 x의 값이 작아진다. 또한, 시프트 연산기(431, 432)에 있어서 시프트량이나, 가산기(433)에 있어서 가산하는 오프셋값을 조정함으로써 x의 값을 조정할 수 있다.
다음으로, 이 값 x가 룩업 테이블(435)에 입력되어 대응하는 출력값 y를 얻는다. y와 x의 관계를 식 3에 나타낸다.
[식 3]
Figure 112007051339406-pat00030
룩업 테이블(435)의 변환 테이블 LUT[]의 특성은 단조 증가 함수이다. 즉, x가 커질수록 y의 값도 커지는 특성을 갖는다. 또한, x의 값이 소정의 값보다 작은 경우에는 y의 값이 1보다 작고, x의 값이 소정의 값보다 큰 경우에는 y의 값이 1보다 커지는 특성을 갖는다.
출력값 y는 승산기(436)에 입력되고, 조정 계수 Caq가 승산된다. 그리고, 승산기(436)의 출력값이 승산기(437)에 입력되고, 양자화 스텝 평균값 Qstep_ave_MP2로 승산되는 것이다. 이에 의해, 양자화 스텝 평균값 Qstep_ave_MP2의 조정값 z가 산출된다. 식 4는 승산기(437)의 출력값 z의 계산식을 나타낸다.
[식 4]
Figure 112007051339406-pat00031
시간 방향의 움직임이 작고, 평면 방향으로 변화가 큰 화상에 대응하는 매크로 블록에 대해서는 x의 값이 커진다. 그리고, x의 값이 소정의 값보다 크고, y의 값이 1보다 커지면, 양자화 스텝 평균값 Qstep_ave_MP2가 원래의 값보다 크게 조정된다. 결과적으로, 양자화 스텝값 Qstep_AVC도 커지는 방향으로 조정된다.
이에 대해서, 시간 방향의 움직임이 큰 경우나, 평탄한 화상에 대응하는 매크로 블록에 대해서는 x의 값이 작아진다. 그리고, x의 값이 소정의 값보다 작고, y의 값이 1보다 작게 조정되면, 양자화 스텝 평균값 Qstep_ave_MP2가 원래의 값보다 작게 조정된다. 이에 의해, 결과적으로, 양자화 스텝값 Qstep_AVC도 작아지는 방향으로 조정된다.
또한, 조정 계수 Caq는 양자화 스텝 평균값 Qstep_ave_MP2를 조정하기 위한 미세 조정을 행하는 계수이다. 룩업 테이블(435)의 테이블에 변경을 가하지 않고 조정 계수 Caq를 조정함으로써, 양자화 스텝값 Qstep_AVC를 미세 조정할 수 있다.
이와 같이, 제6 실시 형태에 의하면, SAD값이 크고 Activity 값이 작은 매크로 블록은 양자화 스텝값 Qstep_AVC를 보다 작게 하여 화질 개선을 도모하고, SAD값이 작고 Activity 값이 큰 매크로 블록은 양자화 스텝값 Qstep_AVC를 현상 유지로 하거나 크게 조정하여, 부호량을 삭감할 수 있다.
또한, Activity 값은 프레임내의 화상을 이용하여 연산되므로 프레임내의 모든 매크로 블록에 대해 연산 가능하나, SAD값은 처리 대상의 프레임이 I 픽쳐인 경 우에는 참조 화상 매크로블로기 존재하지 않으므로 산출할 수 없다. 이 때문에, 본 실시 형태에 있어서는 처리 대상의 프레임이 I 픽쳐인 경우에는 직전의 P 픽쳐의 SAD값을 대용하도록 하고 있다.
또, 처리 대상의 프레임이 B 픽쳐 또는 P 픽쳐인 경우에도, 그러한 픽쳐 프레임 중에 인트라 매크로 블록이 존재하는 경우가 있다. 이 인트라 매크로 블록에는 참조 화상 매크로 블록이 없기 때문에 SAD값을 연산할 수 없다. 따라서, 본 실시 형태에 있어서는 인트라 블록이 출현한 경우는 주위의 블록의 SAD값으로 대용하도록 한다. 예를 들어, 도 8에 나타내는 바와 같이, 인트라 매크로 블록 MB의 직전의 매크로 블록 A4의 SAD값을 대용한다. 또는 과거 복수의 매크로 블록(A1, A2, A3, A4)의 SAD값의 평균값으로 대용해도 된다. 또는 주변 8 블록(A1 ~ A8)의 SAD값의 평균값으로 대용해도 된다.
제7 실시 형태
다음으로, 본 발명의 제7 실시 형태에 대하여 설명한다. 도 9는 제7 실시 형태에 관한 양자화 스텝 결정부(4)의 블록도이다. 도 9에 있어서, 제1 ~ 제6 실시 형태와 동일한 구성에 대해서는 동일 부호를 부여하고 있다. 이하, 제1 ~ 제6 실시 형태와 다른 구성에 대하여 설명하고, 동일한 설명에 대해서는 생략한다.
제7 실시 형태의 양자화 스텝 결정부(4)는 도 9에 나타내는 바와 같이, 또한, 계수 연산부(440)을 구비하고 있다. 계수 연산부(440)는 픽쳐 대응 조정 계수
Figure 112007051339406-pat00032
I,
Figure 112007051339406-pat00033
P,
Figure 112007051339406-pat00034
B와, 레이트 제어 계수 Cα를 출력하는 연산부이다. 즉, 제5 실시 형 태에서는 픽쳐 대응 조정 계수
Figure 112007051339406-pat00035
I,
Figure 112007051339406-pat00036
P,
Figure 112007051339406-pat00037
B로서 기억부에 격납되어 있는 고정값을 이용하였으나, 이 실시 형태에 있어서는 픽쳐 대응 조정 계수
Figure 112007051339406-pat00038
I,
Figure 112007051339406-pat00039
P,
Figure 112007051339406-pat00040
B를 연산에 의해 구한다.
도 10은 계수 연산부(440)의 블록도이다. 계수 연산부(440)는 Qstep 비 결정부(441)와 레이트 제어 계수 연산부(442)를 구비하고 있다. 도에 나타내는 바와 같이, 계수 연산부(440)는 3개의 비트 레이트를 입력하고, 계수를 연산한다.
이 중, 소스 비트 레이트(Source_bitrate : bs)는 디코드한 MPEG2 데이터의 비트 레이트이다. 즉, 부호화 변환하기 전의 화상 데이터의 비트 레이트이다. 소스 비트 레이트(bs)의 값은 트랜스코더(1)에 입력된 소스 스트림의 시퀀스 헤더에 기록되어 있는 값을 이용하면 된다. 또는 직전의 GOP(Group of Picture)내의 발생 부호량으로부터 산출해도 된다. 또는 과거의 복수의 GOP에 있어서 발생 부호량으로부터 산출해도 되고, 과거의 복수 프레임의 발생 부호량으로부터 산출해도 된다.
목표 비트 레이트(Target-bitrate : bt)는 설정되어 있는 변환후의 H.264 데이터의 비트 레이트이다.
또, 커런트 비트 레이트(Current-bitrate : bc)는 현재의 부호화 비트 레이트를 나타낸다. 현재 H.264 인코더(3)로 부호화 처리를 실행하고 있으나, 이미, 인코드가 완료하고 있는 과거 소정 시간분의 H.264 데이터의 비트 레이트이다. 이것은 직전의 GOP(Group of picture)내의 발생 부호량으로부터 산출해도 된다. 또는 과거의 복수의 GOP에 있어서 발생 부호량으로부터 산출해도 되고, 과거의 복수 프레임의 발생 부호량으로부터 산출해도 된다.
즉, bs(MPEG2), bc(H.264) 모두, 과거의 복수 N개의 GOP 내 또는 복수 M매의 프레임의 발생 부호량으로부터 계산하도록 하고 있다. 그리고, 이 N, M의 초기값은 이용자를 자유롭게 설정할 수 있도록 하면 된다. 또, 이 값은 처리의 도중이더라도, 필요가 있으면, (CPU 등의 개재에 의해) 변경해도 된다.
도 11은 Qstep 비 결정부(441)의 블록도이다. Qstep 비 결정부(441)는 제산기(4411), 룩업 테이블(4412, 4413, 4414)을 구비하고 있다. 제산기(4411)는 입력한 목표 비트 레이트(bt)를 소스 비트 레이트(bs)로 제산한다. 이 값은 압축률(bt/bs)을 나타내고 있다. 그리고, 연산된 압축률이 각 룩업 테이블(4412, 4413, 4414)에 출력된다.
도 12는 룩업 테이블(4412, 4413, 4414)에 있어서 입력값(압축률 : bt/bs)과 출력값(
Figure 112007051339406-pat00041
값)과의 관계를 나타내는 도면이다. 식 5는 압축률(bt/bs)과
Figure 112007051339406-pat00042
값과의 관계를 나타내는 식이다.
[식 5]
Figure 112007051339406-pat00043
도 12 및 식 5에 있어서
Figure 112007051339406-pat00044
값은 구체적으로 룩업 테이블(4412)에 대해서는 픽쳐 대응 조정 계수
Figure 112007051339406-pat00045
I이고, 룩업 테이블(4413)에 대해서는 픽쳐 대응 조정 계수
Figure 112007051339406-pat00046
P이고, 룩업 테이블(4414)에 대해서는 픽쳐 대응 조정 계수
Figure 112007051339406-pat00047
B이다. 이와 같이, 룩업 테이블을 이용하여, 각 픽쳐 대응 조정 계수
Figure 112007051339406-pat00048
I,
Figure 112007051339406-pat00049
P,
Figure 112007051339406-pat00050
B를 구하도록 하고 있다. 예를 들어, 압축률이 0.5를 넘는 것과 같은 범위에서는 픽쳐 대응 조정 계수
Figure 112007051339406-pat00051
I가 픽쳐 대응 조정 계수
Figure 112007051339406-pat00052
B보다 커져 있고, 상술한 바와 같이, MPEG2에서는 많은 부호량이 부여되어 있던 I 픽쳐에 대한 부호량을 억제하고 있다.
다시, 도 9를 참조한다. 계수 연산부(440)로부터 3개의 픽쳐 대응 조정 계수
Figure 112007051339406-pat00053
I,
Figure 112007051339406-pat00054
P,
Figure 112007051339406-pat00055
B가 출력되고, 이들 계수값이 셀렉터(420)에 입력된다. 셀렉터(420)는 픽쳐 종별 정보 P_type_MB를 입력하고, 현재의 처리 대상의 프레임의 픽쳐 종별을 특정하면, 그 픽쳐 종별에 대응하는 픽쳐 대응 조정 계수
Figure 112007051339406-pat00056
I,
Figure 112007051339406-pat00057
P,
Figure 112007051339406-pat00058
B를 스텝값 조정 계수
Figure 112007051339406-pat00059
로서 출력한다. 출력된 스텝값 조정 계수
Figure 112007051339406-pat00060
는 승산기(406)에 있어서, 양자화 스텝 기초값(73)과 승산된다. 이에 의해, 양자화 스텝 조정값(74)이 산출된다.
도 13은 레이트 제어 계수 연산부(442)의 블록도이다. 레이트 제어 계수 연산부(442)는 커런트 비트 레이트(bc)와 목표 비트 레이트(bt)를 입력하고, 레이트 제어 계수 Cα를 출력한다. 레이트 제어 계수 연산부(442)는 도면에 나타내는 바와 같이, 감산기(4421)와 승산기(4422)와, 가산기(4423)과, 리미터(4424)를 구비하고 있다.
우선, 감산기(4421)에 있어서, 목표 비트 레이트(bt)로부터 커런트 비트 레이트(bc)가 감산된다. 다음으로, 이 감산값이 승산기(4422)에 입력되고, 계수 k가 승산된다. 이에 의해, 레이트 제어 변위량 ΔC
Figure 112007051339406-pat00061
가 산출된다. 다음으로, 레이트 제어 변위량 ΔC
Figure 112007051339406-pat00062
가 가산기(4423)에 입력되어 레이트 제어 초기값 Cαinit가 가산된다. 레이트 제어 초기값 Cαinit로서는 통상은 1.0의 값이 이용된다. 마지막으로, 가산기(4423)의 출력값이 리미터(4424)에 입력되고, 그 값에 제한이 가해진다. 리미터(4424)는 가산기(4423)의 출력을, 설정되어 있는 상한값(LIM_H) 및 하한값(LIM_L)의 범위로 제한하고, 레이트 제어 계수 Cα를 출력한다. 이와 같이, 리미터(4424)에 의해 레이트 제어 계수 Cα의 값을 클립함으로써, 발생 부호량의 극단적인 진동을 방지하도록 하고 있다. 식 6은 레이트 제어 계수 Cα의 계산식을 나타내고 있다. 또한, 식 6에 있어서는 리미터(4424)에 의한 처리의 작용은 포함되어 있지 않다.
[식 6]
Figure 112007051339406-pat00063
다시, 도 9를 참조한다. 계수 연산부(440)로부터 출력된 레이트 제어 계수 Cα는 승산기(407)에 입력된다. 이에 의해, 승산기(406)로부터 출력된 양자화 스텝 조정값(74)에 레이트 제어 계수 Cα가 승산되어 양자화 스텝값 Qstep_AVC가 산출되는 것이다.
이와 같이 레이트 제어 계수 연산부(442)에서는 목표 비트 레이트(bt)와 커런트 제트 레이트(bc)의 차에 기초하여 레이트 제어 변위량 ΔC
Figure 112007051339406-pat00064
를 산출하고, 미리 설정되어 있는 레이트 제어 초기값 Cαinit에 레이트 제어 변위량 ΔC
Figure 112007051339406-pat00065
를 가산함으로써, 레이트 제어 계수 Cα를 산출하는 것이다. 이 레이트 제어 계수 Cα가 양자화 스텝 조정값(74)으로 승산되므로, 산출되는 양자화 스텝값 Qstep_AVC를 목표 비트 레이트(bt)에 접근하도록 조정할 수 있는 것이다.
제8 실시 형태
제8 실시 형태의 트랜스코더(1)는 제7 실시 형태와 비교해서 레이트 제어 계수 결정부의 구성만이 다르다. 도 14는 제8 실시 형태에 관한 레이트 제어 계수 연산부(442A)를 나타내는 도면이다.
우선, 커런트 비트 레이트(bc)는 대수 연산기(4425)에 입력되고, 목표 비트 레이트(bt)는 대수 연산기(4426)에 입력된다. 그리고, 각각의 대수값이 계산된 후, 감산기(4427)에 있어서 차분이 연산된다. 이 후의 처리는 도 13에서 설명한 레이트 제어 계수 연산부(442)와 동일하다. 식 7은 레이트 제어 계수 Cα의 계산식을 나타내고 있다. 또, 식 7에 있어서는 리미터(4424)에 의한 처리의 작용은 포함되어 있지 않다.
[식 7]
Figure 112007051339406-pat00066
이 실시 형태에 있어서도, 목표 비트 레이트(bt)와 커런트 비트 레이트(bc)의 차에 기초하여 레이트 제어를 실시할 수 있다. 특히, 목표 비트 레이트(bt)와 커런트 비트 레이트(bc)에 대하여 대수값을 이용하고 있으므로, 비트 레이트가 높은 경우에는 너무 큰 레이트 제어를 행하지 않도록 억제하고 있다.
[제9 실시 형태]
제9 실시 형태의 트랜스코더(1)는 제7 실시 형태와 비교해서 레이트 제어 계 수 연산부의 구성만이 다르다. 도 15는 제9 실시 형태에 관한 레이트 제어 계수 연산부(442B)를 나타내는 도면이다.
우선, 커런트 비트 레이트(bc)와 목표 비트 레이트(bt)가 룩업 테이블(4428)에 입력된다. 룩업 테이블(4428)은 2개의 입력값(커런트 비트 레이트 및 목표 비트 레이트)에 대해서, 레이트 제어 변위량 ΔC
Figure 112007051339406-pat00067
를 출력값으로서 대응지어 있는 테이블이다.
이 후의 처리는 도 13에서 설명한 레이트 제어 계수 연산부(442)와 동일하다. 식 8은 레이트 제어 계수 Cα의 계산식을 나타내고 있다. 또, 식 8에 있어서는 리미터(4424)에 의한 처리의 작용은 포함되어 있지 않다.
[식 8]
Figure 112007051339406-pat00068
이 실시 형태에 있어서도, 목표 비트 레이트(bt)와 커런트 비트 레이트(bc)의 차에 기초하여 레이트 제어를 실시할 수 있다. 특히, 룩업 테이블(4428)을 이용하고 있으므로, 목표 비트 레이트(bt)와 커런트 비트 레이트(bc)에 대해, 보다 상세한 특성을 가지고 레이트 제어 계수 Cα를 결정할 수 있다.
(응용예)
제7 ~ 제9 실시 형태에 있어서는 소스 비트 레이트(bs)와 목표 비트 레이트(bt)에 기초하여, 스텝값 조정 계수
Figure 112007051339406-pat00069
를 산출하였다. 여기서, 트랜스 코드 처리의 도중에, bs, bt 모두 변화하지 않는 경우는 최초로 주어진 스텝값 조정 계수
Figure 112007051339406-pat00070
를 계속해서 이용하면 된다.
이에 대해, bs 또는 bt가 변화하는 경우가 있다. 예를 들어, 입력 소스 스트림(MPEG2 스트림)의 비트 레이트가 바뀌면 bs가 변화한다. 또는 트랜스 코드 처리후의 H.264 데이터를 하드디스크 등의 기억 매체에 격납하고 있는 경우, 기억 매체의 용량이 부족한 경우가 있다. 이와 같은 경우, 하드디스크 용량의 잔량(비어 있는 용량)을 검지하고, bt를 적응적으로 변화시키는 것이다. 예를 들어, 최초 4MbpS를 bt로서 부호화하고 있었으나, 하드디스크 용량이 부족해졌으므로, 3Mbps나 2Mpbs 등에 목표 비트 레이트(bt)를 내리는 것이다.
이와 같이, 트랜스 코드 처리의 도중에, 소스 비트 레이트(bs)나 목표 비트 레이트(bt)가 변화한 경우에는 새로운 bs, bt를 이용하여 스텝값 조정 계수
Figure 112007051339406-pat00071
를 재계산함으로써, 보다 적절한 양자화 스텝값 Qstep_AVC를 산출 가능하다.
동일하게, 목표 비트 레이트(bt)가 변화한 경우에는 그에 따라, 레이트 제어 계수 Cα를 재계산하도록 해도 된다. 이에 의해, 예를 들어 하드디스크 용량의 잔류량에 맞추어 양자화 스텝값 Qstep_AVC를 적응적으로 변화시키는 것이 가능하다.
이상, 본 발명의 실시 형태에 관한 트랜스코더(1)에 대해 설명하였으나, 각 실시 형태에 있어서 트랜스코더(1)의 각 처리 수단은 그들 전부가 하드웨어로 구성되어 있어도 되고, 그들 전부가 소프트웨어 처리로 실현되고 있어도 된다. 여기서, 소프트웨어 처리로 실현된다는 것은 CPU, RAM 등의 하드웨어와, 그들 하드웨어 자원을 이용하여 실행되는 프로그램으로 처리부가 구성되는 것이다. 또는 각 처리 수 단의 일부가 하드웨어로 구성되고, 일부가 소프트웨어 처리로 실현되어 있어도 된다.
도 9 내지 도 15를 이용하여 설명한 제7 ~ 제9 실시 형태에 있어서는 계수 연산부(440)를 소프트웨어 처리에 의해 실현하고, 그 외의 처리부에 대해서는 하드웨어로 구성하면 편리성이 좋다. 구체적으로는 bs, bt를 입력으로 하고,
Figure 112007051339406-pat00072
I,
Figure 112007051339406-pat00073
P,
Figure 112007051339406-pat00074
B를 출력 함수나, bc, bt를 입력으로 하고, Cα를 출력으로 하는 함수를 소프트웨어 처리로 실행하는 것이다. 즉, Qstep 비 결정부(441)와 레이트 제어 계수 연산부(442)를 소프트웨어 처리에 의해 실현하는 것이다. 또는 처리부(441)와 (442)의 한쪽만을 소프트웨어 처리로 실현해도 된다. 이에 의해, 이용자(세트 메이커)가 제품(세트, 로트)마다 부호화 특성을 고쳐 쓸 수 있어서 보다 유연한 시스템이 실현된다.
상기의 실시 형태에 있어서는 MPBG2 부호화 화상을 H.264 부호화 화상에 트랜스 코드하는 경우를 예로 설명하였으나, 본 발명의 트랜스코더(1) 또는 부호화 변환 방법은 그 외 각종의 부호화 화상의 변환 처리에 적용 가능하다. 예를 들어, MPEG2로부터 MPEG2의 트랜스 코드 처리, H.264부터 H.264로의 트랜스 코드 처리 등에 적용 가능하다. 즉, 화상을 주파수 성분의 화상으로 분해하고, 각 주파수 성분의 화상에 할당되는 계수를 양자화, 부호화하는 타입의 화상 부호화 방식이면, 어느 타입의 부호화 방식이라도 본 발명을 적용할 수 있다.
본 발명의 트랜스코더는 매크로 블록내의 화소의 분산 정도를 나타내는 평가값에 기초하여, 매크로 블록마다 할당할 양자화 스텝값을 결정한다. 이에 의해, 변화후의 비트 배분의 최적화가 도모되어 화질이 향상된다.
또, 본 발명의 트랜스코더는 시간 방향의 움직임 평가값에 기초하여, 매크로 블록마다 할당할 양자화 스텝값을 조정한다. 이에 의해, 새로운 화질의 향상이 도모된다.
또, 본 발명의 트랜스코더는 목표 비트 레이트에 따라 양자화 스텝값을 조정한다. 이에 의해, 목표 레이트까지 부호량을 삭감할 수 있고, 부호화 화상의 데이터 사이즈를 작게 하여, 화상 전송 속도의 향상이나, 격납 기억 용량의 삭감을 도모할 수 있다.

Claims (33)

  1. 제1 부호화 화상을 디코드하는 디코드 수단과,
    상기 디코드 수단에 있어서 디코드된 화상의 매크로 블록(macro block)내의 화상값의 분산 정도를 나타내는 매크로 블록 평가값을 산출하는 수단과,
    상기 매크로 블록 평가값을 프레임내에서 평균하여 매크로 블록 평가 평균값을 산출하는 수단과,
    상기 디코드 수단으로 디코드된 화상을 인코드하여 제2 부호화 화상을 생성하는 인코드 수단을 구비하고,
    상기 인코드 수단은
    상기 제1 부호화 화상의 프레임내의 양자화 스텝값을 평균한 양자화 스텝 평균값을 취득하는 수단과,
    상기 매크로 블록 평가값과 상기 매크로 블록 평가 평균값의 차에 기초하여 매크로 블록마다의 가중치를 산출하는 가중치 산출 수단과,
    상기 양자화 스텝 평균값에 상기 가중치를 가산한 값에 기초하여, 상기 제2 부호화 화상의 매크로 블록마다의 변환용 양자화 스텝값을 산출하는 스텝값 산출 수단을 구비하는 것을 특징으로 하는 트랜스코더.
  2. 청구항 1에 있어서,
    상기 매크로 블록 평가값은 매크로 블록내의 화소 평균값과 매크로 블록내의 각 화소의 차분 절대값 합인 것을 특징으로 하는 트랜스코더.
  3. 청구항 1에 있어서,
    상기 스텝값 산출 수단은
    상기 양자화 스텝 평균값에 상기 가중치를 가산한 값에, 1보다 큰 스텝값 조정 계수를 승산하는 수단을 포함하는 것을 특징으로 하는 트랜스코더.
  4. 청구항 1에 있어서,
    상기 가중치 산출 수단은
    상기 매크로 블록 평가값과 상기 매크로 블록 평가 평균값의 차에, 1보다 작은 가중치 조정 계수를 승산하는 수단을 포함하는 것을 특징으로 하는 트랜스코더.
  5. 청구항 4에 있어서,
    상기 가중치 산출 수단은
    상기 가중치 조정 계수가 승산된 값에 상한을 부여하는 리미터를 포함하는 것을 특징으로 하는 트랜스코더.
  6. 청구항 4에 있어서,
    상기 가중치 산출 수단은
    상기 가중치 조정 계수가 승산된 값에 하한을 부여하는 리미터를 포함하는 것을 특징으로 하는 트랜스코더.
  7. 청구항 5에 있어서,
    상기 가중치 산출 수단은
    상기 양자화 스텝 평균값에, 소정의 계수를 승산함으로써 상기 리미터의 상한값을 산출하는 수단을 포함하는 것을 특징으로 하는 트랜스코더.
  8. 청구항 6에 있어서,
    상기 가중치 산출 수단은
    상기 양자화 스텝 평균값에, 소정의 계수를 승산함으로써 상기 리미터의 하한값을 산출하는 수단을 포함하는 것을 특징으로 하는 트랜스코더.
  9. 청구항 7에 있어서,
    상기 가중치 산출 수단은
    상기 리미터에 설정하는 고정 상한값을 격납하는 수단과,
    상기 소정의 계수를 승산함으로써 얻어진 상한값과 상기 고정 상한값 중, 작은 값을 상기 리미터의 상한값으로서 선택하는 수단을 구비하는 것을 특징으로 하는 트랜스코더.
  10. 청구항 8에 있어서,
    상기 가중치 산출 수단은
    상기 리미터에 설정하는 고정 하한값을 격납하는 수단과,
    상기 소정의 계수를 승산함으로써 얻어진 하한값과 상기 고정 하한값 중, 큰 값을 상기 리미터의 하한값으로서 선택하는 수단을 구비하는 것을 특징으로 하는 트랜스코더.
  11. 청구항 3에 있어서,
    상기 스텝값 산출 수단은
    픽쳐 프레임 종별에 따른 픽쳐 대응 조정 계수를 격납하는 수단과,
    처리 대상 매크로 블록의 픽쳐 프레임 종별에 따라 상기 픽쳐 대응 조정 계수를 선택하고, 선택된 상기 픽쳐 대응 조정 계수를 상기 스텝값 조정 계수로서 이용하는 수단을 포함하는 것을 특징으로 하는 트랜스코더.
  12. 청구항 1에 있어서,
    추가로, 상기 디코드 수단에 있어서 디코드된 화상의 매크로 블록의 시간 방향의 변화 정도를 나타내는 매크로 블록 움직임 평가값을 입력하는 수단을 구비하고,
    상기 스텝값 산출 수단은
    상기 양자화 스텝 평균값에, 상기 매크로 블록 움직임 평가값에 기초하여 산출된 움직임 조정값을 승산하는 수단을 포함하는 것을 특징으로 하는 트랜스코더.
  13. 청구항 12에 있어서,
    상기 매크로 블록 움직임 평가값은 매크로 블록과 참조 화상 매크로 블록의 프레임간 차분 절대값 합인 것을 특징으로 하는 트랜스코더.
  14. 청구항 13에 있어서,
    상기 매크로 블록 움직임 평가값을 연산할 수 없는 I 프레임에 대해서는 직전의 P 프레임으로 연산된 상기 매크로 블록 움직임 평가값으로 대용하는 것을 특징으로 하는 트랜스코더.
  15. 청구항 13에 있어서,
    P 프레임 또는 B 프레임이어도, 상기 매크로 블록 움직임 평가값을 연산할 수 없는 인트라 매크로 블록에 대해서는 직전의 매크로 블록으로 연산된 상기 매크로 블록 움직임 평가값으로 대용하는 것을 특징으로 하는 트랜스코더.
  16. 청구항 13에 있어서,
    P 프레임 또는 B 프레임이어도, 상기 매크로 블록 움직임 평가값을 연산할 수 없는 인트라 매크로 블록에 대해서는 근방의 매크로 블록으로 연산된 상기 매크로 블록 움직임 평가값으로 대용하는 것을 특징으로 하는 트랜스코더.
  17. 청구항 12에 있어서,
    상기 스텝값 산출 수단은
    상기 매크로 블록 움직임 평가값과 상기 매크로 블록 평가값의 비율에 따라 상기 움직임 조정값을 산출하는 수단을 포함하는 것을 특징으로 하는 트랜스코더.
  18. 청구항 3에 있어서,
    상기 스텝값 산출 수단은
    상기 제1 부호화 화상의 소스 비트 레이트와 상기 제2 부호화 화상의 목표 비트 레이트에 기초하여 픽쳐 프레임 종별에 따른 픽쳐 대응 조정 계수를 산출하는 수단과,
    처리 대상 매크로 블록의 픽쳐 프레임 종별에 따라 상기 픽쳐 대응 조정 계수를 선택하고, 선택된 상기 픽쳐 대응 조정 계수를 상기 스텝값 조정 계수로서 이용하는 수단을 포함하는 것을 특징으로 하는 트랜스코더.
  19. 청구항 18에 있어서,
    상기 소스 비트 레이트가 변화하는 경우에는 그에 따라 상기 픽쳐 대응 조정 계수를 재계산하는 것을 특징으로 하는 트랜스코더.
  20. 청구항 18에 있어서,
    상기 제2 부호화 화상을 격납하는 기억 매체의 용량에 따라 상기 목표 비트 레이트를 변화시키고, 그 변화에 따라 상기 픽쳐 대응 조정 계수를 재계산하는 것을 특징으로 하는 트랜스코더.
  21. 청구항 18에 있어서,
    상기 제2 부호화 화상을 격납하는 기억 매체의 비어 있는 용량에 따라 상기 목표 비트 레이트를 변화시키고, 그 변화에 따라 상기 레이트 제어 계수를 재계산하는 것을 특징으로 하는 트랜스코더.
  22. 청구항 3에 있어서,
    상기 스텝값 산출 수단은
    상기 제2 부호화 화상의 목표 비트 레이트와, 변환된 상기 제2 부호화 화상의 커런트 비트 레이트에 기초하여 레이트 제어 계수를 산출하는 레이트 제어 계수 산출 수단과,
    상기 스텝값 조정 계수가 승산된 값에, 상기 레이트 제어 계수를 승산하는 수단을 포함하는 것을 특징으로 하는 트랜스코더.
  23. 청구항 22에 있어서,
    상기 레이트 제어 계수 산출 수단은
    상기 목표 비트 레이트와 상기 커런트 비트 레이트의 차분값에 기초하여 상기 레이트 제어 계수를 산출하는 수단을 포함하는 것을 특징으로 하는 트랜스코더.
  24. 청구항 22에 있어서,
    상기 레이트 제어 계수 산출 수단은
    상기 목표 비트 레이트의 대수값과 상기 커런트 비트 레이트의 대수값의 차분값에 기초하여 상기 레이트 제어 계수를 산출하는 수단을 포함하는 것을 특징으로 하는 트랜스코더.
  25. 청구항 22에 있어서,
    상기 레이트 제어 계수 산출 수단은
    상기 목표 비트 레이트와 상기 커런트 비트 레이트를 입력하여, 레이트 제어 특성값을 출력하는 룩업 테이블(look-up table)을 포함하며,
    상기 레이트 제어 계수 산출 수단은 상기 레이트 제어 특성값에 기초하여 상기 레이트 제어 계수를 산출하는 것을 특징으로 하는 트랜스코더.
  26. 청구항 23 내지 청구항 25 중 어느 한 항에 있어서,
    상기 레이트 제어 계수 산출 수단은
    상기 레이트 제어 계수에 상한을 부여하는 리미터를 포함하는 것을 특징으로 하는 트랜스코더.
  27. 청구항 23 내지 청구항 25 중 어느 한 항에 있어서,
    상기 레이트 제어 계수 산출 수단은
    상기 레이트 제어 계수에 하한을 부여하는 리미터를 포함하는 것을 특징으로 하는 트랜스코더.
  28. 청구항 22에 있어서,
    상기 제2 부호화 화상을 격납하는 기억 매체의 용량에 따라 상기 목표 비트 레이트를 변화시키고, 그 변화에 따라 상기 레이트 제어 계수를 재계산하는 것을 특징으로 하는 트랜스코더.
  29. 청구항 22에 있어서,
    상기 제2 부호화 화상을 격납하는 기억 매체의 비어 있는 용량에 따라 상기 목표 비트 레이트를 변화시키고, 그 변화에 따라 상기 레이트 제어 계수를 재계산하는 것을 특징으로 하는 트랜스코더.
  30. 청구항 18에 있어서,
    상기 픽쳐 대응 조정 계수를 산출하는 수단이 소프트웨어 처리인 것을 특징으로 하는 트랜스코더.
  31. 청구항 22에 있어서,
    상기 레이트 제어 계수 산출 수단이 소프트웨어 처리인 것을 특징으로 하는 트랜스코더.
  32. 제1 부호화 화상을 디코드하는 디코드 공정과,
    상기 디코드하는 공정에 있어서 디코드된 화상의 매크로 블록내의 화소값의 분산 정도를 나타내는 매크로 블록 평가값을 산출하는 공정과,
    상기 매크로 블록 평가값을 프레임내에서 평균하여 매크로 블록 평가 평균값을 산출하는 공정과,
    상기 디코드 공정으로 디코드된 화상을 인코드하여 제2 부호화 화상을 생성하는 인코드 공정을 구비하고,
    상기 인코드 공정은
    상기 제1 부호화 화상의 프레임내의 양자화 스텝을 평균한 양자화 스텝 평균값을 취득하는 공정과,
    상기 매크로 블록 평가값과 상기 매크로 블록 평가 평균값의 차에 기초하여 매크로 블록마다의 가중치를 산출하는 공정과,
    상기 양자화 스텝 평균값에 상기 가중치를 가산한 값에 기초하여 상기 제2 부호화 화상의 매크로 블록마다의 변환용 양자화 스텝값을 산출하는 공정을 구비하는 것을 특징으로 하는 부호화 화상 변환 방법.
  33. 컴퓨터에 인스톨되는 프로그램이 기록된 컴퓨터 판독가능 기록매체로서, 상기 프로그램은 상기 컴퓨터에 인스톨됨으로써, 상기 컴퓨터를,
    제1 부호화 화상을 디코드하는 디코드 수단,
    상기 디코드 수단에 있어서 디코드된 화상의 매크로 블록내의 화소값의 분산 정도를 나타내는 매크로 블록 평가값을 산출하는 수단,
    상기 매크로 블록 평가값을 프레임내에서 평균하여 매크로 블록 평가 평균값을 산출하는 수단,
    상기 디코드 수단으로 디코드된 화상을 부호하여 제2 부호화 화상을 생성하는 인코드 수단으로서 동작시키고,
    상기 인코드 수단은
    상기 제1 부호화 화상의 프레임내의 양자화 스텝값을 평균한 양자화 스텝 평균값을 취득하는 수단과,
    상기 매크로 블록 평가값과 상기 매크로 블록 평가 평균값의 차에 기초하여 매크로 블록마다의 가중치를 산출하는 가중치 산출 수단과,
    상기 양자화 스텝 평균값에 상기 가중치를 가산한 값에 기초하여, 상기 제2 부호화 화상의 매크로 블록마다의 변환용 양자화 스텝값을 산출하는 스텝값 산출 수단을 구비하는 것을 특징으로 하는 기록매체.
KR20070070842A 2006-08-04 2007-07-13 트랜스코더 및 부호화 화상 변환 방법 KR100970315B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006212869A JP4624321B2 (ja) 2006-08-04 2006-08-04 トランスコーダおよび符号化画像変換方法
JPJP-P-2006-00212869 2006-08-04

Publications (2)

Publication Number Publication Date
KR20080012753A KR20080012753A (ko) 2008-02-12
KR100970315B1 true KR100970315B1 (ko) 2010-07-15

Family

ID=39029147

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20070070842A KR100970315B1 (ko) 2006-08-04 2007-07-13 트랜스코더 및 부호화 화상 변환 방법

Country Status (3)

Country Link
US (1) US8204105B2 (ko)
JP (1) JP4624321B2 (ko)
KR (1) KR100970315B1 (ko)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7274857B2 (en) * 2001-12-31 2007-09-25 Scientific-Atlanta, Inc. Trick modes for compressed video streams
US8600217B2 (en) 2004-07-14 2013-12-03 Arturo A. Rodriguez System and method for improving quality of displayed picture during trick modes
US20090033791A1 (en) * 2007-07-31 2009-02-05 Scientific-Atlanta, Inc. Video processing systems and methods
US8665948B2 (en) * 2007-11-23 2014-03-04 Stmicroelectronics International N.V. Adaptive rate control to cover multiple encoding standards
JP5076083B2 (ja) 2008-02-25 2012-11-21 株式会社メガチップス トランスコーダ
JP5098043B2 (ja) 2008-02-26 2012-12-12 株式会社メガチップス トランスコーダ
JP5505822B2 (ja) * 2008-05-19 2014-05-28 株式会社メガチップス トランスコーダ
JP5050158B2 (ja) 2008-06-02 2012-10-17 株式会社メガチップス トランスコーダ
US8300696B2 (en) * 2008-07-25 2012-10-30 Cisco Technology, Inc. Transcoding for systems operating under plural video coding specifications
JP5550032B2 (ja) * 2008-08-05 2014-07-16 株式会社メガチップス トランスコーダ
US9407925B2 (en) 2008-10-30 2016-08-02 Vixs Systems, Inc. Video transcoding system with quality readjustment based on high scene cost detection and method for use therewith
JP5495156B2 (ja) * 2008-12-25 2014-05-21 株式会社メガチップス トランスコーダ
JP2011087001A (ja) * 2009-10-13 2011-04-28 Toshiba Corp 画像処理装置および方法
JP5363302B2 (ja) 2009-12-24 2013-12-11 株式会社メガチップス 画像符号化装置及び画像変換装置
JP5520700B2 (ja) * 2010-06-08 2014-06-11 株式会社メガチップス 画像変換装置
JP5076085B2 (ja) * 2012-01-13 2012-11-21 株式会社メガチップス トランスコーダ
US9998750B2 (en) 2013-03-15 2018-06-12 Cisco Technology, Inc. Systems and methods for guided conversion of video from a first to a second compression format
JP5559902B2 (ja) * 2013-04-05 2014-07-23 株式会社メガチップス トランスコーダ
FR3016764B1 (fr) * 2014-01-17 2016-02-26 Sagemcom Broadband Sas Procede et dispositif de transcodage de donnees video de h.264 vers h.265
US9866853B2 (en) * 2014-04-15 2018-01-09 Qualcomm Incorporated System and method for lagrangian parameter calculation for display stream compression (DSC)
US9724155B2 (en) 2014-12-01 2017-08-08 Pulse Biosciences, Inc. Nanoelectroablation control and vaccination
KR102503900B1 (ko) 2015-10-05 2023-02-27 삼성전자주식회사 양자화 파라미터를 적응적으로 결정하는 인코더 및 이를 포함하는 애플리케이션 프로세서
EP3200455B1 (en) * 2016-01-28 2018-09-05 intoPIX Method and device for compression and decompression of binary data
US10874451B2 (en) 2016-02-29 2020-12-29 Pulse Biosciences, Inc. High-voltage analog circuit pulser and pulse generator discharge circuit
US10548665B2 (en) 2016-02-29 2020-02-04 Pulse Biosciences, Inc. High-voltage analog circuit pulser with feedback control
US10252050B2 (en) 2016-05-16 2019-04-09 Pulse Biosciences, Inc. Pulse applicator
US10543357B2 (en) 2016-09-19 2020-01-28 Pulse Biosciences, Inc. High voltage connectors for pulse generators
EP3528730A1 (en) 2016-10-20 2019-08-28 Old Dominion University Research Foundation Methods and devices for using sub-microsecond electric pulses to trigger apoptosis
US10946193B2 (en) 2017-02-28 2021-03-16 Pulse Biosciences, Inc. Pulse generator with independent panel triggering
US10999576B2 (en) * 2017-05-03 2021-05-04 Novatek Microelectronics Corp. Video processing method
US10857347B2 (en) 2017-09-19 2020-12-08 Pulse Biosciences, Inc. Treatment instrument and high-voltage connectors for robotic surgical system
CN109660825B (zh) * 2017-10-10 2021-02-09 腾讯科技(深圳)有限公司 视频转码方法、装置、计算机设备及存储介质
US11571569B2 (en) 2019-02-15 2023-02-07 Pulse Biosciences, Inc. High-voltage catheters for sub-microsecond pulsing
US11115661B2 (en) * 2019-03-17 2021-09-07 International Business Machines Corporation Low delay content disarm and reconstruction (CDR) of live streaming video

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001169283A (ja) 1999-09-30 2001-06-22 Media Glue Corp 動画像圧縮符号化信号変換方法、装置および変換プログラムを記録した媒体
KR20030061809A (ko) * 2000-09-25 2003-07-22 제너럴 인스트루먼트 코포레이션 다른 트랜스코딩 채널 사이에 대역폭 할당을 갖는 통계적리멀티플렉싱
KR20030083109A (ko) * 2002-04-19 2003-10-30 대한민국(전남대학교총장) 비트율 변환부호화장치
KR20050010814A (ko) * 2002-05-17 2005-01-28 제너럴 인스트루먼트 코포레이션 압축된 비디오 비트스트림들을 트랜스코딩하는 방법 및 장치

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW501022B (en) * 1998-03-16 2002-09-01 Mitsubishi Electric Corp Moving picture coding system
KR100304103B1 (ko) * 1998-05-29 2001-09-24 이계철 비트율이급변되는재양자화계단크기선택방법및그를이용한비트율제어방법
US6625211B1 (en) * 1999-02-25 2003-09-23 Matsushita Electric Industrial Co., Ltd. Method and apparatus for transforming moving picture coding system
JP2002209215A (ja) * 2001-01-09 2002-07-26 Sony Corp 符号量制御装置及び方法、並びに画像情報変換装置及び方法
FR2837330B1 (fr) * 2002-03-14 2004-12-10 Canon Kk Procede et dispositif de selection d'une methode de transcodage parmi un ensemble de methodes de transcodage
US7483488B1 (en) * 2002-05-30 2009-01-27 Intervideo, Inc. Systems and methods for improving bit rate control of video encoding by correcting for the effects of scene changes and bit stuffing in a video buffer verifier (VBV) buffer model
CN101039428B (zh) * 2002-07-15 2013-04-10 日立民用电子株式会社 动态图像编码方法及解码方法
ES2535957T3 (es) * 2002-10-01 2015-05-19 Panasonic Intellectual Property Corporation Of America Dispositivo de codificación de imágenes, dispositivo de descodificación de imágenes y sus métodos
JP4196726B2 (ja) * 2003-05-14 2008-12-17 ソニー株式会社 画像処理装置および画像処理方法、記録媒体、並びに、プログラム
JP2005005862A (ja) * 2003-06-10 2005-01-06 Victor Co Of Japan Ltd 画像符号化装置
US7330509B2 (en) * 2003-09-12 2008-02-12 International Business Machines Corporation Method for video transcoding with adaptive frame rate control
US7342962B2 (en) * 2003-09-17 2008-03-11 Texas Instruments Incorporated Transcoders and methods
US20050169369A1 (en) * 2004-02-03 2005-08-04 Sony Corporation Scalable MPEG video/macro block rate control
JP4747494B2 (ja) * 2004-03-03 2011-08-17 ソニー株式会社 データ処理装置およびその方法と符号化装置
US7529417B2 (en) * 2004-07-09 2009-05-05 Canon Kabushiki Kaisha Apparatus, method and storage medium for image encoding/decoding using shape-based coefficient interpolation
JP2006074635A (ja) 2004-09-06 2006-03-16 Hitachi Ltd 符号化映像信号変換方法及び装置
EP1727371A1 (en) * 2005-05-27 2006-11-29 Thomson Licensing Method for controlling the encoder output bit rate in a block-based video encoder, and corresponding video encoder apparatus

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001169283A (ja) 1999-09-30 2001-06-22 Media Glue Corp 動画像圧縮符号化信号変換方法、装置および変換プログラムを記録した媒体
KR20030061809A (ko) * 2000-09-25 2003-07-22 제너럴 인스트루먼트 코포레이션 다른 트랜스코딩 채널 사이에 대역폭 할당을 갖는 통계적리멀티플렉싱
KR20030083109A (ko) * 2002-04-19 2003-10-30 대한민국(전남대학교총장) 비트율 변환부호화장치
KR20050010814A (ko) * 2002-05-17 2005-01-28 제너럴 인스트루먼트 코포레이션 압축된 비디오 비트스트림들을 트랜스코딩하는 방법 및 장치

Also Published As

Publication number Publication date
US8204105B2 (en) 2012-06-19
JP2008042426A (ja) 2008-02-21
JP4624321B2 (ja) 2011-02-02
US20080031337A1 (en) 2008-02-07
KR20080012753A (ko) 2008-02-12

Similar Documents

Publication Publication Date Title
KR100970315B1 (ko) 트랜스코더 및 부호화 화상 변환 방법
US9942570B2 (en) Resource efficient video processing via prediction error computational adjustments
US7653129B2 (en) Method and apparatus for providing intra coding frame bit budget
KR100319994B1 (ko) 동화상부호화장치
US8396311B2 (en) Image encoding apparatus, image encoding method, and image encoding program
US9131249B2 (en) Apparatus for encoding moving images to minimize an amount of generated code
US10244255B2 (en) Rate-constrained fallback mode for display stream compression
US20070025441A1 (en) Method, module, device and system for rate control provision for video encoders capable of variable bit rate encoding
US8270744B2 (en) Image processing apparatus and image processing method
JP2963416B2 (ja) 量子化活動度を用いてビット発生量を制御する映像符号化方法及び装置
CN108702513B (zh) 用于在显示流压缩中量化参数的适应性计算的设备及方法
WO2006098226A1 (ja) 符号化装置および符号化装置を備えた動画像記録システム
KR100790149B1 (ko) 비디오 인코딩 데이터율 제어 방법
JPH09200758A (ja) 画像符号化装置
US20050036548A1 (en) Method and apparatus for selection of bit budget adjustment in dual pass encoding
KR20070034869A (ko) 동영상 부호화기의 비트율 제어 장치 및 방법
KR20010104058A (ko) 동영상 부호화기의 부호화 모드에 따른 적응적 양자화기
JP4186544B2 (ja) 符号化装置および符号化方法、プログラム、並びに記録媒体
JPH11331850A (ja) 動画像符号化方式
JP4273386B2 (ja) 符号化装置および符号化方法、プログラム、並びに記録媒体
JP2024000443A (ja) 映像符号化装置及びプログラム
JP2022070176A (ja) 符号化装置及びプログラム
CN117880511A (zh) 基于视频缓冲区校验的码率控制方法
JP2005217499A (ja) 画像処理装置、画像処理プログラムおよび画像処理方法
JP2001128175A (ja) 画像情報変換装置及び方法、並びに記録媒体

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130429

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140423

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150626

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160628

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180628

Year of fee payment: 9