KR100968183B1 - 금속화 엘라스토머 프로브 구조 - Google Patents

Abstract

전자 소자용 프로브 구조가 제공된다. 한가지 양태에 있어서, 프로브 구조는 캐리어의 평면을 가로지르는 하나 이상의 접점 구조를 갖는 전기 절연 캐리어를 구비한다. 각 접점 구조는 캐리어의 평면을 통해 연속적으로 하나 이상의 표면을 따라 연장되는 전기 전도성 층을 갖는 엘라스토머 재료를 포함한다. 프로브 구조는 시험 장치에 접속하도록 된 하나 이상의 다른 접점 구조를 포함한다.

Description

금속화 엘라스토머 프로브 구조{METALIZED ELASTOMERIC PROBE STRUCTURE}

본 발명은 전기 접속, 보다 구체적으로는 2개 이상의 표면을 전기적으로 접속하는 개선된 기법에 관한 것이다.

통상 복수 개의 접점을 구비하는 랜드 그리드 어레이(LGA; Land Grid Array)는 전자 소자의 구성 요소들 간의 인터포저로서 채용되는 것이 일반적이다. 예컨대, LGA는 칩 모듈 상의 금속 패드의 2차원 어레이 및 대응하는 인쇄 배선 회로(PWB; printed wiring board)[인쇄 회로 기판(PCB; printed circuit board)이라고도 함] 상의 금속 패드 사이에 존재할 수 있고, LGA의 접점은 칩 모듈로부터 PWB로 전기 신호를 전도한다.

LGA를 채용하는 경우, 적절한 전기 전도성이 중요하게 고려된다. 즉, 전기 신호는 LGA에 의해 무결성이 높은 상태로 전도되어야 하고 상당한 전류량을 수용할 수 있어야 한다. 많은 용례에 있어서, 이것은 무시할 수 없는 도전 과제를 제시한다. 예컨대, 대부분의 칩 모듈과 PWB는 완전한 면형이 아니고, 그들의 치수는 용례를 특정하게 하는 경향이 있다. 치수는 또한 하나의 LGA와 다른 LGA가 서로 다를 수도 있다. 이들 치수 편차는 종래의 LGA의 모든 접점에 걸쳐 적절한 전기 접속의 형성을 가능한 한 어렵게 한다.

따라서, 종래의 전기 접속 방법에 의해 나타나는 하나 이상의 문제들이 없이 표면들, 특히 비면형 표면들을 전기 접속하는 기법에 대한 요구가 존재한다.

본 발명은 실시예에서 전자 소자용의 향상된 프로브 구조를 제공함으로써 상기 요구를 충족시킨다. 본 발명의 한가지 양태에 따르면, 상기 프로브 구조는 캐리어의 평면을 가로지르는 하나 이상의 접점 구조를 갖는 전기 절연 캐리어를 구비한다. 각 접점 구조는 캐리어의 평면을 통해 연속적으로 하나 이상의 표면을 따라 연장되는 전기 전도성 층을 갖는 엘라스토머 재료를 포함한다. 프로브 구조는 시험 장치에 접속하도록 된 하나 이상의 다른 접점 구조를 포함한다.

본 발명의 실시예에 따르면, 전기 전도성 층의 적어도 일부에 절연층을 형성하고 캐리어의 평면을 통해 연속적으로 연장시키며, 절연층의 적어도 일부에 제2 전기 전도성 층(에컨대, 금속층)을 형성하고 캐리어의 평면을 통해 연속적으로 연장시킴으로써 동축의 프로브 구조가 제공될 수 있다. 제2 전기 전도성 층은 공통의 신호 접지에 접속될 수 있다.

본 발명의 다른 양태에 따르면, 전자 소자용 프로브 구조의 형성 방법은, 전기 절연 캐리어 상에 하나 이상의 접점 구조를 형성하는 단계와, 시험 장치에 접속하도록 된 하나 이상의 다른 접점 구조를 형성하는 단계를 포함하고, 상기 하나 이상의 접점 구조는 캐리어의 평면을 가로지르며, 상기 하나 이상의 접점 구조는 각각 캐리어의 평면을 통해 연속적으로 하나 이상의 표면을 따라 연장되는 전기 전도성 층을 갖는 엘라스토머 재료를 포함한다.

하나 이상의 접점 구조를 형성하는 단계는, 캐리어 상에 엘라스토머 재료를 증착하는 단계와, 캐리어의 평면을 통해 그리고 엘라스토머 재료의 표면을 따라 연속적으로 연장되는 전기 전도성 층을 형성하도록 엘라스토머 재료를 금속화하는 단계를 포함하는 것이 바람직하다.

본 발명의 또 다른 실시예에 따르면, 웨이퍼 프로브 상호 접속 소자는, 캐리어의 평면을 가로지르는 하나 이상의 접점 구조를 갖는 전기 절연 캐리어를 포함한다. 각 접점 구조는 캐리어의 평면을 통해 연속적으로 하나 이상의 표면을 따라 연장되는 전기 전도성 층을 갖는 엘라스토머 재료를 포함한다. 상기 웨이퍼 프로브 상호 접속 소자는 시험 장치에 접속하도록 된 하나 이상의 다른 접점 구조를 더 구비한다.

본 발명의 이들 및 다른 특징과 이점은 첨부 도면과 함께 읽게 될 본 발명의 실시예의 다음의 상세한 설명으로부터 명백할 것이다.

도 1은 본 발명의 실시예에 따라 형성된 모범적인 전기 접점 어레이를 도시하는 평면도.

도 2는 본 발명의 실시예에 따른, 도 1에 도시된 전기 접점 어레이의 횡단면도.

도 3은 본 발명의 실시예에 따른, 도 1에 도시된 전기 접점 어레이의 다른 횡단면도.

도 4는 본 발명의 다른 실시예에 따라 형성된 모범적인 전기 접점 어레이의 평면도.

도 5는 본 발명의 실시예에 따른, 도 4에 도시된 전기 접점 어레이의 횡단면도.

도 6은 본 발명의 실시예에 따른, 도 4에 도시된 전기 접점 어레이의 다른 횡단면도.

도 7은 본 발명의 실시예에 따라 형성된, 세장형 개구를 갖는 모범적인 캐리어를 도시하는 평면도.

도 8은 본 발명의 실시예에 따라 형성된, 세장형 개구를 갖는 캐리어 상에 형성된 모범적인 엘라스토머 범프 어레이를 도시하는 평면도.

도 9는 본 발명의 실시예에 따른, 세장형 개구를 갖는 캐리어 상에 형성된 모범적인 전기 접점 어레이를 도시하는 평면도.

도 10은 본 발명의 실시예에 따른, 도 9에 도시된 전기 접점 어레이의 횡단면도.

도 11은 본 발명의 실시예에 따른, 도 9에 도시된 전기 접점 어레이의 다른 횡단면도.

도 12는 본 발명의 다른 실시예에 따른, 세장형 개구를 갖는 캐리어 상에 형성된 모범적인 전기 접점 어레이를 도시하는 평면도.

도 13은 본 발명의 실시예에 따른, 도 12에 도시된 전기 접점 어레이를 선 1238을 따라 취한 횡단면도.

도 14는 본 발명의 실시예에 따른, 도 12에 도시된 전기 접점 어레이를 선 1240을 따라 취한 횡단면도.

도 15는 본 발명의 실시예에 따른, 캐리어 상에 전기 접점을 제조하기 위한 모범적인 방법을 도시하는 다이어그램.

도 16은 본 발명의 실시예에 따른, 전기 접점을 형성하는 데에 사용하기 위한 모범적인 몰드를 도시하는 다이어그램.

도 17은 본 발명의 실시예에 따른, 전기 접점의 형성에 사용하는 데에 적절한 몰드 하반부의 프로파일 도면과 평면도를 도시하는 다이어그램.

도 18은 본 발명에 따른, 전기 접점의 형성에 사용하는 데에 적절한 몰드 상반부의 프로파일 도면과 평면도를 도시하는 다이어그램.

도 19는 본 발명의 다른 실시예에 따른, 캐리어 상에 전기 접점을 제조하기 위한 모범적인 방법을 도시하는 다이어그램.

도 20은 본 발명의 실시예에 따른, 유전체 코팅이 상부에 증착된 도 13의 모범적인 구조를 도시하는 횡단면도.

도 21은 본 발명의 실시예에 따른, 유전체 코팅 상에 전기 전도성 재료가 증착된 도 20의 모범적인 구조를 도시하는 횡단면도.

도 22는 본 발명의 실시예에 따른, 전기 전도성 패턴을 포함하는 도 21의 모범적인 구조를 도시하는 평면도.

도 23은 본 발명의 실시예에 따른, 도 22에 도시된 전기 전도성 패턴의 예시적인 2개의 형태를 도시하는 평면도.

도 24는 본 발명의 실시예에 따른, 유전체 코팅의 특정 부분이 선택적으로 제거되어 있는 도 21의 모범적인 구조를 도시하는 횡단면도.

도 25는 본 발명의 실시예에 따른, 프로브 팁이 상부에 형성된 도 24의 모범적인 구조를 도시하는 횡단면도.

도 26은 본 발명의 실시예에 따른, 패드가 상부에 형성된 도 24의 모범적인 구조를 도시하는 횡단면도.

도 27은 본 발명의 실시예에 따른, 본 발명의 전도성 구조를 이용하는 모범적인 용례를 도시하는 다이어그램.

이하의 개시물은 모두 본 명세서에 참조로서 합체된다. 1997년 9월 12일자로 출원된 국제 출원 제PCT/US97/16264호의 미국 국내 단계 출원이고 1996년 9월 13일자로 출원된 미국 가출원 제60/026,088호를 우선권 주장하며 1999년 3월 11일자로 출원된 미국 출원 제09/254,769호; 2003년 3월 4일자로 미국 특허 제6,528,984호로서 허여되었고, 1997년 9월 12일자로 출원된 국제 출원 제PCT/US97/16265호의 미국 국내 단계 출원이며, 1996년 9월 13일자로 출원된 미국 가출원 제60/026,088호를 우선권 주장하고, 1999년 3월 11일자로 출원된 미국 출원 제09/254,768호; 2002년 9월 17일자로 미국 특허 제6,452,406호로서 허여되었고, 1997년 9월 12일자로 출원된 국제 출원 제PCT/US97/13698호의 미국 국내 단계 출원이며, 1996년 9월 13일자로 출원된 미국 가출원 제60/026,050호를 우선권 주장하고, 1999년 3월 11일자로 출원된 미국 출원 제09/254,798호; 1995년 4월 20일자로 출원된 미국 출원 제08/425,639호의 연속 출원이고 현재는 포기된 상태인 1996년 11월 20일자로 출원된 미국 출원 제08/756,831호; 미국 특허 제5,821,763호; 미국 특허 제6,062,879호; 미국 특허 제6,295,729호; 미국 특허 제6,329,827호; 미국 특허 제6,286,208호; 미국 특허 제6,054,651호; 미국 특허 제6,104,201호; 미국 특허 제5,531,022호.

여기서, 본 발명을 예시적인 전기 접점의 관점에서 설명하기로 한다. 그러나, 본 발명은 이들 전기 접점이나 다른 특정한 전기 접점 구조로 제한되지 않는다는 것을 이해해야 한다. 오히려, 본 발명은 2개 이상의 표면들 사이에 향상된 전기 전기 접속을 제공하는 기법에 보다 일반적으로 적용될 수 있다. 여기에서는, 본 발명의 실시형태를 LGA 인터포저 커넥터 및 모범적인 그 형성 방법을 구체적으로 참조하여 설명하지만, 본 발명은 그러한 용례 및/또는 그러한 제조 방법으로 제한되지 않고, 당업자에게 명백한 바와 같이, 예컨대 반도체 프로빙(probing) 등의 다른 적절한 용례 및/또는 제조법을 유사하게 채용할 수 있다는 것을 알아야 한다.

도 1은 모범적인 전기 접점 어레이의 평면도를 도시하는 다이어그램이다. 오직 일례로서, 도 1에 도시된 전기 접점의 2×2 어레이는 랜드 그리드 어레이(LGA) 인터포저 커넥터를 구성할 수 있다. 전기 접접을 갖는 인터포저는, 예컨대 2003년 11월 17일자로 출원되었고, 발명의 명칭이 "전기 접점 버튼을 갖는 인터포저 및 방법(Interposer With Electrical Contact Button and Method)"이며, 개시 내용이 본 명세서에 참조로서 합체되는 미국 특허 출원 제10/715,288호에 설명되어 있다. 각 전기 접점, 예컨대 전기 접점(2)은, 예컨대 탄성 고무를 포함하는 엘라스토머 범프(4)를 구비한다. 이하에서 도 2의 설명과 함께 기술하겠지만, 엘라스 토머 범프(4)와 대향하는 캐리어(8)측에도 대응하는 유사한 엘라스토머 범프가 존재한다.

엘라스토머 접점을 갖는 LGA 인터포저 커넥터를 채용하면 여러 가지 현저한 이점이 제공된다. 예컨대, 적절한 전도성을 달성하기 위하여, LGA 인터포저 커넥터는 통상적으로 소정의 압력 하에 적소에 유지되는데, 예컨대 스프링 및 구동 하드웨어에 의해 공급되는 힘의 작용 하에 접속된 표면들 사이에 샌드위치된다. 그러나, 접속된 표면들, 예컨대 칩 모듈과 인쇄 배선 기판(PWB)은 통상적으로 완벽한 면형이 아니기 때문에, LGA 인터포저 커넥터 상의 일부 접점이 받는 힘은 다른 접점이 받는 힘보다 크게 된다. 엘라스토머 재료의 변형 가능한(이미 탄성적인) 물성 때문에, 엘라스토머 접점은 이러한 힘의 편차를 수용하여 모든 접점에 걸쳐 적절한 전도성을 보장하는 데에 매우 적합하다.

엘라스토머 접점은 PDMS(polydimethyl siloxane) 고무, 실리콘 고무 및 이들 엘라스토머 재료 중 적어도 하나를 포함하는 합성물을 비롯한(이들로 제한되지 않음) 임의의 적절한 엘라스토머 재료를 포함할 수 있다. 모범적인 실시예에 따르면, 엘라스토머 범프들 중 하나 이상은 PDMS 고무로 이루어지고 실록산 전구체를 광중합하여 형성된다.

전술한 고무 합성물 외에, 다른 적절한 재료가 엘라스토머 범프를 형성하는 데에 적절할 수도 있다. 그 재료로는 폴리우레탄, 에폭시, 부타디엔 함유 폴리머 및 이들 엘라스토머 재료 중 적어도 하나를 포함하는 합성물이 있지만, 이들로 제한되지는 않는다.

본 발명에 따른 엘라스토머 범프를 형성하는 모범적인 방법에 대해서는 도 15의 설명과 함께 후술한다.

엘라스토머 범프(4)는 그 외표면 상에 금속층(6)을 구비한다. 구체적으로, 이하에서 도 2의 설명과 함께 더욱 상세히 설명되는 바와 같이, 금속층(6)은 엘라스토머 범프(4)의 상단부, 즉 정점으로부터 캐리어(8)의 대향면 상의 대향하는 엘라스토머 범프의 정점까지, 예컨대 LGA의 소스측으로부터 말단측까지 연속되는 것이 바람직하다. 금속층(6)은 엘라스토머 범프의 가장 먼 지점 사이에서 연속적으로 연장되는 것이 바람직하다. 개구[예컨대, 캐리어(8)의 개구(10)]는 금속층(6)이 정점들 사이에서 중단없이 연장되게 한다.

금속층(6)은 엘라스토머 재료에 대해 양호한 부착력을 가지며 탄성과 연성의 몇몇 조합에 의해, 예컨대 크랙에 대해서 기계적으로 내구성을 갖는다. 따라서, 접점이 전술한 바와 같이, 예컨대 칩 모듈과 PWB 사이에서 압착될 때에, 금속층은 먼저 칩 모듈 및 PWB와 접촉한 다음, 그러한 힘이 어레이에 걸쳐 접촉할 모든 접점들에 인가될 때까지 더욱 압착된다. 그 결과, 일부 접점은 평탄성이 완벽하지 않은 접속된 표면들의 볼록부 및 다른 지형적 왜곡으로 인해 다른 접점보다 더욱 압착되게 된다.

금속층(6)은 구리, 금, 니켈 티타늄 합금 및 이들 금속 중 적어도 하나를 포함하는 합성물을 비롯하여(이들로 제한되지 않음) 전기를 효율적으로 전도하는 데에 적절한 임의의 금속을 포함하는 것이 바람직하다. 또한, 금속층(6)은 스퍼터링, 증발, 전기 도금, 무전해 도금 및 이들 금속 증착법 중 적어도 하나를 포함하 는 조합을 비롯하여(이들로 제한되지 않음) 임의의 적절한 금속 증착법에 의해 부착될 수 있다, 즉 엘라스토머 범프(4)가 금속화될 수 있다.

오직 일례로서, 금속층(6)을 부착하는 데에 블랭킷 금속화 기법을 채용할 수 있다. 구체적으로, 금속층(6)은 전기 드금에 의해 모든 노출된 표면을 금속화하는 블랭킷에 의해 충분한 두께의, 예컨대 구리에 부착될 수 있다. 전기 도금 후에는 포토레지스트의 도포와, 포토마스크를 통해, 예컨대 광에 의한 포토레지스트의 순차적인 노출이 후속된다. 포토레지스트가 생성되고, 식각을 원하는 영역을 노출시킨다.

이어서, 원하지 않는 금속 재료를 캐리어(8)로부터 식각할 수 있다. 식각 후에, 원하지 않는 포토레지스트를 각 엘라스토머 범프(4)로부터 제거하여, 예컨대 범프(4)의 상단부로부터 연속적으로 엘라스토머 범프(4) 측면의 아래로 개구(10)를 통과하여 캐리어(8)의 다른 측면 상의 엘라스토머 범프의 정점까지 원하는 기하학적 형태의 금속 스트립만을 남겨 둘 수 있다.

이어서, 필요에 따라 금속층(6)을, 예컨대 금으로 선택적인 무전해 도금에 의해 코팅하여, 접점에 대해 내부식성을 부여할 수 있다. 별법으로서, 금속층(6)을 니켈을 비롯한(이것으로 제한되지 않음) 다른 금속을 이용하는 전기 도금을 포함하는(이것으로 제한되지 않음) 다른 선택적인 금속화 공정에 의해 코팅할 수 있다.

다른 모범적인 실시예에 따르면, 금속층(6)은 금속화가 요구되는 엘라스토머 범프 영역 위에 위치되는 개구를 갖는 솔리드 마스크를 이용하여 부착된다. 금속 층(6)을 형성하는 데에 이용되는 재료는, 스퍼터링, 증발, 도금, 분무(예컨대, 금속 함유 용제, 예컨대 후속 도금을 위한 주석 또는 팔라듐 등의 시드 성분을 함유하는 용제) 및 전술한 용례의 기법 중 적어도 하나를 포함하는 조합을 비롯한(이것으로 제한되지 않음) 종래의 증착법을 이용하여 부착된다.

또한, 이들 종래의 증착법들, 즉 스퍼터링, 증발, 도금 및 분무는 금속층(6)이 엘라스토머 범프의 선택된 영역에만 증착될 수 있도록, 금속층(6)을 형성하는 데에 사용되는 재료를, 예컨대 엘라스토머 범프의 주축에 대해 하나 이상의 각도로 도포하여 금속층(6)을 엘라스토머 범프 상에 선택적으로 부착하는 데에 이용될 수 있다. 이러한 선택적인 증착은 솔리드 마스크의 유무에 상관없이 수행될 수 있다. 예컨대, 금속층(6)을 형성하는 데에 사용되는 재료는 금속층(6)이 실질적으로 엘라스토머 범프의 한쪽 측면에만 증착될 수 있도록 엘라스토머 범프 상에 (한쪽 측면으로부터) 소정 각도로 분무될 수 있다.

또 다른 실시예에 따르면, 엘라스토머 범프를 금속화하기 위하여 선택적인 도금법이 이용된다. 구체적으로, 금속층(6)은 엘라스토머 재료 상에(또는 내에) 선택적인 흡인성, 흡착성 또는 흡수성을 갖는 시드 화합물에 대해 엘라스토머 범프를 질량 단위로 노출시킴으로써 부착된다. 적절한 시드 화합물로는 페닐포스핀 함유 화합물, 폴리포스핀, 백금, 팔라듐, 주석, 주석염 및 상기 화합물 중 적어도 하나를 포함하는 합성물을 순수 액체 형태 또는 용제 상태로 포함하지만 이것으로 제한되지는 않는다. 예컨대, 페닐포스핀 함유 화합물은 PDMS에 흡수되어 구리, 니켈 및 다른 금속의 무전해 증착을 위한 전통적인 팔라듐 주석 콜로이드성 촉매계와 결 합하는 것으로 알려져 있다.

또한, 페닐포스핀계는 도금된 금속층의 부착력을 최대화하도록 엘라스토머 범프의 실록산 가교망에 공유 결합될 수 있다. 그 결과, 엘라스토머 범프가 금속 내에 완벽하게 봉입되어, 기계적 및 전기적 성능 양자에서 이점 및 단점의 상이한 균형을 제공한다.

이어서, 어레이는 무전해 도금욕에 대해 질량 단위로 노출될 수 있다. 이어서, 캐리어가 아니라 "핵화된" 엘라스토머 범프를 금속화한다. 또한, 전술한 바와 같이, 포토레지스와 식각을 채용하여 엘라스토머 범프로부터 원하지 않는 임의의 야금 부분을 제거할 수 있다.

별법으로서, 먼저 엘라스토머 범프를, 예컨대 전술한 기법에 의해 선택적으로 도금한 후에, 그 도금 위에, 예컨대 스핀 온 증착(spin on deposition)에 의해 포토레지스를 증착시킨다. 이 결과, (완전한 금속 봉입보다는) 엘라스토머 범프 상에 원하는 패턴을 얻을 수 있는 동시에, 통상적으로 스퍼터링 및 증밥 기법보다 비용이 덜 드는 습식 공정의 핵화 수단을 무전해 증착에 제공한다. 대조적으로, 전술한 블랭킷 도금 기법은 통상적으로 부착층 및 시드층의 스퍼터 증착을 필요로 한다.

모범적인 추가 실시예에 따르면, 먼저 포토레지스트가 어레이에 부착된 다음, 원하는 금속화 패턴을 형성하도록 현상된다. 이때에, 금속층(6)을 형성하는 데에 사용되는 재료는, 예컨대 스퍼터링, 증발 또는 그 조합에 의해 어레이 상에 질량 단위로 증착될 수 있다. 잔류하는 포토레지스트를 제거하고, 이와 함께 원하 지 않는 야금 부분을 제거할 수 있다.

점선(12)은 도 2에 도시된 어레이의 횡단면도의 경로를 지시한다. 점선(14)은 도 3에 도시된 횡단면도의 경로를 지시한다.

도 2는 도 1에 도시된 전기 접점 어레이의, 예컨대 점선(12)을 따른 횡단면도를 도시하는 다이어그램이다. 도 2는 엘라스토머 범프(4)가 이 엘라스토머 범프(4)에 대향하는 캐리어(8)의 측면으로부터 연장되는 대응 엘라스토머 범프(5)를 갖는 것을 도시한다. 이 구성에 따르면, 한쌍의 엘라스토머 범프, 예컨대 엘라스토머 범프(4)와 엘라스토머 범프(5)는, 예컨대 캐리어(8)의 개구(10, 13)를 통해 캐리어(8)의 평면 상하에서 연속적으로 연장된다. 관련된 금속층, 예컨대 금속층(6)을 갖는 이 한쌍의 엘라스토머 범프, 예컨대 엘라스토머 범프(4, 5)는 단일의 전기 접점을 구성한다.

금속층(6)과 관련하여 도 1의 설명과 함께 유사하게 전술한 바와 같이, 개구(13)는 엘라스토머 재료가 연속적으로 캐리어(8)를 통과하게 한다. 따라서, 엘라스토머 범프는 캐리어의 2개의 양측면 상에 양각으로 존재한다.

캐리어(8)용으로 적절한 출발 재료로는 천공된 전기 절연 재료, 예컨대 천공된 세라믹 또는 플라스틱 시트, 예컨대 캡톤(Kapton) 폴리이미드 시트(미국 오하이오주 서클빌 소재의 E.I. du Pont de Nemours and Company 제조), 또는 직조 유리 시트를 포함하지만 이것으로 제한되지 않는다. 캐리어에 있어서, 개구(13)는 1 밀리미터 피치의 2차원 어레이 등의 규칙적인 패턴으로 펀칭되거나 레이저 드릴링될 수 있다. 패티가 동일한 개구(10)의 다른 패턴이 개구(13)의 패턴 상에 중첩될 수 있지만, 예컨대 약 한 반경(엘라스토머 범프의 중심으로부터 그 외측 가장자리까지의 거리로 규정될 수 있음) 만큼 위치가 변경된다.

이어서, 2개의 개구 어레이를 갖는 캐리어를 몰드 내에 위치시키고, 캐리어 평면의 위아래로 모두 연장되는 양각 형태로 PDMS를 사출 또는 트랜스퍼 성형한다. 엘라스토머 범프의 형태는 또한 특별한 용례를 기초로 하여 맞춤식으로 될 수 있다. 예컨대, 엘라스토머 범프의 높이를 변경할 수 있다. 또한, 엘라스토머 범프를 (예컨대, 평탄한 상단부와 바닥을 갖는) 원뿔 단면으로서 형성할 수 있다. 별법으로서, 엘라스토머 범프는 둥근 상단부 또는 첨예한 부분이 다수 있는 상단부를 갖도록 형성될 수 있다. 둥근 상단부는, 예컨대 평탄한 상단부에 비해 금속화를 위한 원활한 연속적인 표면을 제공하기 때문에 유리하다. 첨예한 부분이 다수 있는 상단부는 다수의 접촉점을 제공하여 그로부터 제조된 접점에 인가되는 힘을 집중시키는 역할을 하기 때문에 유리하다.

본 발명의 중요한 특징은 엘라스토머 재료가 개구(10)에 걸쳐 부분적으로만(예컨대, 중간까지) 연장된다는 것이다. 이 방식에 있어서, 항상 공기와 접촉하는 원활한 연속적인 표면은 엘라스토머 범프(4)의 최상단부로부터, 그 한쪽 측면 아래로 캐리어(8)의 개구(10)를 통과하여 엘라스토머 범프(5)의 한쪽 측면을 따라 캐리어(8)의 다른 측면에서 그 정점까지 연장된다. 그러나, 증착된 금속층(6)은 개구(10)를 가로지르는 나머지 길을 연장하여 개구를 효율적으로 틀어 막는다. 이로 인해 접점의 기능에 영향을 미치지 않는다.

도 2의 도시로부터 엘라스토머 범프(4, 5)는 실질적으로 축방향으로 개 구(13) 위에 센터링된다는 것을 유념해야 한다. 본 명세서에 제시된 기법은 실질적으로 축방향으로 캐리어의 개구 위에 센터링되는 엘라스토머 범프로 제한되는 것으로 해석되지 않지만, 그러한 구성이 유리할 수 있다. 예컨대, 엘라스토머 범프를 캐리어의 개구 위에 축방향으로 센터링하면 성형 공정 중의 재료 이송에 유용하여 캐리어에 대한 엘라스토머 범프의 적절한 고정을 보장할 수 있다.

본 발명에 따른 엘라스토머 범프, 예컨대 도 1에 도시된 엘라스토머 범프의 전기 전도성은 전기 전도성 파티클(예컨대, 금속 파티클)로 충전한 엘라스토머 재료를 이용하여 원하는 바와 같이 유리하게 증가될 수 있다. 별법으로서, 본래 전기 전도성인 폴리머로 충전한 엘라스토머 재료를 채용할 수 있다. 본 발명에 사용하기에 적절한 전기 전도성 폴리머는, 예컨대 미국 특허 제6,149,840호와 제5,776,587호에 기술되어 있으며, 그 개시 내용은 본 명세서에 참조로서 합체된다.

도 3은 도 1에 도시된 전기 접점 어레이의, 예컨대 점선(14)을 따라 취한 다른 횡단면도를 도시하는 다이어그램이다. 도 3은 금속층(6)이 엘라스토머 범프(4, 5)의 정점 양자에 존재하는 것을 도시하고 있다.

도 4는 모범적인 다른 전기 접점 어레이의 평면도를 도시하는 다이어그램이다. 각 전기 접점, 예컨대 접점(42)은 전술한 바와 같이, 캐리어(47)의 대향 측면 상의 대응 엘라스토머 범프와 연속적인 엘라스토머 범프(44)를 구비한다. 엘라스토머 범프(44)는 금속층(49)을 구비한다. 도 1 내지 도 3에 도시된 구성과 달리, 도 4의 전기 접점은 접점의 외측 가장자리에 존재하는 캐리어의 개구, 예컨대 개구(45a, 45b)만을 이용하여 재료를 캐리어의 일측면으로부터 다른 측면으로 이송하 도록 형성된다. 따라서, 각 엘라스토머 범프의 축방향 중심에 근접한 캐리어의 개구, 예컨대 전술한 도 2의 개구(13)가 불필요하다.

도 4에 도시된 실시예에 따르면, 개구(45a)는 금속층(49)의 형성을 위한 도관으로서 작용하며, 전술한 도 2의 개구(10)와 유사한 기능을 갖는다. 개구(45b)는 엘라스토머 범프(44)를 형성하는 데에 이용되는 엘라스토머 재료용 도관으로서 작용한다. 개구(45b)는 전기적인 목적을 위한 역할을 하지 않는다. 예컨대, 금속층의 형성에 작용하지 않는다. 그러나, 개구(45b)는 엘라스토머 범프(44)를 캐리어(47)에 고정하는 역할을 하지 않는다. 따라서, 여기에서는 다수의 개구, 예컨대 개구(45a, 45b)를 갖고 엘라스토머 범프(44) 아래에 센터링되는 개구를 갖지 않는 구성이 예상된다.

점선(46)은 도 5에 도시된 어레이의 횡단면도의 경로를 지시한다. 점선(48)은 도 6에 도시된 어레이의 횡단면도의 경로를 지시한다.

도 4에 도시된 다른 특징은 금속층의 형성을 위한 도관으로서의 역할을 하는 2개의 개구, 예컨대 개구(45a)가 존재하기 때문에, 대향하는 2개의 전도용 금속 라인이 형성된다는 것이다. 그러한 구성을 가지면 단일의 비대칭 도체 경로에 비해 유리할 수 있다. 예컨대, 2개의 전도용 라인을 가지면 신뢰성을 향상시키고 신호 무결성에 대한 제어 유도 공헌에 일조할 수 있다.

또한, 금속층의 형태(예컨대, 폭, 범프 표면 상의 경로 및 두께)는 성능을 향상시키도록 변경될 수 있다. 예컨대, 금속층의 형태는 상이한 포토마스크 패턴을 선택함으로써 변경될 수 있다. 다른 형태, 예컨대 엘라스토머 범프의 상단부 및 바닥을 향해 나아감에 따라 엘라스토머 범프의 표면 상에서 좌측으로부터 우측을 향해 파동치는 전도용 라인(대략 사인 곡선 형태) 또는 나선형인 전도용은 특정한 용례에서 기계적 뿐만 아니라 전기적인 이점을 가질 수 있다.

도 5는 도 4에 도시된 전기 접점 어레이의, 예컨대 점선(46)을 따른 횡단면도를 도시하는 다이어그램이다. 예컨대, 도 2에 도시되고 전술한 접점 형태와 달리, 도 5는 2개의 전도용 회로 라인을 형성하도록 엘라스토머 범프(44)의 정점으로부터 그 2개의 대향 측면 아래로 연장되는 금속층[금속층(49)]을 도시하고 있다.

도 6은 도 4에 도시된 전기 접점 어레이의, 예컨대 점선(48)을 따른 다른 횡단면도를 도시하는 다이어그램이다. 예컨대, 도 3에 도시되고 전술한 접점 형태와 유사하게, 도 6은 금속층, 예컨대 금속층(49)이 엘라스토머 범프(43, 44)의 양 정점에 존재하는 것을 도시하고 있다. 도 6은 또한 엘라스토머 범프(44)의 2개의 측면 상에 존재하는 개구(45b)를 도시하고 있다. 상기에서 강조한 바와 같이, 이들 개구는 엘라스토머 범프를 형성할 때에 엘라스토머 재료용 도관으로서 작용하고, 일단 형성되면 엘라스토머 범프를 캐리어에 고정하는 역할을 한다, 즉 개구들은 기계적인 연결점으로서 작용한다.

캐리어의 개구는 형태 및 치수가 다양할 수 있다. 예컨대, 도 7은 세장형 개구를 갖는 캐리어의 평면도를 도시하는 다이어그램이다. 즉, 도 7에 있어서, 캐리어(72)는 세장형 개구(74)를 갖는다. 세장형 개구(74)는 긴 슬롯 또는 가장 긴 치수가 내부로 사출되는 엘라스토머 범프의 직경보다 큰, 높은 종횡비의 타원형 형태인 다른 개구를 구비할 수 있다.

도 8은 세장형 개구를 갖는 캐리어 상에 형성된 엘라스토머 범프의 모범적인 어레이의 평면도를 도시하는 다이어그램이다. 도 8에 도시된 바와 같이, 엘라스토머 재료는 캐리어(72) 상에 그리고 캐리어를 통과하여 사출되어 엘라스토머 범프(82) 및 세장형 개구(74)에 의해 접속되는 캐리어(72)의 대향 표면 상의 대응하는 엘라스토머 범프(도시 생략)를 형성한다. 이 구성은 후속 금속화를 위해 엘라스토머 범프의 전체 수직 프로파일을 따라 연속적인 표면을 제공한다.

도 9는 세장형 개구를 갖는 캐리어 상에 형성된 모범적인 전기 접점 어레이의 평면도를 도시하는 다이어그램이다. 도 9에 도시된 바와 같이, 금속층(92)은 엘라스토머 범프(82)의 양측면 아래로, 예컨대 캐리어(72)의 세장형 개구(74)를 통해 연장된다.

점선(94)은 도 10에 도시된 어레이의 횡단면도의 경로를 지시한다. 점선(96)은 도 11에 도시된 어레이의 횡단면도의 경로를 지시한다.

도 10은 도 9에 도시된 전기 접점 어레이의, 예컨대 점선(94)을 따른 횡단면도를 도시하는 다이어그램이다. 도 10은 전술한 바와 같이, 엘라스토머 범프(82)가 엘라스토머 범프(83)와 함께 접점의 엘라스토머 범프 쌍의 일부를 구성하는 것을 도시하고 있다. 또한, 도 9의 설명과 함께 전술한 바와 같이, 금속층(92)은 엘라스토머 범프의 2개의 대향 측면을 따라 연장된다.

상기 모범적인 실시예의 한가지 이점은, 엘라스토머 범프의 형성 중에 심(seam)이 형성되면, 금속층(92)이 상기 심을 가로질러 접점에 대해 구조적인 연속성을 제공한다는 것이다.

도 11은 도 9에 도시된 전기 접점 어레이의, 예컨대 점선(96)을 따른 다른 횡단면도를 도시하는 다이어그램이다. 도 11은 금속층(92)이 엘라스토머 범프(82, 83)의 양 정점 상에 존재하는 것을 도시하고 있다.

도 12는 세장형 개구를 갖는 캐리어 상에 형성되는 다른 모범적인 전기 접점 어레이의 평면도를 도시하는 다이어그램이다. 도 12에 있어서, 캐리어(1201)는 접점(1202, 1204, 1206, 1208)을 구비한다. 접점(1202, 1204, 1206, 1208)은 엘라스토머 범프(1210, 1212, 1214, 1216)을 각각 구비한다. 또한, 엘라스토머 범프(1210, 1212, 1214, 1216)는 그 한쪽 측면만을 따라 연장되는 금속층(1218, 1220, 1222, 1224)을 각각 구비한다.

도 12의 금속층들의 배향을 주목하는 것이 중요하다. 즉, 금속층(1218, 1224)은 접점(1202, 1208)의 동일한 지향면을 따라 각각 연장되고, 금속층(1220, 1222)은 접점(1204, 1206)의 동일한 지향면을 각각 따르지만, 접점(1202, 1208)과 반대로 연장된다.

이 구성은 형성된 금속 접점이 비대칭이기 때문에, 사용시에 계면들의 측면 마찰(예컨대, 산화물층을 제거하는 계면들의 마손, 보다 양호한 접촉을 제공함)을 향상시켜 순력(net force)이 특정한 한 방향 또는 배향에서 생기는 것을 방지할 수 있는 이점이 있다. 순력과 관련하여, 도 12에 도시된 바와 같이 동일한 개수의 금속층 또는 실질적으로 동일한 개수의 금속층이 반대 방향으로 지향되는 경우, 순수한 측방향 힘은 제로이다. 순력은 그러한 커넥터 장치가 측방으로 한 치수 "움직이게", 즉 이동하게 하는 경향이 있고, 그 결과, 예컨대 칩 상의 패드에 대해 접점 들이 오정렬되어 정렬 시간이 길어진다. 그러나, 이 구성의 경우에, 수직 방향 압착에 의해 야기되는 측방향 힘의 방향이 균형을 이룬다.

점선(1238)은 도 13에 도시된 어레이의 횡단면도의 경로를 지시한다. 점선(1240)은 후술하는 바와 같이 도 14에 도시된 어레이의 횡단면도의 경로를 지시한다.

도 13은 도 12에 도시된 전기 접점 어레이의, 예컨대 점선(1238)을 따른 횡단면도를 도시하는 다이어그램이다. 도 13은 전술한 바와 같이 엘라스토머 범프(1210, 1216)가 엘라스토머 범프(1211, 127)와 함께 각각 접점(1202, 1208)의 엘라스토머 범프 쌍을 각각 구비하는 것을 도시하고 있다. 또한, 도 12의 설명과 함께 전술한 바와 같이, 금속층(1218, 1224)은 각 접점(1202, 1208)의 동일한 단일의 지향면을 따라 각각 연장된다.

도 14는 도 12에 도시된 전기 접점 어레이의, 예컨대 점선(1240)을 따른 다른 횡단면도를 도시하는 다이어그램이다. 도 13의 설명과 함께 전술한 접점(1202, 1208)과 유사하게, 엘라스토머 범프(1212, 1214)는 각각 엘라스토머 범프(1213, 1215)와 함께 접점(1204, 1206)의 엘라스토머 범프 쌍을 각각 구비한다.

도 15는 캐리어 상에 전기 접점을 제조하는 모범적인 방법을 도시하는 다이어그램이다. 단계(1502)에서, 상반부(1512)와 하반부(1514)를 구비하는 몰드가 제공되고, 하반부(1514)는 블랭크 캐리어(1511)에 끼워진다. 몰드의 하반부(1514)는 또한 사출 유입구(1516)를 구비한다.

단계(1504)에서, 몰드의 상반부(1512)와 하반부(1514)는 정렬되어 서로 견고 하게 접촉된다. 이어서, 몰드는 엘라스토머 재료의 사출을, 예컨대 사출 유입구(1516)를 통해 수신할 준비가 된다.

단계(1506)에서, 엘라스토머 재료(1518)가 몰드 내로 사출된다. 이어서, 엘라스토머 재료는 몰드 내에서 경화 등의 반응을 하게 된다.

단계(1508)에서, 캐리어(1511) 상에 형성된 한쌍의 엘라스토머 범프(1520)가 몰드로부터 해제된다. 상기 사출 유입구로부터 남아 있는 여분의 엘라스토머 재료(1518)의 대부분[단계(1506) 참조]은 범프의 중요하지 않은 부분에서 작은 불균일부(1522)만을 남겨두고 제거된다(파손 또는 클리닝된다). 단계(1510)에서, 성형된 엘라스토머 범프가 금속화되고, 그 결과 연속적인 금속층(1524)이 평탄한 캐리어(1511)에 걸쳐 연장된다.

도 16은 전기 접점을 형성하는 데에 이용하는 모범적인 몰드를 도시하는 다이어그램이다. 도 16에서, 몰드(1600)는 상반부(1602)와 하반부(1604)를 구비한다. 예컨대, 도 15의 설명과 함께 전술한 몰드와 달리, 몰드(1600)는 형성되는 엘라스토머 범프 쌍 각자를 위한 사출 유입구를 포함하지 않고, 대신에 몰드의 측방향 가장자리에만 유입구를 갖는다.

도 17은 전기 접점을 형성하는 데에 이용하는 몰드의 하반부의 프로파일 도면과 평면도를 도시하는 다이어그램이다. 구체적으로, 도 17은 예컨대 도 16의 설명과 함께 전술한 몰드(1600)의 하반부(1604)의 프로파일 도면(1702)과 평면도(1704)를 도시하고 있다. 몰드(1600)의 하반부(1604)의 프로파일 도면(1702)과 평면도(1704)는 모두 음각의 몰드 캐비티(1706)와 양각의 스터드(1708)를 보여주고 있다. 양각의 스터드(1708)는 그 영역에서의 성형을 방지하는 역할을 한다.

도 18은 전기 접점을 형성하는 데에 이용하는 몰드의 상반부의 프로파일 도면과 평면도를 도시하는 다이어그램이다. 구체적으로, 도 18은 예컨대 도 16의 설명과 함께 전술한 몰드(1600)의 상반부(1602)의 프로파일 도면(1802)과 평면도(1804)를 도시하고 있다. 몰드(1600)의 상반부(1602)의 프로파일 도면(1802)과 평면도(1804)는 모두 음각의 몰드 캐비티(1806)를 보여주고 있다.

도 19는 캐리어 상에 전기 접점을 제조하는 모범적인 다른 방법을 도시하는 다이어그램이다. 단계(1902)에서, 몰드, 예컨대 도 16의 설명과 함께 전술하였으며 상반부(1602)와 하반부(1604)를 구비하는 몰드(1600)가 제공된다. 몰드의 상반부(1602)와 하반부(1604)는 정렬되어 서로 접촉되며, 캐리어(1910)가 그 사이에 위치된다. 캐리어(1910)는 몰드의 캐비티(1706, 1806)가 점유하지 않는 공간 중 많은 부분을 점유한다. 빈 용적(1912)은 몰드의 상반부(1602)와 하반부(1604) 사이의 나머지 간극을 구성한다.

단계(1904)에서, 엘라스토머 재료(1914)는 캐비티(1706, 1806), 간극(1912) 및 캐리어(1910) 내의 투과성 용적을 비롯하여 몰드의 상반부(1602)와 하반부(1604) 사이의 모든 빈 영역으로 사출된다. 이것은 엘라스토머 재료를 캐리어에 고정하는 것을 일조하며, 특히 캐리어가 직조 유리 등의 재료를 포함하는 경우에 캐리어 평면을 안정화시킨다.

단계(1906)에서, 엘라스토머 범프(1918)를 포함하는 결과적인 모놀리식 몰딩이 몰드로부터 해제된다. 몰딩은 캐리어(1910)에 의해 강화되는 섹션(1916)을 구 비하는데, 이 섹션은 몰딩의 왜곡을 방지하는 데에 일조한다. 단계(1908)에서, 엘라스토머 범프가 금속화되고, 그 결과 연속적인 금속층(1920)이 평탄한 캐리어(1910)에 걸쳐 연장된다.

본 명세서에서 설명한 접점은 LGA 인터포저 소자에 채용되는 것 외에, 웨이퍼 프로브 또는 모듈 프로브 상호 접속 소자에 채용될 수도 있다. 웨이퍼 프로빙은 일반적으로, 예컨대 본래 그대로 다이싱되지 않은 웨이퍼 상의 웨이퍼 스테이지에 여전히 있는 동안에 집적 회로 칩의 전기 기능을 시험하는 공정을 포함한다. 웨이퍼 프로빙 중에, 웨이퍼 프로브 상호 접속 소자는 소정의 칩(들)의 입력/출력(IO) 패드에 접속되는 것이 일반적이다. 즉, 각 관련 칩 지점에서 시험될 각 IO 패드(모든 IO 패드를 포함할 수 있음)를 시험 장비 상의 접촉 패드의 대응 평면에 동시에 접속할 수 있는 상호 접속부의 면형 어레이가 요구된다. 따라서, 웨이퍼 바닥 상의 C4 IO 접속부 각자 또는 서브셋은 반대로 시험 치구 상의 IO 접속부의 정합 어레이에 동시에 접속될 수 있다. 그러나, 이것은, 예컨대 소정 웨이퍼 상의 오기능 칩 지점으로부터 양호한 칩 지점을 구별하도록 시험 목적에 이상적인, 신뢰성 있고 일시적인 접속을 제공한다.

본 발명의 이 실시예에 따르면, 웨이퍼 프로브 구조는 캐리어와, 웨이퍼 바닥 상에 각자의(또는 원하는 서브셋의) 접속을 위한 금속화된 엘라스토머 접점을 구비한다. 웨이퍼 상의 C4 접속부는 통상적으로 LGA 인터포저 커넥터보다 피치, 직경 및 높이가 작지만, 실질적으로 동일한 제조 방법을 이용할 수 있다. 그러나, 약간의 차이를 주목하는 것이 유용할 수 있다.

LGA 인터포저에 있어서, 단일 인터포저 상의 접점은 그 개수가 수십 내지 수만에 달하고, 통상적으로 중심간 피치가 약 1 mm이며, 높이가 약 40 mil(1.016 mm)이고, 직경이 약 300 미크론인 치수를 갖는다. 비교하면, 웨이퍼 프로브 상의 접점의 총수는 수백만일 수 있고, 중심간 피치는 약 100 미크론이며, 직경은 50 미크론이고, 높이는 50 미크론이다. 여기서 제공된 치수는 단순히 예시적인 비교를 제공하기 위한 본보기이다. 당업자라면 LGA와 웨이퍼/칩 IO의 전체 접점 총수가 증가함에 따라, LGA 인터포저 커넥터와 웨이퍼/칩 IO의 접점 및 피치 치수가 감소될 수 있으리라는 것을 인지할 것이다.

또한, 이 실시예에 따라, 웨이퍼 상에 매우 많은 개수의 IO가 제공되면, 총수의 버튼을 갖는 단일의 몰드를 만들기 보다는 범프를 그룹 단위로 성형함으로써 캐리어에 엘라스토머 접접을 제공하는 데에 유용할 수 있다.

또한, 접점 또는 IO 치수가 소형화됨에 따라, 몰드 자체의 제조 방법을 변경할 수 있다. 예컨대, 접점의 치수가 0.5 mm인 경우에, 양호한 형태 및 깊이 제어를 제공하는 고속의 자동화 밀링 머신에 의해 몰드를 제조할 수 있다. 그러한 밀링 머신은 모든 접점 지점이 완료될 때까지 래스터 위치에 있을 것이다. 그러나, 접점 크기가 매우 작은 경우에는, 몰드 내에 캐비티와 기능부를 식각하는 데에 포토리소그래피법을 이용하는 것이 바람직할 수 있다. 별법으로서, 몰드를 형성하도록 레이저 식각이나 레이저 드릴링을 이용할 수 있다. 또한, 몰드는 가산법, 감산법 또는 그 조합에 의한 입체 리소그래피, 또는 리소그래피, 전기 주조 및 성형법(LIGA), 또는 금속이나 실리콘이나 유리에서 MEMS(micro-electro-mechanical systems)형 구조의 형성에 가장 일반적으로 적용되는 다른 입체 제조 방법에 의해 제조될 수도 있다. 몰드는 또한 엠보싱 기법에 의해 제조될 수도 있다. 몰드는 엘라스토머 재료가 몰드 내로 사출된 후에 광 경화될 수 있도록 유리 또는 석영으로 제조될 수 있다.

집적 회로 소자 상의 접점의 크기 및 간격에 대응하는 간격 및 치수로 솔더 마운드를 사출 성형하는 장치 및 방법은, 예컨대 Ference 등에 허여된 미국 특허 제5,244,143호 및 Gruber 등에게 허여된 미국 특허 제6,708,872 B2호에 설명되어 있고, 그 개시 내용은 본 명세서에 참조로 합체된다. 이들 방법은 매우 작은 크기, 간격 및 치수로 본 발명의 구조를 형성하는 데에 쉽게 적용될 수 있다.

더 후술하는 바와 같이 본 명세서에서의 기법에 따라 동축의 엘라스토머 전기 프로브가 제조될 수 있다. 도 20은 도 13의 구조를 도시하는데, 그 접점(1202, 1208)은 유전체 코팅(2002, 2004)에 의해 각각 피복되어 있다. 유전체 코팅은, 예컨대 폴리마이드 등의 임의의 적절한 유전체 재료로 구성될 수 있다. 적절한 유전체 재료를 증착하는 방법은, 예컨대 Beaman 등에게 허여되고 개시 내용이 본 명세서에 참조로서 합체되는 미국 특허 제6,452,406호에 설명된 바와 같이 당업자에게 알려져 있다.

도 21에 도시된 바와 같이, 유전체 코팅(2002, 2004) 상에는 전기 전도성 재료(2102, 2104)가 각각 배치되어 있다. 전기 전도성 재료(2102, 2104)는 전기 전도성 재료(1218, 1224)와 동일한 방식으로 증착될 수 있다. 따라서, 전기 전도성 재료(2102, 2104)는 원하는 임의의 패턴을 가질 수 있다.

도 22는 도 21의 구조를 도시하는 평면도이다. 이 도면은 전기 도체 패턴(2102, 2104)을 보여준다. 대응하는 전기 도체는 각각 접점(1206, 1204) 상의 2106과 2108이다. 전기 도전성 패턴(2102, 2104, 2106, 2108)은 도 22에 도시된 바와 같이 함께 접속될 수 있지만, 본 발명은 도시된 접속 구조로 제한되지 않는다. 도면으로부터 명백한 바와 같이, 전기 전도성 패턴(2102, 2104, 2106, 2108)은 전기 전도성 패턴(2202)에 의해 함께 접속되어 공통의 신호 접지에 접속하도록 될 수 있다. 전기 전도성 패턴(2202)은 전기 전도성 패턴(2102, 2104, 2106, 2108)을 형성하는 데에 이용된 것과 동일한 공정을 이용하여 형성될 수 있다. 상호 접속된 전기 도체(2102, 2104, 2106, 2108)는 전기 도체(2102, 2104, 2106, 2108) 각자를 위한 공통의 포텐셜, 특히 접지를 제공한다.

2102, 2104 등의 전기 전도성 패턴은 임의의 형태를 가질 수 있다. 도 23은 도 22에 도시된 바와 같은 평면도로 2개의 대표적인 형태를 도시하고 있다. 패턴(2102')은 반경 방향 스포크 패턴이고, 패턴(2104')은 나선형 패턴이다. 임의의 다른 패턴을 이용할 수 있다.

도 24는 동축의 스포크로서 이용될 수 있는 동축 커넥터(2410, 2412)의 팁(2402, 2404, 2406, 2408)에서 유전체 재료(2002, 2004)가 선택적으로 제거된 도 21의 구조를 도시하고 있다.

상기에서 교시된 바와 같이, 도 12 및 다른 관련 도면의 구조는 반도체 칩을 비롯한 집적 회로 칩의 패키징 기판 등의 전자 소자용 프로브로서 이용될 수 있다. 그러한 용도의 상세 내용은, 예컨대 Beaman 등에게 허여된 미국 특허 제5,635,846 호와 Beaman 등에게 허여된 미국 특허 제5,371,654호에 설명되어 있고, 그 개시 내용은 본 명세서에 참조로서 합체된다. 프로빙 용례에 이용되는 경우, 도 12 및 관련 도면의 구조는 시험 장치에 접속하도록 된 하나 이상의 추가 접점 구조를 구비할 수 있다. 유전체 재료(2002, 2004)의 선택적인 제거는 참조로서 합체된 미국 특허 제6,452,406 B1호에 설명된 바와 같이 행할 수 있다. 예컨대, 유전체 재료(2002, 2004)가 폴리마이드이면, 산소 반응성 이온 식각(RIE) 공정을 이용하여 폴리마이드를 식각할 수 있다. 도 13에 도시된 전기 전도성 패턴(1218, 1224)를 생성하는 데에 이용되는 마스킹 작업과 유사한 마스킹 작업을 이용하여 도 24에 도시된 구조를 형성하도록 도 20의 유전체 재료(2002, 2004)를 패터닝할 수 있다.

도 24의 구조, 또는 도 12 및 도 13에 도시된 것과 같은 비동축 구조가 프로브로서 이용되는 경우에, 프로브 패드에 대한 양호한 전기 접점을 만들도록 프로빙되는 패드 상의 임의의 표면층을 통해 파손될 수 있는 구조의 말단 상에 돌기를 갖는 것이 바람직하다. 예컨대, 도 25를 참조하면, 프로브 팁(2502, 2504)을 형성하여 전기 전도성 패턴(1218, 1224)의 지점(2506, 2508)에 각각 접합할 수 있다. 프로브 팁(2502, 2504)은, 예컨대 참조로 합체된 미국 특허 제5,371,654호에 기재되고 도 23에 도시된 교시에 따라 제조될 수 있는데, 단부(2506, 2508)는, 예컨대 참조로 합체된 미국 특허 제5,635,846호의 도 14 및 도 15에 도시된 바와 같이 와이어 본드 솔더 본더의 레이저 웰드 본드에 의해 접합된다. 별법으로서, 도 26에 도시된 바와 같이, 패드(2602, 2604)는 단부(2402, 2404)에 각각 접합될 수 있다. 스파이크(2606, 2608)를 갖는 패드(2602, 2604)는, 예컨대 Eldridge 등에게 허여되 고 개시 내용이 본 명세서에 참조로 합체되는 미국 특허 제6,110,823호(특히, 그 도 50b 참조)에 설명된 바와 같이 제조될 수 있다.

도 27은 본 명세서에 개시된 구조를 웨이퍼 레벨에서 웨이퍼 및/또는 모듈 프로빙(예컨대, D.C. 및 A.C. 시험) 및 번인을 위한 집적 회로 웨이퍼 프로브로서 이용하는 예시적인 구성을 보여준다. 집적 회로 웨이퍼(2702)는 개략적으로 2704, 2706, 2708로서 도시된 복수 개의 칩 지점을 갖는다. 각 지점은 복수 개의 전기 접점 지점(2710, 2712, 2714)을 갖는다. 본 발명에 따른 구조(2716)는 기판(2718)과 전기 도통하게 배치된다. 구조(2716)는 본 발명에 따른 복수 개의 전기 커넥터(2726)를 갖는다. 기판(2718)은, 예컨대 멀티레벨 기판 상의 패키지 반도체 칩에 이용되는 것과 같은 멀티레벨 인쇄 회로 기판(PCB) 또는 멀티레벨 세라믹 기판일 수 있다. 이들 기판은 통상적으로 세라믹 재료로 제조되고, 예컨대 70 이상의 레벨을 가질 수 있다.

기판(2718)의 제1면(2720)은 그 위에 배치되는 복수 개의 제1 전기 접점 지점(2722)을 갖는 것이 바람직하다. 본 발명에 따른 각 전기 커넥터(2726)는 기판(2718)의 대응하는 전기 접점 지점(2722)과 전기 도통하는 단부(2728)를 갖는 것이 바람직하다. 단부(2728)는, 예컨대 구조(2716)를 기판(2718)의 제1면(2720)에 대해 적소에 유지하는 클램프(도시 생략)를 이용하는 압접에 의해 접점 지점(2722)과 전기 도통하게 유지될 수 있다. 별법으로서, 도 27의 단부(2728)(개략적으로 도시됨)는 솔더(2730), 또는 대안적인 접속 구조에 의해 전기 접점 지점(2722)에 접합될 수 있다. 압착 접합 또는 솔더 접합은 상이한 풋프린트를 원하거나 구 조(2716)에 결함이 있는 경우에 구조(2716)를 기판(2718)으로부터 쉽게 제거할 수 있는 이점을 제공한다.

전기 접점 지점(2722)은 제1면(272)의 반대측인 기판(2718)의 제2면(2734) 상에 형성되는 복수 개의 제2 전기 접점 지점(2732)과 전기 도통되는 것이 바람직한데, 기판(2718)의 제2면(2734) 상의 전기 접점 지점(2732)을 통해, 개략적으로 2736으로서 도시된 전기 전도성 패턴을 통해, 제1면(2720) 상의 접점 지점 풋프린트로부터 제2면(2734) 상의 보다 큰 접점 지점 풋프린트를 향해 팬을 제공할 수 있는 기판(2718)을 통해 전기 도통된다. 전기 접점 지점(2732)은 인쇄 회로 기판을 통해 전기 접속부로부터 팬을 제공할 수 있는 시험 장치와 전기 도통하게 배치될 수 있다. 본 명세서에 설명된 바와 같이, 프로빙 작업에서처럼 전기 접점 지점(2710, 2712, 2714)과 접촉하도록 이용되는 경우에 전기 커넥터(2726)는 이 커넥터(2726)의 단부(2740)에 장착되는 대응하는 접점 팁(2738)을 가질 수 있다.

팁(2738)과 대응하는 접점 지점(2710, 2712, 2714) 간의 전기 접촉을 양호하게하기 위하여, 기판(2718)과 웨이퍼(2702) 사이에 충분한 압력을 제공해야 한다. 기판(2718)과 웨이퍼(2702) 사이에 그러한 압력을 제공하기 위한, 본 발명에 이용하기에 적절한 한가지 방법은, 예컨대 2004년 8월 27일자로 출원되고 개시 내용이 본 명세서에 참조로 합체되는 공동 소유의 미국 출원 제10/928,473호에 설명되어 있다. 별법으로서, 개시 내용이 참조로 합체되는 미국 출원 제10/928,473호에 설명된 바와 같이, 양호한 전기 접촉을 제공하기 위하여, 팁(2738)은, 예컨대 진동을 이용함으로써 대응하는 접점 지점(2710, 2712)에 대해 측방으로 이동될 수 있다.

본 명세서에서는 본 발명의 실시예를 첨부 도면을 참조하여 설명하였지만, 본 발명은 적확한 이들 실시예로 제한되지 않고, 첨부된 청구범위의 범위로부터 벗어남이 없이 본 발명 내에서 당업자에 의해 다양한 다른 변경 및 변형이 이루어질 수 있다는 것을 이해해야 한다.

Claims (10)

1. 전자 소자용 프로브 구조로서,

   전기 절연 캐리어와,

   상기 캐리어의 평면을 가로지르는 하나 이상의 접점 구조

   를 구비하고, 상기 하나 이상의 접점 구조 각각은 전기 전도성 층을 가진 엘라스토머 재료를 포함하고, 상기 전기 전도성 층은 캐리어의 평면을 통해 연속적으로 상기 엘라스토머 재료의 하나 이상의 표면을 따라 연장되며 상기 엘라스토머 재료를 부분적으로 감싸고,

   상기 프로브 구조는 시험 장치에 접속하도록 된 하나 이상의 다른 접점 구조를 포함하며,

   상기 하나 이상의 접점 구조 중 적어도 하나는 상기 전기 전도성 층의 적어도 일부에 형성되는 절연층과, 상기 절연층의 적어도 일부에 형성되는 제2 전기 전도성 층을 더 포함하고,

   상기 절연층은 캐리어의 평면을 통해 연속적으로 연장되는 것인 전자 소자용 프로브 구조.
2. 제1항에 있어서, 각각의 하나 이상의 접점 구조에 전기적으로 접속되어 전자 소자의 적어도 일부에 전기적으로 접촉하도록 되어 있는 하나 이상의 프로브 팁을 더 포함하는 것인 전자 소자용 프로브 구조.
3. 삭제
4. 삭제
5. 전자 소자용 프로브 구조의 형성 방법으로서,

   전기 절연 캐리어 상에 하나 이상의 접점 구조를 형성하는 단계와,

   시험 장치에 접속하도록 된 하나 이상의 다른 접점 구조를 형성하는 단계와,

   각각의 하나 이상의 접점 구조에 전기적으로 접속되어 전자 소자의 적어도 일부에 전기적으로 접촉하도록 되어 있는 하나 이상의 프로브 팁을 형성하는 단계

   를 포함하고, 상기 하나 이상의 접점 구조는 캐리어의 평면을 가로지르며, 상기 하나 이상의 접점 구조 각각은 전기 전도성 층을 가진 엘라스토머 재료를 포함하고, 상기 전기 전도성 층은 캐리어의 평면을 통해 연속적으로 상기 엘라스토머 재료의 하나 이상의 표면을 따라 연장되며 상기 엘라스토머 재료를 부분적으로 감싸는 것인 전자 소자용 프로브 구조의 형성 방법.
6. 삭제
7. 제5항에 있어서, 상기 전기 전도성 층의 적어도 일부에 절연층을 형성하는 단계와,

   상기 절연층의 적어도 일부에 제2 전기 전도성 층을 형성하는 단계를 더 포함하는 것인 전자 소자용 프로브 구조의 형성 방법.
8. 제7항에 있어서, 상기 제2 전기 전도성 층은 나선형 패턴 및 반경 방향 스포크 패턴 중 적어도 하나로 형성되는 것인 전자 소자용 프로브 구조의 형성 방법.
9. 웨이퍼 프로브 상호 접속 소자로서,

   전기 절연 캐리어와,

   상기 캐리어의 평면을 가로지르는 하나 이상의 접점 구조

   를 구비하고, 상기 하나 이상의 접점 구조 각각은 전기 전도성 층을 가진 엘라스토머 재료를 포함하고, 상기 전기 전도성 층은 캐리어의 평면을 통해 연속적으로 상기 엘라스토머 재료의 하나 이상의 표면을 따라 연장되며 상기 엘라스토머 재료를 부분적으로 감싸고,

   상기 웨이퍼 프로브 상호 접속 소자는 시험 장치에 접속하도록 된 하나 이상의 다른 접점 구조를 구비하며,

   상기 하나 이상의 접점 구조 중 적어도 하나는 상기 전기 전도성 층의 적어도 일부에 형성되는 절연층과, 상기 절연층의 적어도 일부에 형성되는 제2 전기 전도성 층을 더 포함하고,

   상기 절연층은 캐리어의 평면을 통해 연속적으로 연장되는 것인 웨이퍼 프로브 상호 접속 소자.
10. 전자 소자를 프로빙하는 방법으로서,

    하나 이상의 프로브 구조를 이용하여 전자 소자를 프로빙하는 단계를 포함하고,

    상기 하나 이상의 프로브 구조는,

    전기 절연 캐리어와,

    상기 캐리어의 평면을 가로지르는 하나 이상의 접점 구조

    를 구비하고, 상기 하나 이상의 접점 구조 각각은 전기 전도성 층을 가진 엘라스토머 재료를 포함하고, 상기 전기 전도성 층은 캐리어의 평면을 통해 연속적으로 상기 엘라스토머 재료의 하나 이상의 표면을 따라 연장되며 상기 엘라스토머 재료를 부분적으로 감싸고,

    상기 하나 이상의 프로브 구조는 시험 장치에 접속하도록 된 하나 이상의 다른 접점 구조를 구비하며,

    상기 하나 이상의 접점 구조 중 적어도 하나는 상기 전기 전도성 층의 적어도 일부에 형성되는 절연층과, 상기 절연층의 적어도 일부에 형성되는 제2 전기 전도성 층을 더 포함하고,

    상기 절연층은 캐리어의 평면을 통해 연속적으로 연장되는 것인 전자 소자를 프로빙하는 방법.

Images