KR100968158B1 - 기준전압 트리밍회로 - Google Patents

Abstract

본 발명은 입력신호에 응답하여 제1 및 제2 노컷신호를 생성하는 노컷신호생성부; 제1 테스트신호 또는 제1 퓨즈의 커팅 상태에 따라 제1 퓨즈신호를 생성하되, 상기 제1 퓨즈는 상기 제1 노컷신호에 응답하여 노컷상태로 조절되는 제1 테스트부; 제2 테스트신호 또는 제2 퓨즈의 커팅 상태에 따라 제2 퓨즈신호를 생성하되, 상기 제2 퓨즈는 상기 제2 노컷신호에 응답하여 노컷상태로 조절되는 제2 테스트부를 포함하는 기준전압 트리밍회로를 제공한다.

기준전압 트리밍, 노컷신호

Description

기준전압 트리밍회로{REFERENCE VOLTAGE TRIMMING CIRCUIT}

본 발명은 반도체 메모리 장치에 관한 것으로, 더욱 구체적으로는 기준전압의 레벨을 트리링하는 테스트 결과를 정확하게 확인하여, 테스트시간을 절감할 수 있도록 하는 기준전압 트리밍회로에 관한 것이다.

반도체 메모리 장치의 집적도가 증가하게 됨에 따라 전력소모를 줄이기 위해 다양한 레벨의 내부전압을 생성하여 사용하고 있다. 반도체 메모리 장치에서 사용되는 내부전압에는 코어영역에서 사용되는 코어전압(VCORE), 페리영역에서 사용되는 페리전압(VPREI) 및 고속 데이터 억세스를 위한 오버드라이빙 동작에 사용되는 고전압(VPP) 등이 있다. 이와 같은 다양한 내부전압을 안정적인 레벨로 생성하기 위해서 각각의 내부전압 생성회로는 일정한 레벨을 갖는 각각의 기준전압을 입력받아 내부전압을 생성하고 있다.

이와 같이, 내부전압 생성에 사용되는 기준전압들을 생성하는 기준전압 생성회로는 외부전압을 공급받아 동작하는데, 외부전압의 레벨은 안정적이지 않다. 따 라서, 기준전압 생성회로는 밴드갭 레퍼런스 회로에서 출력되는 출력전압을 이용하여 외부전압의 레벨이 변동되더라도 일정한 레벨을 유지하는 기준전압을 생성한다.

다수의 기준전압 발생회로에서 생성된 다수의 기준전압들은 각각 구비된 기준전압 트리밍 회로에 의해 트리밍(trimming)되어 레벨이 조절된다. 기준전압 트리밍회로는 테스트모드 신호를 입력받아 진행되는 테스트에 의해 기준전압을 기설정된 레벨로 트리밍한 후, 테스트 결과에 따라 퓨즈를 커팅하여 기준전압의 레벨을 세팅한다.

한편, 퓨즈를 커팅한 후 기준전압의 레벨이 테스트 결과와 달리 기설정된 레벨로 세팅되지 않은 경우 퓨즈의 커팅상태를 회복하고, 기준전압의 레벨을 다시 트리밍해야 한다. 따라서, 종래의 기준전압 트리밍회로에서는 기준전압을 다시 트리밍하기 위해 커팅된 퓨즈의 상태를 회복시킬 수 있는 노컷신호를 생성하여 이용하고 있다.

그런데, 종래의 기준전압 트리밍회로에서 생성되는 노컷신호는 다수의 기준전압 트리밍 회로에서 공유되어 사용되고 있기 때문에, 재트리밍이 필요하지 않은 기준전압 생성에 사용되는 기준전압 트리밍회로 내부의 퓨즈도 커팅되지 않은 상태로 회복된다. 즉, 모든 기준전압 트리밍회로 내부의 퓨즈가 커팅되지 않은 상태로 회복된다. 따라서, 재트리밍이 필요한 기준전압을 정확하게 확인할 수 없고, 모든 기준전압을 트리밍하는 테스트를 진행해야 하는 문제가 발생한다.

본 발명은 기준전압 별로 노컷신호를 발생시켜 기설정된 레벨로 트리밍되지 않은 기준전압을 정확하게 확인할 수 있도록 하는 기준전압 트리밍회로를 개시한다.

또한, 본 발명은 재트리밍이 필요한 기준전압에 대해서만 레벨 트리밍을 위한 테스트를 진행하여 테스트시간을 절감할수 있도록 하는 기준전압 트리밍회로를 개시한다.

이를 위해 본 발명은 입력신호에 응답하여 제1 및 제2 노컷신호를 생성하는 노컷신호생성부; 제1 테스트신호 또는 제1 퓨즈의 커팅 상태에 따라 제1 퓨즈신호를 생성하되, 상기 제1 퓨즈는 상기 제1 노컷신호에 응답하여 노컷상태로 조절되는 제1 테스트부; 제2 테스트신호 또는 제2 퓨즈의 커팅 상태에 따라 제2 퓨즈신호를 생성하되, 상기 제2 퓨즈는 상기 제2 노컷신호에 응답하여 노컷상태로 조절되는 제2 테스트부를 포함하는 기준전압 트리밍회로를 제공한다.

또한, 본 발명은 제1 기준전압이 기설정된 레벨로 세팅되지 않은 경우 인에이블되는 제1 노컷신호 및 제2 기준전압이 기설정된 레벨로 세팅되지 않은 경우 인에이블되는 제2 노컷신호를 생성하는 노컷신호생성부; 제1 테스트신호 또는 제1 퓨즈의 커팅 상태에 따라 제1 퓨즈신호를 생성하되, 상기 제1 퓨즈는 상기 제1 노컷신호에 응답하여 노컷상태로 조절되는 제1 테스트부; 제2 테스트신호 또는 제2 퓨즈의 커팅 상태에 따라 제2 퓨즈신호를 생성하되, 상기 제2 퓨즈는 상기 제2 노컷신호에 응답하여 노컷상태로 조절되는 제2 테스트부; 상기 제1 및 제2 퓨즈신호를 디코딩하여 제1 및 제2 트리밍전압을 생성하는 디코더부; 상기 제1 및 제2 트리밍전압에 의해 제1 및 제2 기준전압의 레벨을 트리밍하는 전압트리밍부를 포함하는 기준전압 트리밍회로를 제공한다.

이하, 실시예를 통하여 본 발명을 더욱 상세히 설명하기로 한다. 이들 실시예는 단지 본 발명을 예시하기 위한 것이며, 본 발명의 권리 보호 범위가 이들 실시예에 의해 제한되는 것은 아니다.

도 1은 본 발명의 일 실시예에 따른 기준전압 트리밍회로의 회로도이다.

도 1에 도시된 바와 같이, 본 실시예에 따른 기준전압 트리밍회로는 노컷신호 생성부(1), 제1 테스트부(2), 제1 디코더(3), 제1 전압트리밍부(4), 제2 테스트부(5), 제2 디코더(6) 및 제2 전압트리밍부(7)로 구성된다.

노컷신호 생성부(1)는 입력신호(IN)를 입력받아 제1 노컷신호(FNC1) 및 제2 노컷신호(FNC2)를 생성한다. 여기서, 입력신호(IN)는 제1 기준전압(VREF1)이 기설정된 레벨로 셋팅되지 않은 경우 하이레벨이고, 제2 기준전압(VREF2)이 기설정된 레벨로 셋팅되지 않은 경우 로우레벨인 신호이다. 노컷신호 생성부(1)는 하이레벨의 입력신호(IN)가 입력되는 경우 하이레벨의 제1 노컷신호(FNC1)와 로우레벨의 제2 노컷신호(FNC2)를 생성하고, 로우레벨의 입력신호(IN)가 입력되는 경우 로우레벨의 제1 노컷신호(FNC1)와 하이레벨의 제2 노컷신호(FNC2)를 생성한다. 실시예에 따라서, 노컷신호 생성부(1)는 입력되는 입력신호의 수를 증가시켜 보다 많은 조합의 노컷신호들이 생성되도록 구현할 수도 있다.

제1 테스트부(2)는, 도 2에 도시된 바와 같이, 제1 노컷신호(FNC1)에 응답하여 노드(nd20)를 풀업구동하는 인버터(IV20) 및 PMOS 트랜지스터(P20)로 구성된 제1 구동부(20)와, 전원전압(VDD)과 노드(nd20) 사이에 연결된 제1 퓨즈(F1<1:N>)와, 노드(nd20) 및 노드(nd21) 사이에 연결된 제1 래치(22)와, 제1 래치(22)의 출력신호와 제1 테스트모드신호(TM1)를 입력받아 논리합 연산을 수행하여 제1 퓨즈신호(FUSE<1:N>)를 생성하는 제1 논리부(23)로 구성된다. 여기서, 제1 테스트모드신호(TM1)는 제1 기준전압(VREF1)의 레벨을 트리밍하는 테스트를 수행하기 위해 하이레벨로 인에이블되는 신호이다. 제1 테스트부(2)는 제1 퓨즈(F1<1:N>) 및 제1 퓨즈신호(FUSE1<1:N>) 별로 별도의 회로로 구현되는 것이 바람직하나, 도 2에서는 편의상 하나의 회로로 표현하였다.

제1 디코더(3)는 제1 퓨즈신호(FUSE1<1:N>)를 디코딩하여 제1 트리밍전압(VTRIM1<1:M>)을 생성하고, 제1 전압트리밍부(4)는 제1 트리밍전압(VTRIM1<1:M>)에 의해 제1 기준전압(VREF1)의 레벨을 트리밍한다. 제1 디코더(3) 및 제1 전압트리밍부(4)는 종래 기준전압 트리밍회로와 동일하게 구현할 수 있다.

제2 테스트부(5)는, 도 3에 도시된 바와 같이, 제2 노컷신호(FNC2)에 응답하여 노드(nd30)를 풀업구동하는 인버터(IV30) 및 PMOS 트랜지스터(P30)로 구성된 제2 구동부(30)와, 전원전압(VDD)과 노드(nd30) 사이에 연결된 제2 퓨즈(F2<1:N>)와, 노드(nd30) 및 노드(nd31) 사이에 연결된 제2 래치(32)와, 제2 래치(32)의 출력신호와 제2 테스트모드신호(TM2)를 입력받아 논리합 연산을 수행하여 제2 퓨즈신 호(FUSE2<1:N>)를 생성하는 제2 논리부(33)로 구성된다. 여기서, 제2 테스트모드신호(TM2)는 제2 기준전압(VREF2)의 레벨을 트리밍하는 테스트를 수행하기 위해 하이레벨로 인에이블되는 신호이다. 제2 테스트부(5)는 제2 퓨즈(F2<1:N>) 및 제2 퓨즈신호(FUSE2<1:N>) 별로 별도의 회로로 구현되는 것이 바람직하나, 도 3에서는 편의상 하나의 회로로 표현하였다.

제2 디코더(6)는 제2 퓨즈신호(FUSE2<1:N>)를 디코딩하여 제2 트리밍전압(VTRIM2<1:M>)을 생성하고, 제2 전압트리밍부(7)는 제2 트리밍전압(VTRIM2<1:M>)에 의해 제2 기준전압(VREF2)의 레벨을 트리밍한다. 제2 디코더(6) 및 제2 전압트리밍부(7)는 종래 기준전압 트리밍회로와 동일하게 구현할 수 있다.

이와 같이 구성된 기준전압 트리밍회로의 기준전압 트리밍 테스트 동작을 설명하되, 제1 테스트모드신호(TM1)를 하이레벨로 인가하여 제1 기준전압(VREF1)의 레벨을 트리밍하고, 제2 테스트모드신호(TM2)를 하이레벨로 인가하여 제2 기준전압(VREF2)의 레벨을 트리밍한 결과 제1 퓨즈(F1<1:N>) 및 제2 퓨즈(F2<1:N>)가 모두 커팅된 상태를 가정한다.

테스트가 종료되면 제1 테스트모드신호(TM1) 및 제2 테스트모드신호(TM2)가 모두 로우레벨로 인가되므로, 제1 퓨즈신호(FUSE1<1:N>)는 커팅된 제1 퓨즈(F1<1:N>)에 의해 생성되고, 제2 퓨즈신호(FUSE2<1:N>)는 커팅된 제2 퓨즈(F2<1:N>)에 의해 생성된다. 제1 퓨즈신호(FUSE1<1:N>) 및 제2 퓨즈신호(FUSE2<1:N>)가 생성되면 제1 디코더(3) 및 제1 전압트리밍부(4)는 제1 기준전압(VREF1)의 레벨을 트리밍하고, 제2 디코더(6) 및 제2 전압트리밍부(7)는 제2 기 준전압(VREF2)의 레벨을 트리밍한다.

제1 기준전압(VREF1) 및 제2 기준전압(VREF2)은 각각 기설정된 레벨로 트리밍되어야 하는데, 제1 기준전압(VREF1) 또는 제2 기준전압(VREF2)이 기설정된 레벨로 트리밍되지 않은 경우 기준전압 트리밍회로의 동작을 살펴보면 다음과 같다.

제1 기준전압(VREF1)이 기설정된 레벨로 트리밍되지 않은 경우 하이레벨의 입력신호(IN)를 입력받은 노컷신호 생성부(1)는 하이레벨의 제1 노컷신호(FNC1)와 로우레벨의 제2 노컷신호(FNC2)를 생성한다. 따라서, 하이레벨의 제1 노컷신호(FNC1)에 의해 턴온되는 PMOS 트랜지스터(P20)에 의해 노드(nd20)은 하이레벨로 풀업구동된다. 즉, 제1 퓨즈(F1<1:N>)가 커팅되지 않은 상태로 회복된다. 이때, 제2 테스트부(5)의 노드(nd30)은 제2 퓨즈(F2<1:N>)가 커팅된 상태, 즉, 로우레벨을 유지한다.

한편, 제2 기준전압(VREF2)이 기설정된 레벨로 트리밍되지 않은 경우 로우레벨의 입력신호(IN)를 입력받은 노컷신호 생성부(1)는 로우레벨의 제1 노컷신호(FNC1)와 하이레벨의 제2 노컷신호(FNC2)를 생성한다. 따라서, 하이레벨의 제2 노컷신호(FNC2)에 의해 턴온되는 PMOS 트랜지스터(P30)에 의해 노드(nd30)은 하이레벨로 풀업구동된다. 즉, 제2 퓨즈(F2<1:N>)가 커팅되지 않은 상태로 회복된다. 이때, 제1 테스트부(2)의 노드(nd20)은 제1 퓨즈(F1<1:N>)가 커팅된 상태, 즉, 로우레벨을 유지한다.

이상 살펴본 바와 같이, 본 실시예의 기준전압 트리밍회로는 기준전압 별로 노컷신호를 발생시켜 기설정된 레벨로 트리밍되지 않은 기준전압을 명확히 확인할 수 있도록 하고 있다. 따라서, 본 실시예의 기준전압 트리밍회로를 사용하는 경우 재트리밍이 필요한 기준전압에 대해서만 레벨 트리밍을 위한 테스트를 진행할 수 있어 테스트시간을 절감시킬 수 있다.

도 1은 본 발명의 일 실시예에 따른 기준전압 트리밍회로의 회로도이다.

도 2는 도 1에 도시된 기준전압 트리밍회로에 포함된 제1 테스트부의 회로도이다.

도 3은 도 1에 도시된 기준전압 트리밍회로에 포함된 제2 테스트부의 회로도이다.

<도면의 주요부분에 대한 부호의 설명>

1: 노컷신호 생성부 2: 제1 테스트부

3: 제1 디코더 4: 제1 전압트리밍부

5: 제2 테스트부 6: 제2 디코더

7: 제2 전압트리밍부

Claims (14)

1. 입력신호에 응답하여 제1 및 제2 노컷신호를 생성하는 노컷신호생성부;

   제1 테스트신호 또는 제1 퓨즈의 커팅 상태에 따라 제1 퓨즈신호를 생성하되, 상기 제1 퓨즈는 상기 제1 노컷신호에 응답하여 노컷상태로 조절되는 제1 테스트부;

   제2 테스트신호 또는 제2 퓨즈의 커팅 상태에 따라 제2 퓨즈신호를 생성하되, 상기 제2 퓨즈는 상기 제2 노컷신호에 응답하여 노컷상태로 조절되는 제2 테스트부를 포함하는 기준전압 트리밍회로.
2. 제 1 항에 있어서, 상기 입력신호는 반도체 메모리 장치에서 사용되는 다수의 기준전압 중 기설정된 레벨로 세팅되지 않은 기준전압에 관한 정보를 포함하는 기준전압 트리밍회로.
3. 제 1 항에 있어서,

   상기 제1 퓨즈신호를 디코딩하여 제1 트리밍전압을 생성하는 제1 디코더;

   상기 제1 트리밍전압에 의해 제1 기준전압의 레벨을 트리밍하는 제1 전압트리밍부;

   상기 제2 퓨즈신호를 디코딩하여 제2 트리밍전압을 생성하는 제2 디코더; 및

   상기 제2 트리밍전압에 의해 제2 기준전압의 레벨을 트리밍하는 제2 전압트리밍부를 포함하는 기준전압 트리밍회로.
4. 제 3 항에 있어서, 상기 입력신호는 상기 제1 기준전압이 기설정된 레벨로 세팅되지 않은 경우 제1 레벨이고, 상기 제2 기준전압이 기설정된 레벨로 세팅되지 않은 경우 제2 레벨인 기준전압 트리밍회로.
5. 제 4 항에 있어서, 상기 노컷신호생성부는 상기 입력신호가 제1 레벨인 경우 상기 제1 노컷신호를 인에이블시키고, 상기 입력신호가 제2 레벨인 경우 상기 제2 노컷신호를 인에이블시키는 기준전압 트리밍회로.
6. 제 1 항에 있어서, 상기 제1 테스트부는

   상기 제1 노컷신호에 응답하여 제1 노드를 구동하는 제1 구동부;

   상기 제1 노드에 연결된 상기 제1 퓨즈;

   상기 제1 노드와 제2 노드 사이에 연결된 제1 래치; 및

   상기 제1 래치의 출력신호와 상기 제1 테스트신호를 입력받아 논리연산을 수 행하는 제1 논리부를 포함하는 기준전압 트리밍회로.
7. 제 6 항에 있어서, 상기 구동부는 상기 제1 노컷신호가 인에이블되는 경우 상기 제1 노드를 전원전압 레벨로 풀업구동하는 기준전압 트리밍회로.
8. 제 1 항에 있어서, 상기 제2 테스트부는

   상기 제2 노컷신호에 응답하여 제1 노드를 구동하는 제2 구동부;

   상기 제1 노드에 연결된 상기 제2 퓨즈;

   상기 제1 노드와 제2 노드 사이에 연결된 제2 래치; 및

   상기 제2 래치의 출력신호와 상기 제2 테스트신호를 입력받아 논리연산을 수행하는 제2 논리부를 포함하는 기준전압 트리밍회로.
9. 제 8 항에 있어서, 상기 구동부는 상기 제1 노컷신호가 인에이블되는 경우 상기 제1 노드를 전원전압 레벨로 풀업구동하는 기준전압 트리밍회로.
10. 제1 기준전압이 기설정된 레벨로 세팅되지 않은 경우 인에이블되는 제1 노컷 신호 및 제2 기준전압이 기설정된 레벨로 세팅되지 않은 경우 인에이블되는 제2 노컷신호를 생성하는 노컷신호생성부;

    제1 테스트신호 또는 제1 퓨즈의 커팅 상태에 따라 제1 퓨즈신호를 생성하되, 상기 제1 퓨즈는 상기 제1 노컷신호에 응답하여 노컷상태로 조절되는 제1 테스트부;

    제2 테스트신호 또는 제2 퓨즈의 커팅 상태에 따라 제2 퓨즈신호를 생성하되, 상기 제2 퓨즈는 상기 제2 노컷신호에 응답하여 노컷상태로 조절되는 제2 테스트부;

    상기 제1 및 제2 퓨즈신호를 디코딩하여 제1 및 제2 트리밍전압을 생성하는 디코더부;

    상기 제1 및 제2 트리밍전압에 의해 제1 및 제2 기준전압의 레벨을 트리밍하는 전압트리밍부를 포함하는 기준전압 트리밍회로.
11. 제 10 항에 있어서, 상기 제1 테스트부는

    상기 제1 노컷신호에 응답하여 제1 노드를 구동하는 구동부;

    상기 제1 노드에 연결된 상기 제1 퓨즈;

    상기 제1 노드와 제2 노드 사이에 연결된 제1 래치; 및

    상기 제1 래치의 출력신호와 상기 제1 테스트신호를 입력받아 논리연산을 수행하는 제1 논리부를 포함하는 기준전압 트리밍회로.
12. 제 11 항에 있어서, 상기 구동부는 상기 제1 노컷신호가 인에이블되는 경우 상기 제1 노드를 전원전압 레벨로 풀업구동하는 기준전압 트리밍회로.
13. 제 10 항에 있어서, 상기 제2 테스트부는

    상기 제2 노컷신호에 응답하여 제1 노드를 구동하는 구동부;

    상기 제1 노드에 연결된 상기 제2 퓨즈;

    상기 제1 노드와 제2 노드 사이에 연결된 제2 래치; 및

    상기 제2 래치의 출력신호와 상기 제2 테스트신호를 입력받아 논리연산을 수행하는 제2 논리부를 포함하는 기준전압 트리밍회로.
14. 제 13 항에 있어서, 상기 구동부는 상기 제1 노컷신호가 인에이블되는 경우 상기 제1 노드를 전원전압 레벨로 풀업구동하는 기준전압 트리밍회로.

Images