KR100967110B1 - Method for forming ferroelectric layer having same orientational property with under layer and method for forming ferroelectric capacitor using the method - Google Patents

Method for forming ferroelectric layer having same orientational property with under layer and method for forming ferroelectric capacitor using the method Download PDF

Info

Publication number
KR100967110B1
KR100967110B1 KR1020030043062A KR20030043062A KR100967110B1 KR 100967110 B1 KR100967110 B1 KR 100967110B1 KR 1020030043062 A KR1020030043062 A KR 1020030043062A KR 20030043062 A KR20030043062 A KR 20030043062A KR 100967110 B1 KR100967110 B1 KR 100967110B1
Authority
KR
South Korea
Prior art keywords
lower electrode
ferroelectric film
ferroelectric
ion beam
forming
Prior art date
Application number
KR1020030043062A
Other languages
Korean (ko)
Other versions
KR20050002016A (en
Inventor
오상현
김진구
이계남
홍석경
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020030043062A priority Critical patent/KR100967110B1/en
Publication of KR20050002016A publication Critical patent/KR20050002016A/en
Application granted granted Critical
Publication of KR100967110B1 publication Critical patent/KR100967110B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/55Capacitors with a dielectric comprising a perovskite structure material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3215Doping the layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • H01L28/65Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 강유전체 캐패시터 하부전극의 표면 결정 조직을 변형시켜 그 상부에 형성되는 강유전체막의 분극 방향이 상하부 전극에 수직한 방향이 되도록 함으로써 더 많은 전하가 강유전체 메모리 소자의 동작에 기여할 수 있도록 하는 강유전체막 형성 방법 및 그를 이용한 강유전체 캐패시터 형성 방법에 관한 것이다. 금속을 물리적 증착방법인 스퍼터링, 레이저 어블레이션, 전자빔 증발법 또는 열증발법 중 적어도 어느 하나의 방법으로 증착하여 하부전극을 형성하면서, 추가적으로 이온빔을 채널 디렉션으로 입사시켜 결정 배향성을 갖는 하부전극을 형성한 후 강유전체막을 형성함으로써 하부전극의 결정배향에 따른 결정배향을 갖는 강유전체막을 얻어 강유전체막의 분극 방향이 상하부 전극에 수직한 상하 방향이 되도록 하는데 그 특징이 있다.
The present invention relates to a ferroelectric film forming method in which a surface crystal structure of a lower electrode of a ferroelectric capacitor is deformed so that a polarization direction of a ferroelectric film formed thereon is perpendicular to upper and lower electrodes so that more charge can contribute to the operation of the ferroelectric memory device And a ferroelectric capacitor forming method using the same. The metal is deposited by a physical vapor deposition method such as sputtering, laser ablation, electron beam evaporation, or thermal evaporation to form a lower electrode, and further an ion beam is incident on a channel direction to form a lower electrode having crystallographic orientation A ferroelectric film having a crystal orientation corresponding to the crystal orientation of the lower electrode is obtained by forming a ferroelectric film so that the polarization direction of the ferroelectric film is a vertical direction perpendicular to the upper and lower electrodes.

하부전극, 강유전체막, 결정배향, 분극 방향, 이온 빔, 채널디렉션Lower electrode, ferroelectric film, crystal orientation, polarization direction, ion beam, channel direction

Description

하부층의 배향성을 따르는 강유전체막 형성 방법 및 그를 이용한 강유전체 캐패시터 형성 방법{Method for forming ferroelectric layer having same orientational property with under layer and method for forming ferroelectric capacitor using the method} [0001] The present invention relates to a method of forming a ferroelectric capacitor using a ferroelectric capacitor and a method of forming a ferroelectric capacitor using the ferroelectric capacitor,             

도 1은 강유전체막의 이력특성 곡선.1 is a hysteresis characteristic curve of a ferroelectric film.

도 2는 종래 FeRAM에 이용되는 강유전체막의 구조와 분극 방향을 도시한 개략도.2 is a schematic view showing the structure and polarization direction of a ferroelectric film used in a conventional FeRAM;

도 3은 강유전체 캐패시터 상하부 전극 사이의 강유전체막 결정립 및 분극 방향을 도시한 개략도.3 is a schematic view showing a ferroelectric film grain and polarization direction between upper and lower electrodes of a ferroelectric capacitor;

도 4는 본 발명의 실시예에 따른 강유전체 캐패시터의 하부전극 형성 방법을 보이는 개략도.4 is a schematic view illustrating a method of forming a lower electrode of a ferroelectric capacitor according to an embodiment of the present invention.

도 5는 정육면체 결정구조를 가진 단위셀에서의 채널 디렉션을 표시한 개략도.5 is a schematic view showing a channel direction in a unit cell having a cubic crystal structure.

도 6은 정육면체 단위셀에 위치한 원자들을 채널 디렉션 주변 방향에서 본 모습을 보이는 개략도.FIG. 6 is a schematic view showing atoms located in a unit cell of a cube viewed from the direction of the channel direction; FIG.

도 7은 본 발명에 따라 강유전체막의 결정방위가 하부전극의 결정 방위에 따 라 형성된 것을 보이는 개략도.
7 is a schematic view showing that the crystal orientation of the ferroelectric film is formed according to the crystal orientation of the lower electrode according to the present invention.

* 도면의 주요 부분에 대한 도면 부호의 설명Description of Reference Numerals to Main Parts of the Drawings

10: 하부전극 20: 강유전체막
10: lower electrode 20: ferroelectric film

본 발명은 강유전체 메모리 소자 제조 분야에 관한 것으로, 특히 하부층의 배향성과 동일한 배향성을 갖는 강유전체막 형성 방법 및 그를 이용한 강유전체 캐패시터 형성 방법에 관한 것이다.The present invention relates to the field of ferroelectric memory devices, and more particularly, to a method of forming a ferroelectric film having the same orientation as that of a lower layer and a ferroelectric capacitor forming method using the ferroelectric film.

FeRAM(ferroelectric random access memory)은 DRAM(dynamic random access memory)의 정보저장 기능, SRAM(static random access memory)의 빠른 정보처리 속도, 플래쉬 메모리(flash memory)의 정보 보존 기능을 결합한 비휘발성 반도체 메모리 소자로서 종래의 플래쉬 메모리나 EEPROM(electrically erasable programmable read only memory) 보다 동작 전압이 낮고 정보 처리 속도가 1000배 이상 빠른 미래형 반도체 메모리 소자이다.A ferroelectric random access memory (FeRAM) is a nonvolatile semiconductor memory device that combines the information storage function of a dynamic random access memory (DRAM), the fast information processing speed of a static random access memory (SRAM), and the information storage function of a flash memory Is a future type semiconductor memory device having an operating voltage lower than that of a conventional flash memory or EEPROM (electrically erasable programmable read only memory) and an information processing speed of 1000 times or more.

SiO2 또는 SiON 등과 같은 유전막을 구비하는 DRAM의 캐패시터는 전압을 인가한 후 전압공급을 중단하면 다시 원점으로 돌아오게 된다. 강유전체는 상온에서 유전상수가 수백에서 수천에 이르며 두 개의 안정한 잔류분극(remnant polarization) 상태를 갖고 있어 DRAM의 캐패시터와 달리 FeRAM을 이루는 강유전체 캐패시터는 양의 전압을 인가한 후 전압공급을 중단할 경우에도 강유전체 고유의 잔류분극 특성으로 인하여 데이터를 잃어버리지 않고 보유하게 된다.A capacitor of a DRAM having a dielectric film such as SiO 2 or SiON returns to its original point after stopping voltage supply after voltage application. The ferroelectric has dielectric constant of several hundreds to several thousands at room temperature and has two stable remnant polarization states. Unlike the DRAM capacitor, the ferroelectric capacitor forming the FeRAM can be used even when the positive voltage is applied and the voltage supply is stopped Due to the inherent residual polarization properties of the ferroelectric material, the data is not lost.

강유전체의 이력특성을 보이는 도 1을 참조하여 FeRAM 소자의 동작을 설명한다. 다음의 설명에서 양의 전압은 비트 라인의 전위가 셀 플레이트의 전위보다 높은 경우로 정하고, 잔류분극 'a' 점, 'c'점의 상태를 각각 데이터 '1', '0'으로 정의한다. 데이터 '1'을 쓸 때 트랜지스터를 켜고 비트라인의 전위에 대하여 셀 플레이트에 양의 전압을 인가하면 강유전체 캐패시터에 인가되는 전압은 음이 되고 이력특성 곡선에서 'd' 점을 통과하게 된다. 이후 인가된 전압을 '0 V'로 돌리면 분극치가 잔류분극 'a'점으로 되고 데이터 '1'이 저장된다. 한편, 데이터 '0'을 써 넣을 때는 강유전체 캐패시터에 인가하는 전압을 양으로 하여 'b'점을 통과시킨 후 인가전압을 '0 V'로 돌리면 분극량은 잔류분극 'C'점으로 기억되어 데이터 '0'이 기록된다. 데이터 읽어내기는 강유전체 캐패시터에 전압을 인가한 순간에 비트 라인 상으로 흘러나가는 전하량을 검출하는 것으로 이루어진다. The operation of the FeRAM device will be described with reference to FIG. 1 showing the hysteresis characteristics of the ferroelectric. In the following description, the positive voltage is defined as a case where the potential of the bit line is higher than the potential of the cell plate, and the states of the residual polarization 'a' point and 'c' point are defined as data '1' and '0', respectively. When the data '1' is written, when the transistor is turned on and a positive voltage is applied to the cell plate with respect to the potential of the bit line, the voltage applied to the ferroelectric capacitor becomes negative and passes through the 'd' point in the hysteresis curve. Then, when the applied voltage is turned to '0 V', the polarization value becomes the residual polarization 'a' point and the data '1' is stored. On the other hand, when data '0' is written, when the voltage applied to the ferroelectric capacitor is positive and the 'b' point is passed and the applied voltage is turned to '0 V', the polarization is stored as the residual polarization 'C' '0' is recorded. The data reading is performed by detecting the amount of charge flowing onto the bit line at the moment when a voltage is applied to the ferroelectric capacitor.

FeRAM의 축전물질로는 SrBi2Ta2O9(이하 SBT), (Pb,Zr)TiO3(이하 PZT), (Bi,La)4Ti3O12(이하 BLT) 박막이 주로 사용된다. 통상의 강유전체막은 그 물질에 따라 각각의 결정 구조를 가지고 있으며, 보통은 페롭스카이트(perovskite) 구조 및 그 층상 구조를 갖는 금속 산화물이다. 강유전체의 특성은 결정 구조 중 금속산화 물 정팔면체 중앙의 금속원자기 치우친 두 가지 위치에서 안정한 상태가 되기 때문에 나타나는 현상이다. 따라서, 강유전체 특성은 물질의 결정구조와 밀접한 관계를 가진다.SrBi 2 Ta 2 O 9 (SBT), (Pb, Zr) TiO 3 (PZT) and (Bi, La) 4 Ti 3 O 12 (BLT) thin films are mainly used as the storage material of FeRAM. A typical ferroelectric film has a respective crystal structure depending on the material thereof, and is usually a metal oxide having a perovskite structure and a layered structure thereof. The characteristic of the ferroelectric substance is a phenomenon which occurs in a stable state at two positions of the metal atom self-centering in the center of the metal oxide octahedra in the crystal structure. Therefore, the ferroelectric characteristic has a close relationship with the crystal structure of the material.

도 2는 FeRAM의 제조에 널리 쓰이는 SBT, PZT, BLT 등의 결정 구조와 분극 방향(P)을 보이고 있다. 페롭스카이트 구조(a)를 갖는 PZT 등의 물질은 c 축이 강유전 특성을 크게 나타나는 방향(분극 방향)이다. 이에 반해, Bi-층 페롭스카이트 구조(b)를 갖는 SBT, BLT 등의 물질은 a 축이 강유전체 특성을 보이는 방향(분극 방향)이며, a 축 방향과 c 축 방향의 잔류 분극의 차이는 십여 배에 이른다.Fig. 2 shows the crystal structure and polarization direction (P) of SBT, PZT, BLT and the like widely used in the production of FeRAM. A material such as PZT having a perovskite structure (a) has a direction (polarization direction) in which the c-axis exhibits a large ferroelectric characteristic. On the contrary, the materials such as SBT and BLT having the Bi-layered perovskite structure (b) have a direction (polarization direction) in which the a-axis exhibits ferroelectric characteristics and a difference in residual polarization in the a- It reaches the ship.

평행판 캐패시터에서 전기장은 상하부전극에 수직한 방향으로 인가되며, 이 전기장에 의해 강유전체막의 분극이 일어나게 된다. 따라서, 강유전체 캐패시터의 가장 큰 스위칭 전하를 사용할 수 있으려면 도 3의 (A)와 같이 강유전체막의 분극 방향이 상부전극과 하부전극에 수직인 방향으로 정렬되어야 한다. 그러나, 실제로 하부전극 위에 성장한 강유전체 박막은 도 3의 (B)와 같이 분극 방향이 정렬되어 있지 않아 결정립(grain)의 결정방위가 상하부전극 간에 걸린 전기장에 평행한 성분을 가진 일부의 결정립만이 스위칭에 참여하게 된다. 따라서, 강유전체막을 이루는 결정립들의 결정방위를 정렬하는 것은 더 큰 스위칭 전류를 얻고 나아가 더 큰 센싱 마진(sensing margin)을 확보하기 위하여 필수적이다.In the parallel plate capacitor, the electric field is applied in the direction perpendicular to the upper and lower electrodes, and polarization of the ferroelectric film is caused by this electric field. Therefore, in order to use the largest switching charge of the ferroelectric capacitor, the polarization direction of the ferroelectric film must be aligned in a direction perpendicular to the upper electrode and the lower electrode as shown in FIG. 3A. However, the ferroelectric thin film actually grown on the lower electrode is not aligned in the polarization direction as shown in FIG. 3 (B), so that only a part of the crystal grains having a crystal orientation parallel to the electric field across the upper and lower electrodes, . Therefore, aligning the crystal orientation of the crystal grains constituting the ferroelectric film is essential for obtaining a larger switching current and further ensuring a larger sensing margin.

그러나 종래 강유전체막 형성 과정은 하부전극 위에 강유전체 물질들을 도포(coating) 또는 증착(depoaition)하여 형성하는데, 그에 따라 하부전극의 표면 상태 및 결정 조직 상태(texture)에 따라 강유전체막의 결정립이 배열된다. 이러한 물성은 일반적인 것으로 강유전체막을 이루는 물질의 종류에 무관하다. 특히 우수한 막질을 얻을 수 있는 스퍼터링(sputtering)이나 MOCVD(metal organic chemical vapor deposition) 방법을 이용하여 강유전체막을 증착하는 경우에는 현재 이용되는 MOD(metal organic deposition)나 졸-겔(sol-gel)과 같은 스핀 코팅(spin coating) 방식에 비해 하부전극의 상태가 강유전체막의 강유전 특성에 보다 더 크게 영향을 주는 것으로 알려져 있다. However, the conventional ferroelectric film formation process is formed by coating or depositing ferroelectric materials on the lower electrode, whereby the crystal grains of the ferroelectric film are arranged according to the surface state of the lower electrode and the texture of the ferroelectric film. These physical properties are general, irrespective of the kind of the material forming the ferroelectric film. Particularly, in the case of depositing a ferroelectric film by sputtering or metal organic chemical vapor deposition (MOCVD) which can obtain a good film quality, it is possible to use a metal organic deposition (MOD) or a sol-gel It is known that the state of the lower electrode more greatly affects the ferroelectric characteristics of the ferroelectric film than the spin coating method.

통상의 하부전극은 다결정 구조를 가지므로 각각의 결정립(grain)은 각각의 결정방향을 가지고 있다. 이들 하부전극의 결정립의 방향을 배향하게 되며 그 위에 성장되는 강유전체막의 방향도 그에 따라 배향되므로 강유전체막도 다결정 구조를 갖게 된다. 따라서, 하부전극의 결정방향이 배향되어 있지 않으면 강유전체 캐패시터 내에서 분극이 적게 일어난다. 따라서, 우수한 강유전 특성을 얻기 위해서는 하부전극의 표면 결정 조직 상태가 중요하다.Since a conventional lower electrode has a polycrystalline structure, each of the grains has a respective crystal orientation. The orientation of the crystal grains of these lower electrodes is oriented and the orientation of the ferroelectric film grown thereon is also oriented accordingly, so that the ferroelectric film also has a polycrystalline structure. Therefore, if the crystal orientation of the lower electrode is not aligned, less polarization occurs in the ferroelectric capacitor. Therefore, in order to obtain excellent ferroelectric characteristics, the surface crystal structure of the lower electrode is important.

종래 강유전체 캐패시터 제조 공정에서는, 하부전극의 표면 결정 조직(texture)과는 무관하게 강유전체막에 열공정을 가하여 강유전체막의 결정 조직을 조절하여왔다. 이는 하부전극의 결정조직 상태에 밀접하게 관련된 강유전체막의 결정 성장 방향을 조절하는데에 있어 한계를 가지고 있으며, 종래에는 일부의 스위칭 전하만을 사용하여 소자 개발에 적용하고 있는 실정이다.
In the conventional ferroelectric capacitor manufacturing process, the crystal structure of the ferroelectric film has been controlled by applying a thermal process to the ferroelectric film irrespective of the surface texture of the lower electrode. This is a limitation in controlling the crystal growth direction of the ferroelectric film closely related to the crystal structure of the lower electrode and has been applied to device development using only a part of switching charges.

전술한 바와 같은 문제점을 해결하기 위한 본 발명은 강유전체 캐패시터의 하부전극의 표면 결정 조직을 변형시켜 그 상부에 형성되는 강유전체막의 분극 방향이 상하부 전극에 수직한 상하 방향이 되도록 함으로써 더 많은 전하가 강유전체 메모리 소자의 동작에 기여할 수 있도록 하기 위하여, 하부층의 배향성과 동일한 배향성을 갖는 강유전체막 형성 방법 및 그를 이용한 강유전체 캐패시터 형성 방법을 제공하는데 그 목적이 있다.
According to an aspect of the present invention, there is provided a ferroelectric memory comprising a lower electrode of a ferroelectric capacitor, a ferroelectric film formed on the ferroelectric capacitor, A method of forming a ferroelectric film having the same orientation as an orientation of a lower layer and a method of forming a ferroelectric capacitor using the ferroelectric film, in order to contribute to the operation of the device.

상기 목적을 달성하기 위한 본 발명은, 기판 상에 물리기상증착법으로 하부층 물질을 증착하면서 이온빔을 경사지게 입사시켜 그 표면에 결정립 배향성을 갖는 하부층을 형성하는 단계; 및 상기 하부층 상에 상기 하부층 표면의 결정립 배향성을 따라 결정립 배향성을 갖는 강유전체막을 형성하는 단계를 포함하는 강유전체막 형성 방법을 제공한다.According to an aspect of the present invention, there is provided a method of manufacturing a semiconductor device, comprising: forming a lower layer having a crystal grain orientation on a surface thereof by inclining an ion beam while depositing a lower layer material on a substrate by physical vapor deposition; And forming a ferroelectric film having a grain orientation in accordance with the grain orientation of the lower layer surface on the lower layer.

또한 상기 목적을 달성하기 위한 본 발명은, 반도체 기판 상에 물리기상증착법으로 하부전극 물질을 증착하면서 이온빔을 경사지게 입사시켜 그 표면에 결정립 배향성을 갖는 하부전극을 형성하는 단계; 상기 하부전극 상에 강유전 물질을 도포하여 상기 하부전극 표면의 결정립 배향성을 따라 결정립 배향성을 갖는 강유전체막을 형성하는 단계; 및 상기 강유전체막 상에 상부전극을 형성하는 단계를 포함하는 강유전체 캐패시터 형성 방법을 제공한다.According to another aspect of the present invention, there is provided a method of fabricating a semiconductor device, comprising: forming a lower electrode having a crystal grain orientation on a surface thereof by inclining an ion beam while depositing a lower electrode material on a semiconductor substrate by physical vapor deposition; Applying a ferroelectric material on the lower electrode to form a ferroelectric film having a grain orientation in accordance with the grain orientation of the lower electrode surface; And forming an upper electrode on the ferroelectric film.

또한 상기 목적을 달성하기 위한 본 발명은, 반도체 기판 상에 하부전극의 일부를 형성하는 단계; 상기 일부 형성된 하부전극 상에 물리기상증착법으로 하부 전극 물질을 증착하면서 이온빔을 경사지게 입사시켜 그 표면에 결정립 배향성을 갖는 하부전극을 형성하는 단계; 상기 하부전극 상에 강유전 물질을 도포하여 상기 하부전극 표면의 결정립 배향성을 따라 결정립 배향성을 갖는 강유전체막을 형성하는 단계; 및 상기 강유전체막 상에 상부전극을 형성하는 단계를 포함하는 강유전체 캐패시터 형성 방법을 제공한다.According to another aspect of the present invention, there is provided a method of manufacturing a semiconductor device, comprising: forming a part of a lower electrode on a semiconductor substrate; Depositing a lower electrode material on the partially formed lower electrode by physical vapor deposition to obliquely enter the ion beam to form a lower electrode having crystal grain orientation on the surface; Applying a ferroelectric material on the lower electrode to form a ferroelectric film having a grain orientation in accordance with the grain orientation of the lower electrode surface; And forming an upper electrode on the ferroelectric film.

강유전체막의 하부층인 하부전극을 물리적 증착방법(physical vapor deposition)인 스퍼터링(sputtering), 레이저 어블레이션(laser ablation), 전자빔 증발법 또는 열증발법 중 적어도 어느 하나의 방법 형성하면서, 추가적으로 이온빔을 채널 디렉션(channel direction)으로 입사시켜 결정 배향성을 갖는 하부전극을 형성한 후 강유전체막을 형성함으로써 하부전극의 결정배향에 따른 결정배향을 갖는 강유전체막을 얻는데 그 특징이 있다.The lower electrode which is a lower layer of the ferroelectric film is formed by at least one of physical vapor deposition (sputtering), laser ablation, electron beam evaporation or thermal evaporation, and a ferroelectric film having a crystal orientation according to crystal orientation of the lower electrode is obtained by forming a ferroelectric film after forming a lower electrode having crystalline orientation by being incident in a channel direction.

도 4에 보이는 바와 같이 스퍼터링을 이용한 증착 중에 이온 빔을 입사시키면 증착된 원자들 중 일부가 다시 떨어져 나가는 리스퍼터링(resputtering)이 발생한다. 이때, 채널 디렉션 즉, 원자가 상대적으로 적게 분포하는 방향으로 이온빔이 입사하면 이때는 이온빔과 원자가 만날 확률이 적기 때문에 리스퍼터링이 적게 일어나며 결과적으로는 이온빔을 입사시킨 방향이 채널 디렉션이 되는 결정방향으로 배향된 하부전극의 박막을 얻을 수 있다. 하부전극을 이루는 금속의 경유 정육면체의 면심입방구조(face centered cubic, FCC)를 가지며 이 경우 채널 디렉션은 <111> 방향이다. As shown in FIG. 4, when the ion beam is incident upon the deposition using sputtering, resputtering occurs in which some of the deposited atoms fall off again. At this time, if the ion beam is incident in the channel direction, that is, in a direction in which the atoms are relatively less distributed, the repetition rate is low because the probability of the ion beam and the atom meeting is small. As a result, the direction in which the ion beam is incident is oriented in the crystal direction A thin film of the lower electrode can be obtained. And a face centered cubic (FCC) of a light-weighted cubic body of a metal constituting the lower electrode. In this case, the channel direction is the <111> direction.

도 5는 정육면체 구조를 가진 단위 셀(unit cell)에서 채널 디렉션을 보여주 는 그림이다. <111> 방향과 x- , y- 평면(웨이퍼 표면) 사이의 각도는 약 55도 이다. 채널 드렉션으로부터 결정격자(crystal lattice)를 들여다보면 채널 디렉션에 가까운 방향일수록 적은 수의 원자들을 보게된다. 도 6은 정육면체 단위셀에 위치한 원자들을 채널 디렉션인 <111> 방향에서 본 모양을 도시한 것으로 도 6의 (A)는 <111> 방향에서 약간 틀어진 방향에서 본 모양을 도시한 것이고, 도 6의 (B)는 <111> 방향에서 상대적으로 더 많이 틀어진 방향에서 본 모양을 도시한 것이다. 따라서, 하부전극 물질을 증착하는 동시에 채널 디렉션으로 이온빔이 입사되면 이온빔은 증착된 원자들과 가장 적게 충돌하게 되며, 증착되는 여러 방향을 가진 결정립들 중에서 이온빔을 입사한 방향이 채널 디렉션인 결정립만이 남게 되어 결과적으로 배향된 박막을 얻게 된다. 그에 따라, 하부전극의 결정을 원하는대로 배향시킬 수 있으며 이와 같이 결정조직이 배향된 하부전극 위에 강유전체막을 도포 또는 증착하면 하부전극의 결정 조직에 따라 강유전체막도 결정 성장한다. 5 is a diagram showing a channel direction in a unit cell having a cube structure. The angle between the <111> direction and the x-, y-plane (wafer surface) is about 55 degrees. Looking at the crystal lattice from the channel rendition, the closer to the channel direction, the fewer atoms are seen. FIG. 6 is a view of atoms located in a cubic unit cell viewed in a <111> direction, which is a channel direction. FIG. 6 (A) is a view seen in a slightly diverging direction in a <111> direction, (B) shows the shape viewed from a direction that is relatively more inverted in the < 111 > direction. Accordingly, when the lower electrode material is deposited and the ion beam is incident on the channel direction, the ion beam collides with the deposited atoms the least, and among the crystal grains having various directions of deposition, only the crystal orientation in which the ion beam is incident is the channel direction So that the resultant oriented thin film is obtained. Accordingly, the crystal of the lower electrode can be oriented as desired. When the ferroelectric film is applied or deposited on the lower electrode on which the crystal structure is oriented, the ferroelectric film also undergoes crystal growth according to the crystal structure of the lower electrode.

도 7은 하부전극(10)을 이루는 결정립의 결정방위가 배향된 상태에서 유전체막(20)을 증착하여 강유전체막(20)을 이루는 결정립의 결정방위가 배향된 모습을 도시하고 있다. 이와 같은 상태에서 분극방향이 강유전체 캐패시터의 상하부전극과 수직되어 더 많은 양의 전하를 사용할 수 있게 된다. 7 shows a state in which the crystal orientation of the crystal grains constituting the ferroelectric film 20 is oriented by depositing the dielectric film 20 in a state in which the crystal orientation of the crystal grains constituting the lower electrode 10 is oriented. In this state, the polarization direction is perpendicular to the upper and lower electrodes of the ferroelectric capacitor, so that a larger amount of electric charge can be used.

본 발명의 실시예에서 상기 하부전극(10)은 Pt, Ir, IrOx, Ru, Re 및 Rh 중 적어도 어느 하나를 물리적 증착방법(physical vapor deposition)인 스퍼터링(sputtering), 레이저 어블레이션(laser ablation), 전자빔 증발법 또는 열증발법 중 적어도 어느 하나의 방법으로 상온 내지 600 ℃ 온도에서 50 Å 내지 5000 Å 두께로 증착하여 형성한다. 이때, 추가적으로 산소, 질소, 아르곤 또는 이들의 혼합기체를 이온화시켜 얻은 이온빔을 채널 디렉션으로 입사시켜 형성한다. 보다 구체적으로 반도체 기판(웨이퍼) 표면으로부터 40 도 내지 60 도의 방향에서 100 V 내지 50 ㎸의 이온빔을 입사하며, 이온빔의 퍼짐각은 10 도 이하가 되도록 한다. 상기 강유전체막(20)은 페롭스카이트 혹은 층상의 페롭스카이트 강유전체막으로 형성하며, 보다 구체적으로 SrBi2Ta2O9(이하 SBT), (Bi,La)4 Ti3O12(이하 BLT), (Pb,Zr)TiO3(이하 PZT) 또는 이들에 불순물이 도핑된 강유전체막을 형성한다. 도 7에서 화살표는 강유전체막의 분극 방향을 나타낸다. 따라서 PZT의 경우는 상기 화살표는 c-축 방향을, SBT나 BLT의 경우에는 a-축 방향을 나타낸다.In the embodiment of the present invention, the lower electrode 10 may be formed by sputtering, laser ablation, or the like, which is a physical vapor deposition method of at least one of Pt, Ir, IrOx, Ru, , Electron beam evaporation method, or thermal evaporation method at a temperature of from room temperature to 600 ° C to a thickness of 50 Å to 5000 Å. At this time, an ion beam obtained by further ionizing oxygen, nitrogen, argon, or a mixed gas thereof is incident on the channel direction. More specifically, an ion beam of 100 V to 50 kV is applied in a direction of 40 to 60 degrees from the surface of the semiconductor substrate (wafer), and the spread angle of the ion beam is made 10 degrees or less. The ferroelectric film 20 has perovskite or to form a layer of a perovskite ferroelectric film, particularly SrBi 2 Ta 2 O 9 than (the SBT), (Bi, La) 4 Ti 3 O 12 (hereinafter BLT) , (Pb, Zr) TiO 3 ( hereinafter PZT) Or a ferroelectric film doped with impurities is formed. In Fig. 7, the arrow indicates the polarization direction of the ferroelectric film. Therefore, in the case of PZT, the arrow indicates the c-axis direction, and in the case of SBT or BLT, indicates the a-axis direction.

이후, 상기 강유전체막 상에 상부전극을 형성하여 강유전체 캐패시터를 완성한다.Then, an upper electrode is formed on the ferroelectric film to complete the ferroelectric capacitor.

전술한 바와 같이 스퍼터링방법으로 하부전극을 형성하는 과정에서 이온빔을 입사하여 하부전극 조직을 배향하는데 본 발명의 특징이 있다. 그러나, 이러한 방법은 증착된 하부전극의 일부를 도로 떼어내는 것이므로 생산성(through-put)이 낮아지는 단점이 있다. 이러한 단점을 보완하기 위하여 하부전극을 원하는 두께로 증착한 후 다시 이온빔을 입사하여 추가 증착하게 되면 하부전극의 표면에 결정조직이 배향되어 원하는 배향성을 얻으면서도 동시에 생산성도 크게 향상시킬 수 있다.As described above, in the process of forming the lower electrode by the sputtering method, the ion beam is incident to orient the lower electrode tissue. However, this method is disadvantageous in that through-put is lowered because a part of the deposited lower electrode is removed from the road. In order to compensate for these disadvantages, the lower electrode is deposited to a desired thickness, and then the ion beam is further incident on the lower electrode. In this case, the crystal structure is oriented on the surface of the lower electrode, thereby achieving desired orientation and productivity.

이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit or scope of the invention. Will be apparent to those of ordinary skill in the art.

상기와 같이 이루어지는 본 발명은 강유전체막의 하부층인 하부전극 표면 결정 조직을 변형시켜 배향성을 갖도록 하고 그 상부에 하부전극의 배향성에 따른 강유전체막을 형성함으로써 강유전체막의 분극방향이 상하부전극에 수직한 상하방향이 되도록 유도할 수 있다. 이에 따라, 강유전체 메모리 소자의 구현시 더 많은 전하를 사용할 수 있고, 충분한 센싱 마진을 확보하여 신뢰성 있는 소자를 안정적으로 구현할 수 있다.According to the present invention as described above, the ferroelectric film according to the orientation of the lower electrode is formed by deforming the crystal structure of the surface of the lower electrode, which is a lower layer of the ferroelectric film, so that the ferroelectric film has a direction of polarization perpendicular to the upper and lower electrodes . Accordingly, more charge can be used in the implementation of the ferroelectric memory device, a sufficient sensing margin can be secured, and a reliable device can be stably realized.

Claims (23)

기판 상에 물리기상증착법으로 하부층 물질을 증착하면서 이온빔을 경사지게 입사시켜 그 표면에 결정립 배향성을 갖는 하부층을 형성하는 단계; 및Depositing a lower layer material on a substrate by physical vapor deposition to obliquely enter the ion beam to form a lower layer having crystal grain orientation on the surface; And 상기 하부층 상에 상기 하부층 표면의 결정립 배향성을 따라 결정립 배향성을 갖는 강유전체막을 형성하는 단계Forming a ferroelectric film having a grain orientation in accordance with the grain orientation of the lower layer surface on the lower layer 를 포함하는 강유전체막 형성 방법.And a ferroelectric film. 제 1 항에 있어서,The method according to claim 1, 상기 이온빔을 상기 하부층 물질의 채널 디렉션으로 입사하는 것을 특징으로 하는 강유전체막 형성 방법.Wherein the ion beam is incident on a channel direction of the lower layer material. 제 2 항에 있어서,3. The method of claim 2, 상기 하부층 물질은 Pt, Ir, IrOx, Ru, Re 및 Rh 중 적어도 어느 하나인 것을 특징으로 하는 강유전체막 형성 방법.The lower layer material A method of forming the ferroelectric film, characterized in that at least one of Pt, Ir, IrO x, Ru , Re , and Rh. 제 1 항에 있어서, The method according to claim 1, 상기 하부층 물질을 스퍼터링(sputtering), 레이저 어블레이션(laser ablation), 전자빔 증발법 또는 열증발법 중 적어도 어느 하나의 방법으로 증착하는 것을 특징으로 하는 강유전체막 형성 방법.Wherein the lower layer material is deposited by at least one of sputtering, laser ablation, electron beam evaporation, and thermal evaporation. 제 1 항에 있어서,The method according to claim 1, 상기 이온빔은 산소, 질소, 아르곤 또는 이들의 혼합기체를 이온화시켜 얻는 것을 특징으로 하는 강유전체막 형성 방법.Wherein the ion beam is obtained by ionizing oxygen, nitrogen, argon or a mixed gas thereof. 제 3 항에 있어서,The method of claim 3, 상기 이온빔을 상기 기판 표면으로부터 40 도 내지 60 도의 방향에서 입사하는 것을 특징으로 하는 강유전체막 형성 방법.Wherein the ion beam is incident from a direction of 40 degrees to 60 degrees from the surface of the substrate. 제 6 항에 있어서,The method according to claim 6, 상기 이온빔을 100 V 내지 50 ㎸로 입사하는 것을 특징으로 하는 강유전체막 형성 방법.Wherein the ion beam is made incident at 100 V to 50 kV. 제 7 항에 있어서,8. The method of claim 7, 상기 이온빔의 퍼짐각은 10 도가 넘지 않는 것을 특징으로 하는 강유전체막 형성 방법.Wherein a spread angle of the ion beam is not more than 10 degrees. 제 1 항에 있어서,The method according to claim 1, 상기 강유전체막은 페롭스카이트 혹은 층상의 페롭스카이트 강유전체막으로 형성하는 것을 특징으로 하는 강유전체막 형성 방법.Wherein the ferroelectric film is formed of a perovskite or layered perovskite ferroelectric film. 제 9 항에 있어서,10. The method of claim 9, 상기 강유전체막은 SrBi2Ta2O9 또는 (Bi,La)4Ti3O12 또는 (Pb,Zr)TiO3 으로 형성하는 것을 특징으로 하는 강유전체막 형성 방법.Wherein the ferroelectric film is made of SrBi 2 Ta 2 O 9 or (Bi, La) 4 Ti 3 O 12 or (Pb, Zr) TiO 3 . 반도체 기판 상에 물리기상증착법으로 하부전극 물질을 증착하면서 이온빔을 경사지게 입사시켜 그 표면에 결정립 배향성을 갖는 하부전극을 형성하는 단계;Depositing a lower electrode material on a semiconductor substrate by physical vapor deposition, while inclining the ion beam to form a lower electrode having crystal grain orientation on the surface thereof; 상기 하부전극 상에 강유전 물질을 도포하여 상기 하부전극 표면의 결정립 배향성을 따라 결정립 배향성을 갖는 강유전체막을 형성하는 단계; 및Applying a ferroelectric material on the lower electrode to form a ferroelectric film having a grain orientation in accordance with the grain orientation of the lower electrode surface; And 상기 강유전체막 상에 상부전극을 형성하는 단계Forming an upper electrode on the ferroelectric film 를 포함하는 강유전체 캐패시터 형성 방법.And forming a ferroelectric capacitor. 반도체 기판 상에 하부전극의 일부를 형성하는 단계;Forming a portion of the lower electrode on the semiconductor substrate; 상기 일부 형성된 하부전극 상에 물리기상증착법으로 하부전극 물질을 증착하면서 이온빔을 경사지게 입사시켜 그 표면에 결정립 배향성을 갖는 하부전극을 형성하는 단계;Depositing a lower electrode material on the partially formed lower electrode by physical vapor deposition to obliquely enter the ion beam to form a lower electrode having crystal grain orientation on the surface; 상기 하부전극 상에 강유전 물질을 도포하여 상기 하부전극 표면의 결정립 배향성을 따라 결정립 배향성을 갖는 강유전체막을 형성하는 단계; 및Applying a ferroelectric material on the lower electrode to form a ferroelectric film having a grain orientation in accordance with the grain orientation of the lower electrode surface; And 상기 강유전체막 상에 상부전극을 형성하는 단계Forming an upper electrode on the ferroelectric film 를 포함하는 강유전체 캐패시터 형성 방법.And forming a ferroelectric capacitor. 제 11 항 또는 제 12 항에 있어서,13. The method according to claim 11 or 12, 상기 이온빔을 채널 디렉션으로 입사하는 것을 특징으로 하는 강유전체 캐패시터 형성 방법.And the ion beam is incident on the channel direction. 제 13 항에 있어서,14. The method of claim 13, 상기 하부전극 물질은 Pt, Ir, IrOx, Ru, Re 및 Rh 중 적어도 어느 하나인 것을 특징으로 하는 강유전체 캐패시터 형성 방법.The lower electrode material Method of forming the ferroelectric capacitor, characterized in that at least one of Pt, Ir, IrO x, Ru , Re , and Rh. 제 13 항에 있어서, 14. The method of claim 13, 상기 하부전극 물질을 스퍼터링(sputtering), 레이저 어블레이션(laser ablation), 전자빔 증발법 또는 열증발법 중 적어도 어느 하나의 방법으로 증착하는 것을 특징으로 하는 강유전체 캐패시터 형성 방법.Wherein the lower electrode material is deposited by at least one of sputtering, laser ablation, electron beam evaporation, and thermal evaporation. 제 15 항에 있어서,16. The method of claim 15, 상기 하부전극을 상온 내지 600 ℃ 온도에서 형성하는 것을 특징으로 하는 강유전체 캐패시터 형성 방법.Wherein the lower electrode is formed at a temperature ranging from room temperature to 600 &lt; 0 &gt; C. 제 15 항에 있어서,16. The method of claim 15, 상기 하부전극을 50 Å 내지 5000 Å 두께로 형성하는 것을 특징으로 하는 강유전체 캐패시터 형성 방법.Wherein the lower electrode is formed to a thickness of 50 ANGSTROM to 5000 ANGSTROM. 제 13 항에 있어서,14. The method of claim 13, 상기 이온빔은 산소, 질소, 아르곤 또는 이들의 혼합기체를 이온화시켜 얻는 것을 특징으로 하는 강유전체 캐패시터 형성 방법.Wherein the ion beam is obtained by ionizing oxygen, nitrogen, argon or a mixed gas thereof. 제 13 항에 있어서,14. The method of claim 13, 상기 이온빔을 상기 반도체 기판 표면으로부터 40 도 내지 60 도의 방향에서 입사하는 것을 특징으로 하는 강유전체 캐패시터 형성 방법.Wherein the ion beam is incident from a direction of 40 degrees to 60 degrees from the surface of the semiconductor substrate. 제 13 항에 있어서,14. The method of claim 13, 상기 이온빔을 100 V 내지 50 ㎸로 입사하는 것을 특징으로 하는 강유전체 캐패시터 형성 방법.Wherein the ion beam is incident at a voltage of 100 V to 50 kV. 제 20 항에 있어서,21. The method of claim 20, 상기 이온빔의 퍼짐각은 10 도가 넘지 않는 것을 특징으로 하는 강유전체 캐패시터 형성 방법.Wherein a spread angle of the ion beam is not more than 10 degrees. 제 13 항에 있어서,14. The method of claim 13, 상기 강유전체막은 페롭스카이트 혹은 층상의 페롭스카이트 강유전체막으로 형성하는 것을 특징으로 하는 강유전체 캐패시터 형성 방법.Wherein the ferroelectric film is formed of a perovskite or layered perovskite ferroelectric film. 제 22 항에 있어서,23. The method of claim 22, 상기 강유전체막은 SrBi2Ta2O9 또는 (Bi,La)4Ti3O12 또는 (Pb,Zr)TiO3 으로 형성하는 것을 특징으로 하는 강유전체 캐패시터 형성 방법.Wherein the ferroelectric film is formed of SrBi 2 Ta 2 O 9 or (Bi, La) 4 Ti 3 O 12 or (Pb, Zr) TiO 3 .
KR1020030043062A 2003-06-30 2003-06-30 Method for forming ferroelectric layer having same orientational property with under layer and method for forming ferroelectric capacitor using the method KR100967110B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030043062A KR100967110B1 (en) 2003-06-30 2003-06-30 Method for forming ferroelectric layer having same orientational property with under layer and method for forming ferroelectric capacitor using the method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030043062A KR100967110B1 (en) 2003-06-30 2003-06-30 Method for forming ferroelectric layer having same orientational property with under layer and method for forming ferroelectric capacitor using the method

Publications (2)

Publication Number Publication Date
KR20050002016A KR20050002016A (en) 2005-01-07
KR100967110B1 true KR100967110B1 (en) 2010-07-05

Family

ID=37217584

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030043062A KR100967110B1 (en) 2003-06-30 2003-06-30 Method for forming ferroelectric layer having same orientational property with under layer and method for forming ferroelectric capacitor using the method

Country Status (1)

Country Link
KR (1) KR100967110B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11600712B2 (en) 2018-12-21 2023-03-07 Samsung Electronics Co., Ltd. Ferroelectric structure including a ferroelectric film having a net polarization oriented to a polarization enhancement film and semiconductor device including the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980016638A (en) * 1996-08-29 1998-06-05 문정환 DRAM Cell Capacitor Manufacturing Method
KR100275853B1 (en) 1996-03-08 2001-02-01 가나이 쓰도무 Semiconductor device and manufacturing method
KR20010080544A (en) * 1998-11-23 2001-08-22 추후제출 Textured bi-based oxide ceramic films
JP2002231901A (en) 2001-01-31 2002-08-16 Fujitsu Ltd Capacitor element and method of manufacturing the same, and semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100275853B1 (en) 1996-03-08 2001-02-01 가나이 쓰도무 Semiconductor device and manufacturing method
KR19980016638A (en) * 1996-08-29 1998-06-05 문정환 DRAM Cell Capacitor Manufacturing Method
KR20010080544A (en) * 1998-11-23 2001-08-22 추후제출 Textured bi-based oxide ceramic films
JP2002231901A (en) 2001-01-31 2002-08-16 Fujitsu Ltd Capacitor element and method of manufacturing the same, and semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11600712B2 (en) 2018-12-21 2023-03-07 Samsung Electronics Co., Ltd. Ferroelectric structure including a ferroelectric film having a net polarization oriented to a polarization enhancement film and semiconductor device including the same

Also Published As

Publication number Publication date
KR20050002016A (en) 2005-01-07

Similar Documents

Publication Publication Date Title
EP1308990B1 (en) Ferroelectric capacitor and a semiconductor device
US6153898A (en) Ferroelectric capacitor, method of manufacturing same and memory cell using same
KR100228040B1 (en) Non-volatile semiconductor memory device and method for manufacturing the same
US7425738B2 (en) Metal thin film and method of manufacturing the same, dielectric capacitor and method of manufacturing the same, and semiconductor device
EP0616726B1 (en) Layered superlattice material applications
JPH1050960A (en) Ferroelectric capacitor, ferroelectric memory and production thereof
US20220005814A1 (en) Capacitor comprising a bismuth metal oxide-based lead titanate thin film
JP3576788B2 (en) Electronic component and method of manufacturing the same
JP2002151656A (en) Semiconductor device and manufacturing method therefor
US7031138B2 (en) Ferroelectric capacitor and process for its manufacture
JPH1012832A (en) Method for manufacturing ferroelectrics capacitor and method for manufacturing ferroelectrics memory device
US6495412B1 (en) Semiconductor device having a ferroelectric capacitor and a fabrication process thereof
JP3641142B2 (en) Ferroelectric memory
KR100967110B1 (en) Method for forming ferroelectric layer having same orientational property with under layer and method for forming ferroelectric capacitor using the method
Inoue et al. Compositional design of Pb (Zr, Ti) O/sub 3/for highly reliable ferroelectric memories
KR100399074B1 (en) Formation Method of FeRAM having BLT ferroelectric layer
JP2002190578A (en) Semiconductor device and manufacturing method therefor
KR100363393B1 (en) Ndro-fram memory cell device and the fabrication method there of
JPH09172097A (en) Ferroelectric storage element
JP2004080020A (en) Method for forming ferroelectric semiconductor device
KR20080111732A (en) Multi-bit nonvolatile memory device using tunneling oxide and method for fabricating the same
KR100490174B1 (en) PRO conductive interfacial layer for improvement of ferroelectric properties of PZT thin films for use memory capacity and preparing method thereof
JP2001094065A (en) Ferroelectric memory and method for manufacture thereof
JPH09213899A (en) Non-volatile memory device provided with ferroelectric film
KR100517907B1 (en) Fabricating method of ferroelectric capacitor in semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee