JPH09172097A - Ferroelectric storage element - Google Patents
Ferroelectric storage elementInfo
- Publication number
- JPH09172097A JPH09172097A JP7330662A JP33066295A JPH09172097A JP H09172097 A JPH09172097 A JP H09172097A JP 7330662 A JP7330662 A JP 7330662A JP 33066295 A JP33066295 A JP 33066295A JP H09172097 A JPH09172097 A JP H09172097A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- oxide
- crystal substrate
- single crystal
- ferroelectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、強誘電体記憶素子
に関し、特に、トランジスタのゲート電極部分に、強誘
電体薄膜を用いてソース−ドレイン間電流を直接制御す
ることのできる不揮発性メモリに関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a ferroelectric memory element, and more particularly to a nonvolatile memory capable of directly controlling a source-drain current by using a ferroelectric thin film in a gate electrode portion of a transistor. .
【０００２】[0002]
【従来の技術】半導体記憶素子には、電源を投入してい
る間のみ情報を記憶しておくことができる揮発性メモリ
と、電源を断たれた状態においても情報を記憶しておく
ことのできる不揮発性メモリとがある。揮発性メモリと
しては、ＤＲＡＭ（Dynamic Random Access Memory），
ＳＲＡＭ（Static Random Access Memory ）があり、不
揮発性メモリとしては、マスクＲＯＭ（Mask Read Only
Memory ），ＰＲＯＭ（Programmable Read Only Memor
y ），ＥＰＲＯＭ（Erasable Programmable ReadOnly M
emory），ＥＥＰＲＯＭ（Electrically Erasable and P
rogrammable Read Only Memory ）等がある。2. Description of the Related Art In a semiconductor memory device, a volatile memory capable of storing information only while the power is on, and a memory can store information even when the power is off. There is a non-volatile memory. As volatile memory, DRAM (Dynamic Random Access Memory),
There is SRAM (Static Random Access Memory), and as a non-volatile memory, a mask ROM (Mask Read Only) is used.
Memory), PROM (Programmable Read Only Memor)
y), EPROM (Erasable Programmable ReadOnly M
emory), EEPROM (Electrically Erasable and P
rogrammable Read Only Memory) etc.
【０００３】これらの不揮発性メモリの中でもＥＰＲＯ
Ｍ，ＥＥＰＲＯＭは、ＲＡＭのように記憶内容を書き換
えることができるＲＯＭであって、コントロールゲート
とチャネルとの間にフローティングゲートをもつＭＯＳ
−ＦＥＴ（ＭＯＳ型電界効果トランジスタ）構造をとる
ものが一般的である。しかしながら、これらのフローテ
ィングゲート型のＭＯＳ−ＦＥＴは、書き込み又は消去
動作には、ｍｓｅｃ．オーダーの時間と１０7 Ｖ／ｃｍ
オーダーの高電界を必要とするため、通常のＤＲＡＭの
ように同一サイクルでの書き込み、或いは消去動作を実
現することができず、また、電圧の高い電源も必要とし
ている。Among these non-volatile memories, EPRO
M and EEPROM are ROMs whose contents can be rewritten like RAMs, and MOSs having a floating gate between a control gate and a channel.
A device having a -FET (MOS field effect transistor) structure is generally used. However, these floating gate type MOS-FETs require msec. Order time and 10 7 V / cm
Since a high electric field of the order is required, writing or erasing operation in the same cycle cannot be realized unlike a normal DRAM, and a high voltage power supply is also required.
【０００４】これらの不揮発性メモリの未来形として、
最近、動作速度が速く、低電圧駆動の強誘電体メモリが
提案されている。例えば、ＤＲＡＭのキャパシタを強誘
電体キャパシタに置き換えた構造をしたＦＲＡＭ（Ferr
oelectric Random Access Memory）（特開平２−１１３
４９６号公報記載）等が見られる。しかしながら、この
ＦＲＡＭは、書き込み，消去，読み出し動作いずれもが
強誘電体の分極反転を伴うため、強誘電体の疲労が激し
く、また、トランジスタとキャパシタとを別々に設ける
必要があるため、面積縮小化に不利であった。As a future type of these non-volatile memories,
Recently, a low-voltage driven ferroelectric memory having a high operation speed has been proposed. For example, an FRAM (Ferr with a structure in which a DRAM capacitor is replaced with a ferroelectric capacitor)
oelectric Random Access Memory) (JP-A-2-113)
496). However, in this FRAM, since the polarization reversal of the ferroelectric material is involved in all the writing, erasing, and reading operations, the ferroelectric material is heavily fatigued, and it is necessary to separately provide a transistor and a capacitor, so that the area is reduced. It was disadvantageous to
【０００５】これに対し、ＭＯＳ−ＦＥＴのゲート絶縁
膜部分に強誘電体を用いた、ＭＦ（Ｉ）Ｓ−ＦＥＴ（Me
tal Ferroelectrics(Insulator)Semiconductor−ＦＥ
Ｔ）が、高速、且つ面積縮小化に有利な強誘電体メモリ
として提案されている。On the other hand, MF (I) S-FET (Me which uses a ferroelectric material in the gate insulating film portion of MOS-FET
tal Ferroelectrics (Insulator) Semiconductor-FE
T) has been proposed as a ferroelectric memory that is advantageous for high speed and area reduction.
【０００６】[0006]
【発明が解決しようとする課題】しかしながら、上記Ｍ
Ｆ（Ｉ）Ｓ−ＦＥＴにおいては、結晶性，界面制御性が
共に優れた材料，構造を得ることは極めて困難であり、
これを実現するためには、半導体単結晶基板上に高配向
の強誘電体膜を形成すればよいが、強誘電体と半導体単
結晶基板との間に反応が起きたり、或いは、可動イオン
が発生する等によって、実現することが困難である。However, the above M
In the F (I) S-FET, it is extremely difficult to obtain a material and structure having excellent crystallinity and interface controllability.
To achieve this, a highly oriented ferroelectric film may be formed on the semiconductor single crystal substrate, but a reaction may occur between the ferroelectric and the semiconductor single crystal substrate, or mobile ions may be generated. It is difficult to realize due to the occurrence.
【０００７】これに対し、例えば、特開平６−９７４５
２号公報に記載のように、半導体単結晶基板と高配向の
強誘電体薄膜との間に絶縁膜を挟むことによって、結晶
制御性に優れ、且つ、強誘電体と半導体単結晶基板との
間の反応を抑制し、界面制御を可能にする方法が考えら
れる。しかしながら、この特開平６−９７４５２号公報
に記載の半導体記憶素子においては、実際に素子を動作
させることは可能であるが、絶縁膜として酸化セリウム
単体で形成した薄膜等を用いているためにその結晶性に
ついては不十分であった。On the other hand, for example, Japanese Patent Laid-Open No. 6-9745.
As described in Japanese Patent Laid-Open No. 2 (1994), by sandwiching an insulating film between a semiconductor single crystal substrate and a highly oriented ferroelectric thin film, the crystal controllability is excellent and the ferroelectric and the semiconductor single crystal substrate are separated. A method that suppresses the reaction between them and enables interface control is conceivable. However, in the semiconductor memory device described in Japanese Patent Laid-Open No. 6-97452, although it is possible to actually operate the device, since the thin film formed of cerium oxide alone is used as the insulating film, The crystallinity was insufficient.
【０００８】そこで、この発明は上記従来の未解決の課
題に着目してなされたものであり、結晶性，界面制御性
の点について優れ、高速、且つ強誘電体の疲労が少な
く、面積縮小化に適した不揮発性メモリを提供すること
を目的としている。Therefore, the present invention has been made by paying attention to the above-mentioned unsolved problems of the prior art, is excellent in terms of crystallinity and interface controllability, is high speed, has less fatigue of a ferroelectric substance, and has a reduced area. It is intended to provide a non-volatile memory suitable for.
【０００９】[0009]
【課題を解決するための手段】上記目的を達成するため
に、本発明の請求項１に係る強誘電体記憶素子は、半導
体単結晶基板上に形成されたトランジスタのゲート電極
部分が、前記半導体単結晶基板側からみた順に、酸化物
となったとき＋４価となり且つ少なくともジルコニウム
を含む２種以上の金属及び酸素からなる配向した常誘電
性酸化物薄膜と、高配向の強誘電体薄膜と、導電性電極
との積層構造であることを特徴としている。In order to achieve the above object, in a ferroelectric memory element according to claim 1 of the present invention, the gate electrode portion of a transistor formed on a semiconductor single crystal substrate is the semiconductor. An oriented paraelectric oxide thin film that is +4 valent when it becomes an oxide and is composed of two or more kinds of metals containing at least zirconium and oxygen, and a highly oriented ferroelectric thin film in the order viewed from the single crystal substrate side; It is characterized by a laminated structure with a conductive electrode.
【００１０】また、請求項２に係る強誘電体記憶素子
は、前記半導体単結晶基板としてＳｉ単結晶基板を使用
し、前記常誘電性酸化物薄膜として酸化ジルコニウムと
酸化セリウムとを混合して形成した酸化物薄膜を用いる
ことを特徴としている。また、請求項３に係る強誘電体
記憶素子は、前記Ｓｉ単結晶基板と前記常誘電性酸化物
薄膜との間に、膜厚が２０〜１０００オングストローム
であり、且つ、主たる成分が酸化シリコンである絶縁性
薄膜を挟む構造を持つことを特徴としている。A ferroelectric memory element according to a second aspect of the present invention uses a Si single crystal substrate as the semiconductor single crystal substrate and forms a mixture of zirconium oxide and cerium oxide as the paraelectric oxide thin film. It is characterized by using the oxide thin film. Further, in the ferroelectric memory element according to claim 3, the film thickness is 20 to 1000 angstrom between the Si single crystal substrate and the paraelectric oxide thin film, and the main component is silicon oxide. It is characterized by having a structure sandwiching a certain insulating thin film.
【００１１】また、請求項４に係る強誘電体記憶素子
は、前記半導体単結晶基板としてＳｉ（１００）単結晶
基板又はＳｉ（１１１）単結晶基板を用いることを特徴
としている。さらに、請求項５に係る強誘電体記憶素子
は、前記強誘電体薄膜として、ＰｂＴｉＯ3 ，ＰＺＴ
（ＰｂＺｒＴｉＯ3 ），ＰＬＺＴ（Ｐｂ(1-X) ＬａX Ｚ
ｒ(1-Y ) ＴｉY Ｏ3 ），Ｂｉ2 ＳｒＴａ2 Ｏ9 の何れか
を用いることを特徴としている。A ferroelectric memory element according to a fourth aspect is characterized in that a Si (100) single crystal substrate or a Si (111) single crystal substrate is used as the semiconductor single crystal substrate. Further, in the ferroelectric memory element according to claim 5, as the ferroelectric thin film, PbTiO 3 , PZT is used.
(PbZrTiO 3 ), PLZT (Pb (1-X) La X Z
r (1-Y) Ti Y O 3), it is characterized by using any of Bi 2 SrTa 2 O 9.
【００１２】[0012]
【発明の実施の形態】以下に、本発明の実施の形態を説
明する。図１は、本発明における強誘電体記憶素子の一
例を示す基本構造の断面図である。図１に示すように、
半導体単結晶基板としてのＳｉ単結晶基板１上の、ソー
ス２，ドレイン３間に、Ｓｉ単結晶基板側から、常誘電
性酸化物薄膜４と強誘電体薄膜５とが積層され、さら
に、アルミニウム電極６等の導電性電極が積層されて形
成されている。BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described below. FIG. 1 is a sectional view of a basic structure showing an example of a ferroelectric memory element according to the present invention. As shown in FIG.
A paraelectric oxide thin film 4 and a ferroelectric thin film 5 are laminated from the Si single crystal substrate side between a source 2 and a drain 3 on a Si single crystal substrate 1 as a semiconductor single crystal substrate, and aluminum is further formed. A conductive electrode such as the electrode 6 is formed by stacking.
【００１３】前記Ｓｉ単結晶基板１は、酸化物薄膜及び
強誘電体薄膜を配向させるためのものであって、例え
ば、強誘電体薄膜としてのＰｂＴｉＯ3 薄膜の分極をよ
り安定に発生させるためには、その結晶方位が（１０
０）面又は（１１１）面に配向したものが好ましい。ま
た、前記ソース２及びドレイン３は、通常と同様に不純
物の拡散により形成されている。The Si single crystal substrate 1 is for orienting an oxide thin film and a ferroelectric thin film, and for example, in order to more stably generate polarization of a PbTiO 3 thin film as a ferroelectric thin film. Has a crystal orientation of (10
Those oriented to the (0) plane or the (111) plane are preferable. Further, the source 2 and the drain 3 are formed by diffusion of impurities as usual.
【００１４】前記常誘電性酸化物薄膜４は、外部から与
えられた電界に比例して内部分極が発生する酸化物薄膜
である。そして、配向した常誘電性酸化物薄膜とは、酸
化物薄膜結晶の特定の結晶軸が強く一方向に揃った常誘
電性酸化物薄膜のことであり、この常誘電性酸化物薄膜
４の上に強誘電体薄膜５を配向成長させるために、配向
していることが必要である。そして、これら配向した常
誘電性酸化物薄膜は、例えば、真空蒸着法．スパッタリ
ング法，レーザアブレーション法等によって形成され
る。The paraelectric oxide thin film 4 is an oxide thin film in which internal polarization occurs in proportion to an electric field applied from the outside. The oriented paraelectric oxide thin film is a paraelectric oxide thin film in which specific crystal axes of oxide thin film crystals are strong and aligned in one direction. In order to grow the ferroelectric thin film 5 in an oriented manner, it is necessary that it is oriented. Then, these oriented paraelectric oxide thin films are formed, for example, by the vacuum deposition method. It is formed by a sputtering method, a laser ablation method, or the like.
【００１５】この常誘電性酸化物薄膜４は、酸化物とな
ったときに＋４価となる少なくともジルコニウムを含む
２種類以上金属と酸素とからなる酸化物薄膜である。こ
こで、酸化物となったときに＋４価となる金属とは、酸
化物となったときに、化学式ＡＯ2 （Ａは金属原子，Ｏ
は酸素原子）で表すことができる金属のことである。例
えば、Ｔｉ，Ｚｒ，Ｃｅ，Ｈｆ，Ｓｎ等が相当する。The paraelectric oxide thin film 4 is an oxide thin film composed of two or more kinds of metal containing at least zirconium and oxygen, which becomes +4 when it becomes an oxide. Here, the metal having a valence of +4 when it becomes an oxide means the chemical formula AO 2 (A is a metal atom, O when it becomes an oxide).
Is a metal that can be represented by an oxygen atom. For example, Ti, Zr, Ce, Hf, Sn, etc. correspond.
【００１６】なお、常誘電性酸化物薄膜４が酸化物とな
ったときに＋４価となる金属元素である理由は、ジルコ
ニウムは＋４価となる金属元素であり、＋４価となる金
属は、＋４価とは異なる価数の金属を混合させると可動
イオンが発生しやすくなり、常誘電性酸化物薄膜４中で
可動イオンが動くために、トランジスタの動作が不確実
となることによって、記憶素子として正常に動作しなく
なるのを防止するためである。The reason why the paraelectric oxide thin film 4 is a metal element having a valence of +4 when it becomes an oxide is that zirconium is a metal element having a valence of +4 and a metal having a valence of +4 is +4. When a metal having a valence different from that of valence is mixed, mobile ions are likely to be generated, and the mobile ions move in the paraelectric oxide thin film 4, so that the operation of the transistor becomes uncertain. This is to prevent the normal operation.
【００１７】また、２種類以上の金属酸化物を混合する
理由は、酸化ジルコニウムのみでは、結晶構造が斜方晶
となって結晶制御の点において不利となるため、他の金
属酸化物を混合し、その結晶構造を立方晶とするためで
ある。また、＋４価となる金属の混合比率は、５〜３０
モルパーセントが好ましく、概ねこの範囲であれば立方
晶を形成しやすいことが確認されている。The reason for mixing two or more kinds of metal oxides is that if only zirconium oxide is used, the crystal structure becomes an orthorhombic structure, which is disadvantageous in terms of crystal control. , To make the crystal structure cubic. Moreover, the mixing ratio of the metal which becomes +4 valence is 5 to 30.
It is confirmed that the mole percentage is preferable, and that cubic crystal is easily formed within this range.
【００１８】前記常誘電性酸化物薄膜４として、例え
ば、酸化ジルコニウムと酸化セリウムとを混合してなる
酸化物薄膜の場合には、酸化ジルコニウム結晶のジルコ
ニウムの位置にセリウムが一部配置されるように混晶形
成した薄膜となる。この酸化物薄膜は、酸化ジルコニウ
ム粉末に、酸化セリウム粉末を混合して整形したタブレ
ットを蒸着源として真空蒸着する等によって形成され
る。酸化ジルコニウム単体では、斜方晶で結晶制御の点
において不利となるが、酸化セリウムを加え混晶化した
ことによって、立方晶化することができる。When the paraelectric oxide thin film 4 is, for example, an oxide thin film formed by mixing zirconium oxide and cerium oxide, cerium is partially disposed at the position of zirconium in the zirconium oxide crystal. It becomes a thin film formed by mixed crystal. This oxide thin film is formed by, for example, vacuum-depositing a zirconium oxide powder mixed with cerium oxide powder and using a shaped tablet as an evaporation source. Zirconium oxide alone is orthorhombic, which is disadvantageous in terms of crystal control, but cubic crystal can be formed by adding cerium oxide to form a mixed crystal.
【００１９】前記強誘電体薄膜５は、前記常誘電性酸化
物薄膜４のような常誘電体薄膜とは異なり、外部から与
えられた電界に対して内部電界が非線形に変化し、特
に、外部電界を取り去った後にも内部電界が残る、いわ
ゆる残留分極が観測されるものである。そして、高配向
の強誘電体薄膜とは、強誘電体結晶の特定の結晶軸が半
導体単結晶基板面に対し強く垂直に並んだ強誘電体薄膜
のことであり、特に分極を最も強く起こす結晶軸が基板
面に対して強く垂直に並ぶことが好ましく、この強誘電
体薄膜５としては、ＰｂＴｉＯ3 ，ＰＺＴ（ＰｂＺｒＴ
ｉＯ3 ），ＰＬＺＴ（Ｐｂ(1-X) ＬａX Ｚｒ(1-Y) Ｔｉ
Y Ｏ3 ），Ｂｉ2 ＳｒＴａ2 Ｏ9 等の薄膜が好ましい。
そして、この強誘電体薄膜５は、例えば、有機金属ＣＶ
Ｄ（ＭＯＣＶＤ：Metal Organic Chemical Vapor Depos
ition ）法，スパッタリング法，レーザアブレーション
法等によって形成される。The paraelectric thin film 5 differs from the paraelectric thin film such as the paraelectric oxide thin film 4 in that the internal electric field changes non-linearly with respect to the electric field applied from the outside, and in particular, What is called remanent polarization, in which an internal electric field remains even after the electric field is removed, is observed. The highly-oriented ferroelectric thin film is a ferroelectric thin film in which a specific crystal axis of the ferroelectric crystal is aligned strongly perpendicular to the semiconductor single crystal substrate surface, and particularly, a crystal that causes the strongest polarization. It is preferable that the axes are strongly perpendicular to the substrate surface. The ferroelectric thin film 5 is made of PbTiO 3 , PZT (PbZrT).
iO 3 ), PLZT (Pb (1-X) La X Zr (1-Y) Ti
A thin film of Y O 3 ), Bi 2 SrTa 2 O 9 or the like is preferable.
The ferroelectric thin film 5 is, for example, an organometallic CV.
D (MOCVD: Metal Organic Chemical Vapor Depos
ition) method, sputtering method, laser ablation method, etc.
【００２０】そして、これら配向した常誘電性酸化物薄
膜４，強誘電体薄膜５の結晶の配列は、Ｘ線回折，高速
電子線回折等によって確認することができる。なお、例
えば、Ｓｉ単結晶基板１と常誘電性酸化物薄膜４との間
に、膜厚が２０〜１０００オングストロームであり、且
つ、主たる成分が酸化シリコンである絶縁性薄膜を挟む
構造、例えば概ね８０％以上が酸化シリコンからなる、
Ｓｉ酸化膜或いはＳｉ酸化膜と配向した酸化膜の混合体
等からなる絶縁性薄膜を挟む構造とすることによって、
耐電圧性，界面準位の低減など、より優れた性能を得る
ことができる。ここで、膜厚が２０〜１０００オングス
トロームである理由は、膜厚が薄すぎると、耐電圧向上
が期待できなくなり、また、厚すぎると強誘電体薄膜５
に充分な電界をかけられなくなり、分極させることが難
しくなるからである。The crystal arrangement of the oriented paraelectric oxide thin film 4 and ferroelectric thin film 5 can be confirmed by X-ray diffraction, high-speed electron beam diffraction or the like. Note that, for example, a structure in which an insulating thin film having a film thickness of 20 to 1000 Å and a main component being silicon oxide is sandwiched between the Si single crystal substrate 1 and the paraelectric oxide thin film 4, for example, in general. 80% or more consists of silicon oxide,
By adopting a structure in which an insulating thin film made of a Si oxide film or a mixture of a Si oxide film and an oriented oxide film is sandwiched,
It is possible to obtain superior performance such as withstand voltage and reduction of interface state. Here, the reason why the film thickness is 20 to 1000 angstroms is that if the film thickness is too thin, improvement of the withstand voltage cannot be expected, and if it is too thick, the ferroelectric thin film 5 is too thin.
This is because it becomes impossible to apply a sufficient electric field to it and it becomes difficult to polarize it.
【００２１】上述のように、半導体単結晶基板上に高配
向成長した常誘電性酸化物薄膜を介して、高配向の強誘
電体薄膜を形成し、基板−ゲート間，ドレイン−ゲート
間，ソース−ゲート間の何れかに電圧を印加することに
より、強誘電体の自発分極により直接ソース−ドレイン
間電流をオン・オフすることができ、不揮発性メモリと
して作動させることができる。As described above, a highly oriented ferroelectric thin film is formed on the semiconductor single crystal substrate through the highly oriented paraelectric oxide thin film, and the substrate-gate, drain-gate and source sources are formed. By applying a voltage between the gate and the gate, the source-drain current can be directly turned on / off by the spontaneous polarization of the ferroelectric substance, and the nonvolatile memory can be operated.
【００２２】よって、現在提案されているＭＦ（Ｉ）Ｓ
−ＦＥＴ用バッファ膜に比較して、結晶性，界面制御性
に優れたバッファ膜を提供することができ、高速且つ不
揮発で低消費電力のメモリを提供することができる。ま
た、強誘電体の自発分極の反転速度は極めて速く、ＤＲ
ＡＭを越える書き換え，消去等の動作速度を得ることが
できる。Therefore, the currently proposed MF (I) S
It is possible to provide a buffer film having excellent crystallinity and interface controllability as compared with a -FET buffer film, and to provide a high-speed, non-volatile memory with low power consumption. In addition, the reversal rate of the spontaneous polarization of the ferroelectric is extremely high,
It is possible to obtain an operation speed such as rewriting and erasing that exceeds AM.
【００２３】また、現在研究が進められているＦＲＡＭ
に比較して、読み出し動作では自発分極の反転を伴わな
いため、強誘電体の膜疲労が極めて少なく、また、トラ
ンジスタ以外の領域にキャパシタを設ける必要がないた
め、面積縮小化に適した不揮発性メモリを提供すること
ができる。Further, the FRAM currently being researched
In comparison with the above, the read operation does not involve the reversal of spontaneous polarization, so the film fatigue of the ferroelectric material is extremely small, and since it is not necessary to provide a capacitor in a region other than the transistor, it is suitable for reducing the area. Memory can be provided.
【００２４】[0024]
【実施例】以下、本発明の実施例を説明する。まず、本
発明の第１の実施例について説明する。この第１の実施
例は、半導体単結晶基板として、抵抗率２Ωｃｍのｎ型
Ｓｉ（１００）単結晶基板を用い、常誘電性酸化物薄膜
として１２原子％酸化セリウムと酸化ジルコニウムとか
らなる薄膜を用いたものである。Embodiments of the present invention will be described below. First, a first embodiment of the present invention will be described. In the first embodiment, an n-type Si (100) single crystal substrate having a resistivity of 2 Ωcm is used as a semiconductor single crystal substrate, and a thin film made of 12 atomic% cerium oxide and zirconium oxide is used as a paraelectric oxide thin film. Used.
【００２５】まず、前記抵抗率２Ωｃｍのｎ型Ｓｉ（１
００）単結晶基板を１×１０-6Ｔｏｒｒの真空中におい
て、約９００℃に加熱した上で、ソースタブレットを電
子ビーム加熱して蒸着した。このソースタブレットとし
ては、１２原子％酸化セリウム粉末と酸化ジルコニウム
粉末とを混合し、ホットプレスでタブレットに加工して
形成したものを使用した。First, the n-type Si (1
00) The single crystal substrate was heated to about 900 ° C. in a vacuum of 1 × 10 −6 Torr, and then the source tablet was electron beam heated to be vapor-deposited. The source tablet used was formed by mixing 12 atom% cerium oxide powder and zirconium oxide powder and processing the mixture into a tablet by hot pressing.
【００２６】ソースタブレットを蒸着した結果、膜厚約
２００オングストロームの酸化セリウム安定化酸化ジル
コニウム薄膜がＳｉ単結晶基板上に成膜された。この酸
化セリウム安定化酸化ジルコニウム薄膜をＲＨＥＥＤ
（高速反射電子回折法）により表面観察したところ、い
くつかのストリークパターンを観測することができ、図
２に示すように、（１００）配向の良く配向した膜が成
長していることを確認できた。As a result of vapor deposition of the source tablet, a cerium oxide-stabilized zirconium oxide thin film having a film thickness of about 200 angstrom was formed on the Si single crystal substrate. This cerium oxide-stabilized zirconium oxide thin film is RHEED
When the surface was observed by (high-speed backscattered electron diffraction method), some streak patterns could be observed, and as shown in FIG. 2, it was confirmed that a well-oriented (100) -oriented film was grown. It was
【００２７】また、Ｓｉ単結晶基板と酸化セリウム安定
化酸化ジルコニウム薄膜との格子定数（立方体の単位格
子の一辺にあたる原子間距離）のミスマッチは、約１パ
ーセント以下であった。なお、ミスマッチとは、界面に
おける基板の単位格子中の原子間距離と、膜の単位格子
中の原子間距離とのずれを％で表したものである。次
に、この状態で膜厚２００オングストロームの酸化セリ
ウム安定化酸化ジルコニウム薄膜表面に、アルミニウム
電極を真空蒸着法により形成し、この電極を用いて容量
−電圧（Ｃ−Ｖ）特性を測定した。The mismatch in lattice constant (distance between atoms corresponding to one side of the cubic unit cell) between the Si single crystal substrate and the cerium oxide-stabilized zirconium oxide thin film was about 1% or less. Note that the mismatch is the difference between the interatomic distance in the unit cell of the substrate at the interface and the interatomic distance in the unit cell of the film expressed in%. Next, in this state, an aluminum electrode was formed on the surface of the cerium oxide-stabilized zirconium oxide thin film having a film thickness of 200 angstrom by the vacuum deposition method, and the capacitance-voltage (CV) characteristic was measured using this electrode.
【００２８】その結果、図３に示すように、極めて良好
なＣ−Ｖ特性が得られ、酸化セリウム安定化酸化ジルコ
ニウム薄膜がゲート酸化膜として利用可能であることが
証明された。図４は、酸化イットリウム安定化酸化ジル
コニウムを用いた場合のＣ−Ｖ特性を表したものであ
り、この場合には、可動イオンが原因と思われるヒステ
リシスが観測された。As a result, as shown in FIG. 3, extremely good CV characteristics were obtained, and it was proved that the cerium oxide-stabilized zirconium oxide thin film can be used as a gate oxide film. FIG. 4 shows C-V characteristics when yttrium oxide-stabilized zirconium oxide is used, and in this case, hysteresis that is thought to be caused by mobile ions was observed.
【００２９】次に、上記の酸化セリウム安定化酸化ジル
コニウム／Ｓｉ（１００）単結晶基板上に、ＭＯＣＶＤ
法によりＰｂＴｉＯ3 薄膜を成膜した。これは、Ｐｂ
（Ｃ2Ｈ5 ）4 ，Ｔｉ〔ｉ−ＯＣ3 Ｈ7 〕4 を材料と
し、それぞれ、０℃，３０℃の温度に保ち、それぞれ、
２０，１４．５ｃｃ／ｍｉｎ．のキャリアＮ2 ガスで材
料を運び、２３ｃｃ／ｍｉｎ．のＯ2 と共に、基板温度
６００℃の酸化セリウム安定化酸化ジルコニウム／Ｓｉ
（１００）単結晶基板に吹きつけることによって、Ｐｂ
ＴｉＯ3 薄膜を成膜した。このときの雰囲気圧力は、約
５Ｔｏｒｒであった。Next, MOCVD was performed on the above cerium oxide-stabilized zirconium oxide / Si (100) single crystal substrate.
A PbTiO 3 thin film was formed by the method. This is Pb
(C 2 H 5 ) 4 and Ti [i-OC 3 H 7 ] 4 are used as materials, and they are maintained at temperatures of 0 ° C. and 30 ° C., respectively.
20, 14.5 cc / min. Carrier N 2 gas to carry the material, and 23 cc / min. Together with O 2, cerium oxide substrate temperature 600 ° C. stabilized zirconium oxide / Si
By spraying on a (100) single crystal substrate, Pb
A TiO 3 thin film was formed. The atmospheric pressure at this time was about 5 Torr.
【００３０】この結果、膜厚が約２０００オングストロ
ームのＰｂＴｉＯ3 薄膜が成膜された。この薄膜に対し
てＸ線回折装置を用いて分析を行ったところ、図５に示
すように、ＰｂＴｉＯ3 （１００），（００１）面に強
く配向していることを確認できた。次に、実際に、図１
に示すように、Ｓｉ単結晶基板上の、ソース−ドレイン
間に上記のＰｂＴｉＯ3 ／酸化セリウム安定化酸化ジル
コニウムを形成し、ソース−ドレイン間電流のオン・オ
フをＰｂＴｉＯ3 の自発分極を用いて制御してみたとこ
ろ、その現象を確認することができ、不揮発性メモリと
して作用させることができることを確認できた。As a result, a PbTiO 3 thin film having a thickness of about 2000 Å was formed. When this thin film was analyzed using an X-ray diffractometer, it was confirmed that it was strongly oriented to the PbTiO 3 (100), (001) plane as shown in FIG. Next, actually,
As shown in FIG. 5, the above PbTiO 3 / cerium oxide-stabilized zirconium oxide is formed between the source and the drain on the Si single crystal substrate, and the source-drain current is turned on and off by using the spontaneous polarization of PbTiO 3. As a result of controlling, it was possible to confirm the phenomenon and to confirm that it could function as a nonvolatile memory.
【００３１】次に、本発明の第２の実施例について説明
する。この第２の実施例は、半導体単結晶基板として、
抵抗率２Ωｃｍのｎ型Ｓｉ（１００）単結晶基板を用
い、常誘電性酸化物薄膜として５０原子％酸化セリウム
と酸化ジルコニウムとからなる薄膜を用いたものであ
る。まず、前記抵抗率２Ωｃｍのｎ型Ｓｉ（１００）単
結晶基板を１×１０-6Ｔｏｒｒの真空中において、約９
００℃に加熱した上で、ソースタブレットを電子ビーム
加熱して蒸着した。このソースタブレットとしては、５
０原子％酸化セリウム粉末と酸化ジルコニウム粉末とを
混合し、ホットプレスでタブレットに加工して形成した
ものを使用した。Next, a second embodiment of the present invention will be described. The second embodiment is a semiconductor single crystal substrate,
An n-type Si (100) single crystal substrate having a resistivity of 2 Ωcm was used, and a thin film composed of 50 atomic% cerium oxide and zirconium oxide was used as a paraelectric oxide thin film. First, the n-type Si (100) single crystal substrate having a resistivity of 2 Ωcm was placed in a vacuum of 1 × 10 −6 Torr for about 9 μm.
After heating to 00 ° C., the source tablet was heated by electron beam evaporation. For this source tablet, 5
A 0 atom% cerium oxide powder and a zirconium oxide powder were mixed and processed into a tablet by hot pressing, which was used.
【００３２】ソースタブレットを蒸着した結果、膜厚約
２００オングストロームの酸化セリウム安定化酸化ジル
コニウム薄膜がＳｉ単結晶基板上に成膜された。この酸
化セリウム安定化酸化ジルコニウム薄膜をＲＨＥＥＤに
より表面観察したところ、いくつかのストリークパター
ンを観測することができ、（１００）配向の良く配向し
た膜が成長していることを確認できた。As a result of vapor deposition of the source tablet, a cerium oxide-stabilized zirconium oxide thin film having a film thickness of about 200 angstrom was formed on the Si single crystal substrate. When the surface of this cerium oxide-stabilized zirconium oxide thin film was observed by RHEED, some streak patterns could be observed, and it was confirmed that a film having a good (100) orientation was grown.
【００３３】また、Ｓｉ単結晶基板と酸化セリウム安定
化酸化ジルコニウム薄膜との格子定数のミスマッチは、
約１パーセント以下であった。次に、この状態で膜厚２
００オングストロームの酸化セリウム安定化酸化ジルコ
ニウム薄膜表面に、アルミニウム電極を真空蒸着法によ
り形成し、この電極を用いて容量−電圧（Ｃ−Ｖ）特性
を測定した。その結果、極めて良好なＣ−Ｖ特性が得ら
れ、酸化セリウム安定化酸化ジルコニウム薄膜がゲート
酸化膜として利用可能であることが証明された。The mismatch in lattice constant between the Si single crystal substrate and the cerium oxide-stabilized zirconium oxide thin film is
It was about 1% or less. Next, in this state, the film thickness 2
An aluminum electrode was formed on the surface of a cerium oxide-stabilized zirconium oxide thin film of 00 angstrom by a vacuum deposition method, and the capacitance-voltage (CV) characteristic was measured using this electrode. As a result, extremely good CV characteristics were obtained, and it was proved that the cerium oxide-stabilized zirconium oxide thin film can be used as a gate oxide film.
【００３４】次に、上記の酸化セリウム安定化酸化ジル
コニウム／Ｓｉ（１００）単結晶基板上に、上記第１の
実施例と同様にして、ＭＯＣＶＤ法によりＰｂＴｉＯ3
薄膜を成膜した。この結果、膜厚が約２０００オングス
トロームのＰｂＴｉＯ3 薄膜が成膜された。この薄膜に
対してＸ線回折装置を用いて分析を行ったところ、Ｐｂ
ＴｉＯ3 （１００），（００１）面に強く配向している
ことを確認できた。Next, PbTiO 3 was deposited on the above cerium oxide-stabilized zirconium oxide / Si (100) single crystal substrate by MOCVD in the same manner as in the first embodiment.
A thin film was formed. As a result, a PbTiO 3 thin film having a film thickness of about 2000 Å was formed. When this thin film was analyzed using an X-ray diffractometer, Pb
It was confirmed that the TiO 3 (100) and (001) planes were strongly oriented.
【００３５】次に、本発明の第３の実施例について説明
する。この第３の実施例は、半導体単結晶基板として、
抵抗率２Ωｃｍのｎ型Ｓｉ（１１１）単結晶基板を用
い、常誘電性酸化物薄膜として２０原子％酸化セリウム
と酸化ジルコニウムとからなる薄膜を用いたものであ
る。まず、前記抵抗率２Ωｃｍのｎ型Ｓｉ（１１１）単
結晶基板を１×１０-6Ｔｏｒｒの真空中において、約５
００℃に加熱した上で、ソースタブレットを電子ビーム
加熱して蒸着した。このソースタブレットとしては、２
０原子％酸化セリウム粉末と酸化ジルコニウム粉末とを
混合し、ホットプレスでタブレットに加工して形成した
ものを使用した。Next, a third embodiment of the present invention will be described. In this third embodiment, as a semiconductor single crystal substrate,
An n-type Si (111) single crystal substrate having a resistivity of 2 Ωcm was used, and a thin film of 20 atomic% cerium oxide and zirconium oxide was used as a paraelectric oxide thin film. First, the n-type Si (111) single crystal substrate having a resistivity of 2 Ωcm was subjected to about 5 in a vacuum of 1 × 10 −6 Torr.
After heating to 00 ° C., the source tablet was heated by electron beam evaporation. 2 for this source tablet
A 0 atom% cerium oxide powder and a zirconium oxide powder were mixed and processed into a tablet by hot pressing, which was used.
【００３６】ソースタブレットを蒸着した結果、膜厚約
２００オングストロームの酸化セリウム安定化酸化ジル
コニウム薄膜がＳｉ基板上に成膜された。この酸化セリ
ウム安定化酸化ジルコニウム薄膜をＲＨＥＥＤにより表
面観察したところ、いくつかのストリークパターンを観
測することができ、（１１１）配向の良く配向した膜が
成長していることを確認できた。As a result of vapor deposition of the source tablet, a cerium oxide-stabilized zirconium oxide thin film having a film thickness of about 200 Å was formed on the Si substrate. When the surface of this cerium oxide-stabilized zirconium oxide thin film was observed by RHEED, some streak patterns could be observed, and it was confirmed that a film oriented well with (111) orientation was grown.
【００３７】また、Ｓｉ単結晶基板と酸化セリウム安定
化酸化ジルコニウム薄膜との格子定数のミスマッチは、
約１パーセント以下であった。次に、この状態で膜厚２
００オングストロームの酸化セリウム安定化酸化ジルコ
ニウム薄膜表面に、アルミニウム電極を真空蒸着法によ
り形成し、この電極を用いて容量−電圧（Ｃ−Ｖ）特性
を測定した。Further, the lattice constant mismatch between the Si single crystal substrate and the cerium oxide-stabilized zirconium oxide thin film is
It was about 1% or less. Next, in this state, the film thickness 2
An aluminum electrode was formed on the surface of a cerium oxide-stabilized zirconium oxide thin film of 00 angstrom by a vacuum deposition method, and the capacitance-voltage (CV) characteristic was measured using this electrode.
【００３８】その結果、極めて良好なＣ−Ｖ特性が得ら
れ、酸化セリウム安定化酸化ジルコニウム薄膜がゲート
酸化膜として利用可能であることが証明された。次に、
上記の酸化セリウム安定化酸化ジルコニウム／Ｓｉ（１
１１）単結晶基板上に、上記第１の実施例と同様に、Ｍ
ＯＣＶＤ法によりＰｂＴｉＯ3 薄膜を成膜した。この結
果、膜厚が約２０００オングストロームのＰｂＴｉＯ3
薄膜が成膜された。この薄膜に対してＸ線回折装置を用
いて分析を行ったところ、ＰｂＴｉＯ3 （１１１）面に
強く配向していることを確認できた。As a result, extremely good CV characteristics were obtained, and it was proved that the cerium oxide-stabilized zirconium oxide thin film can be used as a gate oxide film. next,
The above cerium oxide-stabilized zirconium oxide / Si (1
11) On the single crystal substrate, as in the first embodiment, M
A PbTiO 3 thin film was formed by the OCVD method. As a result, PbTiO 3 having a film thickness of about 2000 angstroms is formed.
A thin film was deposited. When this thin film was analyzed using an X-ray diffractometer, it was confirmed that it was strongly oriented on the PbTiO 3 (111) plane.
【００３９】次に、本発明の第４の実施例について説明
する。この第４の実施例は、半導体単結晶基板として、
抵抗率２Ωｃｍのｎ型Ｓｉ（１００）単結晶基板を用
い、常誘電性酸化物薄膜として８０原子％酸化セリウム
と酸化ジルコニウムとからなる薄膜を用いたものであ
る。まず、前記抵抗率２Ωｃｍのｎ型Ｓｉ（１００）単
結晶基板を１×１０-6Ｔｏｒｒの真空中において、約９
５０℃に加熱した上で、ソースタブレットを電子ビーム
加熱して蒸着した。このソースタブレットには、８０原
子％酸化セリウム粉末と酸化ジルコニウム粉末とを混合
し、ホットプレスでタブレットに加工して形成したもの
を使用した。Next, a fourth embodiment of the present invention will be described. In this fourth embodiment, as a semiconductor single crystal substrate,
An n-type Si (100) single crystal substrate having a resistivity of 2 Ωcm was used, and a thin film composed of 80 atomic% cerium oxide and zirconium oxide was used as a paraelectric oxide thin film. First, the n-type Si (100) single crystal substrate having a resistivity of 2 Ωcm was placed in a vacuum of 1 × 10 −6 Torr for about 9
After heating to 50 ° C., the source tablet was electron beam heated to deposit. The source tablet used was formed by mixing 80 atom% cerium oxide powder and zirconium oxide powder and processing into a tablet by hot pressing.
【００４０】ソースタブレットを蒸着した結果、膜厚約
２００オングストロームの酸化セリウム安定化酸化ジル
コニウム薄膜がＳｉ単結晶基板上に成膜された。この酸
化セリウム安定化酸化ジルコニウム薄膜をＲＨＥＥＤに
より表面観察したところ、いくつかのストリークパター
ンを観測することができ、（１００）配向の良く配向し
た膜が成長していることを確認できた。As a result of vapor deposition of the source tablet, a cerium oxide-stabilized zirconium oxide thin film having a thickness of about 200 Å was formed on the Si single crystal substrate. When the surface of this cerium oxide-stabilized zirconium oxide thin film was observed by RHEED, some streak patterns could be observed, and it was confirmed that a film having a good (100) orientation was grown.
【００４１】また、Ｓｉ単結晶基板と酸化セリウム安定
化酸化ジルコニウム薄膜との格子定数のミスマッチは、
約１パーセント以下であった。次に、この状態で膜厚２
００オングストロームの酸化セリウム安定化酸化ジルコ
ニウム薄膜表面に、アルミニウム電極を真空蒸着法によ
り形成し、この電極を用いて容量−電圧（Ｃ−Ｖ）特性
を測定した。The lattice constant mismatch between the Si single crystal substrate and the cerium oxide-stabilized zirconium oxide thin film is
It was about 1% or less. Next, in this state, the film thickness 2
An aluminum electrode was formed on the surface of a cerium oxide-stabilized zirconium oxide thin film of 00 angstrom by a vacuum deposition method, and the capacitance-voltage (CV) characteristic was measured using this electrode.
【００４２】その結果、極めて良好なＣ−Ｖ特性が得ら
れ、酸化セリウム安定化酸化ジルコニウム薄膜がゲート
酸化膜として利用可能であることが証明された。次に、
上記の酸化セリウム安定化酸化ジルコニウム／Ｓｉ（１
００）単結晶基板上に、上記第１の実施例と同様に、Ｍ
ＯＣＶＤ法によりＰｂＴｉＯ3 薄膜を成膜した。この結
果、膜厚が約２０００オングストロームのＰｂＴｉＯ3
薄膜が成膜された。この薄膜に対してＸ線回折装置を用
いて分析を行ったところ、ＰｂＴｉＯ3 （１００）面に
強く配向していることを確認できた。As a result, extremely good CV characteristics were obtained, and it was proved that the cerium oxide-stabilized zirconium oxide thin film can be used as a gate oxide film. next,
The above cerium oxide-stabilized zirconium oxide / Si (1
00) On the single crystal substrate, as in the first embodiment, M
A PbTiO 3 thin film was formed by the OCVD method. As a result, PbTiO 3 having a film thickness of about 2000 angstroms is formed.
A thin film was deposited. When this thin film was analyzed using an X-ray diffractometer, it was confirmed that it was strongly oriented on the PbTiO 3 (100) plane.
【００４３】なお、上記第１から第４の実施例において
は、常誘電性酸化物薄膜として、酸化ジルコニウムと酸
化セリウムとからなる薄膜を用い、強誘電体としてＰｂ
ＴｉＯ3 を用いた場合について説明したが、これに限ら
ず、上述したように、常誘電性酸化物薄膜としては、Ｔ
ｉ，Ｈｆ，Ｓｎ等を用いることも可能であり、強誘電体
薄膜としては、ＰＺＴ（ＰｂＺｒＴｉＯ3 ），ＰＬＺＴ
（Ｐｂ(1-X) ＬａX Ｚｒ(1-Y) ＴｉY Ｏ3 ，Ｂｉ2 Ｓｒ
Ｔａ2 Ｏ9 等を用いることも可能である。In the first to fourth embodiments, a thin film made of zirconium oxide and cerium oxide is used as the paraelectric oxide thin film, and Pb is used as the ferroelectric substance.
Although the case where TiO 3 is used has been described, the present invention is not limited to this, and as described above, as the paraelectric oxide thin film, T
It is also possible to use i, Hf, Sn, etc., and as the ferroelectric thin film, PZT (PbZrTiO 3 ), PLZT
(Pb (1-X) La X Zr (1-Y) Ti Y O 3 , Bi 2 Sr
It is also possible to use Ta 2 O 9 or the like.
【００４４】また、上記各実施例においては、Ｓｉ単結
晶基板１と常誘電性酸化物薄膜４との間に、絶縁性薄膜
が挟まれない場合について説明したが、例えば、酸化セ
リウム安定化酸化ジルコニウム薄膜をＳｉ基板上に成膜
した後、この基板を１気圧、の乾燥酸素雰囲気中で数十
分加熱する等によって、Ｓｉ単結晶基板と酸化セリウム
安定化酸化ジルコニウム薄膜との界面に概ね８０％以上
が酸化シリコンからなり、且つ、膜厚が２０〜１０００
オングストロームの絶縁性薄膜を形成することによっ
て、耐電圧性，界面準位の低減などの点でより優れた性
能を有する強誘電体素子を得ることが可能である。Further, in each of the above embodiments, the case where the insulating thin film is not sandwiched between the Si single crystal substrate 1 and the paraelectric oxide thin film 4 has been described. After the zirconium thin film is formed on the Si substrate, the substrate is heated in a dry oxygen atmosphere at 1 atm for several tens of minutes, and the like, so that the interface between the Si single crystal substrate and the cerium oxide stabilized zirconium oxide thin film is approximately 80 % Or more is made of silicon oxide, and the film thickness is 20 to 1000
By forming the insulating thin film of angstrom, it is possible to obtain a ferroelectric element having more excellent performances in terms of withstand voltage and reduction of interface state.
【００４５】[0045]
【発明の効果】以上説明したように、本発明による強誘
電体記憶素子によれば、Ｓｉ（１００）又はＳｉ（１１
１）単結晶基板等の半導体単結晶基板上に、酸化ジルコ
ニウム及び酸化セリウム等の、酸化物となったときに＋
４価となるジルコニウムを含む２種類以上の金属と酸素
とからなる配向した常誘電性酸化物薄膜を介して、高配
向の強誘電体薄膜を形成することによって、ＭＦ（Ｉ）
Ｓ−ＦＥＴ用バッファ膜に比較して、結晶性，界面制御
性の点において優れたバッファ膜を得ることができ、よ
って、高速且つ低消費電力であり、面積縮小化に適した
不揮発性メモリを提供することができる。また、半導体
単結晶基板と常誘電性酸化物薄膜との間に絶縁性薄膜を
挟む構造とすることによって、耐電圧性，界面準位等の
点でより優れた強誘電体記憶素子を提供することができ
る。As described above, according to the ferroelectric memory element of the present invention, Si (100) or Si (11) is used.
1) When an oxide such as zirconium oxide or cerium oxide is formed on a semiconductor single crystal substrate such as a single crystal substrate, +
MF (I) is formed by forming a highly oriented ferroelectric thin film through an oriented paraelectric oxide thin film made of oxygen and two or more kinds of metals including tetravalent zirconium.
As compared with the S-FET buffer film, it is possible to obtain a buffer film that is superior in terms of crystallinity and interface controllability. Therefore, a nonvolatile memory that has high speed and low power consumption and is suitable for area reduction can be obtained. Can be provided. Further, by providing a structure in which an insulating thin film is sandwiched between a semiconductor single crystal substrate and a paraelectric oxide thin film, it is possible to provide a ferroelectric memory element that is more excellent in terms of withstand voltage, interface state, and the like. be able to.
【図１】本発明における強誘電体素子の基本構造の一例
を示す断面図である。FIG. 1 is a sectional view showing an example of a basic structure of a ferroelectric element according to the present invention.
【図２】Ｓｉ（１００）基板上に酸化セリウム安定化酸
化ジルコニウムを真空蒸着したものをＲＨＥＥＤにより
表面観察した際の解説パターンの写真である。FIG. 2 is a photograph of an explanatory pattern when the surface of a Si (100) substrate on which cerium oxide-stabilized zirconium oxide is vacuum-deposited is observed by RHEED.
【図３】Ｓｉ（１００）基板上に酸化セリウム安定化酸
化ジルコニウムを真空蒸着したものに、アルミニウム電
極を蒸着し、容量−電圧（Ｃ−Ｖ）特性を測定した結果
である。FIG. 3 is a result of measuring a capacitance-voltage (CV) characteristic by vapor-depositing an aluminum electrode on a vacuum-deposited cerium oxide-stabilized zirconium oxide film on a Si (100) substrate.
【図４】Ｓｉ（１００）基板上に酸化イットリウム安定
化酸化ジルコニウムを真空蒸着したものに、アルミニウ
ム電極を蒸着し、容量−電圧（Ｃ−Ｖ）特性を測定した
結果である。FIG. 4 shows the results of measuring the capacitance-voltage (CV) characteristics by vapor-depositing yttrium oxide-stabilized zirconium oxide on a Si (100) substrate and depositing an aluminum electrode thereon.
【図５】Ｓｉ（１００）基板上に酸化セリウム安定化酸
化ジルコニウムを真空蒸着したものに、ＰｂＴｉＯ3 薄
膜をＭＯＣＶＤ法により成膜し、その試料をＸ線回折装
置を用いて分析した結果である。FIG. 5 shows the results of PbTiO 3 thin films formed by MOCVD on a cerium oxide-stabilized zirconium oxide vacuum-deposited film on a Si (100) substrate, and the samples analyzed using an X-ray diffractometer. .
１ Ｓｉ単結晶基板 ２ ソース ３ ドレイン ４ 常誘電性酸化物薄膜 ５ 強誘電体薄膜 ６ アルミニウム電極 1 Si Single Crystal Substrate 2 Source 3 Drain 4 Paraelectric Oxide Thin Film 5 Ferroelectric Thin Film 6 Aluminum Electrode
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/8242 Continued on the front page (51) Int.Cl. 6 Identification code Agency reference number FI Technical indication H01L 21/8242
Claims (5)
ジスタのゲート電極部分が、前記半導体単結晶基板側か
らみた順に、酸化物となったとき＋４価となり且つ少な
くともジルコニウムを含む２種以上の金属及び酸素から
なる配向した常誘電性酸化物薄膜と、高配向の強誘電体
薄膜と、導電性電極との積層構造であることを特徴とす
る強誘電体記憶素子。1. A gate electrode portion of a transistor formed on a semiconductor single crystal substrate, in the order viewed from the side of the semiconductor single crystal substrate, becomes +4 valence when it becomes an oxide, and two or more kinds of metals containing at least zirconium. A ferroelectric memory element having a laminated structure of an oriented paraelectric oxide thin film composed of oxygen and oxygen, a highly oriented ferroelectric thin film, and a conductive electrode.
基板を使用し、前記常誘電性酸化物薄膜として酸化ジル
コニウムと酸化セリウムとを混合して形成した酸化物薄
膜を用いることを特徴とする請求項１記載の強誘電体記
憶素子。2. The semiconductor single crystal substrate is a Si single crystal substrate, and the paraelectric oxide thin film is an oxide thin film formed by mixing zirconium oxide and cerium oxide. Item 3. A ferroelectric memory device according to item 1.
物薄膜との間に、膜厚が２０〜１０００オングストロー
ムであり、且つ、主たる成分が酸化シリコンである絶縁
性薄膜を挟む構造を持つことを特徴とする請求項２記載
の強誘電体記憶素子。3. A structure in which an insulating thin film having a film thickness of 20 to 1000 Å and a main component being silicon oxide is sandwiched between the Si single crystal substrate and the paraelectric oxide thin film. The ferroelectric memory element according to claim 2, wherein:
０）単結晶基板又はＳｉ（１１１）単結晶基板を用いる
ことを特徴とする請求項１乃至３の何れかに記載の強誘
電体記憶素子。4. Si (10) as the semiconductor single crystal substrate
4. The ferroelectric memory element according to claim 1, wherein 0) a single crystal substrate or a Si (111) single crystal substrate is used.
Ｏ3 ，ＰＺＴ（ＰｂＺｒＴｉＯ3 ），ＰＬＺＴ（Ｐｂ
(1-X) ＬａX Ｚｒ(1-Y) ＴｉY Ｏ3 ），Ｂｉ2 ＳｒＴａ
2 Ｏ9 の何れかを用いることを特徴とする請求項１乃至
４の何れかに記載の強誘電体記憶素子。5. The ferroelectric thin film is PbTi
O 3 , PZT (PbZrTiO 3 ), PLZT (Pb
(1-X) La X Zr (1-Y) Ti Y O 3 ), Bi 2 SrTa
5. The ferroelectric memory element according to claim 1, wherein any one of 2 O 9 is used.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7330662A JPH09172097A (en) | 1995-12-19 | 1995-12-19 | Ferroelectric storage element |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7330662A JPH09172097A (en) | 1995-12-19 | 1995-12-19 | Ferroelectric storage element |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09172097A true JPH09172097A (en) | 1997-06-30 |
Family
ID=18235189
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7330662A Pending JPH09172097A (en) | 1995-12-19 | 1995-12-19 | Ferroelectric storage element |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09172097A (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100279052B1 (en) * | 1997-11-04 | 2001-02-01 | 박호군 | Non-volatile memory devices using the ferroelectric gate fet and fabrication method thereof |
| KR100367640B1 (en) * | 2000-03-28 | 2003-01-10 | 준 신 이 | Method of producing a thin film nonvolatile memory by using a buffer layer of Y2O3 and CeO2 |
| US6899965B2 (en) | 1999-03-17 | 2005-05-31 | Matsushita Electric Industrial Co., Ltd. | Dielectric film and method for forming the same |
| KR101018291B1 (en) * | 2009-03-18 | 2011-03-04 | 한국과학기술연구원 | Stacked structure of ferroelectric layer and oxide ferroelectric layer and method for forming the same |
| KR101418593B1 (en) * | 2007-11-15 | 2014-07-10 | 서울시립대학교 산학협력단 | MFMS FET and ferroelectric memory device |
-
1995
- 1995-12-19 JP JP7330662A patent/JPH09172097A/en active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100279052B1 (en) * | 1997-11-04 | 2001-02-01 | 박호군 | Non-volatile memory devices using the ferroelectric gate fet and fabrication method thereof |
| US6899965B2 (en) | 1999-03-17 | 2005-05-31 | Matsushita Electric Industrial Co., Ltd. | Dielectric film and method for forming the same |
| KR100367640B1 (en) * | 2000-03-28 | 2003-01-10 | 준 신 이 | Method of producing a thin film nonvolatile memory by using a buffer layer of Y2O3 and CeO2 |
| KR101418593B1 (en) * | 2007-11-15 | 2014-07-10 | 서울시립대학교 산학협력단 | MFMS FET and ferroelectric memory device |
| KR101018291B1 (en) * | 2009-03-18 | 2011-03-04 | 한국과학기술연구원 | Stacked structure of ferroelectric layer and oxide ferroelectric layer and method for forming the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100296236B1 (en) | Polycrystalline ferroelectric capacitor heterostructure employing hybrid electrodes | |
| US5753934A (en) | Multilayer thin film, substrate for electronic device, electronic device, and preparation of multilayer oxide thin film | |
| EP0661754B1 (en) | Structure comprising a ferroelectric crystal thin film, its production method and a device using said structure | |
| US6096434A (en) | Film structure, electronic device, recording medium, and method for forming conductive oxide thin films | |
| US5757061A (en) | Ferroelectric thin film coated substrate, producing method thereof and capacitor structure element using thereof | |
| EP0732422B1 (en) | Ferroelectric thin-film coated substrate, method for its manufacture and nonvolatile memory comprising such a substrate | |
| US6153898A (en) | Ferroelectric capacitor, method of manufacturing same and memory cell using same | |
| US6197600B1 (en) | Ferroelectric thin film, manufacturing method thereof and device incorporating the same | |
| EP0747938B1 (en) | Ferroelectric thin film coated substrate, producing method thereof and capacitor structure element using thereof | |
| US6084260A (en) | Semiconductor storage device and method for manufacturing the same | |
| JP3971645B2 (en) | Manufacturing method of semiconductor device | |
| JP4164700B2 (en) | Ferroelectric memory and manufacturing method thereof | |
| JP3095944B2 (en) | Method for producing oxide crystal thin film and thin film element | |
| JPH09172097A (en) | Ferroelectric storage element | |
| JPH06290983A (en) | Thin dielectric film and manufacture thereof | |
| JPH0621337A (en) | Dielectric element | |
| KR19990006318A (en) | Deposition of Ferroelectric Films and Ferroelectric Capacitor Devices | |
| JP3222569B2 (en) | Semiconductor storage element | |
| KR100379245B1 (en) | Field Effect Transistor Using Zirconiumtitanate Thin Film | |
| CN1453832A (en) | Gas phase growth method of oxidative dielectric thin film | |
| US20050072996A1 (en) | Ferroelectric thin film, method of manufacturing the same, ferroelectric memory device and ferroelectric piezoelectric device | |
| JPH11261028A (en) | Thin film capacitor | |
| KR100795664B1 (en) | 001-orientated perovskite film formation method and device having perovskite film | |
| KR100967110B1 (en) | Method for forming ferroelectric layer having same orientational property with under layer and method for forming ferroelectric capacitor using the method | |
| JP3813206B2 (en) | Method for manufacturing ferroelectric memory element |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050621 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050822 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050920 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060328 |