KR100965095B1 - Liquid crystal display device - Google Patents

Liquid crystal display device Download PDF

Info

Publication number
KR100965095B1
KR100965095B1 KR1020030075383A KR20030075383A KR100965095B1 KR 100965095 B1 KR100965095 B1 KR 100965095B1 KR 1020030075383 A KR1020030075383 A KR 1020030075383A KR 20030075383 A KR20030075383 A KR 20030075383A KR 100965095 B1 KR100965095 B1 KR 100965095B1
Authority
KR
South Korea
Prior art keywords
substrate
line
lines
bus lines
data bus
Prior art date
Application number
KR1020030075383A
Other languages
Korean (ko)
Other versions
KR20050040235A (en
Inventor
최승규
우철민
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020030075383A priority Critical patent/KR100965095B1/en
Publication of KR20050040235A publication Critical patent/KR20050040235A/en
Application granted granted Critical
Publication of KR100965095B1 publication Critical patent/KR100965095B1/en

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line

Abstract

본 발명은 액정표시장치의 어레이 기판 중 공통 버스 라인과 스크라이브 라인 사이에 보조 정전회로를 설계함으로써 외부로부터 발생하는 정전기로부터 신호라인들의 단선을 방지할 수 있는 액정표시장치를 개시한다. 개시된 본 발명은 기판 상에 수직으로 교차 배열되어 단위 화소들을 한정하는 복수개의 게이트 버스 라인과 데이터 버스 라인; 상기 게이트 버스 라인과 데이터 버스 라인에 신호를 인가하는 복수개의 게이트 패드와 데이터 패드; 상기 데이터 버스 라인들과 연결되어 있는 복수개의 정전기 회로; 상기 기판의 가장자리 둘레를 따라 배치되어 있는 공통 버스 라인; 및 상기 기판 가장자리 스크라이브 라인과 상기 공통 버스 라인 사이에 배치되어 있는 복수개의 보조 정전회로;를 포함하는 것을 특징으로 한다.The present invention discloses a liquid crystal display device capable of preventing disconnection of signal lines from static electricity generated from the outside by designing an auxiliary electrostatic circuit between a common bus line and a scribe line in an array substrate of the liquid crystal display device. The disclosed invention includes a plurality of gate bus lines and data bus lines vertically intersecting on a substrate to define unit pixels; A plurality of gate pads and data pads applying signals to the gate bus lines and the data bus lines; A plurality of electrostatic circuits connected to the data bus lines; A common bus line disposed around an edge of the substrate; And a plurality of auxiliary electrostatic circuits disposed between the substrate edge scribe line and the common bus line.

여기서, 상기 복수개의 보조 정전회로는 외부로부터 기판의 스크라이브 라인을 통하여 인가되는 정전기로부터 기판 상에 배치되어 있는 복수개의 신호 라인들을 보호하고, 상기 복수개의 보조 정전회로는 상기 기판의 가장자리 둘레를 따라 직렬의 쇼트바 형태로 연결되어 배치되는 것을 특징으로 한다.Here, the plurality of auxiliary electrostatic circuits protect a plurality of signal lines disposed on the substrate from static electricity applied through an scribe line of the substrate from the outside, and the plurality of auxiliary electrostatic circuits are connected in series along an edge of the substrate. The short bar is characterized in that the connection is arranged.

정전기, 쇼트, VCOM, 패드, COGStatic, Short, VCOM, Pad, COG

Description

액정표시장치{LIQUID CRYSTAL DISPLAY DEVICE}[0001] LIQUID CRYSTAL DISPLAY DEVICE [0002]

도 1은 종래 기술에 따른 액정표시장치의 신호 라인 구조를 도시한 도면.1 is a diagram illustrating a signal line structure of a liquid crystal display according to the related art.

도 2는 상기 도 1의 A 영역에서 정전기 발생으로 인하여 라인간 쇼트가 발생하는 문제를 설명하기 위한 도면.FIG. 2 is a view for explaining a problem in that short circuits occur between lines due to static electricity generated in region A of FIG.

도 3은 본 발명의 정전 회로가 적용되는 칩 온 글라스(COG) 구조를 갖는 액정표시장치의 드라이브 IC를 설명하기 위한 도면.3 is a view for explaining a drive IC of a liquid crystal display device having a chip on glass (COG) structure to which the electrostatic circuit of the present invention is applied.

도 4는 본 발명에 따른 액정표시장치의 정전기 방지 구조를 도시한 도면. 4 is a diagram showing an antistatic structure of a liquid crystal display according to the present invention.

*도면의 주요 부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *

100: 드라이브 IC 150: 데이터 패드 영역100: drive IC 150: data pad area

200: 엑티브 영역 300: 정전기 회로200: active area 300: electrostatic circuit

400: 보조 정전회로400: auxiliary electrostatic circuit

VCOM: 공통 버스 라인VCOM: Common Bus Lines

본 발명은 액정표시장치에 관한 것으로, 보다 구체적으로는 액정표시장치의 어레이 기판 중 공통버스라인(Vcom)과 스크라이브 라인(Scribe line) 사이에 보조 정전회로를 설계함으로써 외부로부터 발생하는 정전기로부터 신호라인들의 단선을 방지할 수 있는 액정표시장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device, and more particularly, by designing an auxiliary electrostatic circuit between a common bus line (Vcom) and a scribe line (Scribe line) of an array substrate of a liquid crystal display device. It relates to a liquid crystal display device that can prevent the disconnection of these.

평판표시장치의 일종인 액정표시장치는 전압에 따라 빛의 투과도가 변하는 액정의 특성을 이용한 것으로서, 낮은 전압으로 구동이 가능하고 전력의 소모가 작아서 널리 이용되고 있다. A liquid crystal display device, which is a type of flat panel display device, uses characteristics of liquid crystals in which light transmittance changes according to a voltage, and is widely used because it can be driven at a low voltage and power consumption is small.

이러한 액정표시장치용 TFT-LCD 패널의 제조는 크게 화소단위의 신호를 인가하는 스위칭들을 형성하는 TFT 어레이(array) 공정과, 색상을 구현하기 위한 칼라필터 어레이를 형성하는 칼라필터 공정과, 완성된 TFT 기판과 칼라필터 기판에 구동회로를 구비하면 신호 구동이 가능한 단위 액정 셀(cell) 상태로 제작하는 액정 셀 공정으로 나뉘어진다.The manufacture of such a TFT-LCD panel for a liquid crystal display device includes a TFT array process for forming switchings for applying a pixel-based signal, a color filter process for forming a color filter array for realizing color, and a completed When the driving circuits are provided on the TFT substrate and the color filter substrate, they are divided into a liquid crystal cell process of manufacturing a unit liquid crystal cell in which signal driving is possible.

특히, 액정표시장치의 제조 공정을 진행하면서 각각의 공정이 끝나면 패턴 불량 검사, 신호라인 단선 검사 등을 진행하여 공정에서 불량으로 제작된 제품들을 리페어(repair)하거나 제거한다.In particular, during the manufacturing process of the liquid crystal display device, after each process is completed, a pattern defect inspection and a signal line disconnection inspection are performed to repair or remove products manufactured as defective in the process.

액정표시장치의 TFT 어레이 기판이 완성되면 어레이 검사(array test) 공정을 진행하는데, 상기의 어레이 검사 공정에서는 TFT 온/오프(ON/OFF) 및 화소 불량을 검출해 내는데, 게이트 패드(gate pad)와 데이터 패드(data pad) 영역을 통하여 검사를 위한 테스트 신호(test signal)를 인가한 다음, 어레이 기판의 엑티브(active) 영역에서 불량이 검출되면 검출된 화소를 좌표로 표시해준다.When the TFT array substrate of the liquid crystal display device is completed, an array test process is performed. In the above array test process, TFT ON / OFF and pixel defects are detected. Then, a test signal for inspection is applied through the data pad region, and when a defect is detected in the active region of the array substrate, the detected pixel is displayed as coordinates.

이때 불량의 정도가 심한 TFT 또는 불량 화소가 많은 경우에는 어레이 기판을 리페어(repair) 하지 않고, 패기 처분하는데 이때, 불량품으로 검사된 어레이 기판에 대하여 불량의 원인 또는 불량 형태를 분석하는 검사 작업이 이루어진다.In this case, when there are many TFTs or defective pixels with a high degree of defects, the array substrates are discarded without being repaired. At this time, an inspection operation for analyzing the cause or form of the defects is performed on the array substrates inspected as defective products. .

이와 같이, 불량품으로 정해진 어레이 기판에 대해서도 화소 불량의 패턴을 면밀히 검사하고 분석하여 불량의 형태가 어떠한 형태로 나타나고, 이와 같은 불량 패턴이 어떤 공정과 조건에서 많이 발생하는지를 파악한다.As described above, the pattern of the pixel defects is closely examined and analyzed even with respect to the array substrate designated as the defective product, and the shape of the defects appears in what form, and the defect patterns are generated in which processes and conditions.

도 1은 종래 기술에 따른 액정표시장치의 신호 라인 구조를 도시한 도면이다.1 is a diagram illustrating a signal line structure of a liquid crystal display according to the related art.

도 1에 도시된 바와 같이, 액정표시장치의 TFT 어레이 기판(10)은 복수개의 데이터 버스 라인(53a)과 게이트 버스 라인(51a)이 수직으로 교차 배열되어 복수개의 단위 화소 영역을 한정하고 있고, 상기 데이터 버스 라인들(53a)과 게이트 버스 라인들(51a)에 그래픽 신호와 구동신호를 인가하기 위한 데이터 패드들(53)과 게이트 패드들(51)이 상기 어레이 기판(10) 가장자리 패드 영역(50)에 각각 배치되어 있다.As shown in FIG. 1, in the TFT array substrate 10 of the liquid crystal display device, a plurality of data bus lines 53a and gate bus lines 51a are vertically intersected to define a plurality of unit pixel regions. The data pads 53 and the gate pads 51 for applying a graphic signal and a driving signal to the data bus lines 53a and the gate bus lines 51a are formed at the edge pad region of the array substrate 10. 50) respectively.

그리고 단위 화소 영역 상에는 상기 게이트 버스 라인(51)으로부터 인가되는 구동 신호에 의하여 턴온(Turn On) 또는 턴 오프(Turn Off)되는 TFT 스위칭 소자가 각각 배치되어 있다.TFT switching elements that are turned on or turned off by the driving signals applied from the gate bus line 51 are disposed on the unit pixel region, respectively.

상기 게이트 버스 라인(51a)과 데이터 버스 라인(53a)에 인가되는 신호의 기준 전압을 인가하는 공통 버스 라인(11)이 상기 어레이 기판(10) 가장자리 둘레를 따라 배치되어 있다.A common bus line 11 for applying a reference voltage of a signal applied to the gate bus line 51a and the data bus line 53a is disposed around the edge of the array substrate 10.

일반적으로 TFT 검사는 상기 게이트 버스 라인(51a)과 데이터 버스 라인(53a)의 순서를 짝수 번째와 홀수 번째로 분리하고, 상기 공통 버스 라인(11) 에 인가되는 공통 전압을 기준으로 교대로 짝수 번째와 홀수 번째 신호 라인을 통하여 테스트 신호(test signal)를 인가한다.In general, the TFT inspection separates the order of the gate bus line 51a and the data bus line 53a into even and odd numbers, and alternates even numbers based on a common voltage applied to the common bus line 11. Apply a test signal through the and odd-numbered signal lines.

상기 테스트 신호(test signal)에 의하여 단위 화소 영역의 TFT 구동과 상기 데이터 버스 라인(53a)을 통하여 화소 전극 영역으로 그래픽 신호가 전달되는가를 확인하게 된다.By the test signal, it is checked whether the graphic signal is transmitted to the pixel electrode region through the TFT driving of the unit pixel region and the data bus line 53a.

상기 도면에서는 도시하였지만, 설명하지 않은 30은 액정 마진 영역이고, 20은 엑티브 영역이다.Although shown in the figure, 30, which is not described, is a liquid crystal margin region, and 20 is an active region.

도 2는 상기 도 1의 A 영역에서 정전기 발생으로 인하여 라인간 쇼트가 발생하는 문제를 설명하기 위한 도면이다.FIG. 2 is a diagram for describing a problem in which a short circuit occurs between lines due to static electricity generation in region A of FIG. 1.

도 2에 도시된 바와 같이, 액정표시장치의 TFT 어레이 기판의 검사를 위해서는 게이트 버스 라인과 데이터 버스 라인을 각각 홀수 번째와 짝수 번째로 분리한 다음, 순차적으로 신호를 인가함으로써 어레이 테스트를 실시한다.As shown in FIG. 2, in order to inspect the TFT array substrate of the liquid crystal display device, the gate bus line and the data bus line are separated into odd and even numbers, respectively, and then an array test is performed by sequentially applying signals.

이때, 어레이 기판의 가장자리 둘레를 따라 배치되어 있는 공통 버스 라인은 상기 데이터 버스 라인들과 각각 연결되어 있고, 상기 공통 버스 라인과 데이터 버스 라인이 전기적으로 연결되는 영역에는 정전기에 의한 쇼트 불량을 방지하기 위하여 정전 회로가 설치되어 있다.In this case, the common bus lines disposed along the edges of the array substrate are connected to the data bus lines, respectively, and the short circuit caused by static electricity is prevented in an area where the common bus lines and the data bus lines are electrically connected. An electrostatic circuit is installed for this purpose.

그러므로, 상기 정전회로는 공통 버스 라인 내측 영역에서 발생되는 정전기에 의하여 단선되는 문제를 방지하는 역할을 한다.Therefore, the electrostatic circuit serves to prevent a problem of disconnection due to static electricity generated in the region inside the common bus line.

그러나, 상기와 같은 종래 기술에서는 TFT 어레이 기판 테스트 작업을 데이터 패드 영역에서 테스트 라인을 콘택한 다음, 홀수 번째 신호 라인과 짝수 번째 신호라인으로 신호들을 인가하여 검사를 진행한다.However, in the prior art as described above, the TFT array substrate test operation is performed by contacting the test line in the data pad area and then applying signals to the odd-numbered signal lines and even-numbered signal lines.

하지만, 칩 온 글라스(Chip On Glass) 구조를 갖는 액정표시장치의 경우에는 패드 영역 상에 직접 드라이브 IC가 실장되기 때문에 테스트를 위한 신호 라인을 상기 데이터 패드 영역에서 인가할 수 없는 단점이 있다.However, in the case of a liquid crystal display having a chip on glass structure, since a drive IC is directly mounted on a pad area, a signal line for a test cannot be applied in the data pad area.

따라서, 칩 온 글라스(COG) 구조를 갖는 어레이 기판에서는 데이터 패드 영역과 대향되는 타측 영역으로부터 TFT 검사 신호 라인을 연결하여 어레이 검사 작업을 진행한다.Accordingly, in the array substrate having the chip on glass (COG) structure, the array inspection operation is performed by connecting the TFT inspection signal lines from the other region facing the data pad region.

하지만, 특히 데이터 패드 영역 타측 영역과 게이트 패드 영역의 타측 영역에는 칼라 필터 기판과 어레이 기판을 열합착을 진행하고, 스크라이브(scribe)에 의하여 합착된 기판을 절단하면서 금속 라인이 외부로 노출된다.However, in particular, the metal line is exposed to the outside while thermally bonding the color filter substrate and the array substrate to the other region of the data pad region and the gate pad region, and cutting the substrate bonded by a scribe.

상기와 같이 노출된 금속 라인은 어레이 테스트를 위하여 데이터 버스 라인들에 테스트 신호를 인가하기 위하여 신호 라인들을 연결하는데, 이때 테스트 공정에서 발생되는 정전기가 노출된 금속 라인에 인가되어 신호라인을 단선시키는 문제가 발생한다.The exposed metal lines are connected to signal lines to apply test signals to the data bus lines for array test, wherein the static electricity generated in the test process is applied to the exposed metal lines to disconnect the signal lines. Occurs.

즉, 액정표시장치의 어레이 테스트를 칩온 글라스의 구조에서는 데이터 패드 영역이 아닌 곳에서 진행하기 때문에, 어레이 테스트 신호 인가시 노출된 금속 라인을 통하여 작업 공정에서 발생된 정전기가 공통 버스 라인과의 사이에 존재하는 게이트 절연막과 반도체 층을 파괴하여 공통 버스 라인과 데이터 버스 라인의 쇼트 불량이 발생된다.That is, since the array test of the liquid crystal display device is performed in the structure of the chip-on glass, but not in the data pad area, the static electricity generated in the working process is exposed to the common bus line through the exposed metal line when the array test signal is applied. Defects in the existing gate insulating film and semiconductor layer cause short defects in the common bus line and the data bus line.

특히 이와 같이 어레이 테스트 공정중 외부에서 발생된 정전기가 신호 라인 에 인가되는 경우에는 데이터 버스 라인과 공통 버스 라인 사이에 배치되어 있는 정전기 회로가 보호를 하지 못하는 문제가 있다.In particular, when externally generated static electricity is applied to the signal line during the array test process, the electrostatic circuit disposed between the data bus line and the common bus line does not provide protection.

본 발명은, 액정표시장치의 어레이 기판 중 공통버스라인과 스크라이브 라인 사이에 보조 정전회로를 설계함으로써 TFT 검사 작업과 같이 외부로부터 정전기가 발생하여 신호라인들이 단선되는 것을 방지할 수 있는 액정표시장치를 제공함에 그 목적이 있다.The present invention provides a liquid crystal display device which can prevent disconnection of signal lines by generating static electricity from the outside such as a TFT inspection operation by designing an auxiliary electrostatic circuit between a common bus line and a scribe line in an array substrate of a liquid crystal display device. The purpose is to provide.

상기한 목적을 달성하기 위한, 본 발명에 따른 액정표시장치는,In order to achieve the above object, the liquid crystal display device according to the present invention,

기판 상에 수직으로 교차 배열되어 단위 화소들을 한정하는 복수개의 게이트 버스 라인과 데이터 버스 라인;A plurality of gate bus lines and data bus lines vertically intersecting on the substrate to define unit pixels;

상기 게이트 버스 라인과 데이터 버스 라인에 신호를 인가하는 복수개의 게이트 패드와 데이터 패드;A plurality of gate pads and data pads applying signals to the gate bus lines and the data bus lines;

상기 데이터 버스 라인들과 연결되어 있는 복수개의 정전기 회로;A plurality of electrostatic circuits connected to the data bus lines;

상기 기판의 가장자리 둘레를 따라 배치되어 있는 공통 버스 라인; 및A common bus line disposed around an edge of the substrate; And

상기 기판 가장자리 스크라이브 라인과 상기 공통 버스 라인 사이에 배치되어 있는 복수개의 보조 정전회로;를 포함하는 것을 특징으로 한다.And a plurality of auxiliary electrostatic circuits disposed between the substrate edge scribe line and the common bus line.

여기서, 상기 복수개의 보조 정전회로는 외부로부터 기판의 스크라이브 라인을 통하여 인가되는 정전기로부터 기판 상에 배치되어 있는 복수개의 신호 라인들을 보호하고, 상기 복수개의 보조 정전회로는 상기 기판의 가장자리 둘레를 따라 직렬의 쇼트바 형태로 연결되어 배치되는 것을 특징으로 한다.Here, the plurality of auxiliary electrostatic circuits protect a plurality of signal lines disposed on the substrate from static electricity applied through an scribe line of the substrate from the outside, and the plurality of auxiliary electrostatic circuits are connected in series along an edge of the substrate. The short bar is characterized in that the connection is arranged.

그리고 상기 복수개의 보조 정전회로 각각은 상기 데이터 버스 라인과 연결되어 있는 복수개의 정전회로들과 각각 대응될 수 있는 개수로 배치되어 있고, 상기 보조 정전회로들은 TFT 어레이 검사 작업시 테스트 신호 라인과 전기적으로 연결되어 작업중 발생되는 정전기로부터 소자의 단선을 방지하는 것을 특징으로 한다.Each of the plurality of auxiliary electrostatic circuits is arranged in a number corresponding to each of the plurality of electrostatic circuits connected to the data bus line, and the auxiliary electrostatic circuits are electrically connected to the test signal line during the TFT array inspection operation. It is characterized in that the connected to prevent the disconnection of the device from the static electricity generated during the operation.

본 발명에 의하면, 액정표시장치의 어레이 기판 중 공통 버스 라인과 스크라이브 라인 사이에 보조 정전 회로를 설계함으로써 TFT 검사 작업과 같이 외부로부터 발생된 정전기에 의하여 신호 라인들이 단선되는 것을 방지할 수 있다. According to the present invention, by designing an auxiliary electrostatic circuit between the common bus line and the scribe line in the array substrate of the liquid crystal display device, it is possible to prevent the signal lines from being disconnected by static electricity generated from the outside such as the TFT inspection operation.

이하, 첨부한 도면에 의거하여 본 발명의 바람직한 실시 예를 자세히 설명하도록 한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

액정표시장치의 어레이 기판 구조 중 TCP(Taped Carrier Package) 타입의 경우에는 정전기에 의한 단선 방지를 위하여 쇼팅바(shorting bar)가 패드 영역(150)으로 나와 있는 구조를 한다.In the case of the tapered carrier package (TCP) type of the array substrate structure of the liquid crystal display device, a shorting bar is formed as the pad region 150 to prevent disconnection due to static electricity.

하지만, 칩 온 글라스(Chip On Glass) 타입의 어레이 기판은 드라이브 IC가 직접 어레이 기판의 패드 영역 상에 실장된 구조를 하기 때문에, TFT 어레이 검사 작업을 진행할 때, 테스트 신호 라인을 콘택시킬 수 없는 구조를 하고 있다.However, the chip on glass type array substrate has a structure in which the drive IC is directly mounted on the pad area of the array substrate, so that the test signal line cannot be contacted during the TFT array inspection. Doing

도 3은 본 발명의 정전 회로가 적용되는 칩 온 글라스(COG) 구조를 갖는 액정표시장치의 드라이브 IC를 설명하기 위한 도면이다.3 is a view for explaining a drive IC of a liquid crystal display device having a chip on glass (COG) structure to which the electrostatic circuit of the present invention is applied.

도 3에 도시된 바와 같이, 칩 온 글라스 타입(Chip On Glass Type)의 어레이 기판 상에는 드라이브 IC(100)가 상기 어레이 기판의 패드 영역(150) 상에 실장되어 있음을 볼 수 있다.As shown in FIG. 3, it can be seen that the drive IC 100 is mounted on the pad region 150 of the array substrate on the chip on glass type array substrate.

상기와 같은 칩온 글라스 타입의 기판에 대해서 TFT 어레이 검사 작업을 진행할 때에는, 상기 데이터 패드의 반대편 영역으로부터 테스트 신호를 인가하여 엑티브 영역(200)에 배치되어 있는 TFT의 온/오프(ON/OFF) 상태를 검사하여야 한다.When the TFT array inspection operation is performed on the chip-on-glass type substrate as described above, a test signal is applied from an area on the opposite side of the data pad to turn on / off a state of the TFT disposed in the active area 200. Should be inspected.

그러므로 종래 기술에서와 같이 패드 영역(150)에서 TFT 어레이 테스트 신호를 인가할 때보다 외부로부터 발생하는 정전기가 어레이 기판으로 유입될 가능성이 커서 종래의 정전 보호 회로에도 불구하고 신호 라인을 단선시키는 문제를 발생시킬 수 있다.Therefore, since the static electricity generated from the outside is more likely to flow into the array substrate than when the TFT array test signal is applied in the pad region 150 as in the related art, the problem of disconnecting the signal line despite the conventional static electricity protection circuit is avoided. Can be generated.

이와 같은 문제를 해결하기 위하여 본 발명에서는 공통 버스 라인과 엑티브 영역 사이에 형성 배치되어 있는 정전기 회로에 추가적으로 상기 공통 버스 라인과 스크라이브 라인 사이에 TFT 검사시에 외부로부터 인가될 수 있는 정전기로부터 신호 라인을 보호하기 위하여 보조 정전회로를 배치하였다.In order to solve such a problem, the present invention provides a signal line from static electricity that can be applied from the outside during TFT inspection between the common bus line and the scribe line in addition to the electrostatic circuit formed between the common bus line and the active region. Auxiliary blackout circuits were placed for protection.

도 4는 본 발명에 따른 액정표시장치의 정전기 방지 구조를 도시한 도면이다.4 is a diagram illustrating an antistatic structure of a liquid crystal display according to the present invention.

도 4에 도시된 바와 같이, 칩 온 글라스 타입(Chip On Glass Type)의 액정표시장치에서는 어레이 검사 공정을 진행할 때는 데이터 패드 영역에서 신호 라인들을 홀수 번째와 짝수 번째로 구분하여 테스트 신호를 인가하지 않고, 상기 데이터 패드와 대향하는 스크라이브 라인(scribe line) 영역에 노출되어 있는 신호 라인을 통하여 테스트 신호를 인가한다. As shown in FIG. 4, in the chip on glass type liquid crystal display, when the array inspection process is performed, signal lines are divided into odd and even numbers in the data pad area without applying a test signal. The test signal is applied through a signal line exposed in a scribe line region facing the data pad.                     

상기 스크라이브 라인 영역에는 칼라 필터 기판과 어레이 기판의 열합착, 절단 작업에 의하여 신호 라인들이 외부로 노출되어 있는데, TFT 검사 작업중에서 발생되는 정전기는 상기 노출된 신호 라인에 인가되어 라인 단선을 유발하는데,In the scribe line region, signal lines are exposed to the outside by thermal bonding and cutting of the color filter substrate and the array substrate. Static electricity generated during the TFT inspection operation is applied to the exposed signal lines to cause line breakage.

상기 스크라이브 라인과 공통 버스 라인 사이에 외부로부터 인가될 수 있는 정전기로부터 내부 신호 라인들을 보호할 수 있도록 보조 정전회로(400)를 배치함으로써, 공통 버스 라인에 오버랩 되도록 배치되어 있는 데이터 버스 라인 사이에 정전기의 인가로 인하여 발생할 수 있는 단선을 방지하게 된다.By disposing an auxiliary electrostatic circuit 400 to protect internal signal lines from static electricity that may be applied from the outside between the scribe line and the common bus line, the static electricity between data bus lines arranged to overlap the common bus line. This prevents disconnection that may occur due to the application of.

상기 보조 정전회로(400)는 상기 데이터 버스 라인과 직렬로 연결되어 있는 정전기 회로(300)에 대응되도록 스크라이브 라인과 공통 버스 라인 사이에 배치된다.The auxiliary electrostatic circuit 400 is disposed between the scribe line and the common bus line so as to correspond to the electrostatic circuit 300 connected in series with the data bus line.

따라서, TFT 검사를 위하여 테스트 신호를 홀수 번째와 짝수 번째 라인으로 구분하여 테스트 신호 라인과 데이터 버스 라인을 연결하고, 상기 테스트 신호 라인을 상기 보조 정전회로(400)의 연결부와 전기적으로 연결되도록 함으로써, TFT 검사 도중에 발생된 정전기가 상기 스크라이브 라인을 통하여 어레이 기판에 인가되더라도 내부 신호 라인을 보호하도록 하였다.Therefore, the test signal is divided into odd-numbered and even-numbered lines for TFT inspection, thereby connecting a test signal line and a data bus line, and electrically connecting the test signal line with a connection of the auxiliary electrostatic circuit 400. Even if static electricity generated during the TFT inspection was applied to the array substrate through the scribe line, the internal signal line was protected.

TFT 검사 작업도중에서 발생되는 정전기는 어레이 기판과 칼라 필터 기판이 합착되고, 절단된 스크라이브 라인을 통하여 기판 내부로 유입되는데, 상기 보조 정전회로(400)는 스크라이브 라인과 공통 버스 라인 사이를 따라 기판 둘레에 배치되어 있으므로, 유입된 정전기는 상기 보조 정전회로(400)에 의하여 제거된다.The static electricity generated during the TFT inspection operation is combined with the array substrate and the color filter substrate and flows into the substrate through the cut scribe line. The auxiliary electrostatic circuit 400 is disposed around the substrate along the scribe line and the common bus line. Since it is disposed in, the introduced static electricity is removed by the auxiliary electrostatic circuit 400.

이상에서 자세히 설명된 바와 같이, 본 발명은 액정표시장치의 어레이 기판 중 공통 버스 라인과 스크라이브 라인 사이에 보조 정전 회로를 설계함으로써 TFT 검사 작업과 같이 외부로부터 발생된 정전기에 의하여 신호 라인들이 단선되는 것을 방지할 수 있는 효과가 있다. As described in detail above, the present invention designes an auxiliary electrostatic circuit between a common bus line and a scribe line in an array substrate of a liquid crystal display device, thereby preventing signal lines from being disconnected by static electricity generated from the outside, such as a TFT inspection operation. There is an effect that can be prevented.

본 발명은 상기한 실시 예에 한정되지 않고, 이하 청구 범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능할 것이다.The present invention is not limited to the above-described embodiments, and various changes can be made by those skilled in the art without departing from the gist of the present invention as claimed in the following claims.

Claims (5)

기판 상에 수직으로 교차 배열되어 단위 화소들을 한정하는 복수개의 게이트 버스 라인과 데이터 버스 라인;A plurality of gate bus lines and data bus lines vertically intersecting on the substrate to define unit pixels; 상기 게이트 버스 라인과 데이터 버스 라인에 신호를 인가하는 복수개의 게이트 패드와 데이터 패드;A plurality of gate pads and data pads applying signals to the gate bus lines and the data bus lines; 상기 데이터 버스 라인들과 연결되어 있는 복수개의 정전기 회로;A plurality of electrostatic circuits connected to the data bus lines; 상기 기판의 가장자리 둘레를 따라 배치되어 있는 공통 버스 라인; 및A common bus line disposed around an edge of the substrate; And 상기 기판 가장자리 스크라이브 라인과 상기 공통 버스 라인 사이에 배치되며 상기 공통 버스 라인에 오버랩 되도록 배치된 데이터 버스 라인 사이에 유입되는 정전기를 방지하는 복수개의 보조 정전회로;를 포함하고,And a plurality of auxiliary electrostatic circuits disposed between the substrate edge scribe line and the common bus line and preventing static electricity flowing between the data bus lines disposed to overlap the common bus line. 상기 복수개의 보조 정전회로는 상기 기판의 가장자리 둘레를 따라 직렬의 쇼트바 형태로 연결되어 배치되는 것을 특징으로 하는 액정표시장치.And the plurality of auxiliary electrostatic circuits are connected to each other in a series of short bar shapes along an edge of the substrate. 제 1 항에 있어서,The method of claim 1, 상기 복수개의 보조 정전회로는 외부로부터 기판의 스크라이브 라인을 통하여 인가되는 정전기로부터 기판 상에 배치되어 있는 복수개의 신호 라인들을 보호하는 것을 특징으로 하는 액정표시장치.And the plurality of auxiliary electrostatic circuits protect a plurality of signal lines disposed on the substrate from static electricity applied through the scribe lines of the substrate from the outside. 삭제delete 제 1 항에 있어서,The method of claim 1, 상기 복수개의 보조 정전회로 각각은 상기 데이터 버스 라인과 연결되어 있는 복수개의 정전기 회로들과 각각 대응될 수 있는 개수로 배치되어 있는 것을 특징으로 하는 액정표시장치.And each of the plurality of auxiliary electrostatic circuits is arranged in a number corresponding to each of the plurality of electrostatic circuits connected to the data bus line. 제 1 항에 있어서,The method of claim 1, 상기 보조 정전회로들은 TFT 어레이 검사 작업시 테스트 신호 라인과 전기적으로 연결되어 작업중 발생되는 정전기로부터 소자의 단선을 방지하는 것을 특징으로 하는 액정표시장치.And the auxiliary electrostatic circuits are electrically connected to a test signal line during a TFT array inspection operation to prevent disconnection of the device from static electricity generated during the operation.
KR1020030075383A 2003-10-28 2003-10-28 Liquid crystal display device KR100965095B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030075383A KR100965095B1 (en) 2003-10-28 2003-10-28 Liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030075383A KR100965095B1 (en) 2003-10-28 2003-10-28 Liquid crystal display device

Publications (2)

Publication Number Publication Date
KR20050040235A KR20050040235A (en) 2005-05-03
KR100965095B1 true KR100965095B1 (en) 2010-06-23

Family

ID=37242086

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030075383A KR100965095B1 (en) 2003-10-28 2003-10-28 Liquid crystal display device

Country Status (1)

Country Link
KR (1) KR100965095B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106783845A (en) * 2017-02-24 2017-05-31 武汉华星光电技术有限公司 Array base palte and the liquid crystal panel with the array base palte

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101304412B1 (en) 2007-01-24 2013-09-05 삼성디스플레이 주식회사 Thin film transistor array panel
KR102632174B1 (en) 2016-11-07 2024-02-01 삼성디스플레이 주식회사 Display Panel

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990081110A (en) * 1998-04-25 1999-11-15 구본준, 론 위라하디락사 Antistatic device of liquid crystal display for COG mounting
KR20000037774A (en) * 1998-12-02 2000-07-05 구본준 Liquid crystal display having electrostatic force prevention circuit
KR20010095893A (en) * 2000-04-12 2001-11-07 구본준, 론 위라하디락사 Liquid Crystal Display

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990081110A (en) * 1998-04-25 1999-11-15 구본준, 론 위라하디락사 Antistatic device of liquid crystal display for COG mounting
KR20000037774A (en) * 1998-12-02 2000-07-05 구본준 Liquid crystal display having electrostatic force prevention circuit
KR20010095893A (en) * 2000-04-12 2001-11-07 구본준, 론 위라하디락사 Liquid Crystal Display

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106783845A (en) * 2017-02-24 2017-05-31 武汉华星光电技术有限公司 Array base palte and the liquid crystal panel with the array base palte
WO2018152883A1 (en) * 2017-02-24 2018-08-30 武汉华星光电技术有限公司 Array substrate and liquid crystal panel having the array substrate

Also Published As

Publication number Publication date
KR20050040235A (en) 2005-05-03

Similar Documents

Publication Publication Date Title
US8502950B2 (en) Substrate for gate-in-panel (GIP) type liquid crystal display device and method for manufacturing the same
KR20060134263A (en) Thin film transistor substrate and liquid crystal display including the same
KR20080099411A (en) Test pad, method of manufacturing the same, liquid crystal display device having the test pad and method of manufacturing the same
KR101710575B1 (en) Array substrate for liquid crystal display device and method of fabricating the same
JP3119357B2 (en) Liquid crystal display
KR101165469B1 (en) Liquid Crystal Display Device
KR20120075096A (en) Liquid crystal display device and inspection method thereof
KR100965095B1 (en) Liquid crystal display device
KR101354317B1 (en) Display device having electrostatic protection structure
KR102078994B1 (en) Liquid Crystal Display device and Inspection Method thereof
KR100692691B1 (en) Liquid crystal display device
JPH03107127A (en) Liquid crystal display device
KR101186010B1 (en) liquid crystal display device and switching element repair method threreof
KR100848555B1 (en) Structure of mps test line for liquid crystal display
JP3087730B2 (en) Manufacturing method of liquid crystal display device
KR20020054851A (en) Liquid Crystal Display Device
KR101102020B1 (en) Liquid Crystal Display Panel And Method For Fabricating Thereof
KR20000007892A (en) Panel for lcd
KR100941314B1 (en) Array substrate and the fabrication method for lcd
KR101165463B1 (en) liquid crystal display device and switching element repair method threreof
KR101127837B1 (en) Apparatus for Bonding Liquid Crystal Display Device and Flexible Print Circuit, Method for Inspection of the Same
JP3843661B2 (en) Electro-optical device manufacturing method and electro-optical device inspection method
KR100977220B1 (en) method for testing liquid crystal display panel of COG type
KR20070057522A (en) Liquid crystal display panel and method for fabricating thereof
KR20020057030A (en) Method for preventing electrostatic of lcd

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment
FPAY Annual fee payment

Payment date: 20150528

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160530

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180515

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20190515

Year of fee payment: 10