KR100962631B1

KR100962631B1 - 고주파 차폐용 실드를 갖춘 필터 커넥터

Info

Publication number: KR100962631B1
Application number: KR1020070117150A
Authority: KR
Inventors: 닐 앨런 마하피
Original assignee: 아이티티 매뉴팩츄어링 엔터프라이즈, 인코포레이티드
Priority date: 2006-11-20
Filing date: 2007-11-16
Publication date: 2010-06-11
Also published as: JP4740220B2; IL187101A0; JP2008135389A; EP1950849A3; EP1950849A2; KR20080045624A

Abstract

필터 커넥터의 핀들에 접속된 회로에 고주파 EMI(electromagnetic interference)가 도달하는 것을 차단하는 차폐용 실드(shield)가 마련된다. 필터 커넥터는 제1 기판(26)의 홀(28)을 통해 연장하는 복수의 핀(12)들을 포함하고, 각각의 핀은 땜납 접합부(90)(solder joint)에 의해 핀 홀을 둘러싸는 신호 트레이스(32, 60)에 접합된다. 커패시터(40)와 같은 필터 컴포넌트 각각은, 신호 트레이스에 접합된 단자(44)와 접지 트레이스(30)에 접합된 또 다른 단자(42)를 갖고, 그 트레이스들 사이에는 갭(62)이 존재한다. 제1 기판에 인접해서 마주보는(facewise) 위치에 놓이고 신호 트레이스와 접지 트레이스 사이의 갭을 덮는 실드 트레이스(72)를 지지하는 제2 기판(75) 각각이 마련된다. 각각의 제2 기판의 핀-수납 홀은 원형 부분 및, 땜납 디스펜서(solder dispenser)(102)가 핀 상의 공간 및 신호 트레이스들 간의 공간에 직접적으로 땜납 분배하도록 맞춰질 수 있는 노치(notch)(100)를 갖는다.

Description

고주파 차폐용 실드를 갖춘 필터 커넥터{FILTER CONNECTOR WITH HIGH FREQUENCY SHIELD}

본 발명은 필터 커넥터의 핀들에 접속된 회로에 고주파 EMI(electromagnetic interference)가 도달하는 것을 차단하는 실드(shield)에 관한 것이다.

미국 특허 제6,896,552호에 기재된 필터 커넥터의 한 유형은 핀들이 연장하는 홀들을 갖는 한 쌍의 가요성(flexible) 회로 기판 또는 기판 부분을 포함한다. 연장하는 신호 트레이스는, 땜납 접합부에 의해 대응하는 핀에 전기적으로 접속되는 각각의 홀 주위의 링이다. 커패시터와 같은 필터 컴포넌트 각각은 신호 트레이스에 접속된 단자와 접지 평면에 접속된 또 다른 단자를 갖는다. 신호 트레이스와 접지 평면 사이에 갭이 존재하고, 고주파 (500MHz 내지 1000MHz) 표류(stray) 신호는 이와 같은 갭을 통해 핀들 중 끝에 있는 하나의 핀에 접속되는 회로에 전달될 수 있다.

이와 같은 표류 신호는 회로에서 "잡음"을 야기하는 EMI(electromagnetic interference)를 구성한다. 이와 같은 EMI의 고주파 부분이 이와 같은 갭을 통해 전달되는 것을 차단하는 장치는 의미가 있다.

본 발명의 일 실시예에 따르면, 고주파 EMI 차폐용 실드는 접지 트레이스와 각각의 복수의 신호 트레이스 사이에 갭이 존재하는 유형의 필터 커넥터용으로 마련된다. 또한, EMI 차폐용 실드는 신호 트레이스의 홀을 통해 돌출하는 핀에 신호 트레이스의 납땜을 용이하게 하도록 구성된다. 필터 커넥터는 커패시터와 같은 필터 컴포넌트가 (핀에 접속하는) 신호 트레이스에 접속되는 하나의 커패시터 단자 및 기판상의 접지면에 접속되는 제2 단자를 갖는 제1 절연 기판상에 위치하는 필터 커넥터 유형이다. 갭은 단락회로가 되는 것을 방지하기 위해 접지 트레이스와 신호 트레이스 사이의 좌측에 위치해야 한다. 고주파 EMI는 이와 같은 갭을 통해 핀들 중 끝에 있는 하나의 핀에 접속되는 회로로 전달된다. 본 발명은 EMI 차폐용 실드로서 기능하는 도전성 트레이스를 지지하는 제2 절연 기판을 제공한다. 실드 트레이스는 (그 사이에 유전체 층을 갖는) 제1 기판으로부터 간격을 두고 약간 떨어져 있는 평면에 놓인다. 실드 트레이스는 갭을 덮어, 신호 트레이스와 결합될 수 있다. 접지 트레이스와 신호 트레이스 사이의 갭을 통과하는 모든 EMI는 실드 트레이스에 의해 차단되어 핀들 중 끝에 있는 하나의 핀에 접속되는 회로에 도달하지 못 한다.

각각의 핀은 제2 기판 아래에 놓이는 제1 회로 기판상에 놓이는 신호 트레이스에 납땜된다. 제2 기판을 통해 제1 기판상의 신호 트레이스에 땜납이 가해지도록 하기 위해, 제2 기판의 핀-수납 홀은 노치(notch)들을 갖는다. 제2 기판의 각각의 홀은 핀을 밀착 수납하는 원형 부분 및 그 원형 부분으로부터 연장하는 노치를 포함한다. 땜납 양 (및 땜납 플럭스)을 분배하는 디스펜서(dispenser)는 제1 기판상의 신호 트레이스의 레벨에서 땜납을 분배하기 위해 노치를 통해 삽임됨으로써 그곳에서 넓은 접속 영역을 보장한다. 땜납은 실드 트레이스를 핀 및 신호 트레이스에 접속시키기 위해 홀의 원형 부분의 실드 트레이스 부분까지 흐를 수 있다.

본 발명의 신규 특징은 첨부한 청구항에서 그 세부사항이 기술된다. 본 발명은 첨부한 도면을 참고하여 후속되는 명세서를 읽는다면 잘 이해될 수 있을 것이다.

도 1은 한 쌍의 회로 기판 조합(14, 16) 상에 장착된 복수의 핀(12)들을 포함하는 종래 기술의 필터형 커넥터(10)를 도시한 도면이다. 각각의 핀에 접속된 필터는 페라이트 비드(ferrite bead)(20) 및 회로 기판 어셈블리들 중 하나 상에 각각 장착된 한 쌍의 커패시터를 포함한다. 페라이트 비드 및 한 쌍의 커패시터는 미국 특허 제6,896,552호에서 기술하고 있는 바와 같이 Pi 필터를 형성한다. 필터형 커넥터는 도 2에 도시된 바와 같이 접지된 금속 쉘(shell)(18)에 장착되도록 설계 된다. 핀들 중 끝에 있는 하나의 핀은 접지된 금속 쉘의 연장된 부분에 놓이는 감도 회로(sensitive circuit)(22)에 접속하는데, 그 쉘은 감도 회로를 EMI(electromagnetic interference)로부터 보호한다. 그러나, EMI가 커넥터(10)를 통해 누설됨으로써 회로에 도달할 가능성이 있고, 본 발명은 이와 같은 EMI 누설을 최소화하는 커넥터 구조를 제시한다.

도 3은 핀(12)들 중 하나의 핀의 일부 및 핀을 따라 놓인 2개의 회로 기판 조합(14, 16)의 일부를 도시한 도면이다. 회로 기판 조합(14)과 같은 각각의 회로 기판 조합은 가요성 기판일 수 있는 유전체 기판(26)을 포함하는 제1 회로 기판 어셈블리(24)를 포함한다. 기판(26)은 도전성 핀(12)들 중 하나를 각각 수납하는 핀 수납 홀(28)을 갖는다. 도전성 층 또는 트레이스 형태의 접지면(30)은 제1 기판의 상부 면 상에 주로 놓이고, 복수의 도전성 신호 트레이스들(32, 60) 각각은 제1 기판상에 놓인다. 각각의 상부 신호 트레이스(60)는 핀 홀 주위의 링에서 연장한다. 하부 신호 트레이스(32)는 커패시터 단자(44)에 도달하기 위해 핀 홀의 한쪽 측면 상에만 놓일 수 있다.

커패시터와 같은 필터 컴포넌트(40)는 접지면(30)에 접속된 단자(42) 및 신호 트레이스(32)에 접속된 또 다른 단자(44)를 갖는다. 회로 기판은, 커패시터 단자의 납땜 처리를 용이하게 하기 위해 제1 기판의 하부 표면상의 접지 트레이스(52)까지 접지면을 연장하는 도금 관통 개구부(plated through aperture)(50)를 갖는다. 상부 신호 트레이스는 땜납 접합부(90)를 통해 하부 신호 트레이스에 접속된다. 상부 접지 트레이스(30)와 상부 신호 트레이스(60) 사이에 갭(62)이 존재한 다.

750MHz 크기의 주파수, 특히 500MHz 내지 1000MHz 범위에 속하는 고주파 EMI는 갭(54, 62)을 통과하고 핀들 중 끝에 있는 하나의 핀에 접속된 회로에 도달하여 회로를 손상시킨다. 본 발명은 이와 같은 대부분의 EMI가 커넥터를 통과하여 회로에 도달하는 것을 차단하는 것을 개선하는 것과 관련된다.

본 발명은, 한 쌍의 제2 유전체 회로 기판(70) 어셈블리를 제공하며, 어셈블리 각각은 EMI 차폐용 실드로서 기능하도록 각각 유전체 회로 기판(75) 및 도전성 트레이스(72)를 그 위에 갖는다. 각각의 제2 기판 어셈블리는 대응하는 제1 기판 어셈블리에 인접해서 마주보는 위치로, 바람직하게는 맞닿는 위치로 장착된다. 제1 기판이 가요성 회로 기판인 경우, 제2 기판은 스티프너(stiffener) 기판이 바람직하다. 도전성 실드 트레이스(72)는 EMI 차폐용 실드 트레이스로서 기능하고, 각각 신호 트레이스(60)와 접지면(30) 사이의 갭(62) 위에 놓인다. 이러한 환경에서 고주파 EMI 중 일부는 갭(62)을 통하여 경로(76, 78)를 따라 이동한다. 이러한 EMI는 실드 트레이스(72)에 의해 차단되고 핀에 접속되는 감도 회로에 도달하는 것이 차단된다. 유전체 커버 층(74)은 실드 트레이스(72)와 맞닿아 놓여져, 제1 기판의 상부 표면상의 접지 트레이스 및 신호 트레이스(30, 60)로부터 실드 트레이스(72)를 전기적으로 절연시킨다.

본 발명은, 갭(62) 바로 위에 놓인 실드 트레이스의 중간 부분(84)을 넘어서 연장하는 오버랩핑 단부들(80, 82)을 갖는 실드 트레이스를 제공한다. 오버랩핑 단부들(80, 82)은 접지 트레이스 및 신호 트레이스 바로 위에 놓인다. 오버랩핑 단부 들은 수직각 V를 따라 통과하는 EMI를 차단한다. 양호한 실딩을 위해 요구되는 오버랩되는 양은 실드 트레이스(72)가 갭으로부터 얼마나 가까운지 여부에 의존한다. 본 발명은, 실드 트레이스를 가장 가까운 갭으로부터 1밀리미터 미만이 되도록, 바람직하게는 0.5밀리미터 미만으로 수직으로 배치하고, 갭의 너비의 십분의 일의 크기보다 갭에 더 가깝도록 실드 트레이스를 배치한다. 몇몇의 경우, 실드 트레이스는 각 갭의 대부분, 갭의 전부는 아니지만, 바람직하게는 각 갭의 적어도 90%되는 부분 위에 놓일 것이다.

실드 트레이스(72)가 핀(12) 및 신호 트레이스(32)에 전기적으로 접속되는 것이 바람직하다. 그러나, 신호 트레이스(32) (및 60)가 핀에 접속되는 것은 필수적이다. 이와 같은 접속은 주로 땜납 접합부(90)를 통해 행해진다. 도 3의 배열에서, 제2 회로 기판 어셈블리(70)는 핀(12)과 땜납이 용착되는 신호 트레이스(32)의 홀 벽(32h) 사이의 영역 아래 방향으로 수직 액세스되는 것을 막으려는 경향이 있다. 본 발명은 노치(100)를 갖는 제2 기판(75)의 핀 수납 홀(92)을 형성하여 (오븐에서 웨이브 납땜 처리에 의해 나중에 용해되는) 땜납의 용착(deposit)을 용이하게 한다. 좁은 디스펜서 노즐(104)을 갖는 디스펜서(102)는 핀(812) 및 신호 트레이스 홀 벽(32h) 모두에 인접하게 (바람직하게는 1mm 이내로) 놓이는 영역(106)에 또는 그 영역에 대치하여 땜납 분배하기 위해 노치(100)를 통과한다.

도 5는 제2 기판(75)의 핀 수납 홀(92)을 도시한 도면이다. 각 핀 수납 홀(92)은 홀 축(112) 주위로 바람직하게 180°이상의 각 A만큼 연장되는 원형 홀 부분(110)을 포함한다. 각 A는 적어도 220°인 것이 바람직하지만, 실제로는 300° 이다. 노치(100)는 축으로부터 반경 방향으로 돌출한다. 원형 홀 부분(110)은 핀 주위의 제2 기판 홀에 정확하게 위치한다. 노치(100)는 도 3에 도시된 디스펜서(102)의 노즐(104)을 수납하여, 땜납 플럭스에 의해 둘러쌓인 작은 땜납 볼 양이 홀 벽에 용착된다. 도 3은 대부분의 경우에 있어서, 용해된 땜납 필렛(90)은 실드 트레이스를 신호 트레이스(32)에 접속시키는 노치에 반대편에 있는 홀 측에서 실드 트레이스(72)에 핀을 납땜하는 부분(114)을 갖는다. 땜납 필렛은 상부 및 하부 신호 트레이스(32, 60)에 항상 접속해야 한다.

도 3의 커넥터를 구성하기 위해, 본 발명은 우선 하부 및 상부 어셈블리를 구성한다. 그 다음 본 발명은 복수의 핀(12)들 위에서 하부 회로 기판 조합(16)을 조립한다. 이것은, 제2 기판(75), 실트 트레이스(72), 및 유전체 커버 층(74)을 포함하는 하부 제2 회로 기판 어셈블리(70)를, 핀이 홀을 통해 돌출되는 각 핀 수납 홀 위치에서 납땜된 유전체 기판(26) 및 커패시터(40) 상의 접지 및 신호 트레이스(50, 32)를 포함하는 하부 제1 회로 기판 어셈블리(24) 위에 배치하는 것을 포함한다. 그 다음, 디스펜서(102) (및 바람직하게는 더 많이 유사한 것을 갖는 것)는 신호 트레이스의 홀 벽에 땜납 용착물(solder deposit)을 놓기 위해 사용된다. 그 다음, 페라이트 비드(20)는 핀들 상에 배치되고 하부 기판 어셈블리와 동일한 상부 회로 기판 어셈블리는 핀 상에 배치된다. 디스펜서는 신호 트레이스 홀 벽에 땜납 용착물을 놓기 위해 사용된다. 도 3에 도시된 최종 어셈블리를 생산하기 위해, 어셈블리는 그 납땜 부분을 용해하도록 오븐에 넣어진다.

땜납 용착물 (땜납 볼 및 플럭스)이 원래 노치 내부에 또는 노치 아래 놓이 는 제1 회로 기판(24) 영역 상에서 용착되어, 땜납 접합부를 밀착 검사할 수 있다. 땜납 필렛(90)은 보통 초기 용착물 위치보다 약간 더 높다.

출원인이 설계한 도 3에 도시된 유형의 커넥터에서, 홀 벽(32h)의 각 핀 수납 홀은 30밀의 직경 (1밀은 1000분의 1인치)을 갖는다. 제1 기판(26)은 5밀의 두께를 갖고 각 제2 기판은 30밀의 두께를 갖는다.

"수직", "하부", "상부" 등과 같은 방향은 그것이 도시된 바와 같이 본 발명을 설명하기 위해 사용되었지만, 본 발명은 임의의 방향으로 사용될 수 있다.

따라서, 본 발명은 접지 및 신호 트레이스를 갖고, 만약 차단되지 않았다면, 고주파 EMI 에너지가 통과할 수 있는 접지 트레이스와 신호 트레이스의 갭을 갖는 적어도 하나의 제1 회로 기판 어셈블리를 갖는 유형의 개선된 커넥터를 제공한다. 본 발명은, 실드 트레이스가 그 위에 있는, 바람직하게는 실드 트레이스 위에 유전체 분리 층이 있는 스티프너 기판과 같은 제2 회로 기판을 제공한다. 제2 회로 기판은 제1 회로 기판과 마주보는 위치에 맞닿도록 놓이고, 바람직하게는 제1 회로 기판상의 (접지 트레이스의 표면과 같은) 표면에 맞닿도록 놓인 분리 층을 갖는다. 실드 트레이스는 제1 회로 기판의 신호 트레이스와 접지 트레이스 사이의 갭 대부분, 바람직하게는 모든 부분을 덮고, 바람직하게는 갭의 대부분을 오버랩하여, 그렇지 않다면 그 갭을 통과할 EMI를 차단한다. 제2 회로 기판은 바람직하게 원형 부분을 갖고 홀 축으로부터 반경 방향으로 연장하는 노치를 갖는 핀 수납 홀을 갖는다. 디스펜서는 제1 기판상에 놓이는 신호 트레이스의 홀 벽에 땜납 용착물을 놓기 위해 각 노치를 통해 삽입될 수 있다.

본 발명의 특정 실시예들이 기술되고 도시되었지만, 수정 및 변형이 당업자들에 의해 용이하게 발생할 수 있다는 것이 주지되고, 결과적으로 청구항이 그러한 조정 및 등가물들을 커버하기 위해 해석되도록 의도된다.

도 1은 본 발명의 필터형 커넥터의 등각도이다.

도 2는 도 1의 커넥터의 측면도이다.

도 3은 하나의 핀과 그 핀에 접속된 2개의 회로 기판 어셈블리의 부분을 보여주는, 도 1의 커넥터의 부분의 측단면도이다.

도 4는 제1 회로 기판의 하부 측을 보여주는, 도 3의 선 4-4로 절취해서 본 도면이다.

도 5는 제2 회로 기판의 하부 측을 보여주는, 도 3의 선 5-5로 절취해서 본 도면이다.

Claims

복수의 핀 수납 홀(28)과 제1 회로 기판(26)을 포함하는 제1 회로 기판 어셈블리(24)를 포함하고, 상기 제1 회로 기판 어셈블리(24)는 각각이 상기 홀들 중 하나를 통해 돌출하는 복수의 핀(12)과, 각각이 상기 홀들 중 하나의 홀 주위로 적어도 부분적으로 연장되며 상기 홀을 통해 돌출된 상기 핀들 중 하나에 접속되는 복수의 신호 트레이스(60)와, 상기 제1 회로 기판의 표면 상에 놓이지만 상기 홀 및 상기 신호 트레이스로부터 이격되는 접지면으로서 상기 접지면과 상기 신호 트레이스 사이에 갭(62)을 형성하는 접지면(30)과, 각각이 상기 접지면에 접속되는 제1 단자(42) 및 상기 신호 트레이스 중 하나에 접속되는 제2 단자(44)를 가지는 복수의 필터 컴포넌트(40)를 포함하는 것인 필터형 커넥터(filtered connector)에 있어서,

상기 제1 회로 기판 어셈블리에 인접해서 마주 보는 위치(facewise)에 놓이고, 각각이 상기 핀들 중 하나를 수납하는 복수의 홀(92)과 제2 회로 기판(75)을 갖는 제2 회로 기판 어셈블리(70); 및

상기 제2 회로 기판 상에 놓이고, 상기 갭들 각각의 대부분의 영역 위에서 연장되는 복수의 실드 트레이스(shield trace)(72)

를 포함하는 필터형 커넥터.
제1항에 있어서,

상기 복수의 도전성 실드 트레이스 각각은 상기 핀들 중 대응하는 하나에 전기적으로 접속되는 것인 필터형 커넥터.
제1항에 있어서,

상기 제2 회로 기판 어셈블리의 상기 홀(92) 각각은 원형으로서, 축(112)을 가지고, 상기 원형 홀로부터 반경 방향 바깥쪽으로 연장하는 노치(notch)(100)를 가지며,

상기 신호 트레이스 각각은 상기 노치들 중 하나를 통해 초기에 용착된 소정양의 땜납(90)에 의해 상기 핀들 중 대응하는 하나에 납땜되는 것인 필터형 커넥터.
제1항에 있어서,

상기 제1 회로 기판(26)은 상부 면 및 하부 면을 가지고, 상기 접지면(30)은 상기 상부 면 상에 놓이는 부분을 가지며, 상기 제1 회로 기판은 상기 제1 회로 기판 내에 상기 하부 면으로 연장되는 도금 관통 개구부(plated through aperture)(50)와, 상기 필터 컴포넌트에 접속되는 상기 하부 면 상의 접지 트레이스 부분(52)을 포함하고,

상기 제2 회로 기판(75)은 강성(stiff) 기판이고, 상기 실드 트레이스(72)는 상기 제2 회로 기판의 하부 면 상에 놓이고, 상기 도전성 실드 트레이스의 하부 면에 맞닿게 놓인 유전체 커버 층(74)을 포함하며,

상기 제2 회로 기판은 상기 제1 회로 기판 위에 놓이고, 상기 유전체 커버층은 상기 접지면에 인접해서 마주보는 위치에 놓이며, 상기 실드 트레이스(72)는 상기 접지 트레이스(30) 및 상기 신호 트레이스(60)와 1밀리미터 내에 놓이는 것인 필터형 커넥터.
제1항에 있어서,

상기 신호 트레이스 각각은 땜납 접합부(90)에 의해 상기 핀들 중 대응하는 하나에 납땜되고, 상기 복수의 땜납 접합부 각각은 대응하는 도전성 실드 트레이스(72)와도 접촉하는 것인 필터형 커넥터.
복수의 제1 홀(28)을 구비하는 유전체 제1 기판(26)과, 각각이 상기 제1 홀들 중 하나를 통해 돌출하는 복수의 핀(12)과, 각각이 상기 제1 홀들 중 하나의 홀 주위로 적어도 부분적으로 연장되는 상기 제1 기판 상의 복수의 신호 트레이스(32, 60)와, 상기 제1 기판 상의 적어도 하나의 접지면(30)과, 각각이 상기 신호 트레이스들 중 하나에 접속되는 하나의 단자(44) 및 상기 접지면에 접속되는 접지 트레이스(52)에 접속된 제2 단자(42)를 갖는 복수의 필터 컴포넌트(40)를 포함하는 필터형 커넥터에 있어서,

한 쌍의 면들과 복수의 제2 홀(92)을 가지는 유전체 제2 기판(75)으로서, 상기 핀들 각각은 상기 제2 홀들 중 하나를 통해서도 돌출하고, 복수의 실드 트레이스(72)가 상기 유전체 제2 기판의 상기 면들 중 하나 상에서 각각의 제2 홀의 적어도 일부 둘레에 놓이며, 유전체 커버 층(74)이 상기 실드 트레이스 위에 놓이고, 상기 각각의 실드 트레이스는 상기 신호 트레이스 중 하나에 인접하게 놓이며, 상기 제2 홀들 각각은 대응하는 핀 축에 대해 180°이상으로 연장하는 주 원형 부분(110)과, 상기 축으로부터 상기 원형 부분보다 더 돌출된 노치(100)를 포함하는 것인 유전체 제2 기판(75); 및

각각이 상기 핀들 중 하나를 상기 신호 트레이스들 중 하나에 접합시키는 복수의 땜납 접합부(solder joint)(90)로서, 상기 땜납 접합부 각각은 상기 노치들 중 하나를 통해 상기 핀들 중 하나가 상기 신호 트레이스 중 대응하는 하나와 교차하는 곳에 용착된 땜납 용착물(solder deposit)을 포함하는 것인 복수의 땜납 접합부(90)

를 포함하는 필터형 커넥터.
제6항에 있어서,

상기 신호 트레이스 각각은 상기 접지면으로부터 이격되어 그들 사이에 갭(62)을 형성하고,

상기 실드 트레이스(72) 각각은 상기 갭들 중 대응하는 하나의 대부분 위에 놓이는 것인 필터형 커넥터.
복수의 핀(12)과 제1 회로 기판(26)을 포함하는 필터형 커넥터로서, 상기 제1 회로 기판은 각각이 상기 핀들 중 하나를 수납하는 복수의 핀 수납 홀(28)과, 각각이 상기 홀들 중 하나의 홀 주위로 적어도 부분적으로 연장되며 그곳에서 상기 핀들 중 하나에 납땜되는 복수의 제1 신호 트레이스(32, 60)와, 접지면(30)과, 각각이 상기 접지면에 접속되며 상기 제1 신호 트레이스들 중 하나에 접속되는 복수의 필터 컴포넌트(40)와, 상기 접지면 및 상기 각각의 제1 신호 트레이스 사이에 갭(62)을 구비하는 것인 필터형 커넥터에 있어서,

제2 회로 기판(75)과, 상기 제2 회로 기판의 제1 면 상에 놓인 부분을 구비하는 제2 접지 트레이스(52)와, 상기 제2 회로 기판의 제1 면 상에 놓인 제2 신호 트레이스(66)와, 상기 제2 접지 트레이스 및 상기 제2 신호 트레이스 사이에 상기 제2 회로 기판의 제1 면 상에 놓인 갭(62)과, 상기 갭에 평행하게 놓인 제2 실드 트레이스(72)와, 상기 제2 실드 트레이스(72) 및 상기 갭(62) 사이에 놓인 유전체 분리 층(74)을 포함하는 필터형 커넥터.
제8항에 있어서,

상기 실드 트레이스(72)는 땜납 접합부(90)에 의해 상기 핀들 중 하나에 납땜되고, 상기 땜납 접합부는 상기 핀을 상기 제1 신호 트레이스(32, 60)에도 접합시키는 것인 필터형 커넥터.
제8항에 있어서,

상기 제2 회로 기판은 상기 핀들 중 하나가 돌출하여 나오는 실드 홀(92)과 축(112)을 포함하고, 상기 실드 트레이스는 상기 실드 홀의 적어도 일부의 둘레로 연장되고, 상기 실드 홀은 상기 축 둘레로 180°이상으로 연장되는 실드 홀 원형 부분(110)을 가지고, 상기 실드 홀은 상기 실드 홀 원형 부분으로부터 반경 방향 바깥쪽으로 연장되는 노치(100)를 갖는 것인 필터형 커넥터.