KR100955674B1 - Method of controling the sheet resistance in impurity region of semiconductor device - Google Patents

Method of controling the sheet resistance in impurity region of semiconductor device Download PDF

Info

Publication number
KR100955674B1
KR100955674B1 KR1020070065847A KR20070065847A KR100955674B1 KR 100955674 B1 KR100955674 B1 KR 100955674B1 KR 1020070065847 A KR1020070065847 A KR 1020070065847A KR 20070065847 A KR20070065847 A KR 20070065847A KR 100955674 B1 KR100955674 B1 KR 100955674B1
Authority
KR
South Korea
Prior art keywords
impurity region
impurity
heat treatment
semiconductor device
resistance
Prior art date
Application number
KR1020070065847A
Other languages
Korean (ko)
Other versions
KR20090002485A (en
Inventor
노경봉
김동석
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070065847A priority Critical patent/KR100955674B1/en
Publication of KR20090002485A publication Critical patent/KR20090002485A/en
Application granted granted Critical
Publication of KR100955674B1 publication Critical patent/KR100955674B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명의 반도체소자의 불순물영역 저항 조절방법은, 기판에 불순물이온의 주입을 0°주입방법으로 수행하는 단계와, 불순물이온이 주입된 기판에 대해 급속열처리를 수행하여 불순물영역을 형성하되, 급속열처리는 온도증가에 따라 불순물영역의 저항이 증가하는 온도범위 내에서 온도를 증가하면서 수행하는 단계를 포함한다.In the method of controlling an impurity region resistance of a semiconductor device of the present invention, a method of implanting impurity ions into a substrate by a 0 ° implantation method and performing rapid thermal treatment on a substrate into which impurity ions are implanted to form impurity regions, The heat treatment may be performed while increasing the temperature within a temperature range in which the resistance of the impurity region increases with increasing temperature.

불순물영역, 급속열처리(RTA), 문턱전압, 저항, 0°이온주입 Impurity Region, Rapid Thermal Treatment (RTA), Threshold Voltage, Resistance, 0 ° Ion Injection

Description

반도체소자의 불순물영역 저항 조절방법{Method of controling the sheet resistance in impurity region of semiconductor device}Method of controlling impurity region resistance of semiconductor device {Method of controling the sheet resistance in impurity region of semiconductor device}

도 1 및 도 2는 본 발명의 일 실시예에 따른 반도체소자의 불순물영역 저항 조절방법을 설명하기 위하여 나타내 보인 단면도들이다.1 and 2 are cross-sectional views illustrating an impurity region resistance control method of a semiconductor device according to an embodiment of the present invention.

도 3 및 도 4는 도 2의 급속열처리공정을 설명하기 위하여 나타내 보인 도면들이다.3 and 4 illustrate the rapid heat treatment process of FIG. 2.

도 5는 도 3의 급속열처리장치에서의 온도에 따른 면저항 변화를 나타내 보인 그래프이다.5 is a graph showing a sheet resistance change with temperature in the rapid heat treatment apparatus of FIG.

도 6은 도 4의 급속열처리장치에서의 온도에 따른 면저항 변화를 나타내 보인 그래프이다.6 is a graph showing a change in sheet resistance with temperature in the rapid heat treatment apparatus of FIG.

도 7은 본 발명의 다른 실시예에 따른 반도체소자의 불순물영역 저항 조절방법을 설명하기 위하여 나타내 보인 단면도이다.7 is a cross-sectional view illustrating a method of controlling an impurity region resistance of a semiconductor device according to another exemplary embodiment of the present invention.

본 발명은 반도체소자에 관한 것으로서, 특히 반도체소자의 불순물영역 저항 조절방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to semiconductor devices, and more particularly, to a method for regulating impurity region resistance in semiconductor devices.

일반적으로 디램(DRAM; Dynamic Random Access Memory)과 같은 반도체소자는 여러가지 능동소자들과 수동소자들로 이루어진다. 능동소자들 중 대표적인 것으로는 트랜지스터(transistor)가 있으며, 수동소자들 중 대표적인 것으로는 레지스터(resistor)가 있다. 특히 트랜지스터는 증폭기(amplifier)로 작용하기도 하고, 또는 스위칭(switching) 소자로 작용하기도 한다. 어느 경우이던지 트랜지스터가 갖는 저항은 반도체소자의 여러 성능에 큰 영향을 준다.In general, a semiconductor device such as a dynamic random access memory (DRAM) is made up of various active elements and passive elements. A typical example of active elements is a transistor, and a typical example of passive elements is a resistor. In particular, transistors may act as amplifiers or as switching elements. In either case, the resistance of the transistor greatly affects the performance of the semiconductor device.

일반적으로 트랜지스터가 갖는 저항은 낮을수록 좋다. 트랜지스터가 갖는 저항이 낮을수록 전류구동능력이 향상되기 때문이다. 따라서 트랜지스터를 형성하는데 있어서 그 저항을 줄이기 위하여, 불순물영역 형성을 위한 이온주입시 도즈(dose)량을 증가시키고, 또한 열처리시 온도와 시간을 증가시키는 방법이 사용되고 있다. 이는 도즈량이 증가되고, 열처리시 온도와 시간을 증가시키면 저항이 감소하는 것으로 알려져 있기 때문이다.In general, the lower the resistance the transistor has, the better. This is because the lower the resistance the transistor has, the better the current driving capability. Therefore, in order to reduce the resistance in forming a transistor, a method of increasing the dose during ion implantation for forming an impurity region and increasing the temperature and time during heat treatment has been used. This is because the dose is increased and the resistance decreases as the temperature and time are increased during the heat treatment.

그런데 경우에 따라서 트랜지스터가 높은 저항을 가질것이 요구되기도 한다. 일 예로서, 여러개의 소자들이 다단계(multi-stage)로 배치될 때, 일정 소자들의 입력 임피던스(impedance)가 높아야 하는 경우가 있다. 이 경우에는 트랜지스터의 저항을 일정 크기로 증가시켜야 할 필요가 있다. 트랜지스터의 저항을 증가시키기 위해서는 주입되는 불순물이온의 도즈를 감소시켜야 하는데, 이 경우에는 문턱전압이 증가하고, 문턱전압이 증가하면 소모전력이 증가하는 등 소자에 나쁜 영향을 끼친다. 따라서 문턱전압의 증가없이, 즉 불순물이온의 도즈량 감소 없이 트랜지스터의 저항을 증가시키기 위히서는, 제조단계에서의 공정적인 해결보다는 다른 여러가 지 설계적인 방법들을 사용하고 있는 실정이다.In some cases, however, it is required that the transistor have a high resistance. As an example, when several devices are arranged in a multi-stage, there is a case where input impedances of certain devices need to be high. In this case, it is necessary to increase the resistance of the transistor to a certain size. In order to increase the resistance of the transistor, the dose of impurity ions to be implanted must be reduced. In this case, the threshold voltage increases, and when the threshold voltage increases, the power consumption increases, which adversely affects the device. Therefore, in order to increase the resistance of the transistor without increasing the threshold voltage, that is, without reducing the dose of impurity ions, various design methods are used rather than a process solution at the manufacturing stage.

본 발명이 이루고자 하는 기술적 과제는, 문턱전압의 증가없이 공정적인 방법으로 반도체소자의 불순물영역에서의 저항을 증대시키는 방법을 제공하는 것이다.SUMMARY OF THE INVENTION The present invention has been made in an effort to provide a method of increasing resistance in an impurity region of a semiconductor device in a fair manner without increasing a threshold voltage.

본 발명의 일 실시예에 따른 반도체소자의 불순물영역 저항 조절방법은, 기판에 불순물이온의 주입을 0°주입방법으로 수행하는 단계; 및 상기 불순물이온이 주입된 기판에 대해 급속열처리를 수행하여 불순물영역을 형성하되, 상기 급속열처리는 온도증가에 따라 상기 불순물영역의 저항이 증가하는 온도범위 내에서 온도를 증가하면서 수행하는 단계를 포함한다.Impurity region resistance control method of a semiconductor device according to an embodiment of the present invention, the step of implanting impurity ions into the substrate by a 0 ° injection method; And forming an impurity region by performing a rapid heat treatment on the substrate into which the impurity ions have been implanted, and performing the rapid heat treatment while increasing the temperature within a temperature range in which the resistance of the impurity region increases as the temperature increases. do.

상기 불순물이온은 As, BF2, B, P 또는 In을 포함할 수 있다.The impurity ion may include As, BF 2 , B, P or In.

상기 급속열처리는 서셉터 타입 또는 램프 타입 장비에서 수행할 수 있다.The rapid heat treatment may be performed in susceptor type or lamp type equipment.

상기 급속열처리를 수행하는 온도범위는 800℃ 내지 900℃일 수 있다.The temperature range for performing the rapid heat treatment may be 800 ℃ to 900 ℃.

상기 급속열처리는 산소 분위기에서 수행할 수 있다.The rapid heat treatment may be performed in an oxygen atmosphere.

상기 급속열처리는 수소 분위기에서 수행할 수도 있다.The rapid heat treatment may be performed in a hydrogen atmosphere.

본 발명의 다른 실시예에 따른 반도체소자의 불순물영역 저항 조절방법은, 기판에 불순물이온을 주입하되, 상기 불순물이온의 주입은 0°주입방법과 일정 각도의 경사를 갖는 틸트 주입방법을 혼합하여 수행하는 단계; 및 상기 불순물이온이 주입된 기판에 대해 급속열처리를 수행하여 불순물영역을 형성하되, 상기 급속열처리는 온도증가에 따라 상기 불순물영역의 저항이 증가하는 온도범위 내에서 수행하는 단계를 포함한다.In the method of controlling an impurity region resistance of a semiconductor device according to another embodiment of the present invention, impurity ions are implanted into a substrate, and the implantation of the impurity ions is performed by mixing a 0 ° implantation method and a tilt implantation method having a predetermined angle of inclination. Doing; And forming an impurity region by performing a rapid heat treatment on the substrate into which the impurity ions have been implanted, wherein the rapid heat treatment includes performing the temperature within a temperature range in which the resistance of the impurity region increases as the temperature increases.

상기 틸트 주입방법의 경사 각도는 7°로 설정할 수 있다.The tilt angle of the tilt injection method may be set to 7 °.

상기 불순물이온의 전체 도즈 중 일부는 상기 0°주입방법으로 주입하고, 상기 전체 도즈 중 나머지는 상기 틸트 주입방법으로 주입할 수 있다.A portion of the entire dose of the impurity ion may be injected by the 0 ° injection method, and the remainder of the entire dose may be injected by the tilt injection method.

상기 급속열처리를 수행하는 온도범위는 800℃ 내지 900℃일 수 있다.The temperature range for performing the rapid heat treatment may be 800 ℃ to 900 ℃.

이하 첨부도면을 참조하면서, 본 발명의 실시예들을 보다 상세하게 설명하기로 한다.Hereinafter, embodiments of the present invention will be described in more detail with reference to the accompanying drawings.

도 1 및 도 2는 본 발명의 일 실시예에 따른 반도체소자의 불순물영역 저항 조절방법을 설명하기 위하여 나타내 보인 단면도들이다.1 and 2 are cross-sectional views illustrating an impurity region resistance control method of a semiconductor device according to an embodiment of the present invention.

먼저 도 1을 참조하면, 실리콘기판과 같은 반도체기판(100)에 불순물이온(110)을 주입한다. 이때 불순물이온(110) 주입은 통상의 이온주입방법에 의해 수행하며, 다만 도면에서 화살표(150)로 나타낸 바와 같이, 불순물이온(110)의 주입각도가 0°가 되도록 하는 0°이온주입방법을 사용하여 불순물이온(110)을 주입한다. 불순물이온(110)을 0°이온주입방법으로 주입하면, 후속의 급속열처리(RTA; Rapid Thermal Annealing)를 수행하는 과정에서 일정 온도 범위에서는 온도를 증가시켜도 불순물영역의 면저항(Rs; sheet resistance)이 증가되는 현상이 발생한다. 불순물이온으로는 As, BF2, B, P 또는 In을 포함할 수 있다.First, referring to FIG. 1, impurity ions 110 are injected into a semiconductor substrate 100 such as a silicon substrate. In this case, the implantation of the impurity ion 110 is performed by a conventional ion implantation method. However, as shown by an arrow 150 in the drawing, a 0 ° ion implantation method is performed so that the implantation angle of the impurity ion 110 becomes 0 °. Inject the impurity ion (110). When the impurity ion 110 is injected by the 0 ° ion implantation method, the sheet resistance (Rs) of the impurity region is increased even if the temperature is increased in a certain temperature range during the rapid thermal annealing (RTA). An increasing phenomenon occurs. Impurity ions may include As, BF 2 , B, P or In.

다음에 도 2를 참조하면, 불순물이온(도 1의 110)이 주입된 반도체기판(100)에 대해 급속열처리(RTA)를 수행하여 주입된 불순물이온(도 1의 110)을 활성화시키면서 동시에 확산되도록 하여 불순물영역(112)이 형성되도록 한다. 앞서 언급한 바와 같이, 불순물이온(도 1의 110)의 주입을 0°이온주입방법으로 수행하였으므로, 온도가 증가할수록 불순물영역(112)에서의 면저항(Rs)이 증가하는 온도범위 내에서 급속열처리(RTA)를 수행하게 되면 불순물영역(112)에서의 면저항(Rs)은 증가된다. 상기 급속열처리(RTA)는 산소 분위기에서 수행하거나, 또는 수소 분위기에서 수행할 수도 있다. 산소 분위기에서 급속열처리(RTA)를 수행할 경우, 급속열처리(RTA) 수행 후에 표면에 형성된 얇은 산화막을 제거하는 세정을 수행할 수 있다. 수소 분위기에서 급속열처리(RTA)를 수행할 경우, 수소가 불순물이온, 예컨대 보론(B)의 비활성화(deactivation)을 유도하며, 이에 따라 저항이 증가하는 효과가 발생된다.Next, referring to FIG. 2, rapid thermal treatment (RTA) is performed on the semiconductor substrate 100 into which the impurity ions (110 of FIG. 1) are implanted so as to diffuse simultaneously while activating the implanted impurity ions (110 of FIG. 1). Thus, the impurity region 112 is formed. As mentioned above, since the implantation of impurity ions (110 in FIG. 1) was performed by a 0 ° ion implantation method, rapid thermal treatment within a temperature range in which the sheet resistance Rs in the impurity region 112 increases with increasing temperature. When RTA is performed, the sheet resistance Rs in the impurity region 112 is increased. The rapid thermal treatment (RTA) may be performed in an oxygen atmosphere or in a hydrogen atmosphere. When the rapid thermal treatment (RTA) is performed in an oxygen atmosphere, cleaning may be performed to remove the thin oxide film formed on the surface after the rapid thermal treatment (RTA). When rapid thermal treatment (RTA) is performed in a hydrogen atmosphere, hydrogen induces deactivation of impurity ions, such as boron (B), thereby increasing the resistance.

도 3 및 도 4는 도 2의 급속열처리공정을 설명하기 위하여 나타내 보인 도면들이다. 그리고 도 5 및 도 6은 각각 도 3 및 도 4의 급속열처리장치에서의 온도에 따른 면저항 변화를 나타내 보인 그래프이다.3 and 4 illustrate the rapid heat treatment process of FIG. 2. 5 and 6 are graphs showing changes in sheet resistance with temperature in the rapid thermal processing apparatus of FIGS. 3 and 4, respectively.

먼저 도 3은 서셉터(susceptor) 타입의 급속열처리장치(300)를 나타내 보인 것이다. 서셉터 타입의 급속열처리장치(300)의 하부에는 서셉터(310)가 배치된다. 그리고 서셉터(310) 위에는 불순물이온(도 1의 110)이 주입된 반도체기판(100)이 배치된다. 비록 도면에 나타내지는 않았지만, 서셉터(310) 내에는 히터(heater)와 같은 열공급장치(미도시)가 배치되며, 이 열공급장치에 의해 반도체기판(100)에 열이 공급된다. 이와 같은 서셉터 타입의 급속열처리장치(300)에서 급속열처리(RTA) 를 수행하게 되면, 0°이온주입에 의해 불순물이온을 주입한 경우에서와 틸트(tilt) 이온주입에 의해 불순물이온을 주입한 경우에서의 온도증가에 따른 면저항 변화가 다르게 나타난다.First, FIG. 3 shows a susceptor type rapid heat treatment apparatus 300. The susceptor 310 is disposed under the susceptor type rapid heat treatment apparatus 300. The semiconductor substrate 100 in which impurity ions (110 of FIG. 1) are implanted is disposed on the susceptor 310. Although not shown in the drawing, a heat supply device (not shown) such as a heater is disposed in the susceptor 310, and heat is supplied to the semiconductor substrate 100 by the heat supply device. When the rapid thermal treatment (RTA) is performed in the susceptor-type rapid thermal processing apparatus 300, impurity ions are injected by tilt ion injection and when impurity ions are injected by 0 ° ion injection. In this case, the sheet resistance changes with temperature increase.

구체적으로 도 5에 나타낸 바와 같이, 통상의 틸트 이온주입에 의해 불순물이온을 주입한 경우(510으로 나타낸 선 참조), a에서 c까지의 온도범위 내에서 온도가 증가할수록 면저항(Rs)은 감소한다. 그러나 0°이온주입에 의해 불순물이온을 주입한 경우(520)으로 나타낸 선 참조), a에서 c까지의 온도범위 내에서 온도가 증가할수록 면저항(Rs)이 증가하는 현상이 발생하며, 특히 이 현상은 a에서 b까지의 온도범위 내에서 현격하게 발생한다. 따라서 0°이온주입방법에 의해 불순물이온을 주입한 후, 서셉터 타입의 급속열처리장치(300)에서의 급속열처리(RTA)를 a에서 c까지의 온도범위 내에서 온도를 증가시키면서 수행할 경우 불순물영역에서의 면저항(Rs)은 감소하는 것이 아니라 오히려 증가된다. 아스나이드(As)를 120KeV의 주입에너지 및 1013의 도즈로 0°이온주입을 수행한 후에, 도 3의 급속열처리장치(300)에서의 급속열처리(RTA)를 20초동안 수행한 시뮬레이션 결과, 온도 a는 대략 855℃로 관측되었고, 온도 b는 대략 880℃로 관측되었으며, 그리고 온도 c는 대략 905℃로 관측되었다. 따라서 급속열처리(RTA) 후에 면저항(Rs)을 증가시키기 위해서는 대략 800℃ 내지 900℃의 온도범위에서 온도를 증가시키면서 급속열처리(RTA)를 수행하면 된다.Specifically, as shown in FIG. 5, when impurity ions are implanted by a conventional tilt ion implantation (see the line indicated by 510), the sheet resistance Rs decreases as the temperature increases within a temperature range from a to c. . However, in the case where impurity ions are implanted by ions implanted by 0 ° (see line 520), the sheet resistance (Rs) increases with increasing temperature within the temperature range from a to c. Occurs markedly within the temperature range from a to b. Therefore, after impurity ions are implanted by the 0 ° ion implantation method, the rapid thermal treatment (RTA) in the susceptor type rapid heat treatment apparatus 300 is performed while increasing the temperature within the temperature range from a to c. The sheet resistance Rs in the region does not decrease, but rather increases. Simulation results of rapid thermal treatment (RTA) in the rapid heat treatment apparatus 300 of FIG. 3 after 20 ° injecting arsenide (As) with an injection energy of 120 KeV and a dose of 10 13 for 20 seconds, Temperature a was observed at approximately 855 ° C, temperature b was observed at approximately 880 ° C, and temperature c was observed at approximately 905 ° C. Therefore, in order to increase the sheet resistance Rs after rapid heat treatment (RTA), rapid heat treatment (RTA) may be performed while increasing the temperature in a temperature range of approximately 800 ° C to 900 ° C.

다음에 도 4는 램프(ramp) 타입의 급속열처리장치(400)를 나타내 보인 것이 다. 램프 타입의 급속열처리장치(400)의 하부에는 지지대(410)가 배치된다. 그리고 지지대(410) 위에는 불순물이온(도 1의 110)이 주입된 반도체기판(100)이 배치된다. 램프 타입의 급속열처리장치(400)의 상부에는 램프(420)가 배치된다. 램프(420)는 일정 증가율로 증가되는 열을 발생시키고, 이 열은 반도체기판(100)에 공급된다. 이와 같은 램프 타입의 급속열처리장치(400)에서 급속열처리(RTA)를 수행하게 되면, 0°이온주입에 의해 불순물이온을 주입한 경우에서와 틸트(tilt) 이온주입에 의해 불순물이온을 주입한 경우에서의 온도증가에 따른 면저항 변화가 다르게 나타난다.4 shows a rapid thermal processing apparatus 400 of a ramp type. A support 410 is disposed below the ramp type rapid heat treatment apparatus 400. The semiconductor substrate 100 in which impurity ions (110 of FIG. 1) are implanted is disposed on the support 410. The lamp 420 is disposed above the rapid thermal processing apparatus 400 of the lamp type. The lamp 420 generates heat that increases at a constant rate of increase, and the heat is supplied to the semiconductor substrate 100. When the rapid thermal treatment (RTA) is performed in the rapid thermal treatment apparatus 400 of the lamp type, when impurity ions are injected by 0 ° ion injection and when impurity ions are injected by tilt ion injection The change in sheet resistance with temperature increases at.

구체적으로 도 6에 나타낸 바와 같이, 통상의 틸트 이온주입에 의해 불순물이온을 주입한 경우(610으로 나타낸 선 참조), d에서 f까지의 온도범위 내에서 온도가 증가할수록 면저항(Rs)은 감소한다. 그러나 0°이온주입에 의해 불순물이온을 주입한 경우(620)으로 나타낸 선 참조), d에서 f까지의 온도범위 내에서 온도가 증가할수록 면저항(Rs)이 증가하는 현상이 발생하며, 특히 이 현상은 e에서 f까지의 온도범위 내에서 현격하게 발생한다. 따라서 0°이온주입방법에 의해 불순물이온을 주입한 후, 램프 타입의 급속열처리장치(400)에서의 급속열처리(RTA)를 d에서 f까지의 온도범위 내에서 온도를 증가시키면서 수행할 경우 불순물영역에서의 면저항(Rs)은 감소하는 것이 아니라 오히려 증가된다. 아스나이드(As)를 120KeV의 주입에너지 및 1013의 도즈로 0°이온주입을 수행한 후에, 도 4의 급속열처리장치(400)에서의 급속열처리(RTA)를 20초동안 수행한 시뮬레이션 결과, 온도 d는 대략 850℃ 로 관측되었고, 온도 e는 대략 875℃로 관측되었으며, 그리고 온도 f는 대략 900℃로 관측되었다. 따라서 급속열처리(RTA) 후에 면저항(Rs)을 증가시키기 위해서는 대략 800℃ 내지 900℃의 온도범위에서 온도를 증가시키면서 급속열처리(RTA)를 수행하면 된다.Specifically, as shown in FIG. 6, when impurity ions are implanted by a conventional tilt ion implantation (see line 610), the sheet resistance Rs decreases as the temperature increases within a temperature range from d to f. . However, when impurity ions are implanted by implanting 0 ° ion (see the line shown as 620), the surface resistance (Rs) increases as the temperature increases within the temperature range from d to f. Occurs markedly within the temperature range from e to f. Therefore, after impurity ions are implanted by the 0 ° ion implantation method, the rapid heat treatment (RTA) in the rapid thermal treatment apparatus 400 of the lamp type is performed at increasing temperature within the temperature range from d to f, and the impurity region. The sheet resistance (Rs) at is not increased but rather increased. Simulation results of rapid thermal treatment (RTA) in the rapid heat treatment apparatus 400 of FIG. 4 for 20 seconds after the arsenide (As) was injected with 0 ° ion at an injection energy of 120 KeV and a dose of 10 13 , Temperature d was observed at approximately 850 ° C., temperature e was observed at approximately 875 ° C., and temperature f was observed at approximately 900 ° C. Therefore, in order to increase the sheet resistance Rs after rapid heat treatment (RTA), rapid heat treatment (RTA) may be performed while increasing the temperature in a temperature range of approximately 800 ° C to 900 ° C.

도 7은 본 발명의 다른 실시예에 따른 반도체소자의 불순물영역 저항 조절방법을 설명하기 위하여 나타내 보인 단면도이다.7 is a cross-sectional view illustrating a method of controlling an impurity region resistance of a semiconductor device according to another exemplary embodiment of the present invention.

도 7을 참조하면, 본 실시예는 불순물이온 주입시 0°이온주입과 틸트 이온주입을 혼합하여 수행한다는 점에서 도 1 및 도 2를 참조하여 설명한 앞선 실시예와 상이하다. 구체적으로 반도체기판(100)에 불순물이온(110)을 주입할 때, 전체 도즈 중 일부 도즈는, 도면에서 화살표(150)로 나타낸 바와 같이, 0°이온주입방법으로 주입한다. 그리고 전체 도즈 중 이미 주입된 도즈를 뺀 나머지 도즈는, 도면에서 화살표(170)로 나타낸 바와 같이, 일정한 경사 각도를 갖는 틸트 이온주입방법으로 주입한다. 틸트 이온주입방법을 사용한 이온주입시 경사각도는 7°가 되도록 한다. 경우에 따라서는 7°와 그 외의 다른 각도로 복수회 수행되도록 할 수도 있다. 이 경우에도 0°이온주입방법에 의해 일부 도즈만큼 불순물이온이 주입되었으므로, 도 5 및 도 6을 참조하여 설명한 바와 같이, 일정 온도 범위 내에서 온도를 증가시켜면서 급속열처리(RTA)를 수행하더라도 불순물영역에서의 면저항(Rs)을 오히려 증가시킬 수 있게 된다.Referring to FIG. 7, the present embodiment is different from the previous embodiment described with reference to FIGS. 1 and 2 in that a 0 ° ion implantation and a tilt ion implantation are performed during impurity ion implantation. Specifically, when the impurity ion 110 is injected into the semiconductor substrate 100, some of the doses are injected by a 0 ° ion injection method, as indicated by the arrow 150 in the figure. The remaining dose minus the dose already injected among all the doses is injected by a tilt ion implantation method having a constant inclination angle, as indicated by arrow 170 in the figure. The inclination angle of the ion implantation using the tilt ion implantation method should be 7 °. In some cases, it may be performed multiple times at 7 ° and other angles. In this case, since impurities are implanted as much as a few doses by the 0 ° ion implantation method, as described with reference to FIGS. 5 and 6, even if rapid thermal treatment (RTA) is performed while increasing the temperature within a predetermined temperature range, impurities It is possible to increase the sheet resistance Rs in the region rather.

지금까지 설명한 바와 같이, 본 발명에 따른 반도체소자의 불순물영역 저항 조절방법에 따르면, 불순물이온 주입시 0°이온주입을 포함한 방법으로 주입한 후에 일정 온도 범위 내에서 온도를 증가시키면서 급속열처리를 수행함으로써, 급속열처리에 의한 문턱전압을 낮추는 동시에 불순물영역에서의 면저항을 증가시킬 수 있다.As described above, according to the method for controlling impurity region resistance of a semiconductor device according to the present invention, after implanting by a method including 0 ° ion implantation during impurity ion implantation, by performing rapid heat treatment while increasing the temperature within a predetermined temperature range In addition, the threshold voltage caused by the rapid thermal treatment can be lowered and the sheet resistance in the impurity region can be increased.

Claims (10)

기판에 불순물이온의 주입을 0°주입방법으로 수행하는 단계; 및Performing implantation of impurity ions into the substrate by a 0 ° implantation method; And 상기 불순물이온이 주입된 기판에 대해 급속열처리를 수행하여 불순물영역을 형성하되, 상기 급속열처리는 온도증가에 따라 상기 불순물영역의 저항이 증가하는 온도범위 내에서 온도를 증가하면서 수행하는 단계를 포함하는 반도체소자의 불순물영역 저항 조절방법.Forming an impurity region by performing a rapid heat treatment on the substrate into which the impurity ions have been implanted, and performing the rapid heat treatment while increasing the temperature within a temperature range in which the resistance of the impurity region increases as the temperature increases. Impurity region resistance control method of a semiconductor device. 제1항에 있어서,The method of claim 1, 상기 불순물이온은 As, BF2, B, P 또는 In을 포함하는 반도체소자의 불순물영역 저항 조절방법.The impurity ion is As, BF 2 , B, P or In containing impurity region resistance control method of a semiconductor device. 제1항에 있어서,The method of claim 1, 상기 급속열처리는 서셉터 타입 또는 램프 타입 장비에서 수행하는 반도체소자의 불순물영역 저항 조절방법.The rapid heat treatment method of the impurity region resistance of the semiconductor device performed in the susceptor type or lamp type equipment. 제1항에 있어서,The method of claim 1, 상기 급속열처리를 수행하는 온도범위는 800℃ 내지 900℃인 반도체소자의 불순물영역 저항 조절방법.The temperature range for performing the rapid heat treatment is 800 ℃ to 900 ℃ impurity region resistance control method of a semiconductor device. 제1항에 있어서,The method of claim 1, 상기 급속열처리는 산소 분위기에서 수행하는 반도체소자의 불순물영역 저항 조절방법.The rapid heat treatment is a method of controlling impurity region resistance of a semiconductor device performed in an oxygen atmosphere. 제1항에 있어서,The method of claim 1, 상기 급속열처리는 수소 분위기에서 수행하는 반도체소자의 불순물영역 저항 조절방법.The rapid heat treatment is a method for controlling impurity region resistance of a semiconductor device performed in a hydrogen atmosphere. 기판에 불순물이온을 주입하되, 상기 불순물이온의 주입은 0°주입방법과 일정 각도의 경사를 갖는 틸트 주입방법을 혼합하여 수행하는 단계; 및Implanting impurity ions into a substrate, wherein the implantation of impurity ions is performed by mixing a 0 ° implantation method and a tilt implantation method having an inclination of a predetermined angle; And 상기 불순물이온이 주입된 기판에 대해 급속열처리를 수행하여 불순물영역을 형성하되, 상기 급속열처리는 온도증가에 따라 상기 불순물영역의 저항이 증가하는 온도범위 내에서 수행하는 단계를 포함하는 반도체소자의 불순물영역 저항 조절방법.Impurity of the semiconductor device comprising the step of performing a rapid heat treatment on the substrate implanted with the impurity ions to form an impurity region, wherein the rapid heat treatment is performed within a temperature range in which the resistance of the impurity region increases with increasing temperature. Zone resistance adjustment method. 제7항에 있어서,The method of claim 7, wherein 상기 틸트 주입방법의 경사 각도는 7°로 설정하는 반도체소자의 불순물영역 저항 조절방법.And a tilt angle of the tilt injection method is set to 7 °. 제7항에 있어서,The method of claim 7, wherein 상기 불순물이온의 전체 도즈 중 일부는 상기 0°주입방법으로 주입하고, 상기 전체 도즈 중 나머지는 상기 틸트 주입방법으로 주입하는 반도체소자의 불순물영역 저항 조절방법.A method of controlling an impurity region resistance of a semiconductor device in which a portion of the entire dose of impurity ions is implanted by the 0 ° implantation method, and a remainder of the entire doses is implanted by the tilt implantation method. 제7항에 있어서,The method of claim 7, wherein 상기 급속열처리를 수행하는 온도범위는 800℃ 내지 900℃인 반도체소자의 불순물영역 저항 조절방법.The temperature range for performing the rapid heat treatment is 800 ℃ to 900 ℃ impurity region resistance control method of a semiconductor device.
KR1020070065847A 2007-06-29 2007-06-29 Method of controling the sheet resistance in impurity region of semiconductor device KR100955674B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070065847A KR100955674B1 (en) 2007-06-29 2007-06-29 Method of controling the sheet resistance in impurity region of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070065847A KR100955674B1 (en) 2007-06-29 2007-06-29 Method of controling the sheet resistance in impurity region of semiconductor device

Publications (2)

Publication Number Publication Date
KR20090002485A KR20090002485A (en) 2009-01-09
KR100955674B1 true KR100955674B1 (en) 2010-05-06

Family

ID=40485475

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070065847A KR100955674B1 (en) 2007-06-29 2007-06-29 Method of controling the sheet resistance in impurity region of semiconductor device

Country Status (1)

Country Link
KR (1) KR100955674B1 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11163387A (en) 1997-11-21 1999-06-18 Osaka Gas Co Ltd Light-receiving element, and manufacture of, ultraviolet-ray receiving element and light receiving element

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11163387A (en) 1997-11-21 1999-06-18 Osaka Gas Co Ltd Light-receiving element, and manufacture of, ultraviolet-ray receiving element and light receiving element

Also Published As

Publication number Publication date
KR20090002485A (en) 2009-01-09

Similar Documents

Publication Publication Date Title
US5989963A (en) Method for obtaining a steep retrograde channel profile
WO2016203545A1 (en) Method for manufacturing semiconductor device
US4502205A (en) Method of manufacturing an MIS type semiconductor device
US6013566A (en) Method of forming a doped region in a semiconductor substrate
JP2004289154A (en) Complementary implant for narrowing junction for ultra-shallow junction
JP2002502124A (en) Method of forming a shallow junction in a semiconductor wafer using a controlled low-level oxygen ambient during annealing
US7994016B2 (en) Method for obtaining quality ultra-shallow doped regions and device having same
KR100955674B1 (en) Method of controling the sheet resistance in impurity region of semiconductor device
US7947559B2 (en) Method of fabricating semiconductor device
CN112885716B (en) Method for forming semiconductor structure
KR100524465B1 (en) Method of manufacturing in semiconductor device
KR20040025970A (en) Method for fabricating semiconductor device improved channel property
KR100746622B1 (en) Method of fabricating the mos transistor
KR100870324B1 (en) Method for fabricating semiconductor device
KR20090056671A (en) Apparatus and method of rapid thermal process to anneal wafer
US6383901B1 (en) Method for forming the ultra-shallow junction by using the arsenic plasma
CN109148298B (en) Semiconductor device and method for manufacturing the same
JPH10233457A (en) Manufacture of semiconductor device
KR100468695B1 (en) Method for fabricting high performance MOS transistor having channel doping profile to improve short channel effect
KR100702131B1 (en) Method for manufacturing semiconductor device
JP2000091260A (en) Manufacture of semiconductor
KR100552853B1 (en) Method for impurity ions for adjusting the threshold voltage in n-channel MOS transistor
JP2012004584A (en) Circuit manufacturing method, annealing control method, and information recording medium
KR20050110272A (en) Method of ion implantation for controling threshold voltage in a flash memory device
KR20040007024A (en) Method for forming a Junction region of a semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee