KR100552853B1 - Method for impurity ions for adjusting the threshold voltage in n-channel MOS transistor - Google Patents
Method for impurity ions for adjusting the threshold voltage in n-channel MOS transistor Download PDFInfo
- Publication number
- KR100552853B1 KR100552853B1 KR1020030098374A KR20030098374A KR100552853B1 KR 100552853 B1 KR100552853 B1 KR 100552853B1 KR 1020030098374 A KR1020030098374 A KR 1020030098374A KR 20030098374 A KR20030098374 A KR 20030098374A KR 100552853 B1 KR100552853 B1 KR 100552853B1
- Authority
- KR
- South Korea
- Prior art keywords
- threshold voltage
- mos transistor
- channel mos
- implanted
- ions
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 27
- 239000012535 impurity Substances 0.000 title claims abstract description 15
- 150000002500 ions Chemical class 0.000 title description 17
- 229910052796 boron Inorganic materials 0.000 claims abstract description 25
- 239000004065 semiconductor Substances 0.000 claims abstract description 21
- 239000000758 substrate Substances 0.000 claims abstract description 20
- 238000002513 implantation Methods 0.000 claims abstract description 15
- -1 boron ions Chemical class 0.000 claims abstract description 13
- PWHULOQIROXLJO-UHFFFAOYSA-N Manganese Chemical compound [Mn] PWHULOQIROXLJO-UHFFFAOYSA-N 0.000 claims abstract description 10
- 238000010438 heat treatment Methods 0.000 claims abstract description 10
- 229910052748 manganese Inorganic materials 0.000 claims abstract description 10
- 239000011572 manganese Substances 0.000 claims abstract description 10
- 230000015572 biosynthetic process Effects 0.000 claims description 6
- 239000012299 nitrogen atmosphere Substances 0.000 claims description 3
- 239000007943 implant Substances 0.000 claims 1
- 238000002347 injection Methods 0.000 claims 1
- 239000007924 injection Substances 0.000 claims 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 abstract description 12
- 206010026749 Mania Diseases 0.000 abstract 1
- 230000035515 penetration Effects 0.000 abstract 1
- 238000002955 isolation Methods 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 230000007423 decrease Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000011982 device technology Methods 0.000 description 1
- 125000001475 halogen functional group Chemical group 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
Abstract
본 발명의 n채널형 모스 트랜지스터의 문턱 전압 조절을 위한 불순물 주입 방법은, 반도체 기판의 채널 형성 영역에 저매니움을 주입시키는 단계와, 저매니움이 주입된 채널 형성 영역에 문턱 전압 조절을 위한 붕소 이온을 주입시키는 단계와, 그리고 열처리 공정을 수행하여 붕소 이온을 확산시키는 단계를 포함한다.An impurity implantation method for controlling a threshold voltage of an n-channel MOS transistor of the present invention includes the steps of injecting low manganese into a channel forming region of a semiconductor substrate, and Implanting boron ions, and performing a heat treatment process to diffuse the boron ions.
문턱 전압 조절, 붕소 침투, 저매니움Threshold Voltage Regulation, Boron Penetration, Low Mania
Description
도 1 내지 도 3은 본 발명에 따른 n채널형 모스 트랜지스터의 문턱 전압 조절을 위한 불순물 주입 방법을 설명하기 위하여 나타내 보인 단면도들이다.1 to 3 are cross-sectional views illustrating an impurity implantation method for controlling a threshold voltage of an n-channel MOS transistor according to the present invention.
도 4는 본 발명에 의해 주입된 불순물 이온의 농도 프로파일을 나타내 보인 그래프이다.4 is a graph showing a concentration profile of impurity ions implanted by the present invention.
본 발명은 모스 트랜지스터의 제조 방법에 관한 것으로서, 보다 상세하게는 n채널형 모스 트랜지스터의 문턱 전압 조절을 위한 불순물 주입 방법에 관한 것이다.The present invention relates to a method of manufacturing a MOS transistor, and more particularly, to an impurity implantation method for adjusting the threshold voltage of an n-channel MOS transistor.
지금까지 모스(MOS; Metal Oxide Semiconductor) 소자 기술은 급속도로 발전해 왔으며, 이와 같은 발전의 원인은 끊임없이 소형화와 이에 따른 고성능의 구현이 가능한데서 찾을 수 있다. 이와 같은 소형화와 고성능의 구현을 위해서는 게이트 산화막의 두께에 관한 기술, 소스/드레인 영역에 관한 기술 및 채널 영역에 관 한 기술이 뒷받침되어야 한다. 즉 모스 트랜지스터의 집적도가 증가함에 따라 발생되는 짧은 채널 효과(SCE; Short Channel Effect)를 억제하기 위해서는 게이트 산화막의 두께가 작을 필요가 있다. 그리고 소스/드레인 영역도 가능한 한 얕은 접합(shallow junction)으로 형성하여 전하 공유 효과(charge sharing effect)가 감소되도록 하여야 한다. 또한 레트로그레이드(retrograde) 이온 주입이나 할로(halo) 이온 주입을 통한 채널에서의 도핑 프로파일을 변경시킴으로써 짧은 채널 효과를 억제시킬 수 있다.Until now, MOS (Metal Oxide Semiconductor) device technology has been rapidly developed, and the cause of such development can be found in the continuous miniaturization and high performance. In order to achieve such miniaturization and high performance, a technology related to the thickness of the gate oxide film, a technology related to the source / drain region, and a channel region should be supported. That is, the thickness of the gate oxide layer needs to be small in order to suppress the short channel effect (SCE) generated as the integration degree of the MOS transistor increases. The source / drain regions should also be formed as shallow junctions as possible to reduce the charge sharing effect. Short channel effects can also be suppressed by altering the doping profile in the channel through retrograde or halo ion implantation.
상기 짧은 채널 효과를 억제시키기 위해서는, n채널 모스 트랜지스터의 문턱 전압 조절을 위해 주입되는 불순물 이온, 즉 붕소(B) 이온이 반도체 기판 표면에 주로 분포되는 프로파일을 갖는 것이 바람직하다. 그런데 n채널형 모스 트랜지스터의 경우 주입되는 불순물 이온인 붕소(B) 이온은 공정이 진행될수록 반도체 기판의 하부로 점점 더 확산하게 되므로, 반도체 기판 표면, 즉 채널 영역 표면에서 높은 농도를 갖지 못하게 되며, 따라서 짧은 채널 효과를 억제하는데 크게 효과적이지 못하다.In order to suppress the short channel effect, it is preferable that the impurity ions implanted for the threshold voltage of the n-channel MOS transistor, that is, boron (B) ions, have a profile mainly distributed on the surface of the semiconductor substrate. However, in the case of the n-channel MOS transistor, boron (B) ions, which are implanted impurity ions, are gradually diffused to the lower portion of the semiconductor substrate as the process proceeds, so that they do not have a high concentration on the surface of the semiconductor substrate, that is, the channel region. Therefore, it is not very effective in suppressing short channel effects.
본 발명이 이루고자 하는 기술적 과제는, 붕소 이온이 채널 영역의 상부에 주로 분포되도록 할 수 있는 n채널형 모스 트랜지스터의 문턱 전압 조절을 위한 불순물 주입 방법을 제공하는 것이다.It is an object of the present invention to provide an impurity implantation method for controlling the threshold voltage of an n-channel MOS transistor which can allow boron ions to be mainly distributed over the channel region.
상기 기술적 과제를 달성하기 위하여, 본 발명에 따른 n채널형 모스 트랜지 스터의 문턱 전압 조절을 위한 불순물 주입 방법은, 반도체 기판의 채널 형성 영역에 저매니움을 주입시키는 단계; 상기 저매니움이 주입된 채널 형성 영역에 문턱 전압 조절을 위한 붕소 이온을 주입시키는 단계; 및 열처리 공정을 수행하여 상기 붕소 이온을 확산시키는 단계를 포함하는 것을 특징으로 한다.In order to achieve the above technical problem, the impurity implantation method for controlling the threshold voltage of the n-channel MOS transistor according to the present invention, the step of injecting a low manum in the channel formation region of the semiconductor substrate; Implanting boron ions for controlling a threshold voltage into the channel formation region implanted with the low manometer; And diffusing the boron ions by performing a heat treatment process.
상기 저매니움은 상기 붕소 이온이 주입되는 깊이보다 얕은 깊이로 주입되도록 하는 것이 바람직하다.The low manganese is preferably injected to a depth shallower than the depth to which the boron ions are implanted.
상기 저매니움은 5-50keV의 주입 에너지 및 1×1014-5×1014/㎠의 농도로 주입시키는 것이 바람직하다.The low manium is preferably injected at a concentration of 5-50 keV and an energy of 1 × 10 14 -5 × 10 14 / cm 2.
상기 붕소 이온은 10-50keV의 주입 에너지 및 1×1013-1×1014/㎠의 농도로 주입시키는 것이 바람직하다.The boron ions are preferably implanted at an implantation energy of 10-50 keV and a concentration of 1 × 10 13 -1 × 10 14 / cm 2.
상기 열처리 공정은 800-1000℃의 온도 및 N2 분위기에서 10-30초동안 수행하는 급속 열처리 공정인 것이 바람직하다.The heat treatment process is preferably a rapid heat treatment process performed for 10-30 seconds at a temperature of 800-1000 ℃ and N 2 atmosphere.
이하 첨부 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되어지는 것으로 해석되어져서는 안된다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, embodiments of the present invention may be modified in many different forms, and the scope of the present invention should not be construed as being limited by the embodiments described below.
도 1 내지 도 3은 본 발명에 따른 n채널형 모스 트랜지스터의 문턱 전압 조절을 위한 불순물 주입 방법을 설명하기 위하여 나타내 보인 단면도들이다.1 to 3 are cross-sectional views illustrating an impurity implantation method for controlling a threshold voltage of an n-channel MOS transistor according to the present invention.
먼저 도 1을 참조하면, 소자 분리막(110)을 형성하여 반도체 기판(100)의 활 성 영역을 한정한다. 소자 분리막(110)은 트랜치 소자 분리막으로 형성한다. 경우에 따라서 소자 분리막(110)은 로코스(LOCOS)막으로 형성할 수도 있다. 다음에 통상의 웰 영역 형성 공정을 수행하여 반도체 기판(100)의 활성 영역내에 p형 웰 영역(120)을 형성한다. 경우에 따라서 p형 반도체 기판(100)을 사용할 경우 p형 웰 영역(120)을 형성하는 공정은 생략될 수도 있다. 다음에 도면에서 화살표로 나타낸 바와 같이, 반도체 기판(100)의 채널 형성 영역에 저매니움(Ge)을 주입시킨다. 상기 저매니움(Ge)은, 비교적 반도체 기판(100)의 표면에 가까운 얕은 깊이로 주입시키는데, 이를 위하여 대략 5-50keV의 주입 에너지 및 1×1014-5×1014/㎠의 농도로 주입시킨다. 반도체 기판(100)에 주입된 저매니움(Ge)에 의해 저매니움(Ge) 주입 영역의 가장자리(EOR; End Of Range) 부분에는 산소가 모인다.First, referring to FIG. 1, the
다음에 도 2를 참조하면, 저매니움(Ge)이 주입된 채널 형성 영역에 문턱 전압(Vth; threshold voltage) 조절을 위한 붕소(B) 이온을 주입시킨다. 이 붕소(B) 이온은 상기 저매니움(Ge)보다 깊은 위치에 배치되도록 주입시키며, 이를 위하여 대략 10-50keV의 주입 에너지 및 1×1013-1×1014/㎠의 농도로 주입시킨다.Next, referring to FIG. 2, boron (B) ions for implanting a threshold voltage (V th ) are implanted into a channel formation region in which low manganese (Ge) is implanted. The boron (B) ions are implanted to be disposed at a position deeper than the low manganium (Ge). For this purpose, the boron (B) ions are implanted at a concentration of about 10-50 keV and about 1 × 10 13 -1 × 10 14 / cm 2.
다음에 도 3을 참조하면, 열처리 공정을 수행하여 붕소(B) 이온을 확산시킨다. 상기 열처리 공정은 대략 800-1000℃의 온도 및 N2 분위기에서 대략 10-30초동안 수행하는 급속 열처리 공정(RTP; Rapid Thermal Processing)을 사용하여 수행한다. 이 열처리 공정에 의해 붕소(B) 이온은 확산되는데, 특히 저매니움(Ge)에 의해 반도체 기판(100)의 표면에 모인 산소를 향해 더 많이 확산된다. 따라서 반도체 기판(100)의 표면, 즉 채널이 만들어질 부분에 붕소(B) 이온이 더 확산됨으로써 짧은 채널 효과를 억제시킬 수 있다.Next, referring to FIG. 3, boron (B) ions are diffused by performing a heat treatment process. The heat treatment process is carried out using a rapid thermal processing (RTP) that is performed for about 10-30 seconds at a temperature of approximately 800-1000 ℃ and N 2 atmosphere. By this heat treatment, boron (B) ions are diffused, in particular, more diffuse toward the oxygen collected on the surface of the
도 4는 본 발명에 의해 주입된 불순물 이온의 농도 프로파일을 나타내 보인 그래프이다. 도 4에서 가로축은 반도체 기판(100)의 표면으로부터의 수직 거리를 나타내고, 세로축은 각 이온의 농도를 나타낸다.4 is a graph showing a concentration profile of impurity ions implanted by the present invention. In FIG. 4, the horizontal axis represents the vertical distance from the surface of the
도 4를 참조하면, 도면에서 참조 부호 "210"으로 나타낸 바와 같이, 저매니움(Ge)의 농도는 반도체 기판(100) 표면에서 가장 높으며, 수직 방향으로 갈수록 점점 낮아진다. 이와 같이 저매니움(Ge)이 주입된 상태에서 주입되어 확산된 붕소(B) 이온은, 참조 부호 "230"으로 나타낸 바와 같이, 반도체 기판(100) 표면에 보다 높은 농도를 갖는 프로파일로 확산된다. 이에 반하여 종래의 경우에서처럼 저매니움(Ge)이 주입되지 않은 상태에서 주입되는 붕소(B) 이온은, 참조 부호 "220"으로 나타낸 바와 같이, 상대적으로 반도체 기판(100) 표면에서 낮은 농도를 갖는다. 따라서 저매니움(Ge)이 주입된 상태에서 붕소(B) 이온을 주입시키는 경우(230)에 보다 더 짧은 채널 효과가 억제될 수 있다는 것을 알 수 잇다.Referring to FIG. 4, as indicated by
이상의 설명에서와 같이, 본 발명에 따른 n채널형 모스 트랜지스터의 문턱 전압 조절을 위한 불순물 주입 방법에 의하면, 문턱 전압 조절을 위한 붕소 이온 주입 전에 저매니움을 얕은 깊이로 주입하여 반도체 기판 표면쪽에 산소가 모이도록 함으로써, 주입된 붕소 이온이 반도체 기판 표면쪽으로 더 잘 확산될 수 있도록 할 수 있으며, 그 결과 후속 공정에서 더 확산되더라도 짧은 채널 효과를 효과적으로 억제시킬 수 있다.As described above, according to the impurity implantation method for controlling the threshold voltage of the n-channel MOS transistor according to the present invention, before implanting boron ions for the threshold voltage control, a low manometer is injected to a shallow depth of oxygen to the surface of the semiconductor substrate. By allowing the implanted boron ions to diffuse better towards the surface of the semiconductor substrate, thereby effectively suppressing the short channel effect even if it diffuses further in a subsequent process.
이상 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형이 가능함은 당연하다.Although the present invention has been described in detail with reference to preferred embodiments, the present invention is not limited to the above embodiments, and various modifications may be made by those skilled in the art within the technical spirit of the present invention. Do.
Claims (5)
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030098374A KR100552853B1 (en) | 2003-12-27 | 2003-12-27 | Method for impurity ions for adjusting the threshold voltage in n-channel MOS transistor |
| US11/023,843 US7105414B2 (en) | 2003-12-27 | 2004-12-27 | Method of manufacturing MOS transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030098374A KR100552853B1 (en) | 2003-12-27 | 2003-12-27 | Method for impurity ions for adjusting the threshold voltage in n-channel MOS transistor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050066890A KR20050066890A (en) | 2005-06-30 |
| KR100552853B1 true KR100552853B1 (en) | 2006-02-22 |
Family
ID=37257896
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030098374A KR100552853B1 (en) | 2003-12-27 | 2003-12-27 | Method for impurity ions for adjusting the threshold voltage in n-channel MOS transistor |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100552853B1 (en) |
-
2003
- 2003-12-27 KR KR1020030098374A patent/KR100552853B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20050066890A (en) | 2005-06-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20050077573A1 (en) | Semiconductor devices and methods of fabricating the same | |
| US4746964A (en) | Modification of properties of p-type dopants with other p-type dopants | |
| US6924216B2 (en) | Semiconductor device having improved doping profiles and method of improving the doping profiles of a semiconductor device | |
| US20050136623A1 (en) | Shallow amorphizing implant for gettering of deep secondary end of range defects | |
| US6709961B2 (en) | Method for fabricating semiconductor device | |
| KR100521440B1 (en) | Method for fabricating the halo region in NMOS transistor | |
| KR100552853B1 (en) | Method for impurity ions for adjusting the threshold voltage in n-channel MOS transistor | |
| KR100865556B1 (en) | Method of fabricating the the semiconductor device | |
| JP2827905B2 (en) | MISFET and manufacturing method thereof | |
| KR100562303B1 (en) | MOS transistor having low junction capacitance and method for fabricating the same | |
| KR100519507B1 (en) | Method for Forming Semi-conductor Device | |
| KR100521439B1 (en) | Method for fabricating the p-channel MOS transistor | |
| KR100746622B1 (en) | Method of fabricating the mos transistor | |
| KR100376295B1 (en) | Semiconductor device and method for manufacturing same | |
| KR100477940B1 (en) | Method for forming shallow junction of semiconductor device | |
| KR100422325B1 (en) | Fabricating method of semiconductor device | |
| CN113506741A (en) | Method for improving short channel effect of PMOS (P-channel metal oxide semiconductor) transistor | |
| KR100687430B1 (en) | Method for manufacturing semiconductor device | |
| KR101152395B1 (en) | Method for fabricating semiconductor device | |
| KR100600253B1 (en) | Method For Manufacturing Semiconductor Devices | |
| KR19990004419A (en) | Flash memory cell manufacturing method | |
| KR970072206A (en) | Method of manufacturing transistor of semiconductor device | |
| JPS58178561A (en) | Manufacture of semiconductor device | |
| KR19990035457A (en) | High-performance MOS transistor manufacturing method with channel doping profile to improve short channel effect | |
| KR20010051564A (en) | A method to create Halo implanted region under the channel with RTA in CMOS technology |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130308 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20140121 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20150106 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20170105 Year of fee payment: 12 |
|
| LAPS | Lapse due to unpaid annual fee |