KR100552853B1 - Method for impurity ions for adjusting the threshold voltage in n-channel MOS transistor - Google Patents

Method for impurity ions for adjusting the threshold voltage in n-channel MOS transistor Download PDF

Info

Publication number
KR100552853B1
KR100552853B1 KR20030098374A KR20030098374A KR100552853B1 KR 100552853 B1 KR100552853 B1 KR 100552853B1 KR 20030098374 A KR20030098374 A KR 20030098374A KR 20030098374 A KR20030098374 A KR 20030098374A KR 100552853 B1 KR100552853 B1 KR 100552853B1
Authority
KR
South Korea
Prior art keywords
threshold voltage
mos transistor
step
channel mos
voltage control
Prior art date
Application number
KR20030098374A
Other languages
Korean (ko)
Other versions
KR20050066890A (en
Inventor
김학동
Original Assignee
동부아남반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부아남반도체 주식회사 filed Critical 동부아남반도체 주식회사
Priority to KR20030098374A priority Critical patent/KR100552853B1/en
Priority claimed from US11/023,843 external-priority patent/US7105414B2/en
Publication of KR20050066890A publication Critical patent/KR20050066890A/en
Application granted granted Critical
Publication of KR100552853B1 publication Critical patent/KR100552853B1/en

Links

Images

Abstract

본 발명의 n채널형 모스 트랜지스터의 문턱 전압 조절을 위한 불순물 주입 방법은, 반도체 기판의 채널 형성 영역에 저매니움을 주입시키는 단계와, 저매니움이 주입된 채널 형성 영역에 문턱 전압 조절을 위한 붕소 이온을 주입시키는 단계와, 그리고 열처리 공정을 수행하여 붕소 이온을 확산시키는 단계를 포함한다. Doping method for the threshold voltage control of the n-channel MOS transistor of the present invention, comprising the steps of injecting a low manifold helpful in the channel forming region of a semiconductor substrate, a low manifold Titanium is for threshold voltage adjustment to the injection channel forming region and a step, and a step of diffusion and boron ions by performing a heat treatment step of implanting boron ions.
문턱 전압 조절, 붕소 침투, 저매니움 The threshold voltage control, boron penetration, low manifold Titanium

Description

n채널형 모스 트랜지스터의 문턱 전압 조절을 위한 불순물 주입 방법{Method for impurity ions for adjusting the threshold voltage in n-channel MOS transistor} n doping method for the threshold voltage control of the channel-type MOS transistor {Method for impurity ions for adjusting the threshold voltage in n-channel MOS transistor}

도 1 내지 도 3은 본 발명에 따른 n채널형 모스 트랜지스터의 문턱 전압 조절을 위한 불순물 주입 방법을 설명하기 위하여 나타내 보인 단면도들이다. 1 to 3 are cross-sectional views illustrating shown to illustrate the doping method for the threshold voltage control of the n-channel type MOS transistor according to the present invention.

도 4는 본 발명에 의해 주입된 불순물 이온의 농도 프로파일을 나타내 보인 그래프이다. Figure 4 is a graph showing the concentration profile of the impurity ions implanted by the present invention.

본 발명은 모스 트랜지스터의 제조 방법에 관한 것으로서, 보다 상세하게는 n채널형 모스 트랜지스터의 문턱 전압 조절을 위한 불순물 주입 방법에 관한 것이다. The present invention relates to a method of manufacturing a MOS transistor, and more particularly, to a doping method for the threshold voltage control of the n-channel MOS transistor.

지금까지 모스(MOS; Metal Oxide Semiconductor) 소자 기술은 급속도로 발전해 왔으며, 이와 같은 발전의 원인은 끊임없이 소형화와 이에 따른 고성능의 구현이 가능한데서 찾을 수 있다. So far, Moss (MOS; Metal Oxide Semiconductor) device technology has developed rapidly, such as the development of the cause can be found deseo constantly capable of miniaturization and high performance of this implementation accordingly. 이와 같은 소형화와 고성능의 구현을 위해서는 게이트 산화막의 두께에 관한 기술, 소스/드레인 영역에 관한 기술 및 채널 영역에 관 한 기술이 뒷받침되어야 한다. In order to implement such size reduction and high performance should be the pipe described in the technical support, and a channel region to a technique, the source / drain regions on the thickness of the gate oxide film. 즉 모스 트랜지스터의 집적도가 증가함에 따라 발생되는 짧은 채널 효과(SCE; Short Channel Effect)를 억제하기 위해서는 게이트 산화막의 두께가 작을 필요가 있다. I.e., short channel effect which occurs with increasing the degree of integration of the MOS transistor, in order to suppress the (SCE Short Channel Effect) it is necessary to lower the thickness of the gate oxide film. 그리고 소스/드레인 영역도 가능한 한 얕은 접합(shallow junction)으로 형성하여 전하 공유 효과(charge sharing effect)가 감소되도록 하여야 한다. And should be such that the source / drain region to form a shallow junction (shallow junction) has a charge sharing effect (charge sharing effect) is reduced. 또한 레트로그레이드(retrograde) 이온 주입이나 할로(halo) 이온 주입을 통한 채널에서의 도핑 프로파일을 변경시킴으로써 짧은 채널 효과를 억제시킬 수 있다. In addition, it is possible to suppress the short channel effect by changing the retrograde (retrograde) ion implantation, or halo (halo) ion doping profile in the channel through the injection.

상기 짧은 채널 효과를 억제시키기 위해서는, n채널 모스 트랜지스터의 문턱 전압 조절을 위해 주입되는 불순물 이온, 즉 붕소(B) 이온이 반도체 기판 표면에 주로 분포되는 프로파일을 갖는 것이 바람직하다. In order to suppress the short channel effect, and the impurity ions are implanted to control the threshold voltage of the n-channel MOS transistor, that is, boron (B) ions are preferably has a profile which is mostly distributed in the semiconductor substrate surface. 그런데 n채널형 모스 트랜지스터의 경우 주입되는 불순물 이온인 붕소(B) 이온은 공정이 진행될수록 반도체 기판의 하부로 점점 더 확산하게 되므로, 반도체 기판 표면, 즉 채널 영역 표면에서 높은 농도를 갖지 못하게 되며, 따라서 짧은 채널 효과를 억제하는데 크게 효과적이지 못하다. However, if the n-channel MOS transistor impurity ions of boron (B) ion implantation is the more the process is in progress, so more and more diffused into the semiconductor substrate below the semiconductor substrate surface, that is, from having a high density in the channel region surface, Thus significantly less effective in suppressing the short channel effect.

본 발명이 이루고자 하는 기술적 과제는, 붕소 이온이 채널 영역의 상부에 주로 분포되도록 할 수 있는 n채널형 모스 트랜지스터의 문턱 전압 조절을 위한 불순물 주입 방법을 제공하는 것이다. The present invention is to provide a doping method for the threshold voltage control of the n-channel MOS transistor can be such that the boron ions are distributed mainly in the upper part of the channel region.

상기 기술적 과제를 달성하기 위하여, 본 발명에 따른 n채널형 모스 트랜지 스터의 문턱 전압 조절을 위한 불순물 주입 방법은, 반도체 기판의 채널 형성 영역에 저매니움을 주입시키는 단계; To an aspect, a method for doping, the threshold voltage control of the n-channel MOS transitional requester according to the invention, comprising the steps of injecting a low manifold help the channel forming region of a semiconductor substrate; 상기 저매니움이 주입된 채널 형성 영역에 문턱 전압 조절을 위한 붕소 이온을 주입시키는 단계; The step of implanting boron ions for threshold voltage control in said manifold that help the implanted channel formation region; 및 열처리 공정을 수행하여 상기 붕소 이온을 확산시키는 단계를 포함하는 것을 특징으로 한다. And performing a heat treatment process to be characterized by including the step of diffusing the boron ions.

상기 저매니움은 상기 붕소 이온이 주입되는 깊이보다 얕은 깊이로 주입되도록 하는 것이 바람직하다. The low manifold Titanium is preferably to be injected into the shallow depth than the depth to which the boron ion implantation.

상기 저매니움은 5-50keV의 주입 에너지 및 1×10 14 -5×10 14 /㎠의 농도로 주입시키는 것이 바람직하다. The low manifold is helpful, it is desirable to inject an implantation energy and a concentration of 1 × 10 14 -5 × 10 14 / ㎠ of 5-50keV.

상기 붕소 이온은 10-50keV의 주입 에너지 및 1×10 13 -1×10 14 /㎠의 농도로 주입시키는 것이 바람직하다. The boron ions are implanted at implantation energy it is desirable, and the concentration of 1 × 10 13 -1 × 10 14 / ㎠ of 10-50keV.

상기 열처리 공정은 800-1000℃의 온도 및 N 2 분위기에서 10-30초동안 수행하는 급속 열처리 공정인 것이 바람직하다. The annealing process is preferably a rapid thermal process performed by the temperature and the N 2 atmosphere at 800-1000 ℃ for 10-30 seconds.

이하 첨부 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. Reference to the accompanying drawings, a description of a preferred embodiment of the present invention; 그러나, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되어지는 것으로 해석되어져서는 안된다. However, embodiments of the present invention should never be can be modified in many different forms and is interpreted to be in the range of the present invention is limited due to the embodiments set forth herein.

도 1 내지 도 3은 본 발명에 따른 n채널형 모스 트랜지스터의 문턱 전압 조절을 위한 불순물 주입 방법을 설명하기 위하여 나타내 보인 단면도들이다. 1 to 3 are cross-sectional views illustrating shown to illustrate the doping method for the threshold voltage control of the n-channel type MOS transistor according to the present invention.

먼저 도 1을 참조하면, 소자 분리막(110)을 형성하여 반도체 기판(100)의 활 성 영역을 한정한다. Referring first to Figure 1, to form a device isolation film 110 and defines the active region of the semiconductor substrate 100. 소자 분리막(110)은 트랜치 소자 분리막으로 형성한다. The device isolation film 110 is formed in a trench device isolation film. 경우에 따라서 소자 분리막(110)은 로코스(LOCOS)막으로 형성할 수도 있다. In some cases, the device isolation film 110 may be formed by a LOCOS (LOCOS) film. 다음에 통상의 웰 영역 형성 공정을 수행하여 반도체 기판(100)의 활성 영역내에 p형 웰 영역(120)을 형성한다. Do the following conventional well region forming step in to form the p-type well region 120 in the active region of the semiconductor substrate 100. 경우에 따라서 p형 반도체 기판(100)을 사용할 경우 p형 웰 영역(120)을 형성하는 공정은 생략될 수도 있다. In some cases, when using the p-type semiconductor substrate 100, the step of forming the p-type well region 120 may be omitted. 다음에 도면에서 화살표로 나타낸 바와 같이, 반도체 기판(100)의 채널 형성 영역에 저매니움(Ge)을 주입시킨다. As it is shown in the drawing next to the arrow, thereby implanting low manifold Titanium (Ge) in a channel forming region of the semiconductor substrate 100. 상기 저매니움(Ge)은, 비교적 반도체 기판(100)의 표면에 가까운 얕은 깊이로 주입시키는데, 이를 위하여 대략 5-50keV의 주입 에너지 및 1×10 14 -5×10 14 /㎠의 농도로 주입시킨다. The low manifold Titanium (Ge) is implanted at a relatively shallow depth sikineunde close to the surface of the semiconductor substrate 100, an implantation energy and implantation approximately 1 × 10 14 -5 × 10 concentration of 14 / ㎠ of 5-50keV To this thereby. 반도체 기판(100)에 주입된 저매니움(Ge)에 의해 저매니움(Ge) 주입 영역의 가장자리(EOR; End Of Range) 부분에는 산소가 모인다. Edge of the lower manifold Titanium (Ge) by a low manifold Titanium (Ge) injected into the semiconductor substrate 100 is implanted region (EOR; End Of Range) is part converge the oxygen.

다음에 도 2를 참조하면, 저매니움(Ge)이 주입된 채널 형성 영역에 문턱 전압(V th ; threshold voltage) 조절을 위한 붕소(B) 이온을 주입시킨다. Referring next to Figure 2, the lower manifold Titanium (Ge) and the threshold voltage in the implanted channel formation region; then implanting boron (B) ion for the (V th threshold voltage) control. 이 붕소(B) 이온은 상기 저매니움(Ge)보다 깊은 위치에 배치되도록 주입시키며, 이를 위하여 대략 10-50keV의 주입 에너지 및 1×10 13 -1×10 14 /㎠의 농도로 주입시킨다. The boron (B) ions are implanted sikimyeo to be disposed at a position deeper than the lower manifold Titanium (Ge), thereby substantially injected into the implantation energy and the concentration of 1 × 10 13 -1 × 10 14 / ㎠ of 10-50keV for this purpose.

다음에 도 3을 참조하면, 열처리 공정을 수행하여 붕소(B) 이온을 확산시킨다. Next, with reference to Figure 3, by performing the heat treatment step to diffuse boron (B) ions. 상기 열처리 공정은 대략 800-1000℃의 온도 및 N 2 분위기에서 대략 10-30초동안 수행하는 급속 열처리 공정(RTP; Rapid Thermal Processing)을 사용하여 수행한다. The annealing process is a rapid thermal processing step is conducted for about 10-30 seconds at a temperature and N 2 atmosphere of approximately 800-1000 ℃; performed using the (RTP Rapid Thermal Processing). 이 열처리 공정에 의해 붕소(B) 이온은 확산되는데, 특히 저매니움(Ge)에 의해 반도체 기판(100)의 표면에 모인 산소를 향해 더 많이 확산된다. Boron (B) ions by a heat treatment process there is spread, in particular be further spread much toward the oxygen collected in the surface of the semiconductor substrate 100 by the lower manifold Titanium (Ge). 따라서 반도체 기판(100)의 표면, 즉 채널이 만들어질 부분에 붕소(B) 이온이 더 확산됨으로써 짧은 채널 효과를 억제시킬 수 있다. Therefore, by being surface, i.e. the channel is boron (B) ions are more diffused to be made part of the semiconductor substrate 100, it is possible to suppress the short channel effect.

도 4는 본 발명에 의해 주입된 불순물 이온의 농도 프로파일을 나타내 보인 그래프이다. Figure 4 is a graph showing the concentration profile of the impurity ions implanted by the present invention. 도 4에서 가로축은 반도체 기판(100)의 표면으로부터의 수직 거리를 나타내고, 세로축은 각 이온의 농도를 나타낸다. In Figure 4 the horizontal axis represents the vertical distance from the surface of the semiconductor substrate 100, and the vertical axis indicates the concentration of each ion.

도 4를 참조하면, 도면에서 참조 부호 "210"으로 나타낸 바와 같이, 저매니움(Ge)의 농도는 반도체 기판(100) 표면에서 가장 높으며, 수직 방향으로 갈수록 점점 낮아진다. 4, as indicated in the drawing by the reference numeral "210", the concentration of low manifold Titanium (Ge) is the highest in the surface of the semiconductor substrate 100, decreases gradually toward the vertical direction. 이와 같이 저매니움(Ge)이 주입된 상태에서 주입되어 확산된 붕소(B) 이온은, 참조 부호 "230"으로 나타낸 바와 같이, 반도체 기판(100) 표면에 보다 높은 농도를 갖는 프로파일로 확산된다. Thus low manifold Titanium (Ge) is implanted in the implanted state the diffusion of boron (B) ions, reference numeral as indicated by "230", it is spread as a profile with a higher concentration in the semiconductor substrate 100 surface . 이에 반하여 종래의 경우에서처럼 저매니움(Ge)이 주입되지 않은 상태에서 주입되는 붕소(B) 이온은, 참조 부호 "220"으로 나타낸 바와 같이, 상대적으로 반도체 기판(100) 표면에서 낮은 농도를 갖는다. On the other hand, as in the conventional case that manifold Titanium (Ge), boron (B) ions are implanted in a non-injecting state, as indicated by reference numeral "220", it has a lower concentration in the surface relative to the semiconductor substrate 100 . 따라서 저매니움(Ge)이 주입된 상태에서 붕소(B) 이온을 주입시키는 경우(230)에 보다 더 짧은 채널 효과가 억제될 수 있다는 것을 알 수 잇다. Accordingly piece can be seen that a low manifold Titanium (Ge), boron (B) ion to be the more short-channel effect suppression in the case 230 for injection in the injection state.

이상의 설명에서와 같이, 본 발명에 따른 n채널형 모스 트랜지스터의 문턱 전압 조절을 위한 불순물 주입 방법에 의하면, 문턱 전압 조절을 위한 붕소 이온 주입 전에 저매니움을 얕은 깊이로 주입하여 반도체 기판 표면쪽에 산소가 모이도록 함으로써, 주입된 붕소 이온이 반도체 기판 표면쪽으로 더 잘 확산될 수 있도록 할 수 있으며, 그 결과 후속 공정에서 더 확산되더라도 짧은 채널 효과를 효과적으로 억제시킬 수 있다. As in the above description, according to the n doping method for the threshold voltage control of the channel type MOS transistor according to the present invention, a low manifold Titanium implantation to a shallow depth prior to boron ion implantation for threshold voltage control of oxygen on the surface the semiconductor substrate by the to gather, the implanted boron ions may be better to spread into the semiconductor substrate surface, so that even more widespread in the subsequent steps can be effectively suppressing the short-channel effect.

이상 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형이 가능함은 당연하다. Above, but the present preferred embodiment the invention For example, specifically, the present invention is not limited to the above embodiments, and various modifications are possible by those of ordinary skill in the art within the spirit of the present invention is of course Do.

Claims (5)

  1. 반도체 기판의 채널 형성 영역에 저매니움을 주입시키는 단계; The step of injecting a low manifold help the channel forming region of a semiconductor substrate;
    상기 저매니움이 주입된 채널 형성 영역에 문턱 전압 조절을 위한 붕소 이온을 주입시키는 단계; The step of implanting boron ions for threshold voltage control in said manifold that help the implanted channel formation region; And
    열처리 공정을 수행하여 상기 붕소 이온을 확산시키는 단계를 포함하고, By performing the heat treatment step includes the step of diffusing the boron ions,
    상기 저매니움은 상기 붕소 이온이 주입되는 깊이보다 얕은 깊이로 주입되도록 하는 것을 특징으로 하는 n채널형 모스 트랜지스터의 문턱 전압 조절을 위한 불순물 주입 방법. Titanium is the low manifold doping method for adjusting a threshold voltage of the n-channel MOS transistor, characterized in that the so injected into the shallow depth than the depth to which the boron ion implantation.
  2. 삭제 delete
  3. 제 1항에 있어서, According to claim 1,
    상기 저매니움은 5-50keV의 주입 에너지 및 1×10 14 -5×10 14 /㎠의 농도로 주입시키는 것을 특징으로 하는 n채널형 모스 트랜지스터의 문턱 전압 조절을 위한 불순물 주입 방법. Titanium is the low manifold impurity injection method for injecting energy and 1 × 10 14 -5 × 10 injected at a concentration of 14 / ㎠ threshold voltage control of the n-channel MOS transistor, comprising a step of 5-50keV.
  4. 제 1항에 있어서, According to claim 1,
    상기 붕소 이온은 10-50keV의 주입 에너지 및 1×10 13 -1×10 14 /㎠의 농도로 주입시키는 것을 특징으로 하는 n채널형 모스 트랜지스터의 문턱 전압 조절을 위한 불순물 주입 방법. The boron ions are impurity injection method for injecting energy and 1 × 10 13 -1 × 10 injected at a concentration of 14 / ㎠ threshold voltage control of the n-channel MOS transistor, comprising a step of 10-50keV.
  5. 제 1항에 있어서, According to claim 1,
    상기 열처리 공정은 800-1000℃의 온도 및 N 2 분위기에서 10-30초동안 수행하는 급속 열처리 공정인 것을 특징으로 하는 n채널형 모스 트랜지스터의 문턱 전압 조절을 위한 불순물 주입 방법. The heat treatment step is doping method for the threshold voltage control of the n-channel MOS transistor, characterized in that the rapid thermal annealing process performed by the temperature and the N 2 atmosphere at 800-1000 ℃ for 10-30 seconds.
KR20030098374A 2003-12-27 2003-12-27 Method for impurity ions for adjusting the threshold voltage in n-channel MOS transistor KR100552853B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR20030098374A KR100552853B1 (en) 2003-12-27 2003-12-27 Method for impurity ions for adjusting the threshold voltage in n-channel MOS transistor

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20030098374A KR100552853B1 (en) 2003-12-27 2003-12-27 Method for impurity ions for adjusting the threshold voltage in n-channel MOS transistor
US11/023,843 US7105414B2 (en) 2003-12-27 2004-12-27 Method of manufacturing MOS transistor

Publications (2)

Publication Number Publication Date
KR20050066890A KR20050066890A (en) 2005-06-30
KR100552853B1 true KR100552853B1 (en) 2006-02-22

Family

ID=37257896

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20030098374A KR100552853B1 (en) 2003-12-27 2003-12-27 Method for impurity ions for adjusting the threshold voltage in n-channel MOS transistor

Country Status (1)

Country Link
KR (1) KR100552853B1 (en)

Also Published As

Publication number Publication date
KR20050066890A (en) 2005-06-30

Similar Documents

Publication Publication Date Title
US6753230B2 (en) Method for fabricating semiconductor device with ultra-shallow super-steep-retrograde epi-channel by decaborane doping
JP4597531B2 (en) Semiconductor device with retrograde dopant distribution in channel region and method for manufacturing such semiconductor device
EP0923119B1 (en) Method of manufacturing a MOSFET
US5593907A (en) Large tilt angle boron implant methodology for reducing subthreshold current in NMOS integrated circuit devices
KR100535953B1 (en) Cmos processing employing removable sidewall spacers for independently optimized n-and p-channel transistor performance
US6927137B2 (en) Forming a retrograde well in a transistor to enhance performance of the transistor
TWI247384B (en) Method for forming transistor of semiconductor device
US20030207542A1 (en) Fabrication of abrupt ultra-shallow junctions using angled pai and fluorine implant
KR100588786B1 (en) Fabricating method of semiconductor device
KR100268871B1 (en) Method for manufacturing semiconductor device
JP4708563B2 (en) Method for reducing the effective channel length of a lightly doped drain transistor and method for forming a transistor
US7498642B2 (en) Profile confinement to improve transistor performance
CN100477092C (en) A semiconductor substrate with solid phase epitaxial regrowth with reduced junction leakage and method of producing same
JP2848439B2 (en) A method of manufacturing a semiconductor device
US7109099B2 (en) End of range (EOR) secondary defect engineering using substitutional carbon doping
US4912053A (en) Ion implanted JFET with self-aligned source and drain
US6180476B1 (en) Dual amorphization implant process for ultra-shallow drain and source extensions
JP5437112B2 (en) Method for forming gate electrode of metal oxide semiconductor device and method for forming metal oxide semiconductor device
JPH10270687A (en) Field-effect transistor and manufacture thereof
US5654569A (en) Retarded double diffused drain device structure
US5998272A (en) Silicidation and deep source-drain formation prior to source-drain extension formation
US6465315B1 (en) MOS transistor with local channel compensation implant
US7235843B2 (en) Implanting carbon to form P-type source drain extensions
JPH11168069A (en) Manufacture of semiconductor device
CN1247632A (en) Well boosting threshold voltage rollup

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130308

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140121

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150106

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170105

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee