KR100955464B1 - 인쇄회로기판 - Google Patents

인쇄회로기판 Download PDF

Info

Publication number
KR100955464B1
KR100955464B1 KR1020070116802A KR20070116802A KR100955464B1 KR 100955464 B1 KR100955464 B1 KR 100955464B1 KR 1020070116802 A KR1020070116802 A KR 1020070116802A KR 20070116802 A KR20070116802 A KR 20070116802A KR 100955464 B1 KR100955464 B1 KR 100955464B1
Authority
KR
South Korea
Prior art keywords
plating
plating line
circuit board
printed circuit
line
Prior art date
Application number
KR1020070116802A
Other languages
English (en)
Other versions
KR20090050397A (ko
Inventor
이재수
김태귀
김윤수
박제상
문금영
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020070116802A priority Critical patent/KR100955464B1/ko
Publication of KR20090050397A publication Critical patent/KR20090050397A/ko
Application granted granted Critical
Publication of KR100955464B1 publication Critical patent/KR100955464B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

인쇄회로기판이 개시된다. 전원으로부터 전기를 공급 받아 전도성 물질로 도금되는 인쇄회로기판으로서, 절연층과, 절연층의 일면에 형성되며, 일단부를 통해 전기를 공급 받는 제1 도금선(the first bus line)과, 제1 도금선과 상응하도록 절연층의 타면에 형성되며, 제1 도금선의 타단부에 상응하는 일단부를 통해 전기를 공급 받는 제2 도금선과, 절연층에 형성되어 제1 도금선과 제2 도금선을 전기적으로 연결시키는 비아(via)를 포함하는 인쇄회로기판은, 위치 별 전류 밀도를 균일하게 하여, 도금층이 두께가 편차 없이 일정하게 형성될 수 있다.
도금선, 단선, 비아(via)

Description

인쇄회로기판{Printed circuit board}
본 발명은 인쇄회로기판에 관한 것이다.
종래 기술에 따르면, 패널(panel)의 도금선(bus line)을 일괄적으로 형성함으로써, 패널(panel) 위치 별로 전류 밀도 차가 발생하였고, 이에 따라, 패널의 패드에 형성되는 니켈층(Ni layer) 등의 도금층도 많은 편차가 발생하게 되었다.
특히, AFOP(Au finger OSP PAD) 제품의 경우, 솔더링(soldering)되는 면은, 부품 실장 면과의 도금 면적 차이로 인해 도금 두께 가 필요 이상으로 두꺼워지는 문제가 있었다.
도 1 및 도 2를 참조하면, 종래 기술에 따른 인쇄회로기판(100)이 도시되어 있다. 종래 기술에 따른 인쇄회로기판(100)은, 절연층(110)의 양면에 제1 도금선(120) 및 제2 도금선(130)이 형성되고, 제1 도금선(120) 및 제2 도금선(130)의 양단부에는 도금 전극(160)과 전기적으로 연결되는 금층(Au layer, 150)이 형성되었다.
종래 기술에 따르는 경우, 제1 도금선(172) 및 제2 도금선(174)에 흐르는 전류 밀도(172, 174)가 중앙 부위로 갈수록 작아지는 편차가 발생하여, 인쇄회로기 판(100)의 위치 별 전류 밀도의 합(170) 역시 중앙 부위로 갈수록 작아지게 되어, 도금 대상물(180) 중, 도금 전극(160)에 가까운 부분은 도금층이 두껍게 형성되고, 중앙으로 갈수록 도금층이 얇게 형성되는 문제가 있었다.
이에, 위치 별 도금층 두께의 편차가 발생하지 않도록 하는 도금선이 형성된 인쇄회로기판이 요구되고 있는 상황이다.
본 발명은, 위치 별 전류 밀도를 균일하게 하여, 도금층이 두께 편차 없이 일정하게 형성될 수 있는 인쇄회로기판을 제공하는 것이다.
본 발명의 일 측면에 따르면, 전원으로부터 전기를 공급 받아 전도성 물질로 도금되는 인쇄회로기판으로서, 절연층과, 절연층의 일면에 형성되며, 일단부를 통해 전기를 공급 받는 제1 도금선(the first bus line)과, 제1 도금선과 상응하도록 절연층의 타면에 형성되며, 제1 도금선의 타단부에 상응하는 일단부를 통해 전기를 공급 받는 제2 도금선과, 절연층에 형성되어 제1 도금선과 제2 도금선을 전기적으로 연결시키는 비아(via)를 포함하는 인쇄회로기판이 제공된다.
제1 도금선 및 제2 도금선은 각각의 타단부에서 단선될 수 있다.
비아는 복수개이고, 복수의 비아는 일정한 간격으로 배치될 수 있다.
제1 도금선의 일단부 및 제2 도금선의 일단부에 각각 형성되는 금층(Au layer)을 더 포함할 수 있다.
본 발명의 실시예에 따르면, 위치 별 전류 밀도를 균일하게 하여, 도금층이 두께 편차 없이 일정하게 형성될 수 있다.
본 발명에 따른 인쇄회로기판의 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
또한, 이하 사용되는 제1, 제2 등과 같은 용어는 동일 또는 상응하는 구성 요소들을 구별하기 위한 식별 기호에 불과하며, 동일 또는 상응하는 구성 요소들이 제1, 제2 등의 용어에 의하여 한정되는 것은 아니다.
도 3은 본 발명의 일 실시예에 따른 인쇄회로기판을 나타낸 평면도이고, 도 4는 본 발명의 일 실시예에 따른 인쇄회로기판을 나타낸 저면도이며, 도 5는 본 발명의 일 실시예에 따른 인쇄회로기판을 나타낸 단면도이다.
도 3 내지 도 5를 참조하면, 인쇄회로기판(200), 절연층(210), 제1 도금선(the first bus line, 220), 단선 영역(222, 232), 제2 도금선(230), 비아(via, 240), 금층(Au layer, 250), 도금 전극(260), 전류 밀도(272, 274, 270), 도금 대상물(280)이 도시되어 있다.
본 실시예에 따르면, 제1 도금선(220)의 일단부 및 제2 도금선(230)의 일단부, 즉, 서로 반대 위치를 통해 각각 전기를 공급받고, 제1 도금선(220)과 제2 도금선(230)을 전기적으로 연결시키는 비아(240)를 형성함으로써, 위치 별 전류 밀도(270)를 균일하게 하여, 도금층(250)의 두께가 편차 없이 일정하게 형성될 수 있는 인쇄회로기판(200)이 제시된다.
본 실시예의 경우, 인쇄회로기판(200)이 패널(panel)이고, 도금 대상물(280)이, 패널의 스트립(strip)에 형성되는 와이어 본딩 패드(wire bonding pad) 또는 범프 패드(bump pad)이며, 이 와이어 본딩 패드 및 범프 패드에 니켈층(Ni layer)이 도금되는 경우를 일 예로서 설명하도록 한다.
절연층(210)의 양면에는 제1 도금선(220) 및 제1 도금선(220)과 상응하도록 제2 도금선(230)이 형성될 수 있고, 제1 도금선(220)과 제2 도금선(230) 사이에는 비아(240)가 형성되어 이들을 전기적으로 연결시킬 수 있다. 또한, 전원(미도시)으로부터 제1 도금선(220) 및 제2 도금선(230)의 일단부를 통해 전기가 공급될 수 있고, 제1 도금선(220) 및 제2 도금선(230)은 각각의 타단부에서 단선될 수 있다.
제1 도금선(220)은, 절연층(210)의 일면에 형성될 수 있으며, 전원(미도시)과 전기적으로 연결되는 도금 전극(260)과 접하는 일단부를 통해 전원(미도시)의 전기를 공급 받을 수 있다. 또한, 제1 도금선(220)은 타단부 측에 단선 영역(222)이 형성되어, 단선될 수 있으므로, 전기는 제1 도금선(220)의 일단부에서 타단부로 흐를 수 있다.
이에 따라, 제1 도금선(220)에서의 전류 밀도(272)는 제1 도금선(220)의 일 단부에서 타단부 방향으로 갈수록 작아질 수 있고, 비아(240)를 통해 제2 도금선(230)에서의 전류 밀도(274)와 상쇄되어, 제1 도금선의 위치 별로 일정한 전류 밀도(270)를 가질 수 있게 된다. 이에 대하여는 제2 도금선(230) 및 비아(240)를 제시하는 부분에서 다시 설명하도록 한다.
제2 도금선(230)은, 제1 도금선(220)의 위치와 상응하도록 절연층(210)의 타면에 형성될 수 있으며, 제1 도금선(220)의 타단부와 상응하게 위치하고 전원(미도시)과 전기적으로 연결되는 도금 전극(260)과 접하는 일단부를 통해 전원(미도시)의 전기를 공급 받을 수 있다. 또한, 제2 도금선(230)은 타단부 측에 단선 영역(232)이 단선될 수 있으므로, 전기는 제2 도금선(230)의 일단부에서 타단부로 흐를 수 있다.
이에 따라, 제2 도금선(230)은 제1 도금선(220)과 반대 방향에서 전원(미도시)으로부터 전기를 공급 받을 수 있어, 제2 도금선(230)에서의 전류 밀도(274)는 제2 도금선(230)의 일단부에서 타단부 방향, 즉, 제1 도금선과 반대 방향으로 갈수록 작아질 수 있고, 전술한 바와 같이, 비아(240)를 통해 제1 도금선(220)에서의 전류 밀도(274)와 상쇄되어, 제2 도금선의 위치 별로 일정한 전류 밀도(270)를 가질 수 있게 된다.
한편, 제1 도금선(220) 및 제2 도금선(230)은 절연층의 양면에 서로 상응하도록 복수개로 형성되어, 와이어 본딩 패드 또는 범프 패드와 같은 도금 대상물(280)을 둘러싸도록 각각 배치될 수 있다.
즉, 어느 하나의 제1 도금선(220) 및 제2 도금선(230)의 일단부와 연결되거 나, 타단부 측에 형성되는 단선 영역(222, 232)에 인접하도록, 다른 제1 도금선(220) 및 제2 도금선(230)이 배치될 수 있으며, 전원(미도시)과 전기적으로 연결되는 도금 전극(260)이 이들의 일단부와 접하여 전기를 공급함으로써, 이들의 일단부에서 타단부로 전기가 흐를 수 있다.
전술한 바와 같이, 각각의 제1 도금선(220) 및 제2 도금선(230)은, 이들 사이에 형성되는 비아(240)를 통해서 전류 밀도가 서로 상쇄되어, 제1 도금선(220) 및 제2 도금선(230)의 위치 별로 균일한 전류 밀도를 나타낼 수 있으므로, 도금 대상물(280)을 둘러싸는 복수의 제1 도금선(220), 제2 도금선(230) 및 비아(240)에 의하여, 패널의 스트립 내에 위치하는 와이어 본딩 패드, 범프 패드와 같은 도금 대상물(280)은, 위치에 따른 전류 밀도의 편차 없이 전체적으로 균일한 전류 밀도(270)를 가질 수 있게 된다.
또한, 전류 밀도가 패널의 위치에 따른 편차 없이 균일하게 형성됨으로써, 결과적으로, 각각의 제1 도금선(220) 및 제2 도금선(230)과 전기적으로 연결되는 와이어 본딩 패드 및 범프 패드와 같은 도금 대상물(280)에 니켈층과 같은 도금층(250)이 편차 없이 균일하게 형성될 수 있다.
비아(240)는, 절연층(210)에 형성되어 제1 도금선(220)과 제2 도금선(230)을 전기적으로 연결시킬 수 있다. 제1 도금선(220)과 제2 도금선(230)을 비아(240)에 의해 전기적으로 연결시킴으로써, 전기가 서로 반대 방향에서 공급되어 각기 반대 경향을 가지게 되는 전류 밀도(272, 274)를 서로 상쇄시켜, 제1 도금선(220) 및 제2 도금선(230)의 위치 별로 균일한 전류 밀도(270)를 가지도록 할 수 있으며, 이에 따라, 결과적으로, 제1 도금선(220) 및 제2 도금선(230)과 전기적으로 연결되는 도금 대상물(280)에 도금되는 도금층(250)도 보다 균일하게 형성될 수 있다.
또한, 비아(240)는, 복수개일 수 있고, 일정한 간격으로 배치될 수 있으며, 제1 도금선(220) 또는 제2 도금선(230)의 중심을 기준으로 대칭되도록 배치될 수 있다. 이에 따라, 각각의 비아(240)가 일정한 간격으로 배치됨으로써, 제1 도금선(220)과 제2 도금선(230) 간의 전류 밀도(272, 274)를 상쇄시키기 위한 전기의 통로가 균일하게 형성될 수 있어, 제1 도금선(220)과 제2 도금선(230)의 전류 밀도(272, 274)가 보다 균일하고 용이하게 상쇄될 수 있다.
금층(250)은, 제1 도금선(220) 및 제2 도금선(230)의 일단부에 각각 형성될 수 있다. 즉, 도금 전극(260)과 제1 도금선(220) 및 제2 도금선(230) 사이에 개재되어, 니켈과 같은 전도성 물질의 도금을 위한 전기를 제1 도금선(220) 및 제2 도금선(230)으로 보다 용이하게 공급할 수 있다.
전술한 실시예 외의 많은 실시예들이 본 발명의 특허청구범위 내에 존재한다.
도 1은 종래 기술에 따른 인쇄회로기판을 나타낸 평면도.
도 2는 종래 기술에 따른 인쇄회로기판을 나타낸 단면도.
도 3은 본 발명의 일 실시예에 따른 인쇄회로기판을 나타낸 평면도.
도 4는 본 발명의 일 실시예에 따른 인쇄회로기판을 나타낸 저면도.
도 5는 본 발명의 일 실시예에 따른 인쇄회로기판을 나타낸 단면도.
<도면의 주요 부분에 대한 부호의 설명>
200: 인쇄회로기판 210: 절연층
220: 제1 도금선(the first bus line) 222, 232: 단선 영역
230: 제2 도금선 240: 비아(via)
250: 금층(Au layer) 260: 도금 전극
280: 도금 대상물

Claims (4)

  1. 절연층과;
    상기 절연층의 일면에 형성되며, 일단부를 통해 전기를 공급 받는 제1 도금선(the first bus line)과;
    상기 제1 도금선의 위치와 상응하도록 상기 절연층의 타면에 형성되며, 상기 제1 도금선 타단부의 위치에 상응하는 일단부를 통해 전기를 공급 받는 제2 도금선과;
    상기 절연층에 형성되어 상기 제1 도금선과 상기 제2 도금선을 전기적으로 연결시키는 비아(via)를 포함하며,
    상기 제1 도금선 및 상기 제2 도금선은 각각의 타단부에서 단선되는 것을 특징으로 하는 인쇄회로기판.
  2. 삭제
  3. 제1항에 있어서,
    상기 비아는 복수개이고,
    상기 복수의 비아는 일정한 간격으로 배치되는 것을 특징으로 하는 인쇄회로기판.
  4. 제3항에 있어서,
    상기 제1 도금선의 일단부 및 상기 제2 도금선의 일단부에 각각 형성되는 금층(Au layer)을 더 포함하는 인쇄회로기판.
KR1020070116802A 2007-11-15 2007-11-15 인쇄회로기판 KR100955464B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070116802A KR100955464B1 (ko) 2007-11-15 2007-11-15 인쇄회로기판

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070116802A KR100955464B1 (ko) 2007-11-15 2007-11-15 인쇄회로기판

Publications (2)

Publication Number Publication Date
KR20090050397A KR20090050397A (ko) 2009-05-20
KR100955464B1 true KR100955464B1 (ko) 2010-04-29

Family

ID=40858857

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070116802A KR100955464B1 (ko) 2007-11-15 2007-11-15 인쇄회로기판

Country Status (1)

Country Link
KR (1) KR100955464B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102414834B1 (ko) * 2015-11-26 2022-06-30 삼성전기주식회사 인쇄회로기판 패널

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004103811A (ja) 2002-09-09 2004-04-02 Kyocera Corp 多数個取り配線基板
JP2006100546A (ja) 2004-09-29 2006-04-13 Kyocera Corp 多数個取り配線基板、電子部品収納用パッケージおよび電子装置
KR20070025493A (ko) * 2005-09-02 2007-03-08 삼성전기주식회사 필 도금을 이용한 전층 이너비아홀 인쇄회로기판 제조방법
KR20070096303A (ko) * 2006-03-23 2007-10-02 엘지이노텍 주식회사 카메라 모듈용 인쇄회로기판 및 그 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004103811A (ja) 2002-09-09 2004-04-02 Kyocera Corp 多数個取り配線基板
JP2006100546A (ja) 2004-09-29 2006-04-13 Kyocera Corp 多数個取り配線基板、電子部品収納用パッケージおよび電子装置
KR20070025493A (ko) * 2005-09-02 2007-03-08 삼성전기주식회사 필 도금을 이용한 전층 이너비아홀 인쇄회로기판 제조방법
KR20070096303A (ko) * 2006-03-23 2007-10-02 엘지이노텍 주식회사 카메라 모듈용 인쇄회로기판 및 그 제조 방법

Also Published As

Publication number Publication date
KR20090050397A (ko) 2009-05-20

Similar Documents

Publication Publication Date Title
JP4717604B2 (ja) 配線基板およびそれを用いた半導体装置
CN106887513B (zh) 承载设备、具有承载设备的电气设备和其制造方法
US9950512B2 (en) Liquid discharge head
US8708712B2 (en) Male connector block, female connector block, and connector
US5151771A (en) High lead count circuit board for connecting electronic components to an external circuit
US10438872B2 (en) Semiconductor device and lead frame
CN101268550A (zh) 混合集成电路装置及其制造方法
US8727810B2 (en) Connector
KR102241018B1 (ko) 다핀 구조 프로브체 및 프로브 카드
KR100955464B1 (ko) 인쇄회로기판
US20200303849A1 (en) Electronic component and substrate
JP4496619B2 (ja) 回路基板の接続構造
US20210267047A1 (en) Circuit board
KR102265641B1 (ko) 전기적 접촉자 및 프로브 카드
JP2020165773A5 (ko)
US10103096B2 (en) Semiconductor device
JP6498974B2 (ja) 回路基板と電子部品との接合構造、電子回路基板、回路基板の製造方法
JP5255592B2 (ja) 基板
KR101344935B1 (ko) 컨넥터용 콘택트
US11943867B2 (en) Electronic component
JP5435827B2 (ja) コネクタ
JP3998209B2 (ja) コネクタ
JP3182943B2 (ja) ハイブリッドｉｃ
JP2022187612A (ja) コイル部品
CN115989723A (zh) 电路装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130403

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140325

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20180403

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20190401

Year of fee payment: 10