KR100952250B1 - 실리콘 웨이퍼 제조 방법 - Google Patents

실리콘 웨이퍼 제조 방법 Download PDF

Info

Publication number
KR100952250B1
KR100952250B1 KR1020070137887A KR20070137887A KR100952250B1 KR 100952250 B1 KR100952250 B1 KR 100952250B1 KR 1020070137887 A KR1020070137887 A KR 1020070137887A KR 20070137887 A KR20070137887 A KR 20070137887A KR 100952250 B1 KR100952250 B1 KR 100952250B1
Authority
KR
South Korea
Prior art keywords
silicon wafer
wafer
silicon
oxide film
bonded
Prior art date
Application number
KR1020070137887A
Other languages
English (en)
Other versions
KR20090070026A (ko
Inventor
전본근
Original Assignee
주식회사 동부하이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 동부하이텍 filed Critical 주식회사 동부하이텍
Priority to KR1020070137887A priority Critical patent/KR100952250B1/ko
Publication of KR20090070026A publication Critical patent/KR20090070026A/ko
Application granted granted Critical
Publication of KR100952250B1 publication Critical patent/KR100952250B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02469—Group 12/16 materials
    • H01L21/02472—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Element Separation (AREA)

Abstract

본 발명은 실리콘 웨이퍼 제조 기술에 관한 것으로, 실리콘 웨이퍼 상에 산화막을 증착하고, 산화막에 포토레지스트를 증착한 후, 패터닝을 수행하며, 패터닝 수행 후, 선택적 식각을 수행하고, 포토레지스트를 제거하며, 실리콘 웨이퍼 상에 다른 실리콘 웨이퍼를 접착시키고, 접착된 다른 실리콘 웨이퍼를 식각하는 것을 특징으로 한다. 본 발명에 의하면, 선택적으로 식각된 산화막을 이용하는 SOI 구조를 토대로 새로운 SON 웨이퍼 구조를 구현함으로써, 소자간 완전한 격리를 가능하게하고, 웨이퍼의 열발산을 효율적으로 수행할 수 있다.
실리콘 웨이퍼, SOI(Silicon-On-Insulator) 구조, SON(Silicon-On-Nothing) 구조

Description

실리콘 웨이퍼 제조 방법{METHOD FOR MANUFACTURING SILICON WAFER}
본 발명은 실리콘 웨이퍼 제조 기술에 관한 것으로서, 특히 SON(Silicon-On-Nothing) 웨이퍼를 제조하는데, 실리콘 공극(nothing) 간에 완전한 격리를 수행하는데 적합한 실리콘 기판 제조 방법에 관한 것이다.
실리콘 기판 제조에 있어서, SOI 기술은 실리콘 웨이퍼 사이에 얇은 절연물질을 형성시켜 전하의 정류 현상을 막고, 성능을 향상시키는 역할을 한다. SON 웨이퍼는 이러한 SOI 웨이퍼와는 달리 공기를 절연체로 사용하여 SOI에 비해 전하의 정류 현상을 좀 더 효과적으로 막아줄 수 있다.
이와 같은 SON 웨이퍼는 실리콘 웨이퍼의 트렌치를 토대로 공극(Nothing)을 형성하여 제조하게 된다.
이하 도면을 참조하여 상세히 설명하도록 한다.
도 1은 종래기술에 따른 SON 웨이퍼의 구조를 도시한 상단면도이다.
도 1을 참조하면, 실리콘 웨이퍼(100)상에 트렌치(105, 110)를 일정한 간격으로 식각하고, 트렌치(105, 110)가 형성된 실리콘 웨이퍼(100)상에 수소분위기의 고온에서 일정시간 동안 열처리를 수행하면, 실리콘 웨이퍼(100) 표면의 실리콘이 마이그레이션(migration)되어 표면으로부터 실리콘이 접착되는 현상이 나타난다.
이 기술을 이용하여 구(Ball) 모양, 파이프(Pipe) 모양, 평판 모양 등 다양한 모양의 실리콘 공극을 실리콘 기판 내에 형성할 수 있다.
상기한 바와 같이 동작하는 종래 기술에 의한 SON 웨이퍼 구조에 있어서는, 실리콘 웨이퍼(100)내에 일정한 간격으로 형성된 제1공극(105)과 제2공극(110) 사이(120)가 서로 간에 완전한 격리가 어려우며, 일정한 간격으로 형성된 제1공극(105)과 제2공극(110)이 서로 간에 결합되거나 붙게 됨으로써, 이로 인한 반도체 기판의 열발산 감소 및 전하의 정류 현상을 효율적으로 막지 못한다는 문제점이 있었다.
이에 본 발명은 반도체 기판의 공극영역 간에 격리가 가능한 SON 웨이퍼 제조 방법을 제공한다.
또한 본 발명은 선택적으로 식각된 산화막을 이용하는 SOI 구조를 토대로 소자 간 격리가 가능한 SON 웨이퍼 제조 방법을 제공한다.
본 발명의 일 실시예 방법은, 실리콘 웨이퍼 상에 산화막을 증착하는 단계; 상기 산화막에 포토레지스트를 증착한 후, 패터닝을 수행하는 단계; 상기 패터닝 수행 후, 선택적 식각을 수행하는 단계; 상기 포토레지스트를 제거하는 단계; 상기 실리콘 웨이퍼 상에 다른 실리콘 웨이퍼를 접착시키는 단계; 및 상기 접착된 다른 실리콘 웨이퍼를 식각하는 단계를 포함한다.
또한, 본 발명에서 상기 접착된 다른 실리콘 웨이퍼를 식각하는 단계는, 화학적 기계적 연마(CMP) 방식을 이용하여 식각하는 것을 특징으로 한다.
본 발명에 있어서, 개시되는 발명 중 대표적인 것에 의하여 얻어지는 효과를 간단히 설명하면 다음과 같다.
본 발명은, 선택적으로 식각된 산화막을 이용하는 SOI 구조를 토대로 새로운 SON 웨이퍼 구조를 구현함으로써, 소자간 완전한 격리를 가능하게 하고, 웨이퍼의 열발산을 효율적으로 수행할 수 있는 효과가 있다.
이하 첨부된 도면을 참조하여 본 발명의 동작 원리를 상세히 설명한다. 하기에서 본 발명을 설명함에 있어서 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다.
그리고 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
본 발명은 반도체 기판의 공극영역 간에 격리가 가능한 SON 웨이퍼를 제조하기 위한 것으로서, 실리콘 웨이퍼에 증착되어 선택적으로 식각된 산화막을 절연물질로 이용하는 SOI(Silicon On Insulatator) 구조를 토대로 소자 간 격리가 가능한 SON 웨이퍼를 제조하는 것이다.
SOI 구조를 형성하는 SOI 웨이퍼 기술은 반도체를 만드는 재료인 실리콘 웨이퍼에 절연막을 입히고 그 위에 다시 실리콘 박막을 형성시켜 전자 누설을 막고 칩의 집적도를 높이는 차세대 기술이며, 특히 SOI 기술은 트랜지스터의 저항을 줄여 저전력 고속 칩을 생산할 수 있도록 함으로써 1기가급 이상의 메모리 반도체는 물론 저전력과, 저전압 특성이 요구되는 휴대형 정보통신기기용 반도체 소자 생산에 폭넓게 사용될 것으로 전망되는 기술이다.
이에 본 발명의 실시예에서는 일반적인 SON 웨이퍼 제조를 위해 공기 절연체 즉, 실리콘 웨이퍼 상에 일정간격의 공극들을 형성하여 제조하는 방식이 아닌, SOI 웨이퍼 구조의 형성 시와 같이 공극 영역 사이에 절연물질을 채움으로써, 소자 간 완전한 격리를 가능하도록 구현한다.
도 2a 내지 도 2e는 본 발명의 바람직한 실시예에 따른 SON 웨이퍼를 제조하는 공정단계를 나타낸 공정 순서도이다.
도 2a와 같이 기준 실리콘 웨이퍼(200)의 표면상에 산화막(oxide)(210)을 증착하고, 도 2b와 같이 기준 실리콘 웨이퍼(200)에 증착된 산화막(210)상에 포토레지스트(PR:Photo Resist)(220)를 증착한 후, 일정간격으로 일부분을 패터닝(patterning)하고, 패터닝 공정이후에 식각 공정을 통하여 산화막(210)을 식각한다.
이후 도 2c와 같이 기준 실리콘 웨이퍼(200) 상에 남아있는 포토레지스트(210)를 제거하고, 도 2d와 같이 기준 실리콘 웨이퍼(200) 상에 결합 실리콘 웨이퍼(230)를 접착시키기 위해 먼저, 결합 실리콘 웨이퍼(230)에 대해 수소분위기의 고온에서 일정시간 동안 열처리를 수행하면, 결합 실리콘 웨이퍼(230) 표면의 실리 콘이 마이그레이션 되어 표면으로부터 실리콘이 접착되는 현상이 나타난다.
이후, 실리콘 웨이퍼(200) 상에 결합 실리콘 웨이퍼(230)를 접착시킨다. 이때, 접착은 상온에서 실시하는 것이 바람직하며, 이때, 두 웨이퍼(200, 230)는 친수성(Hydrophillic) 조건하에서 수소결합에 의해 상호 접착된다.
도 2e와 같이 기준 실리콘 웨이퍼(200) 상에 접착된 결합 실리콘 웨이퍼(230)는 화학적 기계적 연마(CMP : Chemical Mechanical Polishing) 공정으로 결합 실리콘 웨이퍼(230)를 연마함으로써, 선택적으로 식각된 산화막을 절연물질로 이용하는 SOI 구조를 토대로 소자 간 격리가 가능한 SON 웨이퍼 구조를 형성하는 것을 제조하는 것이 가능하다.
이를 통해 종래 기술의 SON 웨이퍼 제조 방식을 이용하는 경우, 일정간격으로 형성된 공극들 사이의 완전한 격리가 어려웠으나, 본 발명의 실시예를 통해 SON 기술을 이용한 웨이퍼의 제조 시 SOI 구조와 같이 절연물질을 이용하여 소자간 격리를 가능하게 함으로서, 반도체 기판의 열발산 감소 및 전하의 정류 현상을 효율적으로 막는 것이 가능하다.
이상 설명한 바와 같이, 본 발명은 반도체 기판에 형성된 공극영역들 간에 격리가 가능한 SON 웨이퍼를 제조하기 위한 것으로서, 기준 실리콘 웨이퍼와 결합 실리콘 웨이퍼 사이에 선택적으로 식각된 산화막이 증착된 SOI 구조를 이용하여 소자 간 격리가 가능한 SON 웨이퍼를 제조한다.
한편 본 발명의 상세한 설명에서는 구체적인 실시예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이 다. 그러므로 본 발명의 범위는 설명된 실시예에 국한되지 않으며, 후술되는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.
도 1은 종래 기술에 따른 SON 웨이퍼 구조를 도시한 상단면도,
도 2a 내지 도 2e는 본 발명의 바람직한 실시예에 따른 SON 웨이퍼를 제조하는 공정단계를 나타낸 공정 순서도.
< 도면의 주요 부분에 대한 부호 설명 >
200 : 실리콘 웨이퍼 　　　　　　　　210 : 산화막
220 : 포토레지스트　　　　　　　　　　230 : 결합 실리콘 웨이퍼

Claims (4)

  1. 기준 실리콘 웨이퍼 상에 산화막을 증착하는 단계;
    상기 산화막에 포토레지스트를 증착한 후, 패터닝을 수행하는 단계;
    상기 패터닝 수행 후, 상기 산화막을 선택적으로 식각하는 단계;
    상기 포토레지스트를 제거하는 단계;
    결합 실리콘 웨이퍼 상에 수소분위기의 고온에서 열처리를 수행하는 단계;
    상기 기준 실리콘 웨이퍼 상에 상기 결합 실리콘 웨이퍼를 친수성(Hydrophillic) 조건하에서 수소결합에 의해 상호 접착시키는 단계; 및
    상기 접착된 결합 실리콘 웨이퍼를 식각하여 SON 웨이퍼 구조를 형성하는 단계
    를 포함하는 실리콘 웨이퍼 제조 방법.
  2. 제 1항에 있어서,
    상기 접착된 결합 실리콘 웨이퍼를 식각하는 단계는,
    화학적 기계적 연마(CMP) 방식을 이용하여 식각하는 것을 특징으로 하는 실리콘 웨이퍼 제조 방법.
  3. 삭제
  4. 삭제
KR1020070137887A 2007-12-26 2007-12-26 실리콘 웨이퍼 제조 방법 KR100952250B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070137887A KR100952250B1 (ko) 2007-12-26 2007-12-26 실리콘 웨이퍼 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070137887A KR100952250B1 (ko) 2007-12-26 2007-12-26 실리콘 웨이퍼 제조 방법

Publications (2)

Publication Number Publication Date
KR20090070026A KR20090070026A (ko) 2009-07-01
KR100952250B1 true KR100952250B1 (ko) 2010-04-09

Family

ID=41321615

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070137887A KR100952250B1 (ko) 2007-12-26 2007-12-26 실리콘 웨이퍼 제조 방법

Country Status (1)

Country Link
KR (1) KR100952250B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000041954A (ko) * 1998-12-24 2000-07-15 김영환 실리콘 온 인슐레이터 웨이퍼의 제조방법
JP2002299589A (ja) * 2001-03-30 2002-10-11 Toshiba Corp 接着型半導体基板

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000041954A (ko) * 1998-12-24 2000-07-15 김영환 실리콘 온 인슐레이터 웨이퍼의 제조방법
JP2002299589A (ja) * 2001-03-30 2002-10-11 Toshiba Corp 接着型半導体基板

Also Published As

Publication number Publication date
KR20090070026A (ko) 2009-07-01

Similar Documents

Publication Publication Date Title
TWI280661B (en) CMOS fabricated on different crystallographic orientation substrates
CN100407408C (zh) 混合晶向衬底上的高性能cmos soi器件
JP2974211B2 (ja) Ｓｏｉ半導体デバイス
TWI596657B (zh) 用於半導體裝置的富阱層
KR100860546B1 (ko) 새로운 미세 전자적 구조, 마이크로 시스템, 및 그 제조프로세스
US20050082526A1 (en) Techniques for layer transfer processing
TW200535933A (en) Tri-gate transistors and methods to fabricate same
KR100711000B1 (ko) 이중 게이트를 구비한 모스트랜지스터 및 그 제조방법
CN103633042A (zh) 半导体器件封装件及其封装方法
KR20070086316A (ko) 접지면 상으로 회로를 전달하는 방법
JP2001237403A (ja) 半導体装置の製法および超薄型半導体装置
TW201203453A (en) Trench structure in multilayer wafer
CN109830484B (zh) 一种soi结构及其制作工艺
CN110752218A (zh) 一种多层soi及其制备方法
KR100952250B1 (ko) 실리콘 웨이퍼 제조 방법
JPS59232437A (ja) 半導体装置の製造方法
JPS61164238A (ja) 複合半導体装置およびその製造方法
US6613643B1 (en) Structure, and a method of realizing, for efficient heat removal on SOI
WO2023045129A1 (zh) 半导体结构的制作方法以及半导体结构
KR100701405B1 (ko) 모스트랜지스터 및 그 제조방법
WO2011160466A1 (zh) 层间介质层及其制造方法、具有该层间介质层的半导体器件
CN103137537A (zh) 一种图形化全耗尽绝缘体上Si/CoSi2衬底材料及其制备方法
JP3216535B2 (ja) Ｓｏｉ基板およびその製造方法
KR100511900B1 (ko) 에스오아이 기판의 제조방법
JPH1197654A (ja) 半導体基板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee